JP2522389B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2522389B2 JP2522389B2 JP1106253A JP10625389A JP2522389B2 JP 2522389 B2 JP2522389 B2 JP 2522389B2 JP 1106253 A JP1106253 A JP 1106253A JP 10625389 A JP10625389 A JP 10625389A JP 2522389 B2 JP2522389 B2 JP 2522389B2
- Authority
- JP
- Japan
- Prior art keywords
- hydrogen fluoride
- film
- titanium silicide
- forming
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Weting (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関し、特に拡散層表
面上の一部にチタンシリサイド膜が形成されたシリコン
半導体装置の製造において、良好なシリコン半導体／金
属配線接続及びチタンシリサイド／金属配線接続を得る
ためのシリコン上及びチタンシリサイド上の自然シリコ
ン酸化膜の除去方法に関する。
面上の一部にチタンシリサイド膜が形成されたシリコン
半導体装置の製造において、良好なシリコン半導体／金
属配線接続及びチタンシリサイド／金属配線接続を得る
ためのシリコン上及びチタンシリサイド上の自然シリコ
ン酸化膜の除去方法に関する。
従来、この種の自然酸化膜の除去方法としては、フッ
化水素と水との混合物により除去する方法か、又はフッ
化水素の含有率（フッ化水素／フッ化アンモニウム＋フ
ッ化水素（重量比））が３〜５％であるようなフッ化ア
ンモニウム、フッ化水素、及び水とからなるバッファー
ドフッ酸溶液により除去する方法があった。
化水素と水との混合物により除去する方法か、又はフッ
化水素の含有率（フッ化水素／フッ化アンモニウム＋フ
ッ化水素（重量比））が３〜５％であるようなフッ化ア
ンモニウム、フッ化水素、及び水とからなるバッファー
ドフッ酸溶液により除去する方法があった。
上述した従来の自然酸化膜の除去方法で用いられてい
るフッ化水素と水との混合溶液又はバッファードフッ酸
液に対してはチタンシリサイド膜はエッチングされ、そ
のエッチングレートはシリコン酸化膜のエッチングレー
トよりも高い。
るフッ化水素と水との混合溶液又はバッファードフッ酸
液に対してはチタンシリサイド膜はエッチングされ、そ
のエッチングレートはシリコン酸化膜のエッチングレー
トよりも高い。
したがって、第３図のようにチタンシリサイド膜302
とシリコン表面303が混在する半導体基板上の自然酸化
膜を従来方により除去する時、シリコン表面303上の自
然酸化膜の除去を十分に行うとチタンシリサイド膜302
の除去量も多くなるという問題があり、これは半導体装
置の特性を劣下させる。
とシリコン表面303が混在する半導体基板上の自然酸化
膜を従来方により除去する時、シリコン表面303上の自
然酸化膜の除去を十分に行うとチタンシリサイド膜302
の除去量も多くなるという問題があり、これは半導体装
置の特性を劣下させる。
したがって、チタンシリサイド膜の除去量をできるだ
け少なくするために、チタンシリサイド膜のエッチング
レートがシリコン酸化膜のエッチレートよりも小さくな
るような、自然酸化膜の除去方法が望まれていた。
け少なくするために、チタンシリサイド膜のエッチング
レートがシリコン酸化膜のエッチレートよりも小さくな
るような、自然酸化膜の除去方法が望まれていた。
本発明の自然酸化膜の除去方法は、フッ化水素の含有
率がフッ化水素／フッ化アンモニウム＋フッ化水素（重
量比）≦0.5であるようなフッ化アンモニウム，フッ化
水素及び水とからなるバッファードフッ酸溶液を用い
る。
率がフッ化水素／フッ化アンモニウム＋フッ化水素（重
量比）≦0.5であるようなフッ化アンモニウム，フッ化
水素及び水とからなるバッファードフッ酸溶液を用い
る。
シリコン酸化膜とチタンシリサイド膜とのエッチレー
トの比のバッファードフッ酸溶液のフッ化水素含有率に
対する依存性を第４図に示す。この図からわかるよう
に、フッ化水素の含有率が0.5％以下ではチタンシリサ
イド膜のエッチングレートはシリコン酸化膜のエッチン
グレートよりも小さくなる。
トの比のバッファードフッ酸溶液のフッ化水素含有率に
対する依存性を第４図に示す。この図からわかるよう
に、フッ化水素の含有率が0.5％以下ではチタンシリサ
イド膜のエッチングレートはシリコン酸化膜のエッチン
グレートよりも小さくなる。
したがって、フッ化水素の含有率0.5％以下のバッフ
ァードフッ酸溶液を用いることにより、チタンシリサイ
ド膜の除去量が従来よりも少なくして、シリコン表面上
の自然酸化膜が除去できる。
ァードフッ酸溶液を用いることにより、チタンシリサイ
ド膜の除去量が従来よりも少なくして、シリコン表面上
の自然酸化膜が除去できる。
したがって、良好なシリコン半導体／金属配線接続、
及びチタンシリサイド／金属配線接続が得られ、半導体
装置の特性が向上するという効果がある。
及びチタンシリサイド／金属配線接続が得られ、半導体
装置の特性が向上するという効果がある。
次に、本発明について図面を参照して説明する。
第１図（ａ）〜（ｈ）は本発明の第１の実施例を説明
するための縦断面図である。
するための縦断面図である。
まず、第１図（ａ）に示すように、Si基板10上にLOCO
S法により膜厚6000Åの素子分離酸化膜11を形成する。
S法により膜厚6000Åの素子分離酸化膜11を形成する。
次に、第１図（ｂ）に示すように、Asイオンを70keV,
5×1015cm-2の条件で半導体基板10に注入し、900℃の温
度で30分間熱処理し、不純物を活性化し、N+拡散層12を
形成する。
5×1015cm-2の条件で半導体基板10に注入し、900℃の温
度で30分間熱処理し、不純物を活性化し、N+拡散層12を
形成する。
次に、第１図（ｃ）に示すようにCVD法により半導体
基板全面に膜厚500Åの酸化膜13を形成した後、一部のN
+拡散層12上の酸化膜をリアクティブイオンエッチング
により除去する。
基板全面に膜厚500Åの酸化膜13を形成した後、一部のN
+拡散層12上の酸化膜をリアクティブイオンエッチング
により除去する。
次に、第１図（ｄ）に示すように、スパッタ法により
半導体基板全面に膜厚1000ÅのTi膜14を形成する。
半導体基板全面に膜厚1000ÅのTi膜14を形成する。
次に、第１図（ｅ）に示すように、窒素雰囲気の600
℃の熱処理により、酸化膜13におおわれていないN+拡散
層上にTiシリサイド膜15を形成し、未反応Ti膜14をアン
モニア，過酸化水素，水の混合液により除去する。
℃の熱処理により、酸化膜13におおわれていないN+拡散
層上にTiシリサイド膜15を形成し、未反応Ti膜14をアン
モニア，過酸化水素，水の混合液により除去する。
次に、第１図（ｆ）に示すように、CVD法により膜厚6
000Åのボロンリンガラス（BPSG）膜16を半導体基板全
面に形成した後、900℃30分の熱処理によりBPSG膜16を
リフローさせる。
000Åのボロンリンガラス（BPSG）膜16を半導体基板全
面に形成した後、900℃30分の熱処理によりBPSG膜16を
リフローさせる。
次に、第１図（ｇ）に示すように、通常のリソグラフ
ィー法により１μｍ径のコンタクト形成領域をパターニ
ング後、リアクティブイオンエッチングによりコンタク
ト穴17を形成する。
ィー法により１μｍ径のコンタクト形成領域をパターニ
ング後、リアクティブイオンエッチングによりコンタク
ト穴17を形成する。
次に、第１図（ｈ）に示すように、本発明の請求の範
囲に含まれるフッ化水素含有率0.5％のバッファードフ
ッ酸溶液にこの半導体基板を200秒入れ、Si表面の自然
酸化膜を除去する。その後、スパッタ法により半導体基
板全面にSi含有Al18を形成し、通常のリソグラフィ法に
より、パターニング後リアクティブイオンエッチングに
より配線を形成する。
囲に含まれるフッ化水素含有率0.5％のバッファードフ
ッ酸溶液にこの半導体基板を200秒入れ、Si表面の自然
酸化膜を除去する。その後、スパッタ法により半導体基
板全面にSi含有Al18を形成し、通常のリソグラフィ法に
より、パターニング後リアクティブイオンエッチングに
より配線を形成する。
このようにして、製作されたシリコン半導体装置にお
いては、チタンシリサイド膜15とSi含有アルミニウム配
線18とのコンタクト抵抗は３Ω、N+拡散層12とSi含有ア
ルミニウム配線18とのコンタクト抵抗は20Ωと良好なコ
ンタクト特性が得られた。
いては、チタンシリサイド膜15とSi含有アルミニウム配
線18とのコンタクト抵抗は３Ω、N+拡散層12とSi含有ア
ルミニウム配線18とのコンタクト抵抗は20Ωと良好なコ
ンタクト特性が得られた。
また、自然酸化膜除去のエッチング時間を100秒から3
00秒まで変えて、コンタクト抵抗の評価を行ったが、上
記と同様のコンタクト抵抗が得られた。したがって、本
発明のバッファードフッ酸溶液はエッチング時間のマー
ジンが広く、十分使用できるものと確認された。
00秒まで変えて、コンタクト抵抗の評価を行ったが、上
記と同様のコンタクト抵抗が得られた。したがって、本
発明のバッファードフッ酸溶液はエッチング時間のマー
ジンが広く、十分使用できるものと確認された。
第２図は、本発明の第２の実施例で用いた、自然酸化
膜を除去する装置の縦断面図である。すなわち、第１の
実施例で作成した半導体装置の自然酸化膜を除去するプ
ロセス（第１図（ｇ））でこの装置を用いた。
膜を除去する装置の縦断面図である。すなわち、第１の
実施例で作成した半導体装置の自然酸化膜を除去するプ
ロセス（第１図（ｇ））でこの装置を用いた。
この装置を用いた処理プロセスを簡単に説明する。本
発明の特許請求の範囲に記されたバッファードフッ酸溶
液が入れられたバッファードフッ酸溶液タンク24中の溶
液をバッファードフッ酸霧状化装置23により霧状化し、
パイプ25によりこの霧状化した気体をチャンバー20に輸
送する。
発明の特許請求の範囲に記されたバッファードフッ酸溶
液が入れられたバッファードフッ酸溶液タンク24中の溶
液をバッファードフッ酸霧状化装置23により霧状化し、
パイプ25によりこの霧状化した気体をチャンバー20に輸
送する。
この霧状化気体により、Siウェハ支えピン22上のウェ
ハー21を処理し、自然酸化膜を除去する。
ハー21を処理し、自然酸化膜を除去する。
この装置によれば、第１の実施例で得られたと同じ効
果が得られ、更に、消費されるバッファードフッ酸溶液
は低減されるという利点を有する。
果が得られ、更に、消費されるバッファードフッ酸溶液
は低減されるという利点を有する。
以上説明したように本発明は、フッ化水素の含有率が
0.5％以下のバッファードフッ酸溶液に対するチタンシ
リサイド膜のエッチングレートはシリコン酸化膜のエッ
チングレートよりも小さくなるという特性を用いること
により、チタンシリサイド膜の除去量が従来よりも少な
くて、シリコン表面の自然酸化膜が除去できる。
0.5％以下のバッファードフッ酸溶液に対するチタンシ
リサイド膜のエッチングレートはシリコン酸化膜のエッ
チングレートよりも小さくなるという特性を用いること
により、チタンシリサイド膜の除去量が従来よりも少な
くて、シリコン表面の自然酸化膜が除去できる。
したがって、良好なシリコン半導体／金属配線接続、
及びチタンシリサイド／金属配線接続が得られ、半導体
装置の特性が向上するという効果がある。
及びチタンシリサイド／金属配線接続が得られ、半導体
装置の特性が向上するという効果がある。
第１図（ａ）〜（ｈ）は本発明の第１の実施例を説明す
るためのシリコン半導体装置の縦断面図である。第２図
は本発明の第２の実施例に用いた自然酸化膜除去装置を
説明するための縦断面図である。第３図は従来の技術の
問題点を説明するために用いた、シリコン半導体装置の
縦断面図である。第４図は本発明のバッファードフッ酸
溶液の特性を説明するグラフである。 11……素子分離酸化膜、10……Si基板、12……N+拡散
層、13……酸化膜、14……Ti膜、15……Tiシリサイド
膜、16……層間絶縁膜、17……コンタクト穴、18……Si
含有Al配線、21……Siウエハ、20……チャンバー、22…
…Siウェハ支えピン、23……バッファードフッ酸溶液霧
状化装置、24……バッファードフッ酸タンク、25……パ
イプ。
るためのシリコン半導体装置の縦断面図である。第２図
は本発明の第２の実施例に用いた自然酸化膜除去装置を
説明するための縦断面図である。第３図は従来の技術の
問題点を説明するために用いた、シリコン半導体装置の
縦断面図である。第４図は本発明のバッファードフッ酸
溶液の特性を説明するグラフである。 11……素子分離酸化膜、10……Si基板、12……N+拡散
層、13……酸化膜、14……Ti膜、15……Tiシリサイド
膜、16……層間絶縁膜、17……コンタクト穴、18……Si
含有Al配線、21……Siウエハ、20……チャンバー、22…
…Siウェハ支えピン、23……バッファードフッ酸溶液霧
状化装置、24……バッファードフッ酸タンク、25……パ
イプ。
Claims (2)
- 【請求項１】シリコン基板の表面の一部にチタンシリサ
イド膜を形成する工程と、フッ化水素の含有率（フッ化
水素／フッ化アンモニウム＋フッ化水素（重量比））が
0.5％以下であるようなフッ化アンモニウム、フッ化水
素及び水とからなるバッファードフッ酸溶液により前記
シリコン基板をエッチングする工程とを含むことを特徴
とする半導体装置の製造方法。 - 【請求項２】シリコン基板に設けられた拡散層表面上の
一部にチタンシリサイド膜を形成する工程と、前記シリ
コン基板全面に層間絶縁膜を形成する工程と、金属配線
と前記拡散層との接続及び、前記金属配線と前記チタン
シリサイド膜との接続をとるためのコンタクト穴を前記
層間絶縁膜に設ける工程と、フッ化水素の含有率（フッ
化水素／フッ化アンモニウム＋フッ化水素（重量比））
が0.5以下であるようなフッ化アンモニウム、フッ化水
素及び水とからなるバッファードフッ酸溶液により前記
シリコン基板をエッチングする工程と、前記金属配線を
形成する工程とを含むことを特徴とする半導体装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1106253A JP2522389B2 (ja) | 1989-04-25 | 1989-04-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1106253A JP2522389B2 (ja) | 1989-04-25 | 1989-04-25 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02284423A JPH02284423A (ja) | 1990-11-21 |
| JP2522389B2 true JP2522389B2 (ja) | 1996-08-07 |
Family
ID=14428940
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1106253A Expired - Fee Related JP2522389B2 (ja) | 1989-04-25 | 1989-04-25 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2522389B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2680933B2 (ja) * | 1990-12-14 | 1997-11-19 | 信越半導体株式会社 | シリコンウェハの洗浄方法及びその洗浄装置 |
| US5716535A (en) | 1996-03-05 | 1998-02-10 | Micron Technology, Inc. | Methods and etchants for etching oxides of silicon with low selectivity |
-
1989
- 1989-04-25 JP JP1106253A patent/JP2522389B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02284423A (ja) | 1990-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3128811B2 (ja) | 半導体装置の製造方法 | |
| EP0032024B1 (en) | Process for producing semiconductor devices, devices produced by the process, and circuits and articles including such devices | |
| US6294476B1 (en) | Plasma surface treatment method for forming patterned TEOS based silicon oxide layer with reliable via and interconnection formed therethrough | |
| US6160296A (en) | Titanium nitride interconnects | |
| US5541131A (en) | Peeling free metal silicide films using ion implantation | |
| US5554566A (en) | Method to eliminate polycide peeling | |
| JPH05243223A (ja) | 集積回路装置の製造方法 | |
| JPS6140035A (ja) | 半導体装置の製造方法 | |
| JP2522389B2 (ja) | 半導体装置の製造方法 | |
| JP2003508909A (ja) | シリコン基板上への導電性珪化物層の形成方法および導電性珪化物接点の形成方法 | |
| JP3143134B2 (ja) | 半導体装置の製造方法 | |
| JPS61139026A (ja) | 半導体装置の製造方法 | |
| JPH11288923A (ja) | トレンチの形成方法およびそれを用いる半導体装置の製造方法 | |
| JP3027743B2 (ja) | Ｄｒａｍ用スタック状コンデンサの製造法 | |
| JP3421861B2 (ja) | 半導体装置の製造方法 | |
| JPH10189722A (ja) | 半導体装置の製造方法 | |
| JP3149169B2 (ja) | 半導体装置の製造方法 | |
| JPH0846044A (ja) | 半導体装置の製造方法 | |
| JP3158486B2 (ja) | 半導体装置の製造方法 | |
| JPH1050955A (ja) | 半導体装置の製造方法 | |
| JPH01109727A (ja) | 半導体装置およびその製造方法 | |
| JPS5931215B2 (ja) | 絶縁層の形成方法 | |
| JP2795029B2 (ja) | 多層配線の形成方法 | |
| JP3157194B2 (ja) | 半導体装置の製造方法 | |
| JPH0376577B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |