JP2518527B2 - 圧電トランスコンバ―タ - Google Patents
圧電トランスコンバ―タInfo
- Publication number
- JP2518527B2 JP2518527B2 JP5179344A JP17934493A JP2518527B2 JP 2518527 B2 JP2518527 B2 JP 2518527B2 JP 5179344 A JP5179344 A JP 5179344A JP 17934493 A JP17934493 A JP 17934493A JP 2518527 B2 JP2518527 B2 JP 2518527B2
- Authority
- JP
- Japan
- Prior art keywords
- piezoelectric transformer
- voltage
- transistor
- coil
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Dc-Dc Converters (AREA)
- Inverter Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明はスイッチング電源に関
し、特に、圧電トランスを用いた圧電トランスコンバー
タに関する。
し、特に、圧電トランスを用いた圧電トランスコンバー
タに関する。
【０００２】
【従来の技術】従来の圧電トランスコンバータでは、入
力直流電圧をトランジスタなどを用いてスイッチングし
て得た交流電圧を圧電トランスに印加している。この交
流電圧は圧電トランスにより電圧変換されて出力され
る。ここで用いられる圧電トランスとしては、例えば、
特願平１−１３９５２５号に記載されるピエゾ効果をも
つ薄膜を数層に積層させた圧電トランスが使用される。
直流電圧をスイッチングして得た交流信号を圧電トラン
スに印加するスイッチング回路として、例えば、特開昭
６１−１３９４４８号に記載された矩形波信号を出力す
る回路が知られてる。上記公報記載の回路では、この矩
形波を発生させる具体的な回路は示されていないが、一
般的には直流電源に直列に接続された２個のトランジス
タから構成され、この２個のトランジスタを交互にオン
オフし、スイッチングされた矩形波信号を圧電トランス
の両入力端子に交互に印加している。
力直流電圧をトランジスタなどを用いてスイッチングし
て得た交流電圧を圧電トランスに印加している。この交
流電圧は圧電トランスにより電圧変換されて出力され
る。ここで用いられる圧電トランスとしては、例えば、
特願平１−１３９５２５号に記載されるピエゾ効果をも
つ薄膜を数層に積層させた圧電トランスが使用される。
直流電圧をスイッチングして得た交流信号を圧電トラン
スに印加するスイッチング回路として、例えば、特開昭
６１−１３９４４８号に記載された矩形波信号を出力す
る回路が知られてる。上記公報記載の回路では、この矩
形波を発生させる具体的な回路は示されていないが、一
般的には直流電源に直列に接続された２個のトランジス
タから構成され、この２個のトランジスタを交互にオン
オフし、スイッチングされた矩形波信号を圧電トランス
の両入力端子に交互に印加している。
【０００３】
【発明が解決しようとする課題】上述した従来の圧電ト
ランスコンバータは、トランジスタと圧電トランスがそ
れぞれ寄生容量と入力容量をもつため、トランジスタを
スイッチングする際に、これら容量の充放電によるスイ
ッチング損失が発生するという問題がある。充放電によ
るスイッチング損失Ｐは、２個のトランジスタの容量を
それぞれＣ1 ，Ｃ2 、圧電トランスの入力容量をＣd1、
入力電圧をＥ、スイッチング周波数をｆとすると
ランスコンバータは、トランジスタと圧電トランスがそ
れぞれ寄生容量と入力容量をもつため、トランジスタを
スイッチングする際に、これら容量の充放電によるスイ
ッチング損失が発生するという問題がある。充放電によ
るスイッチング損失Ｐは、２個のトランジスタの容量を
それぞれＣ1 ，Ｃ2 、圧電トランスの入力容量をＣd1、
入力電圧をＥ、スイッチング周波数をｆとすると
【０００４】
【０００５】で表される。
【０００６】一般に、圧電トランスにより電圧変換を行
う場合、変換出力を大きくするためには圧電トランスを
形成する電極自体の面積を大きくする必要がある。しか
し、電極面積の増大は圧電トランスの入力容量の増大を
招き、その結果、式（１）に示すようにスイッチング損
失も大きくなってしまうという問題がある。
う場合、変換出力を大きくするためには圧電トランスを
形成する電極自体の面積を大きくする必要がある。しか
し、電極面積の増大は圧電トランスの入力容量の増大を
招き、その結果、式（１）に示すようにスイッチング損
失も大きくなってしまうという問題がある。
【０００７】本発明の目的は、上述の欠点を除去し、ス
イッチング損失の少ない圧電トランスコンバータを提供
することにある。
イッチング損失の少ない圧電トランスコンバータを提供
することにある。
【０００８】
【課題を解決するための手段】上記目的を達成するため
に、本発明の圧電トランスコンバータは、入力直流電圧
を発生する直流電源と、入力直流電圧にスイッチング信
号電圧を相加する少なくとも１個のトランジスタと、ス
イッチング信号電圧が入力される入力端子と、スイッチ
ング信号電圧を電圧変換して交流電圧を出力する出力端
子を有する圧電トランスを備えた圧電トランスコンバー
タにおいて、トランジスタと圧電トランスの入力端子の
間に、圧電トランスに並列に、トランジスタと圧電トラ
ンスに電流を発生させる手段が設けられている。
に、本発明の圧電トランスコンバータは、入力直流電圧
を発生する直流電源と、入力直流電圧にスイッチング信
号電圧を相加する少なくとも１個のトランジスタと、ス
イッチング信号電圧が入力される入力端子と、スイッチ
ング信号電圧を電圧変換して交流電圧を出力する出力端
子を有する圧電トランスを備えた圧電トランスコンバー
タにおいて、トランジスタと圧電トランスの入力端子の
間に、圧電トランスに並列に、トランジスタと圧電トラ
ンスに電流を発生させる手段が設けられている。
【０００９】
【作用】圧電トランスの入力端子側に、圧電トランスと
並列に、例えば、コイル、またはコイルとコンデンサか
らなる直列回路を設けることにより、トランジスタの信
号電圧がオフ状態の間にコイルにより流れる電流で圧電
トランスの入力Ｃd1、及びトランジスタの寄生容量
Ｃ1 ，Ｃ2 を充電することができる。スイッチング信号
がオフ状態の期間中にこれらが十分に充電されれば、ト
ランジスタの電圧が０Ｖになった時にスイッチングする
ゼロボルトスイッチング（ＺＶＳ）が可能となり、充放
電によるスイッチング損失はゼロになる。
並列に、例えば、コイル、またはコイルとコンデンサか
らなる直列回路を設けることにより、トランジスタの信
号電圧がオフ状態の間にコイルにより流れる電流で圧電
トランスの入力Ｃd1、及びトランジスタの寄生容量
Ｃ1 ，Ｃ2 を充電することができる。スイッチング信号
がオフ状態の期間中にこれらが十分に充電されれば、ト
ランジスタの電圧が０Ｖになった時にスイッチングする
ゼロボルトスイッチング（ＺＶＳ）が可能となり、充放
電によるスイッチング損失はゼロになる。
【００１０】ここで、２個のトランジスタが同時にオフ
となる一定期間を設ける。例えば、トランジスタの一周
期におけるオン状態を３５％程度になるように設定す
る。このような条件でスイッチング信号電圧をコイルと
コンデンサからなる直列回路と圧電トランスコンバータ
に送出することにより、小さいインダクタンスのコイル
でＺＶＳを実現することができる。これにより、スイッ
チング損失の少ない圧電トランスコンバータを構成する
ことができる。
となる一定期間を設ける。例えば、トランジスタの一周
期におけるオン状態を３５％程度になるように設定す
る。このような条件でスイッチング信号電圧をコイルと
コンデンサからなる直列回路と圧電トランスコンバータ
に送出することにより、小さいインダクタンスのコイル
でＺＶＳを実現することができる。これにより、スイッ
チング損失の少ない圧電トランスコンバータを構成する
ことができる。
【００１１】
【実施例】次に図面を参照して本発明の一実施例を詳細
に説明する。
に説明する。
【００１２】図１は本発明の一実施例を示す回路図であ
る。図において、入力直流電源１には直列接続された２
個のトランジスタ４，５が接続されている。これらのト
ランジスタ４，５の接続点とトランジスタ５の一端が圧
電トランス１０の両入力端子にそれぞれ接続されてい
る。トランジスタ４，５にはそれぞれ発振器２，３が接
続されており、スイッチングして得られた変換電圧を圧
電トランス１０に送出する。２個のトランジスタ４，５
と圧電トランス１０の間には、コイル８とコンデンサ９
の直列回路が圧電トランス１０と並列に接続されてい
る。圧電トランス１０の出力側には交流電圧を整流平滑
するために、ダイオード１８〜２１と平滑コンデンサ２
２からなる整流平滑回路１７が接続されている。さら
に、出力端には負荷抵抗として抵抗２３が接続されてい
る。なお、圧電トランス１０はインダクタンス１２、容
量１３、等価抵抗１４、等価トランス１５、出力容量１
６を含む等価回路で表現されている。また、トランジス
タ４，５はスイッチング動作を行う素子であれば、ＦＥ
Ｔやバイポーラトランジスタ等自由に選定できる。
る。図において、入力直流電源１には直列接続された２
個のトランジスタ４，５が接続されている。これらのト
ランジスタ４，５の接続点とトランジスタ５の一端が圧
電トランス１０の両入力端子にそれぞれ接続されてい
る。トランジスタ４，５にはそれぞれ発振器２，３が接
続されており、スイッチングして得られた変換電圧を圧
電トランス１０に送出する。２個のトランジスタ４，５
と圧電トランス１０の間には、コイル８とコンデンサ９
の直列回路が圧電トランス１０と並列に接続されてい
る。圧電トランス１０の出力側には交流電圧を整流平滑
するために、ダイオード１８〜２１と平滑コンデンサ２
２からなる整流平滑回路１７が接続されている。さら
に、出力端には負荷抵抗として抵抗２３が接続されてい
る。なお、圧電トランス１０はインダクタンス１２、容
量１３、等価抵抗１４、等価トランス１５、出力容量１
６を含む等価回路で表現されている。また、トランジス
タ４，５はスイッチング動作を行う素子であれば、ＦＥ
Ｔやバイポーラトランジスタ等自由に選定できる。
【００１３】図２（Ａ）〜（Ｅ）は、図１記載の圧電ト
ランスコンバータの動作を説明する波形図である。トラ
ンジスタ４，５は、発振器２，３からの信号（図２
（Ａ），（Ｂ））により駆動され、スイッチングされた
信号を交互に送出する。直流電源１からの入力直流電圧
はトランジスタ４，５からのスイッチングにより交流電
圧に変換される。さらに、圧電トランス１０のピエゾ効
果によりこの交流電圧がより高い電圧に変換される。こ
の交流電圧は圧電トランス１０のフィルタ作用により、
図１のｖb で示される正弦波（図２（Ｅ））となる。最
終に整流平滑回路１７により正弦波電圧は整流平滑さ
れ、出力端子に直流電圧が出力される。
ランスコンバータの動作を説明する波形図である。トラ
ンジスタ４，５は、発振器２，３からの信号（図２
（Ａ），（Ｂ））により駆動され、スイッチングされた
信号を交互に送出する。直流電源１からの入力直流電圧
はトランジスタ４，５からのスイッチングにより交流電
圧に変換される。さらに、圧電トランス１０のピエゾ効
果によりこの交流電圧がより高い電圧に変換される。こ
の交流電圧は圧電トランス１０のフィルタ作用により、
図１のｖb で示される正弦波（図２（Ｅ））となる。最
終に整流平滑回路１７により正弦波電圧は整流平滑さ
れ、出力端子に直流電圧が出力される。
【００１４】ところで、トランジスタ４，５によりスイ
ッチングされた信号が一周期Ｔにおいてオン状態（ゲー
ト電圧が高い状態）ＴONにある割合（以下、デューティ
Ｄと記載する。Ｄ＝ＴON／Ｔ）がともに５０％以下であ
れば、図２に示すようにともにオフ状態（ゲート電圧が
低い状態）となる期間（これを、デッドタイム期間と定
義する。）Ｔｃが存在することになる。いま、ｔ＝ｔO
でトランジスタ４がオンするものとすれば、ｔ0 ≦ｔ≦
ｔ1 の期間中にコイル８に流れる電流ｉL は
ッチングされた信号が一周期Ｔにおいてオン状態（ゲー
ト電圧が高い状態）ＴONにある割合（以下、デューティ
Ｄと記載する。Ｄ＝ＴON／Ｔ）がともに５０％以下であ
れば、図２に示すようにともにオフ状態（ゲート電圧が
低い状態）となる期間（これを、デッドタイム期間と定
義する。）Ｔｃが存在することになる。いま、ｔ＝ｔO
でトランジスタ４がオンするものとすれば、ｔ0 ≦ｔ≦
ｔ1 の期間中にコイル８に流れる電流ｉL は
【００１５】
【００１６】で示される。図２（Ｄ）に示すように、電
流ｉL はトランジスタ４がオン状態にある間、徐々に増
大する。
流ｉL はトランジスタ４がオン状態にある間、徐々に増
大する。
【００１７】トランジスタ４は、ｔ＝ｔ1 でオフ状態に
なる。この後、トランジスタ５がｔ＝ｔ2 でオン状態に
なるまで、デッドタイム期間Ｔｃが存在することにな
る。デッドタイム期間中（ｔ1 ≦ｔ≦ｔ2 ）にコイル８
に流れる電流ｉL は
なる。この後、トランジスタ５がｔ＝ｔ2 でオン状態に
なるまで、デッドタイム期間Ｔｃが存在することにな
る。デッドタイム期間中（ｔ1 ≦ｔ≦ｔ2 ）にコイル８
に流れる電流ｉL は
【００１８】
【００１９】で表され、図２（Ｆ）に示すように、一定
値Ｉｐとなる。このときの一定値Ｉｐは
値Ｉｐとなる。このときの一定値Ｉｐは
【００２０】
【００２１】で表される。コイル８とコンデンサ９の共
振周波数はスイッチング周波数（１／Ｔ）にくらべ十分
高いものとすると、デッドタイム期間中はｉL ＝Ｉｐ
（一定）と近似できる。また、コンデンサ９の両端の電
位差は直流で、
振周波数はスイッチング周波数（１／Ｔ）にくらべ十分
高いものとすると、デッドタイム期間中はｉL ＝Ｉｐ
（一定）と近似できる。また、コンデンサ９の両端の電
位差は直流で、
【００２２】
【００２３】で表される。デッドタイム期間が経過した
後、トランジスタ５がオン状態になれば時間ｔ3 までの
間、Ｉｐの値から除々に減少し、式（２）で表される電
流が逆方向に流れる。この後、時間ｔ4 まで、すなわち
スイッチング信号が一周期を終えるまで、最初のデッド
タイム期間中とは逆方向に一定の電流Ｉｐがコイル８に
流れる。
後、トランジスタ５がオン状態になれば時間ｔ3 までの
間、Ｉｐの値から除々に減少し、式（２）で表される電
流が逆方向に流れる。この後、時間ｔ4 まで、すなわち
スイッチング信号が一周期を終えるまで、最初のデッド
タイム期間中とは逆方向に一定の電流Ｉｐがコイル８に
流れる。
【００２４】上述のデッドタイム期間中に、式（４）で
表されるコイル８に流れる直流電流Ｉｐによって、圧電
トランス１０とトランジスタ４，５の寄生容量Ｃ1 ，Ｃ
2 が充電される。デッドタイム期間が終了し、トランジ
スタ５がオン状態になる時（ｔ＝ｔ2 ）に圧電トランス
の入力側の電圧ｖa は、ｖa ＝０となっているため、コ
ンデンサ充放電による損失は発生しない。ここで、電流
ｉL の実効電流による導通損失は、トランジスタのオン
時の抵抗をＲON、コイル８の抵抗をＲcoilとすると
表されるコイル８に流れる直流電流Ｉｐによって、圧電
トランス１０とトランジスタ４，５の寄生容量Ｃ1 ，Ｃ
2 が充電される。デッドタイム期間が終了し、トランジ
スタ５がオン状態になる時（ｔ＝ｔ2 ）に圧電トランス
の入力側の電圧ｖa は、ｖa ＝０となっているため、コ
ンデンサ充放電による損失は発生しない。ここで、電流
ｉL の実効電流による導通損失は、トランジスタのオン
時の抵抗をＲON、コイル８の抵抗をＲcoilとすると
【００２５】
【００２６】
【００２７】によって表される。しかしながら、これは
充放電による損失にくらべ十分に小さいので問題となら
ない。
充放電による損失にくらべ十分に小さいので問題となら
ない。
【００２８】このように、コイルとコンデンサの直列回
路を圧電トランスに並列に接続することにより、両方の
トランジスタがオフ状態となっているデッドタイム期間
中にこの直列回路から流れる電流によりトランジスタの
寄生容量Ｃ1 ，Ｃ2 と圧電トランスの入力容量Ｃd1を充
電することができる。これらを充電することによって、
充放電損失を大幅に低減させることができるようにな
る。
路を圧電トランスに並列に接続することにより、両方の
トランジスタがオフ状態となっているデッドタイム期間
中にこの直列回路から流れる電流によりトランジスタの
寄生容量Ｃ1 ，Ｃ2 と圧電トランスの入力容量Ｃd1を充
電することができる。これらを充電することによって、
充放電損失を大幅に低減させることができるようにな
る。
【００２９】次に、上述の充放電による損失を低減し、
かつ十分な出力を得ることができる最適なデッドタイム
期間の設定について説明する。最適なデッドタイム期間
Ｔｃを決定するためには、第一に圧電トランス１０とト
ランジスタ４，５を充電するのに必要な条件を算出する
必要がある。第二に、コイル８のインダクタンスＬを小
さくするための条件を考慮する必要がある。これは、コ
イル８の共振により発生する電流は、スイッチング信号
のデッドタイム期間とコイル８のインダクタンスＬによ
り決まるからである。圧電トランスコンバータの大きさ
を小さくするためにはインダクタンスＬはなるべく小さ
い方がよい。また、デッドタイム期間を長くしてスイッ
チング信号をオン状態になっている時間を小さくし過ぎ
ると、出力側に十分なパワーを送り出せなくなるという
問題を生じる。
かつ十分な出力を得ることができる最適なデッドタイム
期間の設定について説明する。最適なデッドタイム期間
Ｔｃを決定するためには、第一に圧電トランス１０とト
ランジスタ４，５を充電するのに必要な条件を算出する
必要がある。第二に、コイル８のインダクタンスＬを小
さくするための条件を考慮する必要がある。これは、コ
イル８の共振により発生する電流は、スイッチング信号
のデッドタイム期間とコイル８のインダクタンスＬによ
り決まるからである。圧電トランスコンバータの大きさ
を小さくするためにはインダクタンスＬはなるべく小さ
い方がよい。また、デッドタイム期間を長くしてスイッ
チング信号をオン状態になっている時間を小さくし過ぎ
ると、出力側に十分なパワーを送り出せなくなるという
問題を生じる。
【００３０】まず最初に、圧電トランス１０とトランジ
スタ４，５を充電するのに必要な時間について説明す
る。デッドタイム期間中の圧電トランスの両端子間の電
位差ｖa は
スタ４，５を充電するのに必要な時間について説明す
る。デッドタイム期間中の圧電トランスの両端子間の電
位差ｖa は
【００３１】
【００３２】により表される。ｖa(t)はコイル８から流
れる電流ｉL により時間とともに減少するが、この値が
０になる時間を式（８）より逆算して求めると
れる電流ｉL により時間とともに減少するが、この値が
０になる時間を式（８）より逆算して求めると
【００３３】
【００３４】のように示される。ここで求めた時間ｔが
圧電トランス１０とトランジスタ４，５を充電するのに
必要な時間である。式（９）で表される時間を満足する
ように十分なデッドタイム期間をおけば損失を低減させ
ることができる。
圧電トランス１０とトランジスタ４，５を充電するのに
必要な時間である。式（９）で表される時間を満足する
ように十分なデッドタイム期間をおけば損失を低減させ
ることができる。
【００３５】次に、上述の効果を得るのに必要なコイル
８のインダクタンスＬを小さくするための条件について
説明する。コイル８のインダクタンスＬを論理式により
求めると
８のインダクタンスＬを小さくするための条件について
説明する。コイル８のインダクタンスＬを論理式により
求めると
【００３６】
【００３７】で表されるようになる。式（１０）から、
デッドタイム期間を大きくすると、それにつれコイル８
のインダクタンスも大きくなってしまうことがわかる。
言い換えれば、インダクタンスを小さくするためには、
デッドタイム期間を小さくする必要がある。
デッドタイム期間を大きくすると、それにつれコイル８
のインダクタンスも大きくなってしまうことがわかる。
言い換えれば、インダクタンスを小さくするためには、
デッドタイム期間を小さくする必要がある。
【００３８】これらの要因を考慮して最適なデッドタイ
ム期間を決めるために、式（９）を用いて計算により求
めたデッドタイム期間とスイッチング損失の関係を図３
に示す。ここでは、電源出力が２Ｗのものを想定し、Ｃ
1 ＝Ｃ2 ＝６０ｐＦ、Ｃd1＝１００ｐＦ、ＲON＝８Ω、
Ｒcoil＝２７Ω、トランジスタ４、５のスイッチング周
波数を、ｆ＝１ＭＨｚ（Ｔ＝１μｓ）となっている。ま
た、コイル８とコンデンサ９の直列回路がない従来の圧
電トランスコンバータのスイッチング回路と、本発明の
圧電トランスコンバータのスイッチング回路ともに、入
力直流電源１の直流電圧は、Ｅ＝１０Ｖ、５０Ｖの２水
準に設定して、それぞれの電圧でデッドタイム期間を求
めた。なお、図３に示すグラフでは、デッドタイム期間
でなく、各トランジスタのデューティＤにより表わされ
る。例えば、デューティＤが２０％であれば、デッドタ
イム期間Ｔｃは一周期における３０％の期間、すなわ
ち、０．３Ｔとなる。
ム期間を決めるために、式（９）を用いて計算により求
めたデッドタイム期間とスイッチング損失の関係を図３
に示す。ここでは、電源出力が２Ｗのものを想定し、Ｃ
1 ＝Ｃ2 ＝６０ｐＦ、Ｃd1＝１００ｐＦ、ＲON＝８Ω、
Ｒcoil＝２７Ω、トランジスタ４、５のスイッチング周
波数を、ｆ＝１ＭＨｚ（Ｔ＝１μｓ）となっている。ま
た、コイル８とコンデンサ９の直列回路がない従来の圧
電トランスコンバータのスイッチング回路と、本発明の
圧電トランスコンバータのスイッチング回路ともに、入
力直流電源１の直流電圧は、Ｅ＝１０Ｖ、５０Ｖの２水
準に設定して、それぞれの電圧でデッドタイム期間を求
めた。なお、図３に示すグラフでは、デッドタイム期間
でなく、各トランジスタのデューティＤにより表わされ
る。例えば、デューティＤが２０％であれば、デッドタ
イム期間Ｔｃは一周期における３０％の期間、すなわ
ち、０．３Ｔとなる。
【００３９】図３において、破線は従来の回路構成によ
るスイッチング損失を、実際は本発明のスイッチング損
失をそれぞれ表わしている。従来のスイッチング回路で
はトランジスタのデューティＤに関係なくスイッチング
損失は一定になる。これに対して、本発明の回路では、
デューティＤが小さくなるにつれてスイッチング損失は
急激に減少することがわかる。また、この損失量は、従
来のスイッチング回路と本発明のスイッチング回路とも
に入力直流電圧が大きいほど顕著になる。しかしなが
ら、例えば入力直流電圧Ｅ＝５０Ｖで両者を比較する
と、デューティＤが４５％と非常に大きくてもスイッチ
ング損失は従来のスイッチング回路が５５０ｍＷである
のに対して、本発明のスイッチング回路ではわずか１５
０ｍＷに低減される。以上のことから、本発明のスイッ
チング回路により、大幅にスイッチング損失を低減させ
ることができ、また、トランジスタのデューティＤが小
さいほどその効果が大きいことがわかる。
るスイッチング損失を、実際は本発明のスイッチング損
失をそれぞれ表わしている。従来のスイッチング回路で
はトランジスタのデューティＤに関係なくスイッチング
損失は一定になる。これに対して、本発明の回路では、
デューティＤが小さくなるにつれてスイッチング損失は
急激に減少することがわかる。また、この損失量は、従
来のスイッチング回路と本発明のスイッチング回路とも
に入力直流電圧が大きいほど顕著になる。しかしなが
ら、例えば入力直流電圧Ｅ＝５０Ｖで両者を比較する
と、デューティＤが４５％と非常に大きくてもスイッチ
ング損失は従来のスイッチング回路が５５０ｍＷである
のに対して、本発明のスイッチング回路ではわずか１５
０ｍＷに低減される。以上のことから、本発明のスイッ
チング回路により、大幅にスイッチング損失を低減させ
ることができ、また、トランジスタのデューティＤが小
さいほどその効果が大きいことがわかる。
【００４０】次に、本発明のスイッチング回路で用いた
コイル８のインダクタンスを小さくするための条件につ
いて図４を用いて詳細に説明する。図４はスイッチング
損失を求めたときと同じ条件で、式（１０）により求め
られるトランジスタ４，５のデューティＤとインダクタ
ンスＬの関係を示している。なお、ここでは、スイッチ
ング周波数をｆ＝１ＭＨｚのほか、５００ｋＨｚ、２Ｍ
Ｈｚの場合についても図４に示す。
コイル８のインダクタンスを小さくするための条件につ
いて図４を用いて詳細に説明する。図４はスイッチング
損失を求めたときと同じ条件で、式（１０）により求め
られるトランジスタ４，５のデューティＤとインダクタ
ンスＬの関係を示している。なお、ここでは、スイッチ
ング周波数をｆ＝１ＭＨｚのほか、５００ｋＨｚ、２Ｍ
Ｈｚの場合についても図４に示す。
【００４１】図４から、周波数に関係なくデューティＤ
が概ね２０％のときインダクタンスＬは最大となること
がわかる。また、周波数が小さくなるにつれ、インダク
タンスＬが大きくなる。したがって、スイッチング損失
を低減させ、しかもコイルのインダクタンスＬを小さく
するためのデューティＤの条件としては、概ね３０％か
ら４０％の間に設定するのが最適であることがわかる。
が概ね２０％のときインダクタンスＬは最大となること
がわかる。また、周波数が小さくなるにつれ、インダク
タンスＬが大きくなる。したがって、スイッチング損失
を低減させ、しかもコイルのインダクタンスＬを小さく
するためのデューティＤの条件としては、概ね３０％か
ら４０％の間に設定するのが最適であることがわかる。
【００４２】次に、本発明のスイッチング回路と従来の
スイッチング回路をそれぞれ用いた場合の圧電トランス
コンバータのスイッチング損失について、比較評価した
結果を説明する。本発明の圧電トランスコンバータ用ス
イッチング回路では、トランジスタ４，５のデューティ
Ｄはともに３５％となっている。また、トランジスタ
４，５の入力容量Ｃ1 ，Ｃ2 はもとに６０ｐＦ、圧電ト
ランス１０の入力容量Ｃd1は１００ｐＦである。トラン
ジスタ４，５のスイッチング周波数はｆ＝１ＭＨｚに設
定し、入力直流電源１の直流電圧はＥ＝５０Ｖとなって
いる。
スイッチング回路をそれぞれ用いた場合の圧電トランス
コンバータのスイッチング損失について、比較評価した
結果を説明する。本発明の圧電トランスコンバータ用ス
イッチング回路では、トランジスタ４，５のデューティ
Ｄはともに３５％となっている。また、トランジスタ
４，５の入力容量Ｃ1 ，Ｃ2 はもとに６０ｐＦ、圧電ト
ランス１０の入力容量Ｃd1は１００ｐＦである。トラン
ジスタ４，５のスイッチング周波数はｆ＝１ＭＨｚに設
定し、入力直流電源１の直流電圧はＥ＝５０Ｖとなって
いる。
【００４３】従来のスイッチング回路を用いた圧電トラ
ンスコンバータではスイッチング損失は約６００ｍＷと
なり、入力直流電源の約２５％が充放電により損失した
ことになる。これに対して、本発明のスイッチング回路
を用いた圧電トランスコンバータではスイッチング損失
はわずかに３０ｍＷであり、充放電による損失を約２％
程度に大幅に低減することができる。ここで設定したス
イッチング信号のデューティＤの条件は、コイル８のイ
ンダクタンスＬは約８０μＨでよく、十分に小さい。ま
た、デューティＤが小さくなりすぎると出力側に十分な
パワーを送り出すことができなくなるが、デューティＤ
が約２５％以上であればこの問題は生じない。
ンスコンバータではスイッチング損失は約６００ｍＷと
なり、入力直流電源の約２５％が充放電により損失した
ことになる。これに対して、本発明のスイッチング回路
を用いた圧電トランスコンバータではスイッチング損失
はわずかに３０ｍＷであり、充放電による損失を約２％
程度に大幅に低減することができる。ここで設定したス
イッチング信号のデューティＤの条件は、コイル８のイ
ンダクタンスＬは約８０μＨでよく、十分に小さい。ま
た、デューティＤが小さくなりすぎると出力側に十分な
パワーを送り出すことができなくなるが、デューティＤ
が約２５％以上であればこの問題は生じない。
【００４４】本発明の一実施例は、入力直流電圧をスイ
ッチングするトランジスタを直列に２個配置して、交互
に矩形波を圧電トランスに送出する。本発明の圧電トラ
ンスコンバータ用スイッチング回路は、必ずしもトラン
ジスタが２個である必要はなく、例えば、１９９２年に
ワシングトンＤ．Ｃ．において開催されたＩＥＥＥのＩ
ＮＴＥＬＥＣ’９２の予稿集の論文番号１９−２に掲載
の、“２ＭＨｚ Ｐｏｗｅｒ Ｃｏｎｖｅｒｔｅｒ ｗ
ｉｔｈ Ｐｉｅｚｏｅｌｅｃｔｒｉｃ Ｃｅｒａｍｉｃ
Ｔｒａｎｓｆｏｒｍｅｒ”の第４３５頁Ｆｉｇ．１２
に記載されている回路にも適用することができる。すな
わち、図１において、スイッチング信号を送出するトラ
ンジスタをトランジスタ５のみとし、トランジスタ４の
代わりにコイルを配置してもよい。また、圧電トランス
１０に交互に矩形波信号を印加できればよいので、トラ
ンジスタ４を用いトランジスタ５の代わりにダイオード
を配置してもよい。１個のトランジスタでスイッチング
信号を送出する回路を構成した場合でも、トランジスタ
５の矩形波のデューティＤは３０〜４０％の範囲が最適
となる。
ッチングするトランジスタを直列に２個配置して、交互
に矩形波を圧電トランスに送出する。本発明の圧電トラ
ンスコンバータ用スイッチング回路は、必ずしもトラン
ジスタが２個である必要はなく、例えば、１９９２年に
ワシングトンＤ．Ｃ．において開催されたＩＥＥＥのＩ
ＮＴＥＬＥＣ’９２の予稿集の論文番号１９−２に掲載
の、“２ＭＨｚ Ｐｏｗｅｒ Ｃｏｎｖｅｒｔｅｒ ｗ
ｉｔｈ Ｐｉｅｚｏｅｌｅｃｔｒｉｃ Ｃｅｒａｍｉｃ
Ｔｒａｎｓｆｏｒｍｅｒ”の第４３５頁Ｆｉｇ．１２
に記載されている回路にも適用することができる。すな
わち、図１において、スイッチング信号を送出するトラ
ンジスタをトランジスタ５のみとし、トランジスタ４の
代わりにコイルを配置してもよい。また、圧電トランス
１０に交互に矩形波信号を印加できればよいので、トラ
ンジスタ４を用いトランジスタ５の代わりにダイオード
を配置してもよい。１個のトランジスタでスイッチング
信号を送出する回路を構成した場合でも、トランジスタ
５の矩形波のデューティＤは３０〜４０％の範囲が最適
となる。
【００４５】図１において、圧電トランス１０に並列に
配置されるコイル８とコンデンサ９の直列回路は、単に
コイル８のみとしてもよい。しかしながら、本実施例に
示したように、コンデンサ９をコイル８に直列に配置し
た方が、コイル８のインダクタンスＬをより小さくする
ことができる。
配置されるコイル８とコンデンサ９の直列回路は、単に
コイル８のみとしてもよい。しかしながら、本実施例に
示したように、コンデンサ９をコイル８に直列に配置し
た方が、コイル８のインダクタンスＬをより小さくする
ことができる。
【００４６】
【発明の効果】以上説明したように、本発明は圧電トラ
ンスの入力側に、コイルとコンデンサからなる直列回路
を圧電トランスと並列に接続し、スイッチング信号の矩
形波のオン状態の期間の割合を適当な値に設定すること
により、圧電トランスの入力容量やスイッチングトラン
ジスタのもつ寄生容量によって発生するスイッチング損
失の大幅な低減が可能になる。特に、スイッチング信号
の一周期におけるオン状態の期間を特定の割合に設定す
ることにより、スイッチング損失を大幅に少なくし、し
かもコイルのインダクタンスを小さくすることができ
る。したがって本発明の圧電トランスコンバータ用スイ
ッチング回路により、電圧変換効率の高い圧電トランス
コンバータを実現することができる。
ンスの入力側に、コイルとコンデンサからなる直列回路
を圧電トランスと並列に接続し、スイッチング信号の矩
形波のオン状態の期間の割合を適当な値に設定すること
により、圧電トランスの入力容量やスイッチングトラン
ジスタのもつ寄生容量によって発生するスイッチング損
失の大幅な低減が可能になる。特に、スイッチング信号
の一周期におけるオン状態の期間を特定の割合に設定す
ることにより、スイッチング損失を大幅に少なくし、し
かもコイルのインダクタンスを小さくすることができ
る。したがって本発明の圧電トランスコンバータ用スイ
ッチング回路により、電圧変換効率の高い圧電トランス
コンバータを実現することができる。
【図１】本発明の圧電トランスコンバータの一実施例を
示す回路図
示す回路図
【図２】図１に示した回路図の各部の動作波形
【図３】図１に示した回路における矩形波のデューティ
とスイッチング損失の関係を示すグラフ
とスイッチング損失の関係を示すグラフ
【図４】図１に示した回路における矩形波のデューティ
とコイルのインダクタンスの関係を示すフラグ
とコイルのインダクタンスの関係を示すフラグ
１ 入力直流電源 ２，３ 発振器 ４，５ トランジスタ（ＦＥＴ） ６，７ 寄生容量 ８ コイル ９ コンデンサ １０ 圧電トランス １１ 入力容量 １２ 等価インダクタンス １３ 等価容量 １４ 等価抵抗 １５ 等価トランス １６ 出力容量 １７ 整流平滑回路 １８，１９，２０，２１ ダイオード ２２ 平滑コンデンサ ２３ 抵抗
Claims (7)
- 【請求項１】 入力直流電圧を発生する直流電源と、 前記直流電源をスイッチングして交流電圧を発生するス
イッチング手段と、 前記交流電圧を電圧変換して、電圧変換された交流電圧
を出力する圧電トランスを備えた圧電トランスコンバー
タにおいて、 前記圧電トランスは、数層に積層されたピエゾ効果を有
する薄膜を含み、前記薄膜の積層方向に前記交流電圧が
印加される圧電トランスであって、 前記スイッチング手段は、双方のスイッチが同時にオフ
となるデッドタイム期間を有するように、交互に予め定
められた周期でオンおよびオフする第１のスイッチと第
２のスイッチを含み、 前記デッドタイム期間中にのみ、前記圧電トランスと前
記スイッチング手段に電流を流す電流発生手段を備えた
ことを特徴とする圧電トランスコンバータ。 - 【請求項２】 前記電流発生手段が、第１のコイルを含
むことを特徴とする請求項１記載の圧電トランスコンバ
ータ。 - 【請求項３】 前記電流発生手段が、前記第１のコイル
とコンデンサの直列回路を含むことを特徴とする請求項
１記載の圧電トランスコンバータ。 - 【請求項４】 前記スイッチング手段が、直列接続され
た２個のトランジスタを含み、 前記圧電トランスの入力端子が前記２個のトランジスタ
の接続点に接続されていることを特徴とする請求項１記
載の圧電トランスコンバータ。 - 【請求項５】 前記スイッチング手段が、１個のトラン
ジスタと、該トランジスタに対してダイオードがカソー
ドを向けて直列に接続された回路を含み、 前記圧電トランスの片方の入力端子は前記トランジスタ
と前記ダイオードの接続点に接続されていることを特徴
とする請求項１記載の圧電トランスコンバータ。 - 【請求項６】 前記スイッチング手段が、１個のトラン
ジスタと、該トランジスタの一端に直列に接続された第
２のコイルから構成され、 前記圧電トランスの片方の入力端子は前記トランジスタ
と前記第２の接続点に接続されていることを特徴とする
請求項２記載の圧電トランスコンバータ。 - 【請求項７】 前記圧電トランスは、入出力電圧が１０
０Ｖ以下で、周波数がＭＨｚ帯であることを特徴とする
請求項１記載の圧電トランスコンバータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5179344A JP2518527B2 (ja) | 1993-07-20 | 1993-07-20 | 圧電トランスコンバ―タ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5179344A JP2518527B2 (ja) | 1993-07-20 | 1993-07-20 | 圧電トランスコンバ―タ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0739144A JPH0739144A (ja) | 1995-02-07 |
| JP2518527B2 true JP2518527B2 (ja) | 1996-07-24 |
Family
ID=16064204
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5179344A Expired - Fee Related JP2518527B2 (ja) | 1993-07-20 | 1993-07-20 | 圧電トランスコンバ―タ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2518527B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19603634A1 (de) * | 1996-02-01 | 1997-08-07 | Siemens Ag | DC-DC-Wandler mit piezoelektrischem Wandler |
| TW356618B (en) * | 1997-01-16 | 1999-04-21 | Nippon Electric Co | AC/DC converter with a piezoelectric transformer |
| US7034800B2 (en) | 2001-11-14 | 2006-04-25 | Matsushita Electric Industrial Co., Ltd. | Driving circuit and driving method for piezoelectric transformer, backlight apparatus, liquid crystal display apparatus, liquid crystal monitor, and liquid crystal TV |
| CN100448145C (zh) * | 2005-07-27 | 2008-12-31 | 南京航空航天大学 | 压电和/或压电类复合材料执行器的控制及驱动装置 |
| TWI458146B (zh) * | 2011-12-30 | 2014-10-21 | Champion Elite Co Ltd | Piezoelectric drive circuit with zero voltage switching |
| JP7007873B2 (ja) * | 2017-11-20 | 2022-01-25 | 株式会社タムラ製作所 | 圧電体駆動装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5515729A (en) * | 1978-07-19 | 1980-02-04 | Iseki Agricult Mach | Raking and carrying device of reaper |
| JPH04105555A (ja) * | 1990-08-22 | 1992-04-07 | Nec Corp | 圧電トランスコンバータ |
-
1993
- 1993-07-20 JP JP5179344A patent/JP2518527B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0739144A (ja) | 1995-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| USRE37889E1 (en) | Low loss synchronous rectifier for application to clamped-mode power converters | |
| EP1234371B1 (en) | Switched power supply converter with a piezoelectric transformer | |
| US6535407B1 (en) | DC/DC converter having a piezoelectric transformer and rectification-smoothing circuit | |
| EP3681038B1 (en) | Transformer based gate drive circuit | |
| JPH0845663A (ja) | Ｅｌ素子点灯装置 | |
| EP1624561A2 (en) | Push-pull switching power converter | |
| US5067066A (en) | Voltage-mode quasi-resonant dc/dc converter | |
| JPH09117140A (ja) | 電圧変換器 | |
| CN1192473C (zh) | 谐振型开关电源 | |
| JP3221185B2 (ja) | スイッチング電源装置 | |
| JP2518527B2 (ja) | 圧電トランスコンバ―タ | |
| US20060083029A1 (en) | Switching power supply | |
| JP2817670B2 (ja) | 広入力圧電トランスインバータ | |
| JP2003134817A (ja) | 電源装置 | |
| US6917529B2 (en) | Unregulated DC-DC converter having synchronous rectification with efficient gate drives | |
| JP3664012B2 (ja) | スイッチング電源装置 | |
| EP0477587A1 (en) | Power apparatus | |
| JP3585025B2 (ja) | Ａｃ／ｄｃコンバータ | |
| JP2001327166A (ja) | スイッチング電源回路 | |
| JP4430188B2 (ja) | 共振型電源装置 | |
| JPH10225114A (ja) | 同期整流回路 | |
| JP3006598B1 (ja) | 圧電トランス駆動装置 | |
| JP2005020970A (ja) | 電源回路 | |
| JP6863337B2 (ja) | パルス信号出力回路 | |
| JP2001218456A (ja) | 同期整流方式を用いた共振型電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960326 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090517 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100517 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110517 Year of fee payment: 15 |
|
| LAPS | Cancellation because of no payment of annual fees |