JP2510473B2 - 基板の形成パタ―ン保護構造 - Google Patents
基板の形成パタ―ン保護構造Info
- Publication number
- JP2510473B2 JP2510473B2 JP33885993A JP33885993A JP2510473B2 JP 2510473 B2 JP2510473 B2 JP 2510473B2 JP 33885993 A JP33885993 A JP 33885993A JP 33885993 A JP33885993 A JP 33885993A JP 2510473 B2 JP2510473 B2 JP 2510473B2
- Authority
- JP
- Japan
- Prior art keywords
- glass protective
- melting point
- protective film
- substrate
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、基板上に形成されたパ
ターンを保護するための基板の形成パターン保護構造に
関するものである。
ターンを保護するための基板の形成パターン保護構造に
関するものである。
【０００２】
【従来の技術】従来、ハイブリッドＩＣ等に於て、図３
に示すように、セラミック等からなる基板２１上に所望
のパターンに形成された例えば導体膜２２、２３を外乱
から保護すると共に両膜間を互いに絶縁するべく、両膜
表面を含む基板２１の表面を全面に亘りガラス保護膜２
４にて覆っている。
に示すように、セラミック等からなる基板２１上に所望
のパターンに形成された例えば導体膜２２、２３を外乱
から保護すると共に両膜間を互いに絶縁するべく、両膜
表面を含む基板２１の表面を全面に亘りガラス保護膜２
４にて覆っている。
【０００３】上記ガラス保護膜２４としては、特に熱に
よって抵抗値が変化し易い抵抗体膜に対してその影響を
及ぼすことがないように、一般に酸化鉛を多く含み融点
が５００℃〜５５０℃の低融点ガラスを用い、これを塗
布した後焼成することにより成膜していた。
よって抵抗値が変化し易い抵抗体膜に対してその影響を
及ぼすことがないように、一般に酸化鉛を多く含み融点
が５００℃〜５５０℃の低融点ガラスを用い、これを塗
布した後焼成することにより成膜していた。
【０００４】しかるに、上記したような形成パターンの
互いに隣接する部分間、即ち例えば図３に示す導体膜間
は０．３mm程度と近接しており、かつ上記低融点ガラス
はその絶縁性及び耐電圧性が比較的低いことから、互い
に隣接する部分間に発生する静電気によりガラス保護膜
２４が損傷し易くなるため、両部分間の絶縁性が低下
し、場合によっては両部分間が短絡することが考えられ
る。
互いに隣接する部分間、即ち例えば図３に示す導体膜間
は０．３mm程度と近接しており、かつ上記低融点ガラス
はその絶縁性及び耐電圧性が比較的低いことから、互い
に隣接する部分間に発生する静電気によりガラス保護膜
２４が損傷し易くなるため、両部分間の絶縁性が低下
し、場合によっては両部分間が短絡することが考えられ
る。
【０００５】そこで、熱影響を受け難い導体膜同士が隣
接している場合などについては、全体的に絶縁性、耐電
圧性の高い例えばクロスオーバ用ガラスであって良い異
種ガラスからなる高融点ガラスで覆うことが考えられる
が、このような高融点ガラスはその性質上粘度が高く膜
厚が厚くなることから、基板が重量化すると共に膜強度
が低下するという問題が生じる。
接している場合などについては、全体的に絶縁性、耐電
圧性の高い例えばクロスオーバ用ガラスであって良い異
種ガラスからなる高融点ガラスで覆うことが考えられる
が、このような高融点ガラスはその性質上粘度が高く膜
厚が厚くなることから、基板が重量化すると共に膜強度
が低下するという問題が生じる。
【０００６】
【発明が解決しようとする課題】このような従来技術の
問題点に鑑み、本発明の主な目的は、基板上にパターン
形成された配線の互いに隣接する部分間を好適に絶縁す
ると共に外乱から保護することが可能な基板の形成パタ
ーン保護構造を提供することにある。
問題点に鑑み、本発明の主な目的は、基板上にパターン
形成された配線の互いに隣接する部分間を好適に絶縁す
ると共に外乱から保護することが可能な基板の形成パタ
ーン保護構造を提供することにある。
【０００７】
【課題を解決するための手段】このような目的は、本発
明によれば、基板上に形成されたパターンの保護構造で
あって、前記形成パターンの互いに隣接する部分が各々
相対的に絶縁性、耐電圧性及び融点の高い材料からなる
ガラス保護膜に覆われ、かつ前記部分間の露出する基板
表面が、相対的に絶縁性、耐電圧性及び融点の低い材料
からなるガラス保護膜により覆われ、前記各ガラス保護
膜により前記各部分間が絶縁されたことを特徴とする基
板の形成パターン保護構造を提供することにより達成さ
れる。
明によれば、基板上に形成されたパターンの保護構造で
あって、前記形成パターンの互いに隣接する部分が各々
相対的に絶縁性、耐電圧性及び融点の高い材料からなる
ガラス保護膜に覆われ、かつ前記部分間の露出する基板
表面が、相対的に絶縁性、耐電圧性及び融点の低い材料
からなるガラス保護膜により覆われ、前記各ガラス保護
膜により前記各部分間が絶縁されたことを特徴とする基
板の形成パターン保護構造を提供することにより達成さ
れる。
【０００８】
【作用】このように、基板上のパターンの互いに隣接す
る部分を各々焼成温度は高いが絶縁性及び耐電圧性の良
い高融点ガラス保護膜にて覆うと共に両部分の間隙を低
融点ガラス保護膜にて充塞することにより、両部分間を
好適に絶縁でき、基板が重量化したり膜強度が低下する
心配もない。
る部分を各々焼成温度は高いが絶縁性及び耐電圧性の良
い高融点ガラス保護膜にて覆うと共に両部分の間隙を低
融点ガラス保護膜にて充塞することにより、両部分間を
好適に絶縁でき、基板が重量化したり膜強度が低下する
心配もない。
【０００９】
【実施例】以下、本発明の好適実施例を添付の図面につ
いて詳しく説明する。
いて詳しく説明する。
【００１０】図１及び図２は、本発明に基づく保護構造
が適用されたハイブリッドＩＣに於て、導体膜及び抵抗
体膜等が所望のパターンで形成されたセラミック基板１
を示す。
が適用されたハイブリッドＩＣに於て、導体膜及び抵抗
体膜等が所望のパターンで形成されたセラミック基板１
を示す。
【００１１】図１に示すように、セラミック基板１上に
パターン形成された互いに隣接する配線パターンからな
る導体膜２、３は、各々絶縁性、耐電圧性及び融点の高
い材料からなる高融点ガラス保護膜４、５により覆われ
ている。この高融点ガラス保護膜４、５は焼結により形
成されており、該ガラスを焼結後、抵抗体膜（図示せ
ず）を焼結し、その後、両高融点ガラス保護膜４、５間
を充塞するように、上記高融点ガラス保護膜よりも絶縁
性、耐電圧性及び融点の低い主成分が酸化鉛からなる低
融点ガラス保護膜を焼結している。この低融点ガラス保
護膜６は、各導体膜２、３と図示されない別の導体膜と
の間にも設けられている。
パターン形成された互いに隣接する配線パターンからな
る導体膜２、３は、各々絶縁性、耐電圧性及び融点の高
い材料からなる高融点ガラス保護膜４、５により覆われ
ている。この高融点ガラス保護膜４、５は焼結により形
成されており、該ガラスを焼結後、抵抗体膜（図示せ
ず）を焼結し、その後、両高融点ガラス保護膜４、５間
を充塞するように、上記高融点ガラス保護膜よりも絶縁
性、耐電圧性及び融点の低い主成分が酸化鉛からなる低
融点ガラス保護膜を焼結している。この低融点ガラス保
護膜６は、各導体膜２、３と図示されない別の導体膜と
の間にも設けられている。
【００１２】ここで、低融点ガラス保護膜６は従来のガ
ラス保護膜と同様であるが、高融点ガラス保護膜４、５
は、その性質上低融点ガラス保護膜６よりも厚く、更に
は両導体２、３よりも厚くなる。また、第１のガラス保
護膜４、５は、主成分が酸化鉛（ＰｂＯ）、酸化硼素
（Ｂ2Ｏ3）、二酸化珪素（ＳｉＯ2）、酸化カルシウム
（ＣａＯ）及びアルミナ（Ａｌ2Ｏ3）、焼成温度が８５
０℃〜９００℃の例えばＬＳ−６０１（商品名：田中マ
ッシー社製クロスオーバ用ガラス）であって良い異種ガ
ラスからなるガラスペーストを焼成したものからなり、
絶縁性及び耐電圧性に優れている。従って、両導体膜
２、３間を好適に絶縁できると共に外乱からも好適に保
護できる。また、絶縁の必要な部分、即ち絶縁を必要と
する導体パターンを耐電圧性の高い高融点ガラス保護膜
で覆い、残りの部分を低融点ガラス保護膜で覆うこと
で、比較的高価な高融点ガラスの使用量を最小限にする
ことができる。
ラス保護膜と同様であるが、高融点ガラス保護膜４、５
は、その性質上低融点ガラス保護膜６よりも厚く、更に
は両導体２、３よりも厚くなる。また、第１のガラス保
護膜４、５は、主成分が酸化鉛（ＰｂＯ）、酸化硼素
（Ｂ2Ｏ3）、二酸化珪素（ＳｉＯ2）、酸化カルシウム
（ＣａＯ）及びアルミナ（Ａｌ2Ｏ3）、焼成温度が８５
０℃〜９００℃の例えばＬＳ−６０１（商品名：田中マ
ッシー社製クロスオーバ用ガラス）であって良い異種ガ
ラスからなるガラスペーストを焼成したものからなり、
絶縁性及び耐電圧性に優れている。従って、両導体膜
２、３間を好適に絶縁できると共に外乱からも好適に保
護できる。また、絶縁の必要な部分、即ち絶縁を必要と
する導体パターンを耐電圧性の高い高融点ガラス保護膜
で覆い、残りの部分を低融点ガラス保護膜で覆うこと
で、比較的高価な高融点ガラスの使用量を最小限にする
ことができる。
【００１３】図２は、図１と別の部分を示す図であり、
互いに隣接する抵抗体膜１２、１３が、上記同様の低融
点ガラス保護膜１４、１５に覆われている。また、抵抗
体膜１２、１３の間には、上記高融点ガラス保護膜４、
５と同様の絶縁性及び耐電圧性の高い高融点ガラス保護
膜１６が充塞されている。
互いに隣接する抵抗体膜１２、１３が、上記同様の低融
点ガラス保護膜１４、１５に覆われている。また、抵抗
体膜１２、１３の間には、上記高融点ガラス保護膜４、
５と同様の絶縁性及び耐電圧性の高い高融点ガラス保護
膜１６が充塞されている。
【００１４】図４に本実施例に於ける製造手順をフロー
図で示す。ここで、この基板はハイブリッドＩＣ用基板
であり、絶縁されるべきパターンの部分（導体膜または
抵抗体膜）間の距離は０．３mm程度であり、高融点ガラ
ス保護膜の膜厚は４０μｍ、低融点ガラス保護膜の膜厚
は１５μｍ程度である。このように、導体膜（熱に強い
パターン）→高融点ガラス保護膜→抵抗体膜（熱に弱い
パターン）→低融点ガラス保護膜の順に形成することに
より、熱に弱いパターン部分に影響を及ぼすことがな
い。従って、焼成温度の高い異種ガラスからなる高融点
ガラス保護膜にて覆うことができない部分は高融点ガラ
ス保護膜１６を両抵抗体間に充塞することで両部分間を
絶縁することができる。
図で示す。ここで、この基板はハイブリッドＩＣ用基板
であり、絶縁されるべきパターンの部分（導体膜または
抵抗体膜）間の距離は０．３mm程度であり、高融点ガラ
ス保護膜の膜厚は４０μｍ、低融点ガラス保護膜の膜厚
は１５μｍ程度である。このように、導体膜（熱に強い
パターン）→高融点ガラス保護膜→抵抗体膜（熱に弱い
パターン）→低融点ガラス保護膜の順に形成することに
より、熱に弱いパターン部分に影響を及ぼすことがな
い。従って、焼成温度の高い異種ガラスからなる高融点
ガラス保護膜にて覆うことができない部分は高融点ガラ
ス保護膜１６を両抵抗体間に充塞することで両部分間を
絶縁することができる。
【００１５】尚、実際には、低融点ガラス保護膜６を焼
結後にチップ部品、リード線等がはんだ付けされ、ハイ
ブリッドＩＣ全体がエポキシ樹脂によりコーティングさ
れることとなる。
結後にチップ部品、リード線等がはんだ付けされ、ハイ
ブリッドＩＣ全体がエポキシ樹脂によりコーティングさ
れることとなる。
【００１６】
【発明の効果】このように本発明によれば、基板上の形
成パターンに於て、互いに隣接するパターンを各々焼成
温度は高いが絶縁性及び耐電圧性に優れた高融点ガラス
保護膜にて覆うと共に両パターン間に低融点ガラス保護
膜を充塞することで、重量化及び膜強度の低下を伴うこ
となく両パターン間を好適に絶縁でき、高価な高融点ガ
ラスの使用量を最小限にすることができる。従って、両
パターンを互いに一層近接させることが可能となり、基
板を高密度化することも可能となる。以上のことから本
発明の効果は極めて大である。
成パターンに於て、互いに隣接するパターンを各々焼成
温度は高いが絶縁性及び耐電圧性に優れた高融点ガラス
保護膜にて覆うと共に両パターン間に低融点ガラス保護
膜を充塞することで、重量化及び膜強度の低下を伴うこ
となく両パターン間を好適に絶縁でき、高価な高融点ガ
ラスの使用量を最小限にすることができる。従って、両
パターンを互いに一層近接させることが可能となり、基
板を高密度化することも可能となる。以上のことから本
発明の効果は極めて大である。
【図１】本発明に基づく好適実施例を示すハイブリッド
ＩＣの基板の要部断面図である。
ＩＣの基板の要部断面図である。
【図２】図１の基板の別の部分の要部断面図である。
【図３】従来のハイブリッドＩＣの基板の要部断面図で
ある。
ある。
【図４】図１及び図２のハイブリッドＩＣの形成手順の
要部を示すフローチャートである。
要部を示すフローチャートである。
１ セラミック基板 ２、３ 導体膜 ４、５ 第１のガラス保護膜 ６ 第２のガラス保護膜 １１ セラミック基板 １２、１３ 導体膜 １４、１５ ガラス保護膜 １６ ガラス保護膜 ２１ セラミック基板 ２２、２３ 導体膜 ２４ ガラス保護膜
Claims (1)
- 【請求項１】 基板上に形成されたパターンの保護構
造であって、 前記形成パターンの互いに隣接する部分が各々相対的に
絶縁性、耐電圧性及び融点の高い材料からなるガラス保
護膜に覆われ、かつ前記部分間の露出する基板表面が、
相対的に絶縁性、耐電圧性及び融点の低い材料からなる
ガラス保護膜により覆われ、前記各ガラス保護膜により
前記各部分間が絶縁されたことを特徴とする基板の形成
パターン保護構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33885993A JP2510473B2 (ja) | 1993-12-01 | 1993-12-01 | 基板の形成パタ―ン保護構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33885993A JP2510473B2 (ja) | 1993-12-01 | 1993-12-01 | 基板の形成パタ―ン保護構造 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63243600A Division JPH0650793B2 (ja) | 1988-09-28 | 1988-09-28 | 基板の形成パターン保護構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06318776A JPH06318776A (ja) | 1994-11-15 |
| JP2510473B2 true JP2510473B2 (ja) | 1996-06-26 |
Family
ID=18322076
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33885993A Expired - Lifetime JP2510473B2 (ja) | 1993-12-01 | 1993-12-01 | 基板の形成パタ―ン保護構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2510473B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002522904A (ja) | 1998-08-05 | 2002-07-23 | インフィネオン テクノロジース アクチエンゲゼルシャフト | 高電圧モジュール用の基板 |
| JP4781776B2 (ja) * | 2005-10-24 | 2011-09-28 | 三菱電機株式会社 | 配線基板、表示装置及び配線基板の製造方法 |
-
1993
- 1993-12-01 JP JP33885993A patent/JP2510473B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06318776A (ja) | 1994-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4300115A (en) | Multilayer via resistors | |
| US3714709A (en) | Method of manufacturing thick-film hybrid integrated circuits | |
| US4598167A (en) | Multilayered ceramic circuit board | |
| US4336551A (en) | Thick-film printed circuit board and method for producing the same | |
| EP1020909B1 (en) | Method for producing a thick-film hybrid circuit on a metal circuit board | |
| US5227583A (en) | Ceramic package and method for making same | |
| JP2510473B2 (ja) | 基板の形成パタ―ン保護構造 | |
| JP2001126901A (ja) | チップ部品 | |
| JPH0650793B2 (ja) | 基板の形成パターン保護構造 | |
| US5475567A (en) | Method for hermetically sealing a single layer ceramic thick film electronic module | |
| JP2003249403A (ja) | チップ抵抗器 | |
| JP3652568B2 (ja) | チップ部品及びチップ部品の製造方法 | |
| US4851301A (en) | Solder bonding with improved peel strength | |
| JP2865054B2 (ja) | 回路基板装置及びその製造方法 | |
| JPS62226645A (ja) | 配線基板 | |
| JP2861227B2 (ja) | 多層配線基板 | |
| JP3270803B2 (ja) | 配線基板 | |
| KR900004868Y1 (ko) | 기판형 온도 퓨즈 | |
| JPH08125335A (ja) | 厚膜印刷多層回路の形成方法 | |
| JPS62183149A (ja) | ピン・グリツド・アレイパツケ−ジ | |
| JPS60176296A (ja) | グレ−ズ抵抗素子一体型多層基板の製造方法 | |
| JP2595612B2 (ja) | 耐熱性絶縁構造の形成方法 | |
| JPS629689A (ja) | 印刷抵抗体付き回路基板 | |
| JPH0464198B2 (ja) | ||
| JPH07201507A (ja) | チップ抵抗器及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 12 Free format text: PAYMENT UNTIL: 20080416 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 13 Free format text: PAYMENT UNTIL: 20090416 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 13 Free format text: PAYMENT UNTIL: 20090416 |