JP2507972B2 - 回線品質監視装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は回線品質監視装置に係
り、特にディジタル伝送回線の回線品質監視装置に関す
る。

【０００２】一般に、ディジタル伝送回線ではフェージ
ングなどにより回線品質が劣化することがあるため、送
信側では送信しようとするデータだけを伝送するのでは
なく、所定数毎のデータと共にパリティなどの誤り検出
符号や誤り訂正符号を付加した後、所定の変調方式で変
調して送信する。受信側では、この送信されたデータな
どを受信及び復調し、パリティなどの誤り検出符号に基
づきデータの伝送誤りが存在するか否かを検出し、伝送
誤りが存在するときはエラーパルスを発生し、回線品質
監視装置により回線品質を監視させる。

【０００３】また、誤り訂正符号を伝送するようにして
いる場合には、誤りのあるデータを訂正復元する。な
お、パリティを伝送しなくとも、誤り訂正符号を伝送す
る場合には、誤りのあるデータを誤り訂正符号及びデー
タを用いて検出して、上記のエラーパルスを出力するよ
うになされている。このようなディジタル伝送システム
においては、回線品質監視装置により回線品質を常時監
視するため、システム全体のスループットを下げること
が重要である。

【０００４】

【従来の技術】図３は従来の回線品質監視装置の一例の
ブロック図を示す。同図において、端子１に入力された
エラーパルスはカウンタ２に供給されて計測される。カ
ウンタ２はタイムベース発振器３よりの一定周期の信号
により、単位時間毎にリセットされる。従って、カウン
タ２は上記の一定周期毎に（単位時間毎に）エラーパル
スの累積値を出力する。

【０００５】この累積値は単位時間におけるパリティ誤
り数（パリティチェックの結果、誤りありを示す回数）
を示しており、ＢＥＲ演算器４に供給されて、そのパリ
ティ誤り数とビット・エラー・レート（ＢＥＲ）との関
係を示す換算式を用いてＢＥＲを単位時間毎に演算させ
る。この演算されたＢＥＲの値はメモリ５に入力されて
記憶される。このように、従来の回線品質監視装置で
は、単位時間毎にＢＥＲを演算算出して回線品質を監視
している。

【０００６】

【発明が解決しようとする課題】しかるに、上記の従来
の回線品質監視装置では、ＢＥＲ演算器４によるＢＥＲ
の演算は、浮動小数点演算を含むため算出処理に多大な
時間を必要とするにも拘らず、単位時間毎に常時算出し
ている。このため、ＢＥＲ演算器４が中央処理装置（Ｃ
ＰＵ）で構成されているときには、他の必要な処理の時
間を得るために高速で高価なＣＰＵを必要とする。

【０００７】また、ＢＥＲ算出時間を抑えるため、パリ
ティ誤り数とＢＥＲの関係を示すデータテーブルを参照
することによりＢＥＲを演算する方法もあるが、この方
法では、データテーブルを格納しておくメモリに大容量
を必要とし、システムの小型化及び低価格化の上で問題
がある。

【０００８】本発明は以上の点に鑑みなされたもので、
回線状態が安定しているときは前回算出したＢＥＲを利
用することにより、小型のシステムで高速にＢＥＲを算
出して回線品質を監視する回線品質監視装置を提供する
ことを目的とする。

【０００９】

【課題を解決するための手段】本発明は上記の目的を達
成するため、単位時間におけるエラーパルスの累積数を
計数する計数手段と、エラーパルスの累積数を保持する
第１の保持手段と、前回のエラーパルス累積数と計数手
段により計数された今回のエラーパルス累積数との減算
を行ってエラーパルス累積数の変動幅を算出する減算器
と、変動幅と予め定めたデータ数とを大小比較する比較
手段と、変動幅に対応するビットエラーレートを上記デ
ータ数だけ予め格納している格納手段と、算出されたビ
ットエラーレートを保持する第２の保持手段と、比較手
段による変動幅がデータ数より大であるときは計数手段
よりのエラーパルス累積数からビットエラーレートを換
算式により演算し、変動幅がデータ数以下のときは第２
の保持手段からの前回のビットエラーレートと格納手段
からの変動幅に対応したビットエラーレートとに基づい
て今回のビットエラーレートを演算する演算手段とを有
する構成としたものである。

【００１０】

【作用】ディジタル伝送回線ではフェージングなどによ
り回線品質が劣化することがあるが、回線品質劣化が生
じる時間よりも回線状態が安定している時間の方がはる
かに長い。回線状態が安定しているときには、単位時間
における前記エラーパルスの累積数はほぼ一定であるた
め、ビットエラーレートもほぼ一定である。

【００１１】そこで、本発明では比較手段により前記エ
ラーパルスの累積数の変動幅が前記データ数以下と検出
されたときは、回線状態が安定しているとみなし改めて
ビットエラーレートを換算式により演算することはせ
ず、前回算出したビットエラーレートに、検出されたエ
ラーパルスの累積数の変動幅に対応するビットエラーレ
ートを加算することによりビットエラーレートを算出す
る。

【００１２】また、第１及び第２の保持手段は前回のエ
ラーパルス累積数及び前回のビットエラーレートを保持
するだけでよく、比較手段におけるデータ数も回線品質
が安定とみなせる数だけでよく、また格納手段に格納さ
れているエラーパルス累積数変動幅とビットエラーレー
トの数も従来のビットエラーレートを演算するためのデ
ータテーブルに比較して大幅に少なくて済む。

【００１３】

【実施例】図１は本発明の一実施例のブロック図を示
す。同図中、図３と同一構成部分には同一符号を付し、
その説明を省略する。図１において、ラッチ回路１１は
前記第１の保持手段を構成しており、カウンタ２により
計数されたエラーパルス累積数が入力され、タイムベー
ス発振器５の出力信号をラッチパルスとして入力される
ことにより、単位時間あたりのエラーパルス累積数を保
持する。減算器１２はカウンタ２よりの今回の単位時間
あたりのエラーパルス累積数Ｎと、ラッチ回路１１から
の前回の単位時間あたりのエラーパルス累積数Ｎ’との
減算を行うことにより、エラーパルス累積数の変動幅を
出力する。

【００１４】比較器１３は減算器１２からのエラーパル
ス累積数の変動幅とデータ数設定器１４よりのデータ数
ｎとを大小比較する。データ数設定器１４はデータメモ
リ１５に格納されているビットエラーレート（ＢＥＲ）
のデータ数ｎが設定されている。このデータ数ｎは回線
状態が安定であるとみなす数のエラーパルス累積数の変
動幅数でもあり、システムの大きさに応じて可変するこ
とができる。比較器１３及びデータ数設定器１４は前記
比較手段を構成している。

【００１５】データメモリ１５は前記格納手段を構成し
ており、回線状態が安定であるとみなす数のエラーパル
ス累積数の変動幅数と、その変動幅の各値それぞれに対
応する予め回線品質安定状態で演算されたビットエラー
レート（ＢＥＲ）が格納されており、減算器１２の出力
変動幅がアドレスとして入力され、タイムベース発振器
５の出力信号に同期して入力変動幅に対応するＢＥＲが
読み出される。

【００１６】ＢＥＲ加算器１６はデータメモリ１５から
のＢＥＲとラッチ回路１８からの前回のＢＥＲとをタイ
ムベース発振器５の出力信号に同期して加算する。メモ
リ１７はＢＥＲ演算器４により換算式を用いて演算され
たＢＥＲとＢＥＲ加算器１６よりのＢＥＲとを記憶す
る。ラッチ回路１８はメモリ１８に保持されたＢＥＲを
保持する。メモリ１７及びラッチ回路１８により前記第
２の保持手段が構成される。

【００１７】更に、ＢＥＲ演算器４とＢＥＲ加算器１６
とは前記演算手段を構成しており、比較器１３より変動
幅が前記データ数より大であることを示す比較結果が入
力されたときは、ＢＥＲ加算器１６が動作を禁止されて
ＢＥＲ演算器４のみが動作し、一方、比較器１３より変
動幅が前記データ数以下であることを示す比較結果が入
力されたときは、ＢＥＲ演算器４が動作を禁止されてＢ
ＥＲ加算器１６のみが動作するように制御される。

【００１８】次に、本実施例の動作について図２のフロ
ーチャートを併せ参照して説明する。図１の端子１に入
力されたエラーパルスはカウンタ２に供給されて計数さ
れる。ここで、上記のエラーパルスはパリティチェック
の結果データに誤りありと判定されたときに発生された
パルスであるものとすると、カウンタ２にはパリティ誤
り数が単位時間毎に収集されることとなる（図２のステ
ップＳ１）。

【００１９】上記のカウンタ２から出力されたパリティ
誤り数Ｎは減算器１２に入力される一方、ラッチ回路１
１により保持される。減算器１２はカウンタ２からの今
回のパリティ誤り数Ｎからラッチ回路１１に今回のパリ
ティ誤り数がラッチされる前の前回ラッチされたパリテ
ィ誤り数Ｎ’を減算し、その減算結果（Ｎ−Ｎ’）を比
較器１３に供給する。比較器１３はこの減算結果（Ｎ−
Ｎ’）の絶対値とデータ数設定器１４よりのデータ数ｎ
とを大小比較する（図２のステップＳ２）。

【００２０】いま、フェージングにより、回線が急激に
変動しているものとすると、上記の比較結果は｜Ｎ−
Ｎ’｜＞ｎとなり、その比較結果によりＢＥＲ加算器１
６が動作を禁止されてＢＥＲ演算器４のみが動作し、Ｂ
ＥＲ演算器４により今回のパリティ誤り数Ｎと換算式と
より従来と同様にしてＢＥＲが演算される（図２のステ
ップＳ３）。このＢＥＲ演算器４よりの演算結果はメモ
リ１７により格納されると共に、ラッチ回路１８に保持
される（図２のステップＳ６）。

【００２１】一方、回線が安定している場合は図２のス
テップＳ２での比較結果は｜Ｎ−Ｎ’｜≦ｎとなり、こ
れによりＢＥＲ演算器４が動作を禁止されてＢＥＲ加算
器１６のみが動作する。すなわち、まず減算器１２より
取り出された減算結果（Ｎ−Ｎ’）の値に応じた（パリ
ティ誤り数の変動幅に応じた）ＢＥＲがデータメモリ１
５から読み出される（図２のステップＳ４）。ＢＥＲ加
算器１６はこのデータメモリ１５から読み出された正又
は負の値のＢＥＲと、ラッチ回路１８よりの前回算出さ
れたＢＥＲとを加算し、今回のＢＥＲを算出する（図２
のステップＳ５）。

【００２２】このＢＥＲ加算器１６は単純な加算動作で
あるため、ＢＥＲ演算器４による換算式を用いたＢＥＲ
演算動作に比しはるかに高速に演算することができる。
ＢＥＲ加算器１６により加算して得られた今回のＢＥＲ
は、メモリ１７に格納されると共に、ラッチ回路１８に
保持される（図２のステップＳ６）。

【００２３】このように、本実施例によれば、回線状態
が安定しているときはパリティ誤り数がほぼ一定してい
ることから改めてＢＥＲを換算式により算出することは
せず、前回算出したＢＥＲを利用してＢＥＲ加算器１６
の加算動作により今回のＢＥＲを算出するようにしてい
るため、ＢＥＲ算出に要する時間をトータルで抑え、シ
ステム全体のスループットを下げることができる。

【００２４】なお、本発明は上記の実施例に限定される
ものではなく、例えばマイクロコンピュータを使用し
て、ソフトウェア論理で構成することもできる。また、
エラーパルスはパリティチェックにより得られたものに
限られるものではなく、誤り訂正符号を用いた誤り訂正
の際に発生されるデータ誤りの存在を示すエラーパルス
を用いることもできることは勿論である。

【００２５】

【発明の効果】以上説明したように、本発明によれば、
回線状態が安定しているときは、改めてビットエラーレ
ートを換算式により演算することはせず、前回算出した
ビットエラーレートに、検出されたエラーパルスの累積
数の変動幅に対応するビットエラーレートを加算するこ
とによりビットエラーレートを算出するようにしたた
め、回線品質劣化が生じる時間よりも回線状態が安定し
ている時間の方がはるかに長いからビットエラーレート
の算出に要する時間をトータルで短縮することができ、
従ってこの時間短縮分は他の処理を行うことができるの
で、システム全体のスループットを下げることができ、
またマイクロコンピュータを使用して構成する場合は低
速な安価なものを使用することができる。

【００２６】また、本発明では回線状態が安定な単位時
間あたりのエラーパルス累積数の変動幅に対応した、最
小限のビットエラーデータ数だけを予め記憶しておくだ
けでよいため、あらゆるエラーパルス累積数に対応して
ビットエラーレートが予め演算されたデータテーブルを
記憶する場合に比し、大幅にメモリ容量を削減すること
ができるため、システムを安価に、かつ、小型に構成す
ることができる。

【図面の簡単な説明】

【図１】本発明の一実施例のブロック図である。

【図２】本発明の一実施例の動作説明用フローチャート
である。

【図３】従来の一例のブロック図である。

【符号の説明】

１ エラーパルス入力端子 ２ カウンタ ４ ビットエラーレート（ＢＥＲ）演算器 ５ タイムベース発振器 １１、１８ ラッチ回路 １２ 減算器 １３ 比較器 １４ データ数設定器 １５ データメモリ １６ ＢＥＲ加算器 １７ メモリ

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】 単位時間毎に該単位時間におけるエラー
   パルスの累積数を計数する計数手段と、 該計数手段により計数された該エラーパルスの累積数を
   保持する第１の保持手段と、 該第１の保持手段により保持されている前回のエラーパ
   ルス累積数と前記計数手段により計数された今回のエラ
   ーパルス累積数との減算を行ってエラーパルス累積数の
   変動幅を算出する減算器と、 該変動幅と予め定めたデータ数とを大小比較する比較手
   段と、 該変動幅に対応するビットエラーレートを上記データ数
   だけ予め格納している格納手段と、 算出されたビットエラーレートを保持する第２の保持手
   段と、 前記比較手段による前記変動幅が前記データ数より大で
   あるときは前記計数手段よりのエラーパルス累積数から
   ビットエラーレートを換算式により演算し、該変動幅が
   該データ数以下のときは前記第２の保持手段からの前回
   のビットエラーレートと前記格納手段からの変動幅に対
   応したビットエラーレートとに基づいて今回のビットエ
   ラーレートを演算する演算手段とを有することを特徴と
   する回線品質監視装置。
2. 【請求項２】 前記演算手段は、前記比較手段より前記
   変動幅が前記データ数より大であることを示す比較結果
   が入力されたときにのみ、前記計数手段により計数され
   た今回のエラーパルス累積数からビットエラーレートを
   換算式により演算する演算器と、前記比較手段より前記
   変動幅が前記データ数以下であることを示す比較結果が
   入力されたときにのみ、前記第２の保持手段により保持
   されている前回のビットエラーレートと前記格納手段か
   らの前記変動幅に応じて読み出されたビットエラーレー
   トとを加算して今回のビットエラーレートを算出する加
   算器とよりなることを特徴とする請求項１記載の回線品
   質監視装置。