JPH1198126A - 折返しデータ誤り検出回路 - Google Patents
折返しデータ誤り検出回路Info
- Publication number
- JPH1198126A JPH1198126A JP9258474A JP25847497A JPH1198126A JP H1198126 A JPH1198126 A JP H1198126A JP 9258474 A JP9258474 A JP 9258474A JP 25847497 A JP25847497 A JP 25847497A JP H1198126 A JPH1198126 A JP H1198126A
- Authority
- JP
- Japan
- Prior art keywords
- data
- error
- counter
- comparator
- count
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
Abstract
(57)【要約】
【課題】 従来回路と同等の信頼性を有する上、検出時
間を従来のｎ分の１に短縮する。 【解決手段】 基準のビットエラーレートを測定するの
に必要なデータ数のｎ分の１のデータをデータ計数器４
によりカウントし、このカウントしたデータ毎に誤りデ
ータを誤りデータ計数器３によりカウントし、そのカウ
ント値を記憶部６に記憶し、その記憶されたｎ個前まで
の誤りのカウント値を加算器７により加算し、その加算
値と基準値を比較器５により比較し、その比較結果（ビ
ットエラーレート劣化信号）を得ることを特徴とする。
間を従来のｎ分の１に短縮する。 【解決手段】 基準のビットエラーレートを測定するの
に必要なデータ数のｎ分の１のデータをデータ計数器４
によりカウントし、このカウントしたデータ毎に誤りデ
ータを誤りデータ計数器３によりカウントし、そのカウ
ント値を記憶部６に記憶し、その記憶されたｎ個前まで
の誤りのカウント値を加算器７により加算し、その加算
値と基準値を比較器５により比較し、その比較結果（ビ
ットエラーレート劣化信号）を得ることを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、送信装置内部で送
信信号を折返し、送信しているデータをモニタする機能
を有するディジタルデータの通信装置において、送信装
置内部で折返したディジタルデータのビットエラーレー
ト（以下ＢＥＲと記す）劣化を検出する回路に関するも
のである。
信信号を折返し、送信しているデータをモニタする機能
を有するディジタルデータの通信装置において、送信装
置内部で折返したディジタルデータのビットエラーレー
ト（以下ＢＥＲと記す）劣化を検出する回路に関するも
のである。
【０００２】
【従来の技術】図２は従来回路の１例の構成を示すブロ
ック図である。この従来回路の動作はまず、入力された
ディジタルデータは、データ遅延回路１により装置内部
を折返してきたデータとの時間差を無くし、正しいデー
タとして、折返しデータと比較器２より比較し、誤った
データを誤りデータ計数器３によりカウントする。この
とき比較したデータをデータ計数器４によりカウント
し、ある一定値になったとき、誤りデータ計数器３のカ
ウントした値をクリアする。そして、誤りデータ計数器
３のカウント値と予じめ設定されたしきい値を比較器５
により比較し、しきい値を越えた時にＢＥＲ劣化信号を
出力する。
ック図である。この従来回路の動作はまず、入力された
ディジタルデータは、データ遅延回路１により装置内部
を折返してきたデータとの時間差を無くし、正しいデー
タとして、折返しデータと比較器２より比較し、誤った
データを誤りデータ計数器３によりカウントする。この
とき比較したデータをデータ計数器４によりカウント
し、ある一定値になったとき、誤りデータ計数器３のカ
ウントした値をクリアする。そして、誤りデータ計数器
３のカウント値と予じめ設定されたしきい値を比較器５
により比較し、しきい値を越えた時にＢＥＲ劣化信号を
出力する。
【０００３】
【発明が解決しようとする課題】しかし、上記従来の技
術では、例えばデータ速度が９６００ｂｉｔ／ｓで、Ｂ
ＥＲが１×１０-6以上を検出する場合、約１０４ｓｅｃ
必要となり、ＢＥＲ劣化を検出するまでに時間がかかる
という課題がある。
術では、例えばデータ速度が９６００ｂｉｔ／ｓで、Ｂ
ＥＲが１×１０-6以上を検出する場合、約１０４ｓｅｃ
必要となり、ＢＥＲ劣化を検出するまでに時間がかかる
という課題がある。
【０００４】
【課題を解決するための手段】本発明回路は、上記の課
題を解決するため、図１に示すように基準のビットエラ
ーレートを測定するのに必要なデータ数のｎ分の１のデ
ータをカウントするデータ計数器４と、このデータ計数
器４がカウントしたデータ毎に誤りデータをカウントす
る誤りデータ計数器３と、そのカウント値を記憶する記
憶部６と、その記憶されたｎ個前までの誤りのカウント
値を加算する加算器７と、その加算した値と基準値を比
較し比較結果を出力する比較器５を備えることを特徴と
する。
題を解決するため、図１に示すように基準のビットエラ
ーレートを測定するのに必要なデータ数のｎ分の１のデ
ータをカウントするデータ計数器４と、このデータ計数
器４がカウントしたデータ毎に誤りデータをカウントす
る誤りデータ計数器３と、そのカウント値を記憶する記
憶部６と、その記憶されたｎ個前までの誤りのカウント
値を加算する加算器７と、その加算した値と基準値を比
較し比較結果を出力する比較器５を備えることを特徴と
する。
【０００５】
【作 用】折返しデータのビットエラーレート劣化の基
準となるビットエラーレートを実際に測定するのに必要
なデータのｎ分の１のデータがデータ計数器４によりカ
ウントされ、そのカウントしたデータ毎に誤りデータが
誤りデータ計数器３によりカウントされ、この値は順次
記憶部６に記憶される。またこのとき、前ｎ個の誤りデ
ータ数が加算器７により加算され、その加算値としきい
値が比較器５に入力されて比較され、加算値がしきい値
以上になったときにＢＥＲ劣化信号が出力される。これ
により従来よりも検出時間がｎ分の１になることにな
る。
準となるビットエラーレートを実際に測定するのに必要
なデータのｎ分の１のデータがデータ計数器４によりカ
ウントされ、そのカウントしたデータ毎に誤りデータが
誤りデータ計数器３によりカウントされ、この値は順次
記憶部６に記憶される。またこのとき、前ｎ個の誤りデ
ータ数が加算器７により加算され、その加算値としきい
値が比較器５に入力されて比較され、加算値がしきい値
以上になったときにＢＥＲ劣化信号が出力される。これ
により従来よりも検出時間がｎ分の１になることにな
る。
【０００６】
【発明の実施の形態】図１は本発明回路の１実施の形態
の構成を示すブロック図である。図１において１は入力
データ（ディジタル）を装置内部を折返してきた折返し
データとの時間差を無くすデータ遅延回路、２はこの遅
延回路１の出力データと折返しデータを入力して比較
し、その比較結果を出力する比較器、４は基準のビット
エラーレート（ＢＥＲ）を測定するのに必要な、比較器
２の出力データ数のｎ分の１のデータをカウントするデ
ータ計数器、３はこのデータ計数器４がカウントしたデ
ータ毎に誤りデータをカウントする誤りデータ計数器で
ある。６は誤りデータ計数器３のカウント値を記憶する
記憶部で、ｎ個のサンプルホールド（Ｓ／Ｈ）よりな
る。７はこの記憶部６に記憶されたｎ個前までの誤りの
カウント値を加算する加算器、５はその加算値としきい
値を比較し、その比較結果（ＢＥＲ劣化信号）を出力す
る比較器である。
の構成を示すブロック図である。図１において１は入力
データ（ディジタル）を装置内部を折返してきた折返し
データとの時間差を無くすデータ遅延回路、２はこの遅
延回路１の出力データと折返しデータを入力して比較
し、その比較結果を出力する比較器、４は基準のビット
エラーレート（ＢＥＲ）を測定するのに必要な、比較器
２の出力データ数のｎ分の１のデータをカウントするデ
ータ計数器、３はこのデータ計数器４がカウントしたデ
ータ毎に誤りデータをカウントする誤りデータ計数器で
ある。６は誤りデータ計数器３のカウント値を記憶する
記憶部で、ｎ個のサンプルホールド（Ｓ／Ｈ）よりな
る。７はこの記憶部６に記憶されたｎ個前までの誤りの
カウント値を加算する加算器、５はその加算値としきい
値を比較し、その比較結果（ＢＥＲ劣化信号）を出力す
る比較器である。
【０００７】上記実施の形態の動作はまず、入力された
ディジタルデータは、データ遅延回路１により装置内部
を折返してきたデータとの時間差を無くし、正しいデー
タとして折返しデータと比較器２により比較される。そ
して、この比較器２より出力するデータ従来のデータ計
数器のｎ分の１のデータがデータ計数器４により計数さ
れ、そのカウントしたデータ数ごとにｎ個のサンプルホ
ールドＳ／Ｈによりホールドされる。そしてｎ個のサン
プルホールドＳ／Ｈの出力データが加算器７で加算さ
れ、その合計した値としきい値が比較器５により比較さ
れ、しきい値を越えた時に比較器５よりＢＥＲ劣化信号
が出力される。
ディジタルデータは、データ遅延回路１により装置内部
を折返してきたデータとの時間差を無くし、正しいデー
タとして折返しデータと比較器２により比較される。そ
して、この比較器２より出力するデータ従来のデータ計
数器のｎ分の１のデータがデータ計数器４により計数さ
れ、そのカウントしたデータ数ごとにｎ個のサンプルホ
ールドＳ／Ｈによりホールドされる。そしてｎ個のサン
プルホールドＳ／Ｈの出力データが加算器７で加算さ
れ、その合計した値としきい値が比較器５により比較さ
れ、しきい値を越えた時に比較器５よりＢＥＲ劣化信号
が出力される。
【０００８】
【発明の効果】上述のように本発明によれば、従来回路
と同等の信頼性を有する上、検出時間を従来のｎ分の１
に短縮することができる。
と同等の信頼性を有する上、検出時間を従来のｎ分の１
に短縮することができる。
【図１】本発明回路の１実施の形態の構成を示すブロッ
ク図である。
ク図である。
【図２】従来回路の１例の構成を示すブロック図であ
る。
る。
１ データ遅延回路 ２ 比較器 ３ 誤りデータ計数器 ４ データ計数器 ５ 比較器 ６ 記憶部
Claims (1)
- 【請求項１】 基準のビットエラーレートを測定するの
に必要なデータ数のｎ分の１のデータをカウントするデ
ータ計数器と、このデータ計数器がカウントしたデータ
毎に誤りデータをカウントする誤りデータ計数器と、そ
のカウント値を記憶する記憶部と、その記憶されたｎ個
前までの誤りのカウント値を加算する加算器と、その加
算した値と基準値を比較し比較結果を出力する比較器を
備えることを特徴とする折返しデータ誤り検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9258474A JPH1198126A (ja) | 1997-09-24 | 1997-09-24 | 折返しデータ誤り検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9258474A JPH1198126A (ja) | 1997-09-24 | 1997-09-24 | 折返しデータ誤り検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1198126A true JPH1198126A (ja) | 1999-04-09 |
Family
ID=17320732
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9258474A Withdrawn JPH1198126A (ja) | 1997-09-24 | 1997-09-24 | 折返しデータ誤り検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1198126A (ja) |
-
1997
- 1997-09-24 JP JP9258474A patent/JPH1198126A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8001453B2 (en) | CAN system | |
| US6983403B2 (en) | Detecting bit errors in a communications system | |
| US4385383A (en) | Error rate detector | |
| US6553537B1 (en) | Reed-Solomon decoding apparatus and control method therefor | |
| JPH1198126A (ja) | 折返しデータ誤り検出回路 | |
| KR100839691B1 (ko) | 톤 검출 방법 및 시스템 | |
| JP2980304B2 (ja) | クロック障害検出回路 | |
| JP3125756B2 (ja) | ビット誤り率測定方式 | |
| US5072448A (en) | Quasi-random digital sequence detector | |
| JPS5840383B2 (ja) | デ−タ伝送装置の回線制御方式 | |
| JPS63108828A (ja) | デイジタル回線の監視方法 | |
| JP2870314B2 (ja) | 伝送路誤り率劣化警報検出回路 | |
| JPH10145340A (ja) | 回線品質監視回路 | |
| JP3195826B2 (ja) | デジタル信号の擾乱付加装置 | |
| JP3060040B2 (ja) | 回線エラーレート検出回路 | |
| KR0162225B1 (ko) | Vsb시스템의 비트에러율 측정장치 | |
| JPH0766795A (ja) | 回線品質監視装置 | |
| KR970001624B1 (ko) | 패킷버스 접속장치에서의 태그 발생 및 처리 방법 | |
| JPH04275733A (ja) | チャネルアラーム検出装置 | |
| KR930010918B1 (ko) | 분산형 프레임 구조의 병렬 프레임 검출회로 | |
| JP2944420B2 (ja) | 伝達単位不一致検出方法及び伝達単位不一致検出装置 | |
| KR20000039742A (ko) | 에이티엠 셀 버스 모니터링 방법 | |
| JPH06216881A (ja) | パリティエラーモニタ回路 | |
| JPS6239866B2 (ja) | ||
| JPH0425240A (ja) | バースト信号監視回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20041207 |