JP5542727B2 - エラー訂正装置、エラー訂正方法及びエラー訂正プログラム - Google Patents
エラー訂正装置、エラー訂正方法及びエラー訂正プログラム Download PDFInfo
- Publication number
- JP5542727B2 JP5542727B2 JP2011078538A JP2011078538A JP5542727B2 JP 5542727 B2 JP5542727 B2 JP 5542727B2 JP 2011078538 A JP2011078538 A JP 2011078538A JP 2011078538 A JP2011078538 A JP 2011078538A JP 5542727 B2 JP5542727 B2 JP 5542727B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- valid
- majority
- bit
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Error Detection And Correction (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Detection And Correction Of Errors (AREA)
Description
少なくとも格納時点においては同一のデータであった対象データであって、複数のビットからなる対象データが、3つ以上の奇数個の領域に格納された格納用メモリと、
前記格納用メモリの各領域に格納された対象データの間で各ビットの値について多数決をとり、各ビットの値を決定して多数決データを生成する多数決データ生成部と、
前記格納用メモリの各領域に格納された対象データの間で値が異なるビットを差異データとして検出する差異データ検出部と、
前記多数決データ生成部が生成した多数決データが所定の妥当条件を満たす妥当データになるように、前記差異データ検出部が差異データとして検出したビットの値を変更して妥当データを生成する妥当データ生成部と
を備えることを特徴とする。
以下の説明において、処理装置は後述するCPU911等である。記憶装置は後述するROM913、RAM914、磁気ディスク装置920等である。出力装置は後述するLCD901等である。つまり、処理装置、記憶装置、出力装置はいずれもハードウェアである。
図1は、実施の形態1における撮像装置1(赤外線撮像装置)の機能構成図である。
図1において、光学系2は、被写体から放射される赤外線を結像するための光学系である。光学系とは、光線の性質を利用して物体の像をつくる器具のことである。赤外線検出画素3は、光学系2の結像面に位置し、被写体からの赤外線を検出する。撮像素子4は、赤外線検出画素3の集合体から構成される。撮像素子駆動部5は、撮像素子4を駆動する。A/D変換部6は、撮像素子4が出力した撮像素子出力を、後述するD/A変換部16から出力された補正データ(妥当データ)により補正したアナログデータをデジタルデータに変換する。画像補正処理部7は、A/D変換部6がデジタルデータに変換した画像データを処理装置により補正する。画像出力部8は、画像補正処理部7にて補正処理した画像データを出力装置に出力する。補正データ格納用メモリ9は、少なくとも格納時点においては同一データであって、複数のビットからなる補正データを複数領域に多重格納する。複数の領域とは、少なくとも3個以上の奇数個の領域である。多数決データ生成部10は、補正データ格納用メモリ9に多重格納した補正データの各ビットから多数決データを処理装置により生成する。差異データ生成部11は、補正データ格納用メモリ9に多重格納した補正データの各ビットから差異データを処理装置により生成する。多数決処理部12は、多数決データ生成部10と差異データ生成部11とから構成される。妥当条件記憶部13は、後述する妥当データ生成部14が妥当性を検討する指標となる妥当条件を記憶した記憶装置である。妥当データ生成部14は、補正データの多数決データ及び差異データに基づき、妥当条件を満たす妥当データを生成する。妥当データ復元処理部15は、妥当条件記憶部13と妥当データ生成部14とから構成される。D/A変換部16は、妥当データ復元処理部15において復元したデジタルデータである妥当データをアナログデータに変換する。
なお、ここでは、同一の補正データが、補正データ格納用メモリ9における3つの異なる領域に格納されているものとする。
撮像装置1では、多数決処理部12が、3つの異なる領域に格納された同一の補正データ(以下、真値データと称する)の任意ビットがソフトエラーにより反転した場合に、3つの補正データを多数決によりエラー訂正する多数決処理を実行する。その後、妥当データ復元処理部15が、真値データが必ず満足すべき妥当条件を満たすことを検討する妥当性検討処理を実行して、妥当条件を満足する妥当データを復元する。
多数決データ生成部10は、異なる領域に格納した3つの補正データの各ビットに対して、多数決ビットを検出し、検出した多数決ビットを補正データ毎に結合し、複数ビットからなる多数決データを生成する。多数決ビットとは、多数決によりエラー訂正したビットに相当し、3つのビットのうちの2つ以上のビットがもつ値をとったビットである。
差異データ生成部11は、異なる領域に格納した3つの補正データの各ビットに対して、差異ビットを検出し、検出した差異ビットを補正データ毎に結合し、複数ビットからなる差異データを生成する。差異ビットとは、3つのビットが全て一致した場合に0となり、それ以外の場合に1となるビットである。
ビットA〜Cのうち、いずれか1ビットが反転した場合には、多数決処理により真値データに訂正可能であるが、2ビット以上が反転した場合には、多数決処理のみによる真値データへの訂正は不可能となる。
妥当データ生成部14は、妥当条件記憶部13に予め記憶された妥当条件に従い、多数決データ生成部10が生成した多数決データの妥当性を検討し、多数決データを訂正することにより妥当条件を満たす妥当データを生成する。妥当条件は、例えば、多数決データの取り得る値の範囲を示すデータである。
訂正方法としては、差異データのビット列で1となるビットを捜索し、多数決データの対応ビットを反転しながら妥当性検討を繰り返す。妥当条件を満たすデータを復元した時点で処理は完了する。
妥当データ生成部14は、nビットの多数決データと、nビットの差異データとを入力として、妥当性検討処理を開始する(S1)。妥当データ生成部14は、nビットの多数決データを、変数Zに代入し、変数kにn−1を代入する(S2)。そして、妥当データ生成部14は、nビットのデータZ(変数Z)が妥当条件を満たすか否かを判定する(S3)。データZが妥当条件を満たしている場合(S3でYES)、データZを訂正することなくそのまま妥当データとして出力する(S10)。一方、データZが妥当条件を満たしていない場合(S3でNO)、S4へ処理を進める。
妥当データ生成部14は、変数Y[k]の値が1であるか否か、つまり差異データYのkビット目の値が1であるか否かを判定する(S4)。変数Y[k]の値が1である場合(S4でYES)、S5へ処理を進める。一方、変数Y[k]の値が1でない場合(S4でNO)、S8へ処理を進める。
妥当データ生成部14は、データZのkビット目の値を反転する(S5)。つまり、データZのkビット目の値が0なら1に変更され、値が1なら0に変更される。そして、妥当データ生成部14は、kビット目の値を反転したデータZが妥当条件を満たすか否かを判定する(S6)。データZが妥当条件を満たしている場合(S6でYES)、S10へ処理を進めて、kビット目の値を反転したデータZを妥当データとして出力する。一方、データZが妥当条件を満たしていない場合(S6でNO)、S7へ処理を進める。
妥当データ生成部14は、S5で反転したデータZのkビット目の値を元に戻す(S7)。そして、妥当データ生成部14は、変数kの値が0より大きいか否かを判定する(S8)。変数kの値が0より大きい場合(S8でYES)、変数kの値を1減じて(S9)、S4へ処理を戻す。一方、変数kの値が0以下の場合(S8でNO)、データZを訂正することなくそのまま妥当データとして出力する(S10)。
図4は、実施の形態1における妥当条件による復元結果を示す図である。図4では、妥当条件A、Bにより復元される妥当データを示している。なお、表中の数値は、全て2進数表記である。また、真値データを3ビットと仮定し、表中の多数決データ及び差異データの組み合わせにおいて復元される妥当データを示している。
多数決データは真値データから任意の1ビットのみ反転したデータであり、差異データは多数決データが真値データから反転したビットにおいて必ず1となるデータの組み合わせである。表に示した組み合わせ以外は、発生確率が非常に低いために示していない。
例えば、図4において、多数決データが“000”、差異データが“101”である場合、図3の処理を実行すると、データZは“000”、“100”、“001”の順に遷移する(図4の妥当データ遷移の欄を参照)。この場合、妥当条件A(010≦Z≦110)の場合でも、妥当条件B(001≦Z≦101)の場合でも、出力される妥当データは“100”である。
しかし、例えば、図4において、多数決データが“110”、差異データが“011”である場合、図3の処理を実行すると、データZは“110”、“100”、“111”の順に遷移する。この場合、妥当条件A(010≦Z≦110)の場合には、出力される妥当データは“110”であり、妥当条件B(001≦Z≦101)の場合には、出力される妥当データは“100”である。
このように、図4に示す例では、下側の4つの例において、妥当条件Bの場合には真値データが得られ、妥当条件Aの場合には真値データが得られていない。
また、実施の形態1における撮像装置1では、復元した真値データを用いて、撮像した画像データ(撮像素子出力)を補正しているため、出力画像の画質の劣化を抑制し、画像の取得を保証することが可能となる。
真値データとの値の誤差は、画像における輝度差として視覚化されるため、真値データとの誤差が小さくなるほど高い効果が得られる。
図5は、実施の形態2における撮像装置1の機能構成図である。実施の形態2における撮像装置1について、図1に示す実施の形態1における撮像装置1と異なる部分について説明する。
妥当条件算出部20は、妥当条件を算出する。妥当データ生成部21は、補正データの多数決データ及び差異データに基づき、妥当条件算出部20が算出した妥当条件を満たす妥当データを生成する。妥当データ復元処理部22は、妥当条件算出部20と妥当データ生成部21とから構成される。
実施の形態1における撮像装置1のように、妥当条件を内部に保持する場合には、補正データ毎に妥当条件を切り替えるためには撮像装置内に多くの記憶領域を必要とする。そのため、処理回路の追加によるコスト・質量・装置大型化を招くという課題がある。
内部で算出する妥当条件としては、他の領域の補正データを使用する方法が挙げられる。例えば、補正データの特徴として、格納領域のアドレス値と格納されたデータとに正の相関があるとする。この場合、格納領域のアドレス値の順に妥当データを復元するなら、前アドレスのデータよりも大きな値であるという条件を妥当条件とすることができる。
図6は、実施の形態3における撮像装置1の機能構成図である。実施の形態3における撮像装置1について、図1に示す実施の形態1における撮像装置1と異なる部分について説明する。
撮像装置1は、妥当データ復元処理部(1)32から妥当データ復元処理部(N)35までのN個の妥当データ生成部を備える。
妥当条件記憶部(1)30は、第1番目の妥当性検討に使用する妥当条件(1)を記憶した記憶装置である。妥当データ生成部(1)31は、補正データの多数決データ及び差異データに基づき、妥当条件(1)を満たす妥当データを生成する。妥当データ復元処理部(1)32は、妥当条件記憶部(1)30と妥当データ生成部(1)31とから構成される。
妥当条件記憶部(N)33は、第N番目の妥当性検討に使用する妥当条件(N)を記憶した記憶装置である。妥当データ生成部(N)34は、第N−1番目の妥当データ生成部(N−1)が生成した妥当データと、補正データの差異データに基づき、妥当条件(N)を満たす妥当データを生成する。妥当データ復元処理部(N)35は、妥当条件記憶部(N)33と妥当データ生成部(N)34とから構成される。
実施の形態1における撮像装置1では、1つの妥当条件しか用いていないために、真値データとは異なるデータが復元される可能性があることは図4を用いてすでに示した通りである。
図6のようにN通りの妥当条件を使用する場合、妥当条件(1)〜(N−1)を満足するデータであっても妥当条件(N)を満足しなければ、真値データではないと判断できる。そのため、N個の妥当データ復元処理部のうちのいずれかが、妥当条件を満足しないと判定した場合、再度、差異ビットを用いて先ほどとは異なるデータを復元し、妥当条件(1)から再検討する。これを繰り返すことで、最終的に全ての妥当条件を満足する復元データを得る。
図7は、撮像装置1のハードウェア構成の一例を示す図である。
図7に示すように、撮像装置1は、プログラムを実行するCPU911(Central・Processing・Unit)を備えている。CPU911は、バス912を介してROM913、RAM914、LCD901(Liquid Crystal Display)、キーボード902(K/B)、磁気ディスク装置920と接続され、これらのハードウェアデバイスを制御する。
ROM913やRAM914や磁気ディスク装置920には、上記の説明において「補正データ」、「多数決データ」、「差異データ」、「妥当データ」、「撮像素子出力」等として説明した情報が記憶される。
Claims (9)
- 少なくとも格納時点においては同一のデータであった対象データであって、複数のビットからなる対象データが、3つ以上の奇数個の領域に格納された格納用メモリと、
前記格納用メモリの各領域に格納された対象データの間で各ビットの値について多数決をとり、各ビットの値を決定して多数決データを生成する多数決データ生成部と、
前記格納用メモリの各領域に格納された対象データの間で値が異なるビットを示す差異データを生成する差異データ生成部と、
前記多数決データ生成部が生成した多数決データが所定の妥当条件を満たす妥当データになるように、前記差異データ生成部が生成した差異データが示すビットの値を変更して妥当データを生成する妥当データ生成部と
を備えることを特徴とするエラー訂正装置。 - 前記妥当データ生成部は、前記多数決データが前記妥当条件を満たす妥当データになるまで、前記差異データが示すビットの値を所定の順に変更して妥当データを生成する
ことを特徴とする請求項1に記載のエラー訂正装置。 - 前記妥当データ生成部は、前記差異データが示すビットの値を変更したデータが前記妥当条件を満たさない場合には、変更したビットの値を元の値に戻した上で、次のビットの値を変更して妥当データを生成する
ことを特徴とする請求項2に記載のエラー訂正装置。 - 前記エラー訂正装置は、さらに、
前記対象データが取り得る値の範囲を前記妥当条件として予め記憶した妥当条件記憶部
を備え、
前記妥当データ生成部は、前記妥当条件記憶部が記憶した妥当条件を満たす妥当データを生成する
ことを特徴とする請求項1から3までのいずれかに記載のエラー訂正装置。 - 前記格納用メモリには、複数の対象データが格納されており、
前記エラー訂正装置は、さらに、
各対象データについて、他の対象データの値からその対象データが取り得る値の範囲を前記妥当条件として算出する妥当条件算出部
を備え、
前記妥当データ生成部は、前記妥当条件算出部が算出した妥当条件を満たす妥当データを生成する
ことを特徴とする請求項1から3までのいずれかに記載のエラー訂正装置。 - 前記妥当データ生成部は、複数の妥当条件の全てを満たす妥当データを生成する
ことを特徴とする請求項1から3までのいずれかに記載のエラー訂正装置。 - 前記格納用メモリは、前記対象データとして、画像データを補正するための補正データが格納され、
前記エラー訂正装置は、
前記妥当データ生成部が生成した妥当データを用いて、前記画像データを補正する画像補正処理部
を備えることを特徴とする請求項1から6までのいずれかに記載のエラー訂正装置。 - 処理装置が、少なくとも格納時点においては同一のデータであった対象データであって、複数のビットからなる対象データが、3つ以上の奇数個の領域に格納された格納用メモリの各領域に格納された対象データの間で各ビットの値について多数決をとり、各ビットの値を決定して多数決データを生成する多数決データ生成工程と、
処理装置が、前記格納用メモリの各領域に格納された対象データの間で値が異なるビットを示す差異データを生成する差異データ生成工程と、
処理装置が、前記多数決データ生成工程で生成した多数決データが所定の妥当条件を満たす妥当データになるように、前記差異データ生成工程で生成した差異データが示すビットの値を変更して妥当データを生成する妥当データ生成工程と
を備えることを特徴とするエラー訂正方法。 - 少なくとも格納時点においては同一のデータであった対象データであって、複数のビットからなる対象データが、3つ以上の奇数個の領域に格納された格納用メモリの各領域に格納された対象データの間で各ビットの値について多数決をとり、各ビットの値を決定して多数決データを生成する多数決データ生成工程と、
前記格納用メモリの各領域に格納された対象データの間で値が異なるビットを示す差異データを生成する差異データ生成工程と、
前記多数決データ生成工程で生成した多数決データが所定の妥当条件を満たす妥当データになるように、前記差異データ生成工程で生成した差異データが示すビットの値を変更して妥当データを生成する妥当データ生成工程と
をコンピュータに実行させることを特徴とするエラー訂正プログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011078538A JP5542727B2 (ja) | 2011-03-31 | 2011-03-31 | エラー訂正装置、エラー訂正方法及びエラー訂正プログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011078538A JP5542727B2 (ja) | 2011-03-31 | 2011-03-31 | エラー訂正装置、エラー訂正方法及びエラー訂正プログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012212392A JP2012212392A (ja) | 2012-11-01 |
JP5542727B2 true JP5542727B2 (ja) | 2014-07-09 |
Family
ID=47266267
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011078538A Expired - Fee Related JP5542727B2 (ja) | 2011-03-31 | 2011-03-31 | エラー訂正装置、エラー訂正方法及びエラー訂正プログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5542727B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7098368B2 (ja) | 2018-03-20 | 2022-07-11 | 株式会社Lixil | 建具 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0895868A (ja) * | 1994-09-21 | 1996-04-12 | Fujitsu Ten Ltd | バックアップデ−タの異常判定方法及び異常時の異常処理方法 |
JP4244847B2 (ja) * | 2004-04-12 | 2009-03-25 | 株式会社デンソー | データ修復装置 |
-
2011
- 2011-03-31 JP JP2011078538A patent/JP5542727B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7098368B2 (ja) | 2018-03-20 | 2022-07-11 | 株式会社Lixil | 建具 |
Also Published As
Publication number | Publication date |
---|---|
JP2012212392A (ja) | 2012-11-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5043562B2 (ja) | エラー訂正回路、その方法及び前記回路を備える半導体メモリ装置 | |
US8589763B2 (en) | Cache memory system | |
US20100185904A1 (en) | System and Method for Fast Cache-Hit Detection | |
WO2017126046A1 (ja) | 画像処理装置、画像処理方法および画像処理プログラム | |
JP2008017004A (ja) | 半導体装置 | |
JP2019165365A (ja) | 信号処理装置 | |
JP4793741B2 (ja) | 誤り訂正回路、誤り訂正方法 | |
JP5542727B2 (ja) | エラー訂正装置、エラー訂正方法及びエラー訂正プログラム | |
US8914712B2 (en) | Hierarchical error correction | |
CN110679090A (zh) | 减少延迟错误校正解码 | |
US20180131394A1 (en) | Data processing system and data processing apparatus | |
JP6090489B1 (ja) | エラー検知装置、記憶装置およびエラー訂正方法 | |
US8185572B2 (en) | Data correction circuit | |
US9092354B2 (en) | Storage device, CRC generation device, and CRC generation method | |
TWI466450B (zh) | Error correction decoding device | |
US8005880B2 (en) | Half width counting leading zero circuit | |
US7225381B1 (en) | Error detection and correction method | |
US8327243B1 (en) | System and method for generating locator polynomials | |
RU2808760C1 (ru) | Способ контроля и восстановления целостности данных на основе теоретико-числовых преобразований в комплексной плоскости | |
US20080104487A1 (en) | Error detection apparatus and error detection method | |
JP4346396B2 (ja) | リードソロモン符号又は拡大リードソロモン符号の復号方法及び復号器 | |
WO2005010760A1 (ja) | Cam装置およびcam制御方法 | |
JP6358122B2 (ja) | マイクロコンピュータ | |
KR920003887B1 (ko) | Bch부호의 복호회로 | |
JP2010055350A (ja) | メモリ検査回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130927 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140312 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140408 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140507 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5542727 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |