JP2007259233A - Ｂｅｒ監視回路 - Google Patents

Ｂｅｒ監視回路 Download PDF

Info

Publication number
JP2007259233A
JP2007259233A JP2006082904A JP2006082904A JP2007259233A JP 2007259233 A JP2007259233 A JP 2007259233A JP 2006082904 A JP2006082904 A JP 2006082904A JP 2006082904 A JP2006082904 A JP 2006082904A JP 2007259233 A JP2007259233 A JP 2007259233A
Authority
JP
Japan
Prior art keywords
error
alarm
ber
period
monitoring circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006082904A
Other languages
English (en)
Inventor
Shinji Sawane
慎児 澤根
Yuji Obana
裕治 尾花
Hiroyuki Kitajima
広之 北島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2006082904A priority Critical patent/JP2007259233A/ja
Priority to US11/502,517 priority patent/US20070245176A1/en
Publication of JP2007259233A publication Critical patent/JP2007259233A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0061—Error detection codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/20—Arrangements for detecting or preventing errors in the information received using signal quality detector
    • H04L1/203—Details of error rate determination, e.g. BER, FER or WER

Abstract

【課題】タイマを用いずにBERの監視を行うことができる回路を提供する。
【解決手段】入力データのエラー周期Teをパリティチェック部1及びエラー周期検出部2により検出し、複数のこれらエラー周期中で最大値Temaxをエラー周期メモリ3及びエラー周期最大値検索部4により検出する。そしてこの最大値Temaxを、Te-BER変換テーブル5で対応する推定エラーレートBERmaxに変換すると共に、該推定エラーレートBERmaxが、アラーム検出閾値Thdより大きくなったとき、SF/SD 6がアラームALMを発生する。その後、該推定エラーレートBERmaxが、アラーム解除閾値Thr以下になったとき、アラームALMを解除する。また、エラーフリー検索部7は、アラームALMが発生したときに起動され、エラー周期Teが変化しない期間がアラーム解除閾値Thrに相当する周期TeThrを越えたとき該アラームALMを解除する。
【選択図】図1

Description

本発明はBER監視回路に関し、特に伝送装置等における入力データのBER（ビットエラーレート）を監視する回路に関するものである。
ネットワーク内では、送受信データの正当性を保障するために、伝送信号のフォーマットにパリティバイトを定義し、データの確認を行うBER監視回路が用いられている。
図7は、このようなBER監視回路の従来例を示したものである。
このBER監視回路において、入力データはパリティチェック部11でパリティチェックを受けることによりエラーパルスを発生する。このパリティチェック部11は、図8に示すOTUの信号フレームフォーマットにおける同図(1)のODUKオーバヘッド領域に格納されている、BIP-8演算範囲（同図(2)）をパリティ演算した結果に基づいてパリティチェックを行っている。
パリティチェック部11のエラーパルスは計数部12に送られる。計数部12はクロックにより動作するタイマ13からのタイマ信号が発生している間に幾つのエラーパルスが発生したかを計数するものであり、この計数結果を比較部14に送る。比較部14では、設定値V0と計数部12からのエラーパルス数とを比較して、このエラーパルス数が設定値V0を越えたとき、SF/SD（Signal Failure/Signal Degrade）アラームを発生する。
なお、このようなBERを監視する回路の一般的な従来技術としては、下記の特許文献1及び2がある。
特許文献1は、簡易型の誤り率測定方式簡易構成で誤り率を測定するもので、複数チャネルの各フレーム同期パルスを抽出する手段と、該手段により抽出されたフレーム同期パルス相互の多数決により誤りパルスを検出する検出手段と、該検出手段により検出された誤りパルスを計数する計数手段とを備え、該計数手段によりフレーム同期パルスの誤りパルスを計数して誤り率を測定している。
また、特許文献2においては、RF受信部は受信信号の強度を表すRSSI信号を出力し、ユニーク・ワード検出部はデジタル信号の同期/非同期を表すUW信号を出力し、誤り訂正部はビットを取り込む毎にビットB信号を出力しかつ誤りビットが検出される毎にそれを表すBE信号を出力する。B信号及びBE信号は、測定時間設定回路に設定された時間Tカウンタで計数され、これらの計数値が除算回路で割り算されて誤り率を表すBER信号が得られる。判定回路は、RSSI信号が基準レベルRFRSSI以上であり、UW信号が同期がとれていることを表し、BER信号が基準レベルRFBER以下の場合に、ミューティング動作をしないようにミューティング回路を制御するものである。
特開昭60-256239号公報 特開2000-216757号公報
図7に示した従来のBER監視回路においては、タイマによる基準時間内のエラーパルス数を計数し、閾値に達した時点でSF又はSD状態としてアラームを発生している。この従来技術では、SF/SD検出のための最大時間規定が存在していることから逆算された基準時間を設定しているために、タイマによる時間規定の存在しない場合には、SF/SD検出・解除方式が適用できないという課題があった。
また、監視タイマの存在により、SF/SD検出・解除動作にタイマの周期分の最低時間が必要であるという課題もあった。
従って本発明は、タイマを用いずにBERの監視を行うことができる回路を提供することを目的とする。
上記の課題を解決するため、本発明の一態様に係るBER監視回路は、入力データのエラー周期を検出する第1手段と、複数の該エラー周期中で最大値を検出する第2手段と、該最大値を、対応する推定エラーレートに変換する第3手段と、該推定エラーレートが、アラーム検出閾値より大きくなったとき、アラームを発生する第4手段と、を備えたことを特徴としている。
すなわち本発明の前記態様では、第1手段が入力データのエラー周期（例えばフレーム数）を検出し、この第1手段で検出された複数のエラー周期の中で最大値を第2手段が検出する。第3手段は、この最大値を、対応する推定エラーレートに変換する。そして第4手段では、第3手段で推定したエラーレートが、予め設定したアラーム検出閾値を越えたとき、アラームを発生する。
これにより、タイマを用いずに、ビットエラーの発生間隔を監視し、或る期間内の最大値を求めてBERを推定することから、アラームを発生するようにしている。このときの“或る期間内”とは、複数のエラー周期を集める期間を示し、SF/SDの検出確率を満たすための期間を算出するものであり、タイマによる固定期間ではないので、アラーム検出を行う場合に一定の時間を待つ必要が無くなる。
ここで、上記の第4手段は、該推定エラーレートが、アラーム解除閾値以下になったとき、該アラームを解除する手段を含むことができる。
すなわち、上記のようにアラームが発生された後、該推定エラーレートがアラーム解除閾値以下になれば、アラームを解除でき、この場合も、タイマによる一定解除期間待つ必要は無い。
また、上記のアラームが発生したときに起動され、該エラー周期が変化しない期間が上記のアラーム解除閾値に相当する周期を越えたとき該アラームを解除する第5手段をさらに備えることもできる。
すなわち、入力データにエラーが発生しない場合はエラーパルスが発生しないので、アラーム解除状態であってもアラーム解除ができなくなってしまう。そこで、第5手段が、このようなエラー周期が変化しない期間がアラーム解除閾値に相当する期間続いたときにもアラームの解除ができるようにしている。
さらに、上記のエラー周期の偏差を絶えず演算し、該アラームが発生したときの該偏差が、バースト検出閾値を越えたとき、バーストフラグを発生する第6手段を設けることもできる。
これにより、現在のアラーム検出状態が、集中的なエラー発生によるものであるか否かの判断が可能となる。
該第3手段が、該最大値の代わりに、平均値又は中央値を用いてもよい。
これによりバースト的なエラー発生の影響を軽減することができる。
以上のように本発明によれば、検出確率・解除確率の観点からのみBERのアラーム検出を行うことができ、タイマによる回路構成を採っていないので、従来に比べて検出及び解除時間が早くなるという効果がある。
また、離散的なビットエラーの発生を前提として機能を実現している場合、エラー周期の偏差値を用いることにより、集中的なエラー発生にも対応が可能となる。
以下、本発明に係るBER監視回路の実施例を図面を参照して説明する。
実施例[1]：図1
図1は、本発明に係るBER監視回路の実施例[1]を示している。この実施例では、入力データがパリティチェック部1に与えられ、このパリティチェック部1から出力されるエラーパルスPEがエラー周期検出部2に送られる。このエラー周期検出部2には周期監視用基準クロックCLKが与えられており、その出力信号であるエラー周期（フレーム数）Teがエラー周期メモリ3に与えられる。
エラー周期メモリ3はエラー周期検出部2からのエラー周期Teを複数個記憶し、このエラー周期メモリ3に接続されているエラー周期最大値検索部4によってその最大エラー周期Temaxが検索される。この最大エラー周期TemaxはTe-BER変換テーブル5に送られて、これに対応する推定エラーレートBERmaxに変換されてSF/SD検出部6に出力される。
このSF/SD検出部6には、アラーム検出閾値Thdとアラーム解除閾値Thr（Thr＜Thd）が予め与えられており、一定条件の下にSF/SDアラームALMを発生・解除する。
このアラームALMはエラーフリー検出部7にも与えられている。このエラーフリー検出部7は、さらに、エラー周期検出部2からのエラー周期Te及び周期監視用基準クロックCLKを受けてエラーフリー信号Efをエラー周期メモリ3とSF/SD検出部6に共通に与えている。
このようなBER監視回路の動作においては、入力データがパリティチェック部1に与えられると、パリティチェック部1は、図7の従来例と同様に、図8の信号フォーマットにおけるBIP-8演算範囲についてのパリティチェック結果に基づき、入力データのパリティ誤りを検出し、エラーパルスPEをエラー周期検出部2に与える。尚、BIP-8等並列処理される場合は、このパリティチェック部1の出力は、エラーカウント数＋ラッチタイミングとしてもよい。
エラー周期検出部2では、周期監視用基準クロックCLKを用いて、前回入力されたエラーパルスから今回のエラーパルスまでの基準クロック数を計数してその計数結果を二進数のエラー周期（フレーム数）Teとしてエラー周期メモリ3に出力する。これと同時に、エラー周期検出部2は、点線で示す書込要求パルスWreqをエラー周期メモリ3に出力する。なお、周期監視用基準クロックCLKは、パリティ演算周期に一致させている。
エラー周期メモリ3では、エラー周期検出部2からの書込要求Wreqを受けてエラー周期Teを順次記憶して行く。この場合、エラー周期メモリ3は、例えば合計80回分の記憶容量を有している。
エラー周期最大値検索部4では、例えば一定周期毎にエラー周期メモリ3に対して点線で示す読出要求Rreqを与えてメモリ3内の全データを読み出す。そして、読み出した全エラー周期Teの中から最大値を選び出す。選び出した最大値は二進数Temaxとして変換テーブル5に送られる。
変換テーブル5においては、エラー周期最大値検索部4から与えられたエラー周期の最大値Temaxを基に、これに対応するBER推定値BERmaxを出力する。
この場合の変換テーブル5の一例が図2に示されており、エラー周期の最大値Temaxの各データに対してその左側のBERが推定エラーレート値を示している。例えば、網掛で図示した最大値Temax=60,306.750はBERmax1=2×10-9に対応する。なお、後述するが、アラーム検出時とアラーム解除時の最大値Temaxが異なるのは、両者の間にヒステリシスを設けるためであり、この例では、アラーム検出時の推定エラーレート（例えばBERmax1）の10分の1にアラーム解除時の推定エラーレート（BERmax1に対してBERmax2）が設定されている。
ここで、エラー周期からBERを導出する計算例を下記に示す。
フレーム内にrビットのパリティエラーの発生する確率は、次式で表示される。
P(r)=NCr×((1-q)(N-r)×q(r)) ・・・・式(1)
ここで、
N：1パリティビットの演算対象ビット数
q：回線誤り率
である。
複数ビットの発生確率を含めて確率を求めると、1パリティフレーム内でパリティエラーを検出する確率は、ΣP(r)となる。なお、このときの総和は、それ以上のビット数の同時発生は確率的に無視できるものとして計算することができる。
また、ここからSF/SDの検出確率を算出し、一桁異なるレートでの誤検出・誤解除の確率を注意して求める必要がある。
この算出結果から、検出（解除）条件を満たす収集フレーム数を導き出して図2のテーブルを作成することになる。図3は、このテーブルを両対数グラフ上にグラフ化して示したものであり、全体的に線型性を示している。
上記のように、変換テーブル5で得られた推定最大エラー周期BERmaxを受けたSF/SD検出部6は、この推定最大エラー周期BERmaxが、予め設定されアラーム検出閾値Thd及びアラーム解除閾値Thrとどのような関係にあるかを比較する。この場合の比較例を下記の表1に示す。
Figure 2007259233
 すなわち、この表１に示すように、変換テーブル5からの出力BERmaxが、閾値Thrより低い値から徐々に大きくなって行くとき（すなわち、入力データのエラー状態が悪くなって行くとき）、BERmax＜アラーム検出閾値Thdの状態(2)及び(3)においてはSF/SD検出部6からはアラーム信号は発生されないが、BERmax≧アラーム検出閾値Thdとなった状態(1)においてSF/SD検出部6はアラームALMを出力する。
その後、入力データのエラー状態が改善されて、徐々に変換テーブル5の出力BERmaxが小さくなって行くとき、アラーム解除閾値Thrより以下の状態(1)及び(2)においてはアラーム検出状態が継続されるが、このアラーム解除閾値Thrより小さくなった時点でSF/SD検出部6は、状態(3)になったものとしてアラームを解除する。
このようにして、タイマを用いずに、入力データのBERが悪くなったときにはアラーム信号を発生し、良好な状態に戻ったときにはアラーム解除を行っている。
一方、SF/SD検出部6は、エラーフリー検出部7によってもアラーム解除されるようになっている。これは、アラーム解除動作において、エラーフリーの状態（入力データにエラーが生じない状態）になってしまうと、エラー周期測定ができなくなってしまうため、予め定めた期間においてエラーフリーとなった場合には、アラーム解除するものである。
このため、エラーフリー検出部7には、SF/SD検出部6からのアラームALMが与えられており、エラーフリー検出部7はこのアラーム信号ALMによって起動を開始する。
また、周期監視用基準クロックCLKは絶えず与えられているが、エラー周期検出部2から出力されるエラー周期Teが、上記のアラーム解除閾値Thrに対応するエラー周期閾値TeThrの期間中変化しないとき(すなわち入力データにパリティエラーが含まれておらず、パリティチェック部1からエラーパルスPEが発生されずエラー周期Teが保持されたとき)、エラーフリー検出部7は、アラーム状態を解除すべきエラーフリー状態であるとして、エラーフリー信号Efを発生しSF/SD検出部6のアラーム状態を解除する。また、このエラーフリー信号Efによりエラー周期メモリ3を初期化する。なお、エラー周期閾値TeThrは、アラーム解除閾値Thrに必ずしも対応させていなくてもよい。
実施例[2]：図4
上記の実施例[1]においては、エラー周期最大値検索部4を用いて最大エラー周期Temaxを求めたが、この実施例[2]においては、エラー周期の最大値Temaxの代わりに平均値Teaveを算出するエラー周期平均値算出部4aを用いている点が異なっている。従って、変換テーブル5の出力も、これに対応した推定エラーレートBERaveとなる。
すなわち、上記の実施例[1]が、離散的なエラーを前提としたものであるのに対し、この実施例[2]では算術平均値を採ることでバーストエラーが発生した場合でも分布の影響を減らした平滑化したエラー周期を用いてBERを推定することが可能となる。
実施例[3]：図5
この実施例の場合には、上記の実施例[1]におけるエラー周期最大値検索部4の代わりに、エラー周期の中央値Tecenを算出するエラー周期中央値算出部4bを用いている点が異なっている。従って、変換テーブル5の出力も、これに対応した推定エラーシートBERcenとなる。
すなわち、この実施例の場合も、上記の実施例[1]における離散的なエラーを前提としたものに対してエラー周期の中央値を算出することでバーストエラーが発生した場合でも分布の影響を減らしたエラーレートの推定を行うことを可能にしている。
実施例[4]：図6
この実施例の場合には、上記の実施例[1]において、エラー周期偏差演算部8を追加した点が異なっている。
すなわち、このエラー周期偏差演算部8は、エラー周期メモリ3に蓄えられたエラー周期データを、エラー周期最大値検索部4からの読出要求Rreqにより、絶えずエラー検出時の各エラー周期の偏差を求めておく。そして、SF/SD検出部6からアラームが発生されたとき、このときの偏差の値が、バースト検出閾値Thbを越えているか否かを判定し、越えている場合にはバーストフラグを発生する。
このようにして、現在のアラーム検出状態がバースト状態によるものか否かを判定できるようにしている。
なお、バーストエラーはこれを検出したときだけの動作であるため、アラーム解除時には動作しないようにしている。
本発明は、上記実施例によって限定されるものではなく、特許請求の範囲の記載に基づき、当業者によって種々の変更が可能なことは明らかである。
（付記１）
入力データのエラー周期を検出する第1手段と、
複数の該エラー周期中で最大値を検出する第2手段と、
該最大値を、対応する推定エラーレートに変換する第3手段と、
該推定エラーレートが、アラーム検出閾値より大きくなったとき、アラームを発生する第4手段と、
を備えたことを特徴とするBER監視回路。
（付記２）付記１において、
該第4手段は、該推定エラーレートが、アラーム解除閾値以下になったとき、該アラームを解除する手段を含むことを特徴とするBER監視回路。
（付記３）付記２において、
該アラームが発生したときに起動し、該エラー周期が変化しない期間が該アラーム解除閾値に相当する周期を越えたとき該アラームを解除する第5手段をさらに備えたことを特徴とするBER監視回路。
（付記４）付記１から３のいずれか１つにおいて、
該エラー周期の偏差を絶えず演算し、該アラームが発生したときの該偏差が、バースト検出閾値を越えたとき、バーストフラグを発生する第6手段をさらに備えたことを特徴とするBER監視回路。
（付記５）付記１から４のいずれか１つにおいて、
該第3手段が、該最大値の代わりに、平均値を用いることを特徴とするBER監視回路。
（付記６）付記１から４のいずれか１つにおいて、
該第3手段が、該最大値の代わりに、中央値を用いることを特徴とするBER監視回路。
本発明に係るBER監視回路の実施例[1]を示したブロック図である。 本発明に係るBER監視回路で用いられるエラー周期Te-BER変換テーブルを示した図である。 図2に示したTe-BER変換テーブルをグラフ化して示したものである。 本発明に係るBER監視回路の実施例[2]を示したブロック図である。 本発明に係るBER監視回路の実施例[3]を示したブロック図である。 本発明に係るBER監視回路の実施例[4]を示したブロック図である。 従来のBER監視回路の一例を示したブロック図である。 パリティチェック部で用いられるOTUの信号フレームフォーマットを示した図である。
符号の説明
1 パリティチェック部
2 エラー周期検出部
3 エラー周期メモリ
4 エラー周期最大値検索部
4a エラー周期平均値算出部
4b エラー周期中央値算出部
5 Te−BER変換テーブル
6 SF/SD検出部
7 エラーフリー検出部
8 エラー周期偏差演算部
図中、同一符号は同一又は相当部分を示す。

Claims (5)

  1. 入力データのエラー周期を検出する第1手段と、
    複数の該エラー周期中で最大値を検出する第2手段と、
    該最大値を、対応する推定エラーレートに変換する第3手段と、
    該推定エラーレートが、アラーム検出閾値より大きくなったとき、アラームを発生する第4手段と、
    を備えたことを特徴とするBER監視回路。
  2. 請求項１において、
    該第4手段は、該推定エラーレートが、アラーム解除閾値以下になったとき、該アラームを解除する手段を含むことを特徴とするBER監視回路。
  3. 請求項２において、
    該アラームが発生したときに起動し、該エラー周期が変化しない期間が該アラーム解除閾値に相当する周期を越えたとき該アラームを解除する第5手段をさらに備えたことを特徴とするBER監視回路。
  4. 請求項１から３のいずれか１つにおいて、
    該エラー周期の偏差を絶えず演算し、該アラームが発生したときの該偏差が、バースト検出閾値を越えたとき、バーストフラグを発生する第6手段をさらに備えたことを特徴とするBER監視回路。
  5. 請求項１から４のいずれか１つにおいて、
    該第3手段が、該最大値の代わりに、平均値を用いることを特徴とするBER監視回路。


JP2006082904A 2006-03-24 2006-03-24 Ｂｅｒ監視回路 Withdrawn JP2007259233A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006082904A JP2007259233A (ja) 2006-03-24 2006-03-24 Ｂｅｒ監視回路
US11/502,517 US20070245176A1 (en) 2006-03-24 2006-08-11 BER monitoring circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006082904A JP2007259233A (ja) 2006-03-24 2006-03-24 Ｂｅｒ監視回路

Publications (1)

Publication Number Publication Date
JP2007259233A true JP2007259233A (ja) 2007-10-04

Family

ID=38606239

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006082904A Withdrawn JP2007259233A (ja) 2006-03-24 2006-03-24 Ｂｅｒ監視回路

Country Status (2)

Country Link
US (1) US20070245176A1 (ja)
JP (1) JP2007259233A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013183168A (ja) * 2012-02-29 2013-09-12 Nippon Telegraph & Telephone West Corp 情報算出装置、故障検出装置、情報算出方法、故障検出方法、情報算出プログラム、及び故障検出プログラム

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090287969A1 (en) * 2008-05-13 2009-11-19 Bpm Microsystems Electronic apparatus and bit error rate tolerance method for programming non-volatile memory devices
KR101788639B1 (ko) * 2011-01-10 2017-10-20 삼성전자 주식회사 휴대 단말기의 네트워크 접속 또는 해제 방법 및 장치
CN103970008B (zh) * 2014-05-06 2017-02-15 积成电子股份有限公司 一种基于晶振误差补偿的守时方法
CN110011819B (zh) * 2018-01-04 2022-04-19 中兴通讯股份有限公司 生成sd告警信息的方法、装置、设备及系统

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5802146A (en) * 1995-11-22 1998-09-01 Bell Atlantic Network Services, Inc. Maintenance operations console for an advanced intelligent network
KR100228798B1 (ko) * 1997-05-09 1999-11-01 윤종용 파형등화기의 대역폭 자동조절방법
US6690944B1 (en) * 1999-04-12 2004-02-10 Nortel Networks Limited Power control of a multi-subchannel mobile station in a mobile communication system
US7451362B2 (en) * 2003-12-12 2008-11-11 Broadcom Corporation Method and system for onboard bit error rate (BER) estimation in a port bypass controller
US20060200710A1 (en) * 2005-03-04 2006-09-07 Azea Networks, Ltd. Bit error rate performance estimation and control

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013183168A (ja) * 2012-02-29 2013-09-12 Nippon Telegraph & Telephone West Corp 情報算出装置、故障検出装置、情報算出方法、故障検出方法、情報算出プログラム、及び故障検出プログラム

Also Published As

Publication number Publication date
US20070245176A1 (en) 2007-10-18

Similar Documents

Publication Publication Date Title
JPS62160830A (ja) 選択呼出信号受信機
US5301197A (en) Bit error ratio detector
JP2007259233A (ja) Ｂｅｒ監視回路
US11258630B2 (en) Controller area network receiver
JP3558625B2 (ja) 同期誤り検出回路
WO2008001419A1 (fr) Dispositif de communication
JP4683359B2 (ja) パケット通信システム
JP5508922B2 (ja) フレーム同期のためのシステム及び方法
US8214722B2 (en) Method and system for signal error determination and correction in a flexray communication system
JP2004328103A (ja) 誤り検出回路
US10742366B2 (en) Error monitoring apparatus, method, and recording medium
CN113810105A (zh) 光纤链路检测方法、网络设备和存储介质
JPS61283241A (ja) デ−タ通信受信装置
JP5394949B2 (ja) 伝送品質評価装置及び伝送品質評価方法
US10574434B1 (en) Slip detection on high speed data links
JP2012109894A (ja) 受信回路
JPS61151480A (ja) 伝送回線監視方式
JP2007517448A (ja) アダプティブスライサ閾値生成方法及びシステム
JP5482085B2 (ja) 受信装置及びプログラム
JP6527089B2 (ja) 伝送品質評価装置、伝送品質評価方法、およびプログラム
JP2007129435A (ja) エラー検出装置および受信エラー判定方法
JP2005267580A (ja) 同期シリアル通信の異常チェック方法
JP5182179B2 (ja) 伝送装置
JP2023035058A (ja) データ通信装置およびデータ途切れ検出方法
JP2715953B2 (ja) 同期回路

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20090602