JPH01291541A - 重畳符号の誤り率モニタ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は誤り訂正符号の一種である重畳符号の復号装
置に関し、特に復号と同時に伝送路による誤り率をモニ
タする誤り率モニタ装置に関するものである。

［従来の技術］ 第４図は重畳符号の符号化装置の構成を示すブロック図
であって、図において（１）、（４）はそれぞれ符号化
回路、（２）、（３）、（５）はそれぞれ符号を一時記
憶するレジスタ、（６）は排他的論理和回路である。

Ｋビットの入力信号は、ｋ＋に’ビットに分けられ、ｋ
ビットは符号化回路（１）によって符号ＦＬ　（ｎ、に
、ｄ）に符号化され、ｋ′ビッシト符号化回路（４）に
よって符号ＦＯ）（ｎ、に’　。

ｄ’）に符号化される。ここにｎは符号の全ビット数、
ｄ、ｄ’はそれぞれ符号間距離である。−最にｄ′≧２
ｄ＋１に選ぶことによって、Ｌｄ’／２」ビット以下の
全ての誤りを訂正することができる。ここにＬｄ’／２
４で示す数はｄ′／２以下で最大の整数である。

符号ＰＬと同一の符号を符号ＦＲとし、ＦＲとＦＯとの
排他的論理和をＲＨとし、ＦＬをそのままＬ）ｌとして
、２ｎビツトの信号を送出する。

第５図は第４図の符号化装置に対応する復号装置であっ
て、図において（１１）、（１２）、（１４）、（１７
）はそれぞれレジスタ、（１３）。

（１８）はそれぞれ排他的論理和回路、（１５）は復号
回路、（１６）は符号化回路である。

第４図に示す符号Ｒｕ　、Ｌｏが伝送されて復号装置に
到るときは誤りを含んでいる可能性があるので、これら
をＲＨ’　、Ｌ、’で表し、それぞれレジスタ（１１）
、（１２）に−時記憶する。ＲＩＩ′とＬＨ’の排他的
論理和からＦＯに相当するＦＯ′が得られる。符号化装
置に関して説明したように符号ＦＯは誤り訂正能力が大
きいのでＦＯは復号可能な確率が多い。以下の説明はＦ
Ｏ′が復号できたとして説明する。復号回路（１５）に
より正しいに′ビットを得たとすると、この正しいに′
ビットから符号化回路（１６）により正しい符号ＦＯを
再生することができる。ＬＨ’とＦＯとの排他的論理和
によりＦＬに相当するＦＬ′を得る。ＲＨ’はそのまま
ＦＲ’であり、本来ＦＲはＦＬであるからＦＢ　’　、
　ＦＬ　’のうちいずれか復号し易い方を用いて復号し
て正しいにビットを得る。

［発明が解決しようとする課題］ 従来の装置では以上のように符号化し復号するが、伝送
された符号の誤り率をモニタすることはなかった。然し
伝送路における誤り率の実績を測定しておくことは諸種
の設計上有用なことである。

この発明は従来のものにおける上述の課題を解決するた
めになされたもので、重畳符号を復号すると同時に、誤
り率を測定するモニタ装置を得ることを目的としている
。

［課題を解決するための手段］ この発明では重畳符号の復号に際して生成されるＦＯ′
とＦＯどの不一致ビット数を累算することにより誤り率
をモニタすることとした。

［作用］ 一般の場合、ＦＯ′は復号が可能であり、ＦＯを再生す
ることができので、誤り率の測定は容易である。

［実施例］ 以下、この発明の実施例を図面を用いて説明する。第１
図はこの発明の一実施例を示すブロック図で、図におい
て第５図と同一符号は同一または相当部分を示し、（２
０）は第２の排他的論理和回路（これに対しく１３）を
第１の排他的論理和回路という）、（２１）は並直列変
換回路（以下Ｐ／Ｓと略記する）、（２２）はインバー
タ、（２３）はオアゲート、（２４）は第１のカウンタ
、（２５）は第２のカウンタである。

レジスタ（１４）のｌ？　ｏ　’とレジスタ（１７）の
ＦＯとの間に不一致のビットがあると、そのビットに対
する排他的論理和回路（２０）の出力は論理「１」とな
り、Ｐ／５（２１）に入力される。

Ｐ／５（２１）の出力はビット直列の形でカウンタ（２
４）に入力されるので、カウンタ（２４）の計数値は誤
りビット数の累算を示す。これに対しカウンタ（２５）
では（２２）、（２３）を経て論理「１」のビットも論
理「０」のビットも計数され、Ｐ／５（２１）の全ビッ
ト数を計数する。

従ってカウンタ（２５）の計数値に対するカウンタ（２
４）の計数値の比が誤り率を示す。

なおりウンタ（２５）の入力は、全ビットとする必要な
くたとえばＰ／５（２１）の読み出し回数を計測しこれ
に数値ｎを乗算してもよい。

例えば、ＦＯを（７，１，７）の多数決判定符号で符号
化した場合は、ｋ′の論理が「０」のときはＦＯ＝　［
０００００００］となり、ｋ′の論理が「１」のときは
ＦＯ＝［１１１１１１１］となるので、単にＦＯ’中の
論理「１」のビット数Ｘを計数すれば誤りビット数を決
定することができる。第２図はこの関係を表す説明図で
、図において復号データとあるのはに′の論理として決
定される信号である。

第３図は重畳符号（１５，５，７）を用いた場合におい
て、伝送路の誤り率を任意に設定することができるシミ
ュレートされた伝送路に対して、この発明の装置により
測定した測定値を示し、測定回数を多くすれば誤り率は
伝送路の誤り率に近ずくことを表している。

［発明の効果］ 以上のようにこの発明によれば、簡単な付加回路により
、重畳符号の誤り率をモニタすることができる。

【図面の簡単な説明】

第１図はこの発明の一実施例を示すブロック図、第２図
はに’　＝１．ｎ＝７の場合の誤り数を決定する方法を
説明する説明図、第３図はこの発明の装置による実測結
果を示す図、第４図は重畳符号の符号化装置を示すブロ
ック図、第５図は従来の復号装置の構成を示すブロック
図。 （１１）、　　　（１２）、　　　（１４）、　　　（
１７）　　・　・・それぞれレジスタ、（１３）・・・
第１の排他的論理和回路、（１５）・・・復号回路、（
１６）・・・符号化回路、（２０）・・・第２の排他的
論理和回路、（２４）・・・第１のカウンタ、（２５）
・・・第２のカウンタ、Ｆ　Ｒ＋　Ｆ　Ｌ　＋　ＦＯ＋
ＲＨ，ＬＨ・・・それぞれ信号。 なお、各図中同一符号は同一または相当部分を第２図

Claims (1)

1. 【特許請求の範囲】 情報長ｋ＋ｋ′ビットの入力信号に対応し、最初のｋビ
   ットについて符号長ｎビット、符号間距離ｄの誤り制御
   符号Ｆ＿Ｌ（ｎ、ｋ、ｄ）を構成し、残りのｋ′ビット
   について符号長ｎビット、符号間距離ｄ′の誤り制御符
   号Ｆ＿Ｏ（ｎ、ｋ′、ｄ′）を構成し、Ｆ＿Ｌと同一信
   号であるＦ＿ＲとＦ＿Ｏとの各ビットの排他的論理和を
   Ｒ＿Ｈとし、Ｆ＿ＬをそのままＬ＿Ｈとし、Ｌ＿ＨとＲ
   ＿Ｈとが送出される重畳符号を復号する場合に、その誤
   り率をモニタする重畳符号の誤り率モニタ装置において
   、 受信した信号の上記Ｌ＿Ｈに対応する部分Ｌ＿Ｈ′と上
   記Ｒ＿Ｈに対応する部分Ｒ＿Ｈ′とから、上記Ｆ＿Ｏに
   対応するＦ＿Ｏ′を生成する第１の排他的論理和回路、 この第１の排他的論理和回路の出力のＦ＿Ｏ′からｋ′
   を復号する復号回路、 この復号回路の出力のｋ′ビットからＦ＿Ｏ（ｎ、ｋ′
   、ｄ′）を再生する符号化回路、 この符号化回路の出力であるＦ＿Ｏと、上記第１の排他
   的論理和回路の出力であるＦ＿Ｏ′との不一致ビットを
   検出する第２の排他的論理和回路、この第２の排他的論
   理和回路の出力の論理「１」のビット数を累算する第１
   のカウンタ、 上記第１の排他的論理和回路の出力の全ビット数を累算
   する第２のカウンタ、 この第２のカウンタの計数値に対する上記第１のカウン
   タの計数値の比を誤り率として出力する手段、 を備えたことを特徴とする重畳符号の誤り率モニタ装置
   。