JP2611770B2 - 誤り率検出方式 - Google Patents
誤り率検出方式Info
- Publication number
- JP2611770B2 JP2611770B2 JP62128664A JP12866487A JP2611770B2 JP 2611770 B2 JP2611770 B2 JP 2611770B2 JP 62128664 A JP62128664 A JP 62128664A JP 12866487 A JP12866487 A JP 12866487A JP 2611770 B2 JP2611770 B2 JP 2611770B2
- Authority
- JP
- Japan
- Prior art keywords
- error
- frame
- pulse
- outputting
- pulses
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、多値変調方式および例えばブロック符号な
どの誤り訂正方式を適用するディジタル無線方式に関
し、特に、複数系列の誤り訂正装置より出力されるエラ
ーパルスを用いて、高速かつ高精度に誤り率を算出し検
出する検出方式に関する。
どの誤り訂正方式を適用するディジタル無線方式に関
し、特に、複数系列の誤り訂正装置より出力されるエラ
ーパルスを用いて、高速かつ高精度に誤り率を算出し検
出する検出方式に関する。
なお、本願明細書でフレームとは誤り訂正符号での１
ブロック（１ワード）を意味するものとして用いる。
ブロック（１ワード）を意味するものとして用いる。
従来の誤り率検出方式の代表例を第２図に示す。受信
多値変調信号１は復調器２で復調され複数系列の復調信
号３となる。この複数系列の復調信号３のうち１系列に
あらかじめパリティビットを加え、復調後パリティチェ
ック回路４を通し、１フレーム中のエラー数が奇数個の
場合エラーパルス５を出力する。このエラーパルス５を
入力とする誤り率カウンタ６では、カウントされるエラ
ー数があらかじめ設定された誤り率に相当する個数以上
になった場合、アラーム信号７を出力する。計算した誤
り率の有意さはカウントしたエラーの個数によって決ま
る。従って有意な誤り率を計算するためには一定数のフ
レームについてカウントする必要があり、そのために長
い時間が必要である。
多値変調信号１は復調器２で復調され複数系列の復調信
号３となる。この複数系列の復調信号３のうち１系列に
あらかじめパリティビットを加え、復調後パリティチェ
ック回路４を通し、１フレーム中のエラー数が奇数個の
場合エラーパルス５を出力する。このエラーパルス５を
入力とする誤り率カウンタ６では、カウントされるエラ
ー数があらかじめ設定された誤り率に相当する個数以上
になった場合、アラーム信号７を出力する。計算した誤
り率の有意さはカウントしたエラーの個数によって決ま
る。従って有意な誤り率を計算するためには一定数のフ
レームについてカウントする必要があり、そのために長
い時間が必要である。
しかし、上記アラーム信号７を回線切換等に用いる場
合、短い時間内に有意な誤り率を計算する必要がある。
また誤り率を検出する場合には、低い誤り率の場合も、
これを算出する必要があり、さらに長い時間がかかる。
従って従来の誤り率検出方式ではこれらの要望を満足で
きない欠点があった。
合、短い時間内に有意な誤り率を計算する必要がある。
また誤り率を検出する場合には、低い誤り率の場合も、
これを算出する必要があり、さらに長い時間がかかる。
従って従来の誤り率検出方式ではこれらの要望を満足で
きない欠点があった。
本発明の目的は、上記の欠点を除去することにより、
高速かつ高精度に誤り率を検出できる誤り率検出方式を
提供することにある。
高速かつ高精度に誤り率を検出できる誤り率検出方式を
提供することにある。
本発明は、誤り訂正方式を用いた受信多値変調信号を
入力し複数Ｎ系列の復調信号を出力する復調器を含むデ
ィジタル伝送方式において、各系列ごとに上記復調信号
を入力し復号信号およびフレームパルスとともにエラー
時にエラーパルスを出力するＮ個の誤り訂正手段を有す
る復号器と、Ｎ系列中のＭ系列（Ｍ≦Ｎ）の上記エラー
パルスを入力とするＭ入力の論理和回路と、上記フレー
ムパルスの任意の一つを入力しあらかじめ設定されたＫ
フレーム（Ｋは自然数）ごとに上記論理和回路から出力
される上記エラーパルスの数を計数し所定の信号を出力
する計数手段とを含むことを特徴とする。
入力し複数Ｎ系列の復調信号を出力する復調器を含むデ
ィジタル伝送方式において、各系列ごとに上記復調信号
を入力し復号信号およびフレームパルスとともにエラー
時にエラーパルスを出力するＮ個の誤り訂正手段を有す
る復号器と、Ｎ系列中のＭ系列（Ｍ≦Ｎ）の上記エラー
パルスを入力とするＭ入力の論理和回路と、上記フレー
ムパルスの任意の一つを入力しあらかじめ設定されたＫ
フレーム（Ｋは自然数）ごとに上記論理和回路から出力
される上記エラーパルスの数を計数し所定の信号を出力
する計数手段とを含むことを特徴とする。
ここにおいて、計数手段は、フレームパルスの任意の
一つを入力しあらかじめ定められたＫフレームごとに分
周パルスを出力する第一の分周器と、この分周パルスと
論理和回路から出力されるエラーパルスとを入力しＫフ
レーム中のエラー数をカウントしモニタ信号を出力する
第一のカウンタとを含むことを特徴とする。
一つを入力しあらかじめ定められたＫフレームごとに分
周パルスを出力する第一の分周器と、この分周パルスと
論理和回路から出力されるエラーパルスとを入力しＫフ
レーム中のエラー数をカウントしモニタ信号を出力する
第一のカウンタとを含むことを特徴とする。
また、計数手段は、フレームパルスの任意の一つを入
力しあらかじめ定められたＫフレームごとに分周パルス
を出力する第一および第二の分周器と、上記第一の分周
器から出力される分周パルスと論理和回路から出力され
るエラーパルスとを入力しＫフレーム中のエラー数をカ
ウントしモニタ信号を出力する第一のカウンタと、上記
第二の分周器から出力される分周パルスと上記論理和回
路から出力されるエラーパルスとを入力しＫフレーム中
のエラー数をカウントし、カウントされたエラー数が一
定値以上のときに、アラーム信号を出力する第二のカウ
ンタとを含むことを特徴とする。
力しあらかじめ定められたＫフレームごとに分周パルス
を出力する第一および第二の分周器と、上記第一の分周
器から出力される分周パルスと論理和回路から出力され
るエラーパルスとを入力しＫフレーム中のエラー数をカ
ウントしモニタ信号を出力する第一のカウンタと、上記
第二の分周器から出力される分周パルスと上記論理和回
路から出力されるエラーパルスとを入力しＫフレーム中
のエラー数をカウントし、カウントされたエラー数が一
定値以上のときに、アラーム信号を出力する第二のカウ
ンタとを含むことを特徴とする。
誤り訂正手段を有する復号器から発生されるフレーム
パルスとエラーパルスに基づいて、計数手段によりあら
かじめ定められたＫフレームごとに、各復号器から出力
されるエラーパルスの数を計数しモニタ信号を出力し、
さらにその値が所定値以上の場合にアラーム信号を出力
する。
パルスとエラーパルスに基づいて、計数手段によりあら
かじめ定められたＫフレームごとに、各復号器から出力
されるエラーパルスの数を計数しモニタ信号を出力し、
さらにその値が所定値以上の場合にアラーム信号を出力
する。
従って、例えば、ある誤り率において有意なエラー数
をカウントするために第２図に示す従来の技術では、T0
sec必要とする場合、本発明では、Ｍ系列のエラーパル
スを用いることで、エラーの発生が完全にランダムであ
る場合T0/M secとなり、誤り率計算のために必要な時間
の低減が図られる。なお、エラーの発生は例えばグレー
符号を用いた場合には近似的にランダムとみなすことが
できる。
をカウントするために第２図に示す従来の技術では、T0
sec必要とする場合、本発明では、Ｍ系列のエラーパル
スを用いることで、エラーの発生が完全にランダムであ
る場合T0/M secとなり、誤り率計算のために必要な時間
の低減が図られる。なお、エラーの発生は例えばグレー
符号を用いた場合には近似的にランダムとみなすことが
できる。
すなわち、本発明においては、高速高精度に誤り率を
算出することが可能となる。
算出することが可能となる。
以下、本発明の実施例について図面を参照して説明す
る。
る。
第１図は本発明の一実施例を示すブロック構成図であ
る。本実施例は、誤り訂正方式を用いた256 QAM信号か
らなる受信多値変調信号１を入力し復調を行い８系列
（Ｎ＝８）の復調信号３を出力する復調器２と、この８
系列の復調信号３をそれぞれ入力し、復号信号９とフレ
ームパルス12と、誤り訂正を行った場合にエラーパルス
10とを出力する８系列の誤り訂正付の復号器（DEC）８
と、各復号器８からの８個のエラーパルス10が入力され
た８入力（Ｎ＝Ｍ＝８）のアオ回路（OR）11と、フレー
ムパルス12の任意の一つを入力しあらかじめ定められた
Ｋフレームごとに分周パルスを出力する分周器（１）13
および分周（２）16と、分周器（１）13から出力される
分周パルスとオア回路11から出力されるエラーパルスと
を入力し、Ｋフレーム中のエラー数をカウントしモニタ
信号15を出力するカウンタ（１）14と、分周器（２）16
から出力される分周パルスとオア回路11から出力される
エラーパルスとを入力し、Ｋフレーム中のエラー数をカ
ウントし、カウントされたエラー数が一定値以上のとき
にアラーム信号18を出力するカウンタ（２）17とを含ん
でいる。
る。本実施例は、誤り訂正方式を用いた256 QAM信号か
らなる受信多値変調信号１を入力し復調を行い８系列
（Ｎ＝８）の復調信号３を出力する復調器２と、この８
系列の復調信号３をそれぞれ入力し、復号信号９とフレ
ームパルス12と、誤り訂正を行った場合にエラーパルス
10とを出力する８系列の誤り訂正付の復号器（DEC）８
と、各復号器８からの８個のエラーパルス10が入力され
た８入力（Ｎ＝Ｍ＝８）のアオ回路（OR）11と、フレー
ムパルス12の任意の一つを入力しあらかじめ定められた
Ｋフレームごとに分周パルスを出力する分周器（１）13
および分周（２）16と、分周器（１）13から出力される
分周パルスとオア回路11から出力されるエラーパルスと
を入力し、Ｋフレーム中のエラー数をカウントしモニタ
信号15を出力するカウンタ（１）14と、分周器（２）16
から出力される分周パルスとオア回路11から出力される
エラーパルスとを入力し、Ｋフレーム中のエラー数をカ
ウントし、カウントされたエラー数が一定値以上のとき
にアラーム信号18を出力するカウンタ（２）17とを含ん
でいる。
本発明の特徴は、第１図において、フレームパルス12
およびエラーパルス10を出力する復号器８と、オア回路
11と、分周器（１）13と、カウンタ（１）14と、分周器
（２）14と、カウンタ（２）17と設けたことにある。
およびエラーパルス10を出力する復号器８と、オア回路
11と、分周器（１）13と、カウンタ（１）14と、分周器
（２）14と、カウンタ（２）17と設けたことにある。
次に、本実施例の動作について説明する。
ここで、復調信号３はグレイ符号であるとすると、同
時に複数の系列で誤りの発生する確率は極めて小さい。
また同一時刻のフレームにおいて複数の系列でエラーが
発生する確率も極めて小さい。従って、オア回路11は８
系列中のエラー数の合計に相当する数のパルスを出力す
る。分周器（１）13は比較的多いフレームごとにパルス
を出力し、カウンタ（１）14は比較的低い誤り率まで計
測できるカウンタで、分周器（１）13からパルスが入力
されるごとに誤り率を示すモニタ信号15を出力する。分
周器（１）13の分周数は有意な誤り率を計算するのに必
要なエラー数を得るためのフレーム数によって決まるも
ので、計測を必要とする最低の誤り率に依存する。
時に複数の系列で誤りの発生する確率は極めて小さい。
また同一時刻のフレームにおいて複数の系列でエラーが
発生する確率も極めて小さい。従って、オア回路11は８
系列中のエラー数の合計に相当する数のパルスを出力す
る。分周器（１）13は比較的多いフレームごとにパルス
を出力し、カウンタ（１）14は比較的低い誤り率まで計
測できるカウンタで、分周器（１）13からパルスが入力
されるごとに誤り率を示すモニタ信号15を出力する。分
周器（１）13の分周数は有意な誤り率を計算するのに必
要なエラー数を得るためのフレーム数によって決まるも
ので、計測を必要とする最低の誤り率に依存する。
分周器（２）16は比較的少ないフレームごとにパルス
を出力する。カウンタ（２）17はあらかじめ設定された
比較的高い誤り率に相当する一定の誤り個数以上のエラ
ーをカウントした場合に、アラーム信号18を出力する。
を出力する。カウンタ（２）17はあらかじめ設定された
比較的高い誤り率に相当する一定の誤り個数以上のエラ
ーをカウントした場合に、アラーム信号18を出力する。
以上説明したように、本発明は、複数系列の誤り訂正
手段を有する復号器から出力されるエラーパルスを用い
ることにより、パリティチェックビットを用いることな
く高速かつ高精度に誤り率を検出できる効果がある。ま
た、これに基づき適切に回線切替等に用いるアラーム信
号を出力できる効果がある。
手段を有する復号器から出力されるエラーパルスを用い
ることにより、パリティチェックビットを用いることな
く高速かつ高精度に誤り率を検出できる効果がある。ま
た、これに基づき適切に回線切替等に用いるアラーム信
号を出力できる効果がある。
第１図は本発明の一実施例を示すブロック構成図。 第２図は従来例を示すブロック構成図。 １……多値変調信号、２……復調器、３……復調信号、
４……パリティチェック回路、５、10……エラーパル
ス、６……誤り率カウンタ、７、18……アラーム信号、
８……復号器（DEC）、９……復号信号、11……オア回
路（OR）、12……フレームパルス、13……分周器
（１）、14……カウンタ（１）、15……モニタ信号、16
……分周器（２）、17……カウンタ（２）。
４……パリティチェック回路、５、10……エラーパル
ス、６……誤り率カウンタ、７、18……アラーム信号、
８……復号器（DEC）、９……復号信号、11……オア回
路（OR）、12……フレームパルス、13……分周器
（１）、14……カウンタ（１）、15……モニタ信号、16
……分周器（２）、17……カウンタ（２）。
Claims (2)
- 【請求項１】誤り訂正方式を用いた受信多値変調信号を
入力し複数Ｎ系列の復調信号を出力する復調器を含むデ
ィジタル伝送方式において、 各系列ごとに上記復調信号を入力し復号信号およびフレ
ームパルスとともにエラー時にエラーパルスを出力する
Ｎ個の誤り訂正手段を有する復号器と、 Ｎ系列中のＭ系列（Ｍ≦Ｎ）の上記エラーパルスを入力
とするＭ入力の論理和回路と、 上記フレームパルスの任意の一つを入力しあらかじめ設
定されたＫフレーム（Ｋは自然数）ごとに上記論理和回
路から出力される上記エラーパルスの数を計数し所定の
信号を出力する計数手段と を含み、 前記計数手段は、 フレームパルスの任意の一つを入力しあらかじめ定めら
れたＫフレームごとに分周パルスを出力する第一の分周
器と、 この分周パルスと論理和回路から出力されるエラーパル
スとを入力しＫフレーム中のエラー数をカウントしモニ
タ信号を出力する第一のカウンタと を含むことを特徴とする誤り率検出方式。 - 【請求項２】誤り訂正方式を用いた受信多値変調信号を
入力し複数Ｎ系列の復調信号を出力する復調器を含むデ
ィジタル伝送方式において、 各系列ごとに上記復調信号を入力し復号信号およびフレ
ームパルスとともにエラー時にエラーパルスを出力する
Ｎ個の誤り訂正手段を有する復号器と、 Ｎ系列中のＭ系列（Ｍ≦Ｎ）の上記エラーパルスを入力
とするＭ入力の論理和回路と、 上記フレームパルスの任意の一つを入力しあらかじめ設
定されたＫフレーム（Ｋは自然数）ごとに上記論理和回
路から出力される上記エラーパルスの数を計数し所定の
信号を出力する計数手段と を含み、 前記計数手段は、 フレームパルスの任意の一つを入力しあらかじめ定めら
れたＫフレームごとに分周パルスを出力する第一および
第二の分周器と、 上記第一の分周器から出力される分周パルスと論理和回
路から出力されるエラーパルスとを入力しＫフレーム中
のエラー数をカウントしモニタ信号を出力する第一のカ
ウンタと、 上記第二の分周器から出力される分周パルスと上記論理
和回路から出力されるエラーパルスとを入力しＫフレー
ム中のエラー数をカウントし、カウントされたエラー数
が一定値以上のときに、アラーム信号を出力する第二の
カウンタと を含むことを特徴とする誤り率検出方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62128664A JP2611770B2 (ja) | 1987-05-26 | 1987-05-26 | 誤り率検出方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62128664A JP2611770B2 (ja) | 1987-05-26 | 1987-05-26 | 誤り率検出方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63292851A JPS63292851A (ja) | 1988-11-30 |
| JP2611770B2 true JP2611770B2 (ja) | 1997-05-21 |
Family
ID=14990391
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62128664A Expired - Lifetime JP2611770B2 (ja) | 1987-05-26 | 1987-05-26 | 誤り率検出方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2611770B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2695037B2 (ja) * | 1990-11-07 | 1997-12-24 | 富士通株式会社 | エラーパルス延伸回路 |
| JPH05336079A (ja) * | 1992-06-02 | 1993-12-17 | Nec Corp | エラー検出方式 |
| CN101584146A (zh) | 2007-01-15 | 2009-11-18 | 日本电气株式会社 | 线路质量监视的方法及其电路 |
| CN102340368B (zh) * | 2010-07-19 | 2014-07-02 | 中兴通讯股份有限公司 | 一种cpri链路误码监测方法、系统和装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59200547A (ja) * | 1983-04-26 | 1984-11-13 | Nec Corp | 回線品質監視方式 |
| JPS63252037A (ja) * | 1987-04-08 | 1988-10-19 | Nec Corp | 回線監視方式 |
-
1987
- 1987-05-26 JP JP62128664A patent/JP2611770B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63292851A (ja) | 1988-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3924078A (en) | Apparatus for displaying an extreme value among a succession of digital values | |
| GB2243269A (en) | Decoding binary-coded transmissions | |
| JP2621884B2 (ja) | 通信方法及び符号化装置 | |
| EP0328977B1 (en) | Word synchronization system | |
| JP2611770B2 (ja) | 誤り率検出方式 | |
| US3487362A (en) | Transmission error detection and correction system | |
| EP0265080A1 (en) | Device for detecting bit phase difference | |
| US4677480A (en) | System for detecting a transmission error | |
| US5038351A (en) | Coded mark inversion block synchronization circuit | |
| US4121195A (en) | Error detection in digital systems | |
| US4521886A (en) | Quasi-soft decision decoder for convolutional self-orthogonal codes | |
| US5745510A (en) | System for detecting frame/burst synchronization and channel error using cyclic code | |
| EP0746112B1 (en) | Error correction device | |
| US4174502A (en) | Delta modulated digital signal detector | |
| GB1521091A (en) | Circuit arrangements for use in data transmission systems | |
| US3883687A (en) | Coded signal synchronizing device | |
| JPS61239740A (ja) | 同期信号検出装置 | |
| SU1092742A1 (ru) | Устройство дл определени достоверности информации | |
| JPH0689195A (ja) | データ受信装置 | |
| JPS6194428A (ja) | エラ−検出回路 | |
| JPS63219226A (ja) | デコ−ド回路 | |
| JPH07202706A (ja) | パルス幅変調信号のディジタル信号への復調回路 | |
| SU1619408A1 (ru) | Устройство дл исправлени ошибок | |
| JPH01291541A (ja) | 重畳符号の誤り率モニタ装置 | |
| EP0724207A2 (en) | Clock disturbance detection based on ratio of main clock and subclock periods |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080227 Year of fee payment: 11 |