JP2507499B2 - バイポ―ラプレ―ナトランジスタを有するモノリシック集積回路の製造方法 - Google Patents
バイポ―ラプレ―ナトランジスタを有するモノリシック集積回路の製造方法Info
- Publication number
- JP2507499B2 JP2507499B2 JP62313966A JP31396687A JP2507499B2 JP 2507499 B2 JP2507499 B2 JP 2507499B2 JP 62313966 A JP62313966 A JP 62313966A JP 31396687 A JP31396687 A JP 31396687A JP 2507499 B2 JP2507499 B2 JP 2507499B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- region
- emitter
- base
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 238000000034 method Methods 0.000 claims description 45
- 239000000758 substrate Substances 0.000 claims description 36
- 239000004065 semiconductor Substances 0.000 claims description 30
- 239000012535 impurity Substances 0.000 claims description 17
- 238000005468 ion implantation Methods 0.000 claims description 16
- 150000002500 ions Chemical class 0.000 claims description 15
- 229910021332 silicide Inorganic materials 0.000 claims description 15
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 15
- 238000005530 etching Methods 0.000 claims description 14
- 230000003647 oxidation Effects 0.000 claims description 14
- 238000007254 oxidation reaction Methods 0.000 claims description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 13
- 238000002513 implantation Methods 0.000 claims description 8
- 229910052751 metal Inorganic materials 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 8
- 239000012808 vapor phase Substances 0.000 claims description 4
- 230000005540 biological transmission Effects 0.000 claims description 2
- 239000011248 coating agent Substances 0.000 claims description 2
- 238000000576 coating method Methods 0.000 claims description 2
- 229920005591 polysilicon Polymers 0.000 claims 1
- 239000002019 doping agent Substances 0.000 description 19
- 230000005669 field effect Effects 0.000 description 18
- 230000008569 process Effects 0.000 description 11
- 230000008901 benefit Effects 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 5
- 239000007943 implant Substances 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 229910017052 cobalt Inorganic materials 0.000 description 2
- 239000010941 cobalt Substances 0.000 description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- ZXEYZECDXFPJRJ-UHFFFAOYSA-N $l^{3}-silane;platinum Chemical compound [SiH3].[Pt] ZXEYZECDXFPJRJ-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 210000000746 body region Anatomy 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005868 electrolysis reaction Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910021339 platinum silicide Inorganic materials 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8248—Combination of bipolar and field-effect technology
- H01L21/8249—Bipolar and MOS technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
- H01L21/2251—Diffusion into or out of group IV semiconductors
- H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
- H01L21/2257—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer being silicon or silicide or SIPOS, e.g. polysilicon, porous silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8222—Bipolar technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
- H01L27/0623—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Bipolar Transistors (AREA)
- Element Separation (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、１以上の集積バイポーラプレーナトランジ
スタを備えた、すなわち絶縁ゲート電界効果型トランジ
スタ、集積キャパシタあるいは集積抵抗のような集積部
品をさらに備えることもできるマイクロ波モノリシック
集積回路を製造する適切な方法に関する。しかし本発明
をより良く理解し説明を簡略にするために、本発明に従
った方法及び従来技術の説明は、少なくとも１個のバイ
ポーラプレーナトランジスタから成るモノリシック集積
回路を製造する方法に関して行う。従ってこれは、半導
体ウエハーに個々の回路チップに分離されるモノリシッ
ク集積回路を形成し、最後にそれらを別々にパッケージ
する方法が長い間通常の方法であったためであって、特
許請求の範囲の限定として理解すべきではない。
スタを備えた、すなわち絶縁ゲート電界効果型トランジ
スタ、集積キャパシタあるいは集積抵抗のような集積部
品をさらに備えることもできるマイクロ波モノリシック
集積回路を製造する適切な方法に関する。しかし本発明
をより良く理解し説明を簡略にするために、本発明に従
った方法及び従来技術の説明は、少なくとも１個のバイ
ポーラプレーナトランジスタから成るモノリシック集積
回路を製造する方法に関して行う。従ってこれは、半導
体ウエハーに個々の回路チップに分離されるモノリシッ
ク集積回路を形成し、最後にそれらを別々にパッケージ
する方法が長い間通常の方法であったためであって、特
許請求の範囲の限定として理解すべきではない。
［従来の技術］ このような製造方法はドイツ国特許第DE−A3243059号
及び第DE−A3129539号明細書に記載されている。これに
おいては多結晶シリコン層がベース電極を有するベース
コンタクト領域とエミッタ電極を備えたエミッタ領域と
に使用されており、それらの電極は相互に非常に近接し
ており、自己整合構造になっている。この方法によりベ
ースリード線の抵抗を非常に低くし、それにより動作速
度を非常に速くすることができる。さらにこのような自
己整合工程はフォトリソグラフ工程の間のクリアランス
を最小限にできるという利点があり、バイポーラプレー
ナトランジスタの横方向の占有空間を減少させることが
できる。
及び第DE−A3129539号明細書に記載されている。これに
おいては多結晶シリコン層がベース電極を有するベース
コンタクト領域とエミッタ電極を備えたエミッタ領域と
に使用されており、それらの電極は相互に非常に近接し
ており、自己整合構造になっている。この方法によりベ
ースリード線の抵抗を非常に低くし、それにより動作速
度を非常に速くすることができる。さらにこのような自
己整合工程はフォトリソグラフ工程の間のクリアランス
を最小限にできるという利点があり、バイポーラプレー
ナトランジスタの横方向の占有空間を減少させることが
できる。
前記ドイツ国特許第DE−A3129539号明細書に記載され
ている方法では、生産量を少なくする複雑なエピタキシ
ャル法を用いるという欠点がある。前記ドイツ国特許第
DE−A3243059号明細書に記載された方法ではエミッタ電
極とベース電極の間の一部が重なることによって生じた
キャパシタンスが動作速度を限定するという欠点があ
る。
ている方法では、生産量を少なくする複雑なエピタキシ
ャル法を用いるという欠点がある。前記ドイツ国特許第
DE−A3243059号明細書に記載された方法ではエミッタ電
極とベース電極の間の一部が重なることによって生じた
キャパシタンスが動作速度を限定するという欠点があ
る。
［発明の解決すべき問題点］ 本発明は基本的に前記欠点を克服し、ドイツ国特許第
DE−A3129539号明細書に記載された方法を取り入れて、
リード線の抵抗を減少させるために表面のケイ化物層の
連絡パスを通る多結晶質シリコン電極のバルク抵抗を設
けるようにしているヨーロッパ特許第EP−A71665号に記
載された方法を基本としている。これは又モノリシック
集積回路の動作速度を増加させる結果にもなっている。
DE−A3129539号明細書に記載された方法を取り入れて、
リード線の抵抗を減少させるために表面のケイ化物層の
連絡パスを通る多結晶質シリコン電極のバルク抵抗を設
けるようにしているヨーロッパ特許第EP−A71665号に記
載された方法を基本としている。これは又モノリシック
集積回路の動作速度を増加させる結果にもなっている。
上記のドイツ国特許ではコレクタ電極の形成は記載さ
れていないが、ヨーロッパ特許第EP−A71665号明細書に
はコレクタコンタクト領域、エミッタ領域及びベースコ
ンタクト領域が自己整合技術を用いて形成されている実
施例が記載されている。しかしこの技術はコンタクトが
形成される領域へコンタクトを形成させることには適用
されていない。
れていないが、ヨーロッパ特許第EP−A71665号明細書に
はコレクタコンタクト領域、エミッタ領域及びベースコ
ンタクト領域が自己整合技術を用いて形成されている実
施例が記載されている。しかしこの技術はコンタクトが
形成される領域へコンタクトを形成させることには適用
されていない。
前記ヨーロッパ特許第EP−A71665号明細書に記載され
た方法では少なくとも１つのパイポーラプレーナトラン
ジスタを有するモノリシック集積回路を形成するため
に、このトランジスタのコレクタ領域はウエハー型の半
導体基板の主表面に設けられ、フィールド酸化層の開口
部の範囲に前記主表面側のコレクタ領域を形成してい
る。自己整合法を用いてエミッタ領域、ベース領域及び
コレクタコンタクト領域を形成するために、エミッタ領
域は酸化マスク層で覆われており、このマスク層の厚み
はこの層が比較的エネルギーの高いイオン注入工程にお
いてベース領域のドーパントが浸透し、又比較的低いエ
ネルギーのイオン注入工程ではベース領域のドーパント
に対してマスクとして作用するような厚みである。
た方法では少なくとも１つのパイポーラプレーナトラン
ジスタを有するモノリシック集積回路を形成するため
に、このトランジスタのコレクタ領域はウエハー型の半
導体基板の主表面に設けられ、フィールド酸化層の開口
部の範囲に前記主表面側のコレクタ領域を形成してい
る。自己整合法を用いてエミッタ領域、ベース領域及び
コレクタコンタクト領域を形成するために、エミッタ領
域は酸化マスク層で覆われており、このマスク層の厚み
はこの層が比較的エネルギーの高いイオン注入工程にお
いてベース領域のドーパントが浸透し、又比較的低いエ
ネルギーのイオン注入工程ではベース領域のドーパント
に対してマスクとして作用するような厚みである。
注入マスクがベース領域を限定するイオン注入工程の
後、露出された半導体表面は熱酸化されてエミッタ領域
を囲む酸化物ストライプを形成する。そして酸化マスク
層の部分が除去される。最後に主表面が、電極によって
接触が行われるべき領域に接触開口部を有する酸化層に
よって覆われる。プレーナ集積回路では一般的なよう
に、領域への接触は、熱酸化された酸化層及び／または
付着された酸化層上に設けられてこれら絶縁層の接触開
口部を通ってそこに付着された領域あるいは電極に接触
する導電路によって行われる。
後、露出された半導体表面は熱酸化されてエミッタ領域
を囲む酸化物ストライプを形成する。そして酸化マスク
層の部分が除去される。最後に主表面が、電極によって
接触が行われるべき領域に接触開口部を有する酸化層に
よって覆われる。プレーナ集積回路では一般的なよう
に、領域への接触は、熱酸化された酸化層及び／または
付着された酸化層上に設けられてこれら絶縁層の接触開
口部を通ってそこに付着された領域あるいは電極に接触
する導電路によって行われる。
絶縁層にコンタクト開口部を形成するために、接触さ
れるべき領域からの横方向の所定のクリアランスと共に
特別なフォトリソグラフエッチング工程を用いて、半導
体表面のPN接合部のいかなる短絡も排除することが必要
である。
れるべき領域からの横方向の所定のクリアランスと共に
特別なフォトリソグラフエッチング工程を用いて、半導
体表面のPN接合部のいかなる短絡も排除することが必要
である。
従って本発明によって解決されるべき問題は、上記ヨ
ーロッパ特許第EP−A71665号明細書に記載された方法と
適合し、プレーナトランジスタのすべての領域がそのコ
ンタクト領域または電極の自己整合を達成して形成され
るような方法を提供することである。
ーロッパ特許第EP−A71665号明細書に記載された方法と
適合し、プレーナトランジスタのすべての領域がそのコ
ンタクト領域または電極の自己整合を達成して形成され
るような方法を提供することである。
［問題点解決のための手段及び作用］ この問題は、本発明によるモノリシック集積回路の製
造方法によって解決される。本発明は、半導体基板の主
表面に設けられたフィールド酸化層の開口部内にコレク
タ領域が形成され、さらにそのコレクタ領域内にベース
領域およびエミッタ領域が形成され、ベース領域の形成
のために高エネルギイオン注入においてベース領域の導
電型の不純物イオンを透過させるが、低エネルギイオン
注入においてはベース領域の導電型の不純物イオンの透
過を阻止する厚さの酸化マスク層部分によってエミッタ
領域が覆われ、ベース領域を定める注入マスクを用いて
行われるイオン注入の後に、露出した半導体表面を熱酸
化してエミッタ領域を囲む酸化物ストライプを形成し、
その後酸化マスク層部分が除去される１以上のバイポー
ラプレーナトランジスタを有するモノリシック集積回路
の製造方法において、 （ａ）前記ベース領域を定める注入マスクを除去し、さ
らにエミッタ領域を覆う酸化マスク層部分を除去した後
に、半導体基板の主表面を少なくとも最上層の絶縁層と
その下層のケイ化物層とを備えている連続層によって被
覆し、 （ｂ）それに続いて異方性エッチングによって酸化物ス
トライプおよびその上に被覆された連続層に半導体基体
表面まで達する堀を形成して外側ベース領域とコレクタ
領域との間のPN接合の半導体基体表面における縁部を露
出させて酸化物ストライプおよびその上に被覆された連
続層を内側部分と外側部分に分割し、前記連続層のケイ
化物層の堀によって分割された内側部分によってエミッ
タ電極を形成し、堀によって分割された外側に延在しフ
ィールド酸化層の縁部に部分的に重なった前記連続層の
ケイ化物層の外側部分によってコレクタ電極を形成し、 （ｃ）連続層をマスクとして使用してベース領域の導電
型の不純物イオンが堀の底部に露出された半導体基体表
面に注入され、 （ｄ）堀の側面および連続層の表面を覆うように絶縁層
が付着され、 （ｅ）エミッタ電極とコレクタ電極の縁部の側面が絶縁
層で覆われるように堀の側面の絶縁層だけを残すように
絶縁層の気相による異方性エッチングが行われ、 （ｆ）最後に前記堀の底部の半導体基体表面に注入され
た不純物イオンを活性化して拡散させてベースコンタク
ト領域を形成してそこにベースコンタクト層を付着さ
せ、このベースコンタクト層からベース電極をフォトリ
ソグラフエッチングによって形成することを特徴とす
る。
造方法によって解決される。本発明は、半導体基板の主
表面に設けられたフィールド酸化層の開口部内にコレク
タ領域が形成され、さらにそのコレクタ領域内にベース
領域およびエミッタ領域が形成され、ベース領域の形成
のために高エネルギイオン注入においてベース領域の導
電型の不純物イオンを透過させるが、低エネルギイオン
注入においてはベース領域の導電型の不純物イオンの透
過を阻止する厚さの酸化マスク層部分によってエミッタ
領域が覆われ、ベース領域を定める注入マスクを用いて
行われるイオン注入の後に、露出した半導体表面を熱酸
化してエミッタ領域を囲む酸化物ストライプを形成し、
その後酸化マスク層部分が除去される１以上のバイポー
ラプレーナトランジスタを有するモノリシック集積回路
の製造方法において、 （ａ）前記ベース領域を定める注入マスクを除去し、さ
らにエミッタ領域を覆う酸化マスク層部分を除去した後
に、半導体基板の主表面を少なくとも最上層の絶縁層と
その下層のケイ化物層とを備えている連続層によって被
覆し、 （ｂ）それに続いて異方性エッチングによって酸化物ス
トライプおよびその上に被覆された連続層に半導体基体
表面まで達する堀を形成して外側ベース領域とコレクタ
領域との間のPN接合の半導体基体表面における縁部を露
出させて酸化物ストライプおよびその上に被覆された連
続層を内側部分と外側部分に分割し、前記連続層のケイ
化物層の堀によって分割された内側部分によってエミッ
タ電極を形成し、堀によって分割された外側に延在しフ
ィールド酸化層の縁部に部分的に重なった前記連続層の
ケイ化物層の外側部分によってコレクタ電極を形成し、 （ｃ）連続層をマスクとして使用してベース領域の導電
型の不純物イオンが堀の底部に露出された半導体基体表
面に注入され、 （ｄ）堀の側面および連続層の表面を覆うように絶縁層
が付着され、 （ｅ）エミッタ電極とコレクタ電極の縁部の側面が絶縁
層で覆われるように堀の側面の絶縁層だけを残すように
絶縁層の気相による異方性エッチングが行われ、 （ｆ）最後に前記堀の底部の半導体基体表面に注入され
た不純物イオンを活性化して拡散させてベースコンタク
ト領域を形成してそこにベースコンタクト層を付着さ
せ、このベースコンタクト層からベース電極をフォトリ
ソグラフエッチングによって形成することを特徴とす
る。
この問題の解決は、どのように動作速度を増加させる
かという一般的な問題に対する解決の技術範囲内にあ
る。本発明による方法によって、クリアランスの必要な
くエミッタ領域に中程度に近接しているベース領域に対
する抵抗コンタクトを非常に低くすることができる。
かという一般的な問題に対する解決の技術範囲内にあ
る。本発明による方法によって、クリアランスの必要な
くエミッタ領域に中程度に近接しているベース領域に対
する抵抗コンタクトを非常に低くすることができる。
従って本発明の方法では、ただ１つの均一にドープさ
れた多結晶シリコン層が形成され、近接した導電路を含
むエミッタ電極及びコレクタ電極の両方を限定するため
にこの層をエッチングすることができるという利点がさ
らに加わる。
れた多結晶シリコン層が形成され、近接した導電路を含
むエミッタ電極及びコレクタ電極の両方を限定するため
にこの層をエッチングすることができるという利点がさ
らに加わる。
この利点は前記ドイツ国特許第DE−A3129539号及びDE
−A3243059号明細書と、ヨーロッパ特許条約第54（３）
によって特許請求の範囲第１項の前文に記載された先行
技術において指定契約国にかかるヨーロッパ特許出願第
861039469号（出願人;ITT、発明者；エル、ブロスフエ
ルト、U.S.S/N028472、出願日;1987年３月20日）明細書
のいずれにも記載されていない。しかし先行技術の方法
においても又２つの多結晶層が重なって形成されてい
る。
−A3243059号明細書と、ヨーロッパ特許条約第54（３）
によって特許請求の範囲第１項の前文に記載された先行
技術において指定契約国にかかるヨーロッパ特許出願第
861039469号（出願人;ITT、発明者；エル、ブロスフエ
ルト、U.S.S/N028472、出願日;1987年３月20日）明細書
のいずれにも記載されていない。しかし先行技術の方法
においても又２つの多結晶層が重なって形成されてい
る。
本発明の方法による第１の実施例では、多結晶シリコ
ン層が形成され、この層は導電型がコレクタ領域の型と
同様なエミッタ領域の導電型のドーパントを含んでい
る。エッチングにより電極が形成された後、エミッタ電
極に近接したエミッタ領域がエミッタ電極から離間して
拡散される。これと対応して隣接したコレクタコンタク
ト領域がコレクタ電極から離間して拡散される。
ン層が形成され、この層は導電型がコレクタ領域の型と
同様なエミッタ領域の導電型のドーパントを含んでい
る。エッチングにより電極が形成された後、エミッタ電
極に近接したエミッタ領域がエミッタ電極から離間して
拡散される。これと対応して隣接したコレクタコンタク
ト領域がコレクタ電極から離間して拡散される。
対照的に、本発明に従ったもう１つの実施例では、エ
ミッタ電極及びコレクタ電極を限定するためにエッチン
グされる連続層を形成する前に、エミッタ領域の導電型
のイオンがコレクタ領域及びエミッタ領域の露出された
部分に注入され、これら露出した部分はそれぞれエミッ
タ電極及びコレクタ電極に隣接している。
ミッタ電極及びコレクタ電極を限定するためにエッチン
グされる連続層を形成する前に、エミッタ領域の導電型
のイオンがコレクタ領域及びエミッタ領域の露出された
部分に注入され、これら露出した部分はそれぞれエミッ
タ電極及びコレクタ電極に隣接している。
本発明はこれと適合するヨーロッパ特許出願第EP−A7
1665号明細書に記載された方法と同様に、集積回路にCM
OS回路の少なくとも１つのＰチャネル絶縁ゲート電界効
果トランジスタ及び少なくとも１つのＮチャネル絶縁ゲ
ート電界効果トランジスタを備えることができるように
容易に改善することができる。
1665号明細書に記載された方法と同様に、集積回路にCM
OS回路の少なくとも１つのＰチャネル絶縁ゲート電界効
果トランジスタ及び少なくとも１つのＮチャネル絶縁ゲ
ート電界効果トランジスタを備えることができるように
容易に改善することができる。
本発明による方法は、第８図から明確にわかるように
エミッタ電極及び／またはコレクタ電極を備えた連絡パ
ターンの形成を含むことが望ましい。これによって、ド
ーピングされた多結晶シリコンからのみ形成された相互
に接続しているバルク抵抗よりも相互に接続しているバ
ルク抵抗が非常に減少されるために、動作速度がさらに
増加する。
エミッタ電極及び／またはコレクタ電極を備えた連絡パ
ターンの形成を含むことが望ましい。これによって、ド
ーピングされた多結晶シリコンからのみ形成された相互
に接続しているバルク抵抗よりも相互に接続しているバ
ルク抵抗が非常に減少されるために、動作速度がさらに
増加する。
［実施例］ ここで本発明による方法とその利点を添付の図面を参
照して説明する。
照して説明する。
第１図乃至第４図は、本発明と適合する上記ヨーロッ
パ特許出願第EP−A71665号明細書に記載された方法に関
連し本発明をさらに改良した方法を説明するものであ
る。この改良によって、プレーナトランジスタのみでな
く絶縁ゲート電界効果トランジスタをも備え、この２つ
のトランジスタは半導体基板の主表面に同時に形成する
ことができるようなモノリシック集積回路を形成するこ
とができる。同様にして、バイポーラプレーナトランジ
スタ及び絶縁ゲート電界効果トランジスタをさらに同じ
基板に形成することも勿論可能である。第１図乃至第４
図はスケールは半導体基板の深さの方向に非常に拡大さ
れている断面図である。
パ特許出願第EP−A71665号明細書に記載された方法に関
連し本発明をさらに改良した方法を説明するものであ
る。この改良によって、プレーナトランジスタのみでな
く絶縁ゲート電界効果トランジスタをも備え、この２つ
のトランジスタは半導体基板の主表面に同時に形成する
ことができるようなモノリシック集積回路を形成するこ
とができる。同様にして、バイポーラプレーナトランジ
スタ及び絶縁ゲート電界効果トランジスタをさらに同じ
基板に形成することも勿論可能である。第１図乃至第４
図はスケールは半導体基板の深さの方向に非常に拡大さ
れている断面図である。
第１図では、基板区域31にはバイポーラプレーナトラ
ンジスタが、基板区域32にはＮチャネル絶縁ゲート電界
効果トランジスタが、又基板区域33にはＰチャネル絶縁
ゲート電界効果トランジスタが設けられている。基板区
域はフィールド酸化層２の開口部と一致する。フィール
ド酸化層２の基板と向き合った側にはp+型チャネル遮断
領域２′が設けられている。酸化マスク層をパターン化
し、チャネル遮断領域２′のドーパントを導入するため
にイオン注入を行ってから熱酸化をほどこすことによっ
て、酸化マスク層２″からフィールド酸化層２、例えば
シリコン酸化物／シリコン窒化物の層が形成される。
ンジスタが、基板区域32にはＮチャネル絶縁ゲート電界
効果トランジスタが、又基板区域33にはＰチャネル絶縁
ゲート電界効果トランジスタが設けられている。基板区
域はフィールド酸化層２の開口部と一致する。フィール
ド酸化層２の基板と向き合った側にはp+型チャネル遮断
領域２′が設けられている。酸化マスク層をパターン化
し、チャネル遮断領域２′のドーパントを導入するため
にイオン注入を行ってから熱酸化をほどこすことによっ
て、酸化マスク層２″からフィールド酸化層２、例えば
シリコン酸化物／シリコン窒化物の層が形成される。
次に固体集積回路のＮチャネル電界効果トランジスタ
の総ての領域で、Ｎチャネル電界効果トランジスタの基
板区域32がフォトレジストの注入マスクM1によってマス
キングされる。第１図の矢印によって示されるイオン注
入工程によって、バイポーラプレーナトランジスタのコ
レクタ領域のｎ型不純物とＰチャネル絶縁ゲート電界効
果トランジスタの基体領域のｎ型不純物が区域31と33の
比較的薄い酸化マスク層２″を通って基板表面に導入さ
れ、マスキング作用は比較的厚いフィールド酸化層２及
び注入マスクM1によって行われる。
の総ての領域で、Ｎチャネル電界効果トランジスタの基
板区域32がフォトレジストの注入マスクM1によってマス
キングされる。第１図の矢印によって示されるイオン注
入工程によって、バイポーラプレーナトランジスタのコ
レクタ領域のｎ型不純物とＰチャネル絶縁ゲート電界効
果トランジスタの基体領域のｎ型不純物が区域31と33の
比較的薄い酸化マスク層２″を通って基板表面に導入さ
れ、マスキング作用は比較的厚いフィールド酸化層２及
び注入マスクM1によって行われる。
注入マスクM1を注意して除去し、ドーパントがさらに
半導体に浸透するように高温工程で注入されたイオンを
活性化した後、バイポーラトランジスタのコレクタ領域
３及び基体領域３′が、第２図に示されているように形
成される。
半導体に浸透するように高温工程で注入されたイオンを
活性化した後、バイポーラトランジスタのコレクタ領域
３及び基体領域３′が、第２図に示されているように形
成される。
第２図に示されているように、バイポーラプレーナト
ランジスタのエミッタ区域６は、第１図に示された構造
の表面から注入マスクM1を除去し又フォトリソグラフ工
程を用いて部分71を形成するためにエッチングされる酸
化マスク層で露出された表面を被覆することによって、
酸化マスク層71で覆われる。第２図に示されるように、
酸化マスク層あるいはその部分71を形成するには、下方
２酸化シリコン層及び上方シリコン窒化層の組み合わせ
とすることが都合が良い。コレクタコンタクト領域を覆
う酸化マスク層はコレクタ領域３の端部に残される。こ
れはエミッタ電極及びエミッタ領域を自己整合技術を用
いてコレクタ電極及びコレクタコンタクト領域と同時に
形成することができるという利点がある。
ランジスタのエミッタ区域６は、第１図に示された構造
の表面から注入マスクM1を除去し又フォトリソグラフ工
程を用いて部分71を形成するためにエッチングされる酸
化マスク層で露出された表面を被覆することによって、
酸化マスク層71で覆われる。第２図に示されるように、
酸化マスク層あるいはその部分71を形成するには、下方
２酸化シリコン層及び上方シリコン窒化層の組み合わせ
とすることが都合が良い。コレクタコンタクト領域を覆
う酸化マスク層はコレクタ領域３の端部に残される。こ
れはエミッタ電極及びエミッタ領域を自己整合技術を用
いてコレクタ電極及びコレクタコンタクト領域と同時に
形成することができるという利点がある。
次にコレクタ領域３及び基体領域３′を備えた構造体
の主表面はフォトレジストで覆われ、ここからは注入マ
スクM2がフォトリソグラフ技術によって形成され、第２
図に示されるようにエミッタ区域６を含むベース領域51
を、覆われていない状態で残す。
の主表面はフォトレジストで覆われ、ここからは注入マ
スクM2がフォトリソグラフ技術によって形成され、第２
図に示されるようにエミッタ区域６を含むベース領域51
を、覆われていない状態で残す。
酸化マスク層の厚み、すなわちこの層の部分71の厚み
は、ドーパントをベース領域に導入するための高エネル
ギーイオン注入工程においてこの層をこれらドーパント
が浸透し、一方ベース領域にドーパントを導入するため
の別の低エネルギーイオン注入工程においてはこの層が
これらドーパントに対するマスクとして作用するような
厚みに選ばれる。このようなイオン注入工程及びそれに
続くドーパントを活性化させ拡散するための熱処理の２
段階の工程の後、ベース領域の内側部分５及び外側部分
５′から成る段付きベース領域が形成される。次に、上
記ヨーロッパ特許出願第EP−A71665号明細書に記載され
ているように、エミッタ領域６を囲む酸化ストライプ21
を形成するために熱酸化が行われ、その後に酸化マスク
層の残り、特に部分71の部分が除去される。
は、ドーパントをベース領域に導入するための高エネル
ギーイオン注入工程においてこの層をこれらドーパント
が浸透し、一方ベース領域にドーパントを導入するため
の別の低エネルギーイオン注入工程においてはこの層が
これらドーパントに対するマスクとして作用するような
厚みに選ばれる。このようなイオン注入工程及びそれに
続くドーパントを活性化させ拡散するための熱処理の２
段階の工程の後、ベース領域の内側部分５及び外側部分
５′から成る段付きベース領域が形成される。次に、上
記ヨーロッパ特許出願第EP−A71665号明細書に記載され
ているように、エミッタ領域６を囲む酸化ストライプ21
を形成するために熱酸化が行われ、その後に酸化マスク
層の残り、特に部分71の部分が除去される。
絶縁ゲート電界効果トランジスタの露出した区域32及
び33はここで、バイポーラプレーナトランジスタが注入
マスクによって、特にフォトレジストのマスクによって
保護されつづけられる状態で、望ましいしきい値及び望
ましい型（エンファンス型、デプレシオン型）に従った
イオン注入によってドープされることができる。第３図
にはＰチャネル電界効果トランジスタの基体部分33にお
けるドーパントの表面注入に先行した状態が示されてい
る。もし適切な加速電解エネルギーが選択されれば、勿
論ドーパントも又酸化マスク層を貫通して注入される
が、残りのフォトレジストが注意深く除去された後に半
導基板がエミッタ領域の範囲で露出するように、酸化マ
スク層も又エッチングによって除去し、フィールド酸化
マスク層２及び酸化物ストライプ21のみを残さなければ
ならない。次に半導体基板１の主表面は、少なくとも望
ましくは酸化層である上方の絶縁層10と、望ましくは白
金ケイ化物かあるいはコバルトケイ化物である下方ケイ
化物層９とから成る連続層で覆われる。このため最初に
多結晶シリコンの層８が形成される。この層８は形成さ
れた時すでにエミッタ領域４の導電型のドーパントを含
むか、あるいはかなり純粋の多結晶シリコン層として与
えられ、続いて気相あるいはイオン注入のいずれかから
これらのドーパントが与えられるのが望ましい。次にこ
の下方の層８は望ましくは白金あるいはコバルトのよう
なケイ化物形成金属層で覆われる。金属層９の厚みに従
って、適切な加熱の後、多結晶シリコン層８を含むかあ
るいはこの層８がもはやシリコンと金属の反応の結果と
しては存在しないような連続層が得られる。第４図には
下方多結晶シリコン層８、一部が重なる金属層９及び最
上の層10を備えた構造が示されている。
び33はここで、バイポーラプレーナトランジスタが注入
マスクによって、特にフォトレジストのマスクによって
保護されつづけられる状態で、望ましいしきい値及び望
ましい型（エンファンス型、デプレシオン型）に従った
イオン注入によってドープされることができる。第３図
にはＰチャネル電界効果トランジスタの基体部分33にお
けるドーパントの表面注入に先行した状態が示されてい
る。もし適切な加速電解エネルギーが選択されれば、勿
論ドーパントも又酸化マスク層を貫通して注入される
が、残りのフォトレジストが注意深く除去された後に半
導基板がエミッタ領域の範囲で露出するように、酸化マ
スク層も又エッチングによって除去し、フィールド酸化
マスク層２及び酸化物ストライプ21のみを残さなければ
ならない。次に半導体基板１の主表面は、少なくとも望
ましくは酸化層である上方の絶縁層10と、望ましくは白
金ケイ化物かあるいはコバルトケイ化物である下方ケイ
化物層９とから成る連続層で覆われる。このため最初に
多結晶シリコンの層８が形成される。この層８は形成さ
れた時すでにエミッタ領域４の導電型のドーパントを含
むか、あるいはかなり純粋の多結晶シリコン層として与
えられ、続いて気相あるいはイオン注入のいずれかから
これらのドーパントが与えられるのが望ましい。次にこ
の下方の層８は望ましくは白金あるいはコバルトのよう
なケイ化物形成金属層で覆われる。金属層９の厚みに従
って、適切な加熱の後、多結晶シリコン層８を含むかあ
るいはこの層８がもはやシリコンと金属の反応の結果と
しては存在しないような連続層が得られる。第４図には
下方多結晶シリコン層８、一部が重なる金属層９及び最
上の層10を備えた構造が示されている。
集積電界効果トランジスタを構成するために、下方シ
リコン層８のドーパントは、電極の使用意図に従って、
すなわちバイポーラプレーナトランジスタのエミッタ領
域の部分、Ｎチャネル電界効果トランジスタのソース及
びドレイン領域の部分及び基体領域３′のコンタクトの
部分のためにｎ型ドーパントが選択される。下方多結晶
層８には基板コンタクトの部分と、Ｐチャネル電界効果
トランジスタのソースおよびドレイン領域のみにｐ型不
純物が含まれている。
リコン層８のドーパントは、電極の使用意図に従って、
すなわちバイポーラプレーナトランジスタのエミッタ領
域の部分、Ｎチャネル電界効果トランジスタのソース及
びドレイン領域の部分及び基体領域３′のコンタクトの
部分のためにｎ型ドーパントが選択される。下方多結晶
層８には基板コンタクトの部分と、Ｐチャネル電界効果
トランジスタのソースおよびドレイン領域のみにｐ型不
純物が含まれている。
残りの工程はバイポーラプレーナトランジスタを形成
するために必要な工程と等しいため、第５図乃至第８図
は本発明に従ったバイポーラプレーナトランジスタの製
造のみに関連している。
するために必要な工程と等しいため、第５図乃至第８図
は本発明に従ったバイポーラプレーナトランジスタの製
造のみに関連している。
コレクタ領域３及び外側部分５′を備えたベース領域
５をすでに具備している第４図に示された構成から出発
し、酸化物ストライプ21は異方性エッチング法を用いて
内側部分15及び外側部分16に分割され、従って層8,9,10
を通して堀11を形成する。異方性エッチング技術は一般
的に半導体技術においてよく知られており、ドイツ国特
許第DE−A3243059号明細書からわかるように、垂直方向
にエッチングプロフィルを形成する。この目的のため
に、エッチングマスクとしてフォトレジストマスクが使
用され、堀11に形成される領域を残して全面が被覆され
る。次に反応容器内でプラズマエッチングによる異方性
エッチングが行われてベース領域５とコレクタ領域３と
の間のPN接合の縁部51を含む半導体基体表面の部分18が
露出される。これによって第５図に示されているように
酸化物ストライプ21およびその上に被覆された連続層8,
9,10が分断されて酸化物ストライプの内側部分15と外側
部分16が形成されると共に、堀の内側の連続層の金属ケ
イ化物層によって形成されるエミッタ電極と、堀の外側
に延在してフィールド酸化層の縁部に部分的に重なって
いる連続層の金属ケイ化物層によって形成されるコレク
タ電極とが形成される。
５をすでに具備している第４図に示された構成から出発
し、酸化物ストライプ21は異方性エッチング法を用いて
内側部分15及び外側部分16に分割され、従って層8,9,10
を通して堀11を形成する。異方性エッチング技術は一般
的に半導体技術においてよく知られており、ドイツ国特
許第DE−A3243059号明細書からわかるように、垂直方向
にエッチングプロフィルを形成する。この目的のため
に、エッチングマスクとしてフォトレジストマスクが使
用され、堀11に形成される領域を残して全面が被覆され
る。次に反応容器内でプラズマエッチングによる異方性
エッチングが行われてベース領域５とコレクタ領域３と
の間のPN接合の縁部51を含む半導体基体表面の部分18が
露出される。これによって第５図に示されているように
酸化物ストライプ21およびその上に被覆された連続層8,
9,10が分断されて酸化物ストライプの内側部分15と外側
部分16が形成されると共に、堀の内側の連続層の金属ケ
イ化物層によって形成されるエミッタ電極と、堀の外側
に延在してフィールド酸化層の縁部に部分的に重なって
いる連続層の金属ケイ化物層によって形成されるコレク
タ電極とが形成される。
次にベース領域５と同じ導電型の不純物イオンが堀以
外の部分に残っている連続層をマスクとして堀11の底に
露出されている半導体基体表面の部分18にイオン注入さ
れる。その後第６図に示されているように全面に絶縁層
17が被着され、堀５の側面および底面もこの絶縁層17に
よって覆われる。
外の部分に残っている連続層をマスクとして堀11の底に
露出されている半導体基体表面の部分18にイオン注入さ
れる。その後第６図に示されているように全面に絶縁層
17が被着され、堀５の側面および底面もこの絶縁層17に
よって覆われる。
次に堀11の両側の側面を構成するエミッタ電極42とコ
レクタ電極32の縁部の側面にこの付着された絶縁層17を
残してその他の部分の絶縁層17を除去するように気相で
異方性エッチングが行われて連続層の最上層の絶縁層10
および堀11の底の半導体基体表面の部分18の一部分が露
出される。
レクタ電極32の縁部の側面にこの付着された絶縁層17を
残してその他の部分の絶縁層17を除去するように気相で
異方性エッチングが行われて連続層の最上層の絶縁層10
および堀11の底の半導体基体表面の部分18の一部分が露
出される。
半導体基板の堀11の底の半導体基体表面部分18にイオ
ン注入された不純物イオンを活性化して拡散させるのに
充分な温度に加熱され、第６図および第７図に示されて
いるようなベースコンタクト領域５″が形成される。こ
のイオン注入の目的は、堀11の底の半導体基体表面部分
18にベースコンタクトを形成するとき、このコンタクト
がベースコレクタ間のPN接合の縁部51と接触してPN接合
が短絡されることを阻止すると共にベース領域に対する
ベースコンタクトの接続抵抗を十分に低下させることで
ある。
ン注入された不純物イオンを活性化して拡散させるのに
充分な温度に加熱され、第６図および第７図に示されて
いるようなベースコンタクト領域５″が形成される。こ
のイオン注入の目的は、堀11の底の半導体基体表面部分
18にベースコンタクトを形成するとき、このコンタクト
がベースコレクタ間のPN接合の縁部51と接触してPN接合
が短絡されることを阻止すると共にベース領域に対する
ベースコンタクトの接続抵抗を十分に低下させることで
ある。
第８図は第７図に示された構造の平面図である。第７
図に示されているのは第８図の線Ａ−Ａ′に沿った断面
図である。第７図及び第８図では、ベース電極の形成は
ただ堀11の底のベースコンタクト領域５″が接触される
ことが必要であるだけである一方、ベース電極に接続す
る導電路の残りのコースは任意であるため、ベース電極
は示されていない。エミッタ電極61及びコレクタ電極32
の両方とも絶縁最上層10によって覆われており、これら
電極の縁61及び32′も又絶縁層で保護されている。集積
電界効果トランジスタの領域は、連続層8,9,10からこれ
らトランジスタの導電路と一緒に形成された電極から上
記堀のエッチング工程中に拡散される。
図に示されているのは第８図の線Ａ−Ａ′に沿った断面
図である。第７図及び第８図では、ベース電極の形成は
ただ堀11の底のベースコンタクト領域５″が接触される
ことが必要であるだけである一方、ベース電極に接続す
る導電路の残りのコースは任意であるため、ベース電極
は示されていない。エミッタ電極61及びコレクタ電極32
の両方とも絶縁最上層10によって覆われており、これら
電極の縁61及び32′も又絶縁層で保護されている。集積
電界効果トランジスタの領域は、連続層8,9,10からこれ
らトランジスタの導電路と一緒に形成された電極から上
記堀のエッチング工程中に拡散される。
連続層8,9,10を付着する前に、エミッタ領域４の導電
型のイオンをコレクタ領域及びエミッタ部分６の露出さ
れた部分に注入しても良い。この方法にはエミッタ領域
４の厚みとドーパント濃度を多結晶シリコン層８のドー
パントと独立して設定することができるという利点があ
る。もしＰチャネル電界効果トランジスタを用いずに集
積回路を形成する場合は、エミッタ領域の導電型のドー
パントのみを含む均一の多結晶シリコン層を設ければ十
分である。このドーパントは例えばイオン注入によって
付着される前かあるいは後にドーピングすることができ
る。次にエミッタ領域４、コレクタコンタクト領域31及
び集積Ｎチャネル電界効果トランジスタのソース及びド
レイン部分が限定された電極から拡散される。
型のイオンをコレクタ領域及びエミッタ部分６の露出さ
れた部分に注入しても良い。この方法にはエミッタ領域
４の厚みとドーパント濃度を多結晶シリコン層８のドー
パントと独立して設定することができるという利点があ
る。もしＰチャネル電界効果トランジスタを用いずに集
積回路を形成する場合は、エミッタ領域の導電型のドー
パントのみを含む均一の多結晶シリコン層を設ければ十
分である。このドーパントは例えばイオン注入によって
付着される前かあるいは後にドーピングすることができ
る。次にエミッタ領域４、コレクタコンタクト領域31及
び集積Ｎチャネル電界効果トランジスタのソース及びド
レイン部分が限定された電極から拡散される。
本発明に従った方法によれば、総ての電極及び接続
が、少なくとも表面にケイ化物層を含むかあるいはベー
スコンタクトの金属から作られるという利点がある。従
って本発明の方法によって作られた集積回路は、多結晶
シリコンによる相互接続層を備えた固体集積回路よりも
バルク抵抗が実質的に少なくてすむ。
が、少なくとも表面にケイ化物層を含むかあるいはベー
スコンタクトの金属から作られるという利点がある。従
って本発明の方法によって作られた集積回路は、多結晶
シリコンによる相互接続層を備えた固体集積回路よりも
バルク抵抗が実質的に少なくてすむ。
第１図乃至第３図は先行技術における連続動作を説明す
るためのものであり、バイポーラトランジスタ及びCMOS
回路を備えたモノリシック集積回路の部分的な断面図で
ある。第４図は本発明に従った方法の第１の工程段階を
示す。第５図乃至第８図は第１図乃至第３図のバイポー
ラトランジスタの断面図であり、第１図乃至第３図に示
された段階に続く工程段階を表す。 ２……酸化マスク層、２′……チャネル妨害領域、２″
……酸化マスク層、M1,M2……注入マスク、３……コレ
クタ領域、３′……基体領域、４……エミッタ領域、５
……ベース領域、５′……ベースコンタクト領域、６…
…エミッタ部分、21……ストライプ、31,32,33……基体
部分、61……エミッタ電極。
るためのものであり、バイポーラトランジスタ及びCMOS
回路を備えたモノリシック集積回路の部分的な断面図で
ある。第４図は本発明に従った方法の第１の工程段階を
示す。第５図乃至第８図は第１図乃至第３図のバイポー
ラトランジスタの断面図であり、第１図乃至第３図に示
された段階に続く工程段階を表す。 ２……酸化マスク層、２′……チャネル妨害領域、２″
……酸化マスク層、M1,M2……注入マスク、３……コレ
クタ領域、３′……基体領域、４……エミッタ領域、５
……ベース領域、５′……ベースコンタクト領域、６…
…エミッタ部分、21……ストライプ、31,32,33……基体
部分、61……エミッタ電極。
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/73
Claims (3)
- 【請求項１】半導体基板の主表面に設けられたフィール
ド酸化層の開口部内にコレクタ領域が形成され、さらに
そのコレクタ領域内にベース領域およびエミッタ領域が
形成され、 前記ベース領域の形成のために高エネルギイオン注入に
おいてベース領域の導電型の不純物イオンを透過させる
が、低エネルギイオン注入においてはベース領域の導電
型の不純物イオンの透過を阻止する厚さの酸化マスク層
部分によってエミッタ領域が覆われ、 ベース領域を定める注入マスクを用いて行われる不純物
イオンの注入の後に、露出した半導体表面を熱酸化して
エミッタ領域を囲む酸化物ストライプを形成し、その後
酸化マスク層部分が除去される１以上のバイポーラプレ
ーナトランジスタを有するモノリシック集積回路の製造
方法において、 （ａ）前記ベース領域を定める注入マスクを除去し、さ
らにエミッタ領域を覆う酸化マスク層部分を除去した後
に、半導体基板の主表面を少なくとも最上層の絶縁層と
その下層のケイ化物層とを備えている連続層によって被
覆し、 （ｂ）それに続いて異方性エッチングによって酸化物ス
トライプおよびその上に被覆された連続層に半導体基体
表面まで達する堀を形成して外側ベース領域とコレクタ
領域との間のPN接合の半導体基体表面における縁部を露
出させて酸化物ストライプおよびその上に被覆された連
続層を内側部分と外側部分に分割し、前記連続層のケイ
化物層の堀によって分割された内側部分によってエミッ
タ電極を形成し、堀によって分割された外側に延在しフ
ィールド酸化層の縁部に部分的に重なった前記連続層の
ケイ化物層の外側部分によってコレクタ電極を形成し、 （ｃ）連続層をマスクとして使用してベース領域の導電
型の不純物イオンが堀の底部に露出された半導体基体表
面に注入され、 （ｄ）堀の側面および連続層の表面を覆うように絶縁層
が付着され、 （ｅ）エミッタ電極とコレクタ電極の縁部の側面が絶縁
層で覆われるように堀の側面の絶縁層だけを残すように
絶縁層の気相による異方性エッチングが行われ、 （ｆ）最後に前記堀の底部の半導体基体表面に注入され
た不純物イオンを活性化して拡散させてベースコンタク
ト領域を形成してそこにベースコンタクト層を付着さ
せ、このベースコンタクト層からベース電極をフォトリ
ソグラフエッチングによって形成することを特徴とする
モノリシック集積回路の製造方法。 - 【請求項２】前記連続層を被覆する工程（ａ）において
ケイ化物層を形成するためにエミッタ領域の導電型の不
純物を含む多結晶シリコン層が付着され、次にそれがケ
イ化物形成金属によって被覆されて連続層が形成され、
前記工程（ｂ）において堀の形成により連続層からエミ
ッタ電極とコレクタ電極が形成された後、連続層に含ま
れている前記不純物がエミッタ領域およびコレクタ領域
に拡散される請求項１記載の製造方法。 - 【請求項３】前記連続層が設けられる前に、エミッタ領
域の導電型の不純物イオンがコレクタ領域およびエミッ
タ領域の露出した部分に注入される請求項１記載の製造
方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP86117352.4 | 1986-12-12 | ||
| EP86117352A EP0270703B1 (de) | 1986-12-12 | 1986-12-12 | Verfahren zum Herstellen einer monolithisch integrierten Schaltung mit mindestens einem bipolaren Planartransistor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01117353A JPH01117353A (ja) | 1989-05-10 |
| JP2507499B2 true JP2507499B2 (ja) | 1996-06-12 |
Family
ID=8195643
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62313966A Expired - Lifetime JP2507499B2 (ja) | 1986-12-12 | 1987-12-11 | バイポ―ラプレ―ナトランジスタを有するモノリシック集積回路の製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4786610A (ja) |
| EP (1) | EP0270703B1 (ja) |
| JP (1) | JP2507499B2 (ja) |
| CN (1) | CN1007305B (ja) |
| DE (1) | DE3683054D1 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR910005403B1 (ko) * | 1988-09-23 | 1991-07-29 | 삼성전자 주식회사 | 고성능 바이폴라 트랜지스터 및 그 제조방법 |
| US5064773A (en) * | 1988-12-27 | 1991-11-12 | Raytheon Company | Method of forming bipolar transistor having closely spaced device regions |
| FR2702307B1 (fr) * | 1993-03-05 | 1995-08-18 | Itt Ind Gmbh Deutsche | Procédé de fabrication d'un circuit intégré monolithique avec au moins un transistor à effet de champ CMOS et un transistor npn bipolaire. |
| US5448085A (en) * | 1993-04-05 | 1995-09-05 | The United States Of America As Represented By The Secretary Of The Air Force | Limited current density field effect transistor with buried source and drain |
| DE19540309A1 (de) * | 1995-10-28 | 1997-04-30 | Philips Patentverwaltung | Halbleiterbauelement mit Passivierungsaufbau |
| DE10134089A1 (de) * | 2001-07-13 | 2003-01-30 | Infineon Technologies Ag | Verfahren zur Herstellung eines Bipolartransistors mit Polysiliziumemitter |
| US7534680B2 (en) * | 2003-11-19 | 2009-05-19 | Electronics And Telecommunications Research Institute | Bipolar transistor, BiCMOS device, and method for fabricating thereof |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56160034A (en) * | 1980-05-14 | 1981-12-09 | Fujitsu Ltd | Impurity diffusion |
| NL8103032A (nl) * | 1980-08-04 | 1982-03-01 | Fairchild Camera Instr Co | Werkwijze voor het vervaardigen van een snelwerkende bipolaire transistor en transistor vervaardigd volgens deze werkwijze. |
| DE3174397D1 (en) * | 1981-08-08 | 1986-05-22 | Itt Ind Gmbh Deutsche | Method of producing a monolithic integrated solid-state circuit with at a least one bipolar planar transistor |
| DE3272436D1 (en) * | 1982-05-06 | 1986-09-11 | Itt Ind Gmbh Deutsche | Method of making a monolithic integrated circuit with at least one isolated gate field effect transistor and one bipolar transistor |
| DE3243059A1 (de) * | 1982-11-22 | 1984-05-24 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zum herstellen von bipolartransistorstrukturen mit selbstjustierten emitter- und basisbereichen fuer hoechstfrequenzschaltungen |
| DE3369030D1 (en) * | 1983-04-18 | 1987-02-12 | Itt Ind Gmbh Deutsche | Method of making a monolithic integrated circuit comprising at least one insulated gate field-effect transistor |
| JPS6080267A (ja) * | 1983-10-07 | 1985-05-08 | Toshiba Corp | 半導体集積回路装置の製造方法 |
| US4640721A (en) * | 1984-06-06 | 1987-02-03 | Hitachi, Ltd. | Method of forming bipolar transistors with graft base regions |
| JPS6146063A (ja) * | 1984-08-10 | 1986-03-06 | Hitachi Ltd | 半導体装置の製造方法 |
| US4641416A (en) * | 1985-03-04 | 1987-02-10 | Advanced Micro Devices, Inc. | Method of making an integrated circuit structure with self-aligned oxidation to isolate extrinsic base from emitter |
| JPH0622238B2 (ja) * | 1985-10-02 | 1994-03-23 | 沖電気工業株式会社 | バイポ−ラ型半導体集積回路装置の製造方法 |
| EP0239652B1 (de) * | 1986-03-22 | 1991-07-24 | Deutsche ITT Industries GmbH | Verfahren zum Herstellen einer monolithisch integrierten Schaltung mit mindestens einem bipolaren Planartransistor |
| US4721685A (en) * | 1986-04-18 | 1988-01-26 | Sperry Corporation | Single layer poly fabrication method and device with shallow emitter/base junctions and optimized channel stopper |
-
1986
- 1986-12-12 DE DE8686117352T patent/DE3683054D1/de not_active Expired - Fee Related
- 1986-12-12 EP EP86117352A patent/EP0270703B1/de not_active Expired - Lifetime
-
1987
- 1987-12-07 US US07/130,044 patent/US4786610A/en not_active Expired - Fee Related
- 1987-12-11 JP JP62313966A patent/JP2507499B2/ja not_active Expired - Lifetime
- 1987-12-11 CN CN87107362A patent/CN1007305B/zh not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01117353A (ja) | 1989-05-10 |
| CN1007305B (zh) | 1990-03-21 |
| US4786610A (en) | 1988-11-22 |
| CN87107362A (zh) | 1988-06-29 |
| EP0270703B1 (de) | 1991-12-18 |
| DE3683054D1 (de) | 1992-01-30 |
| EP0270703A1 (de) | 1988-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2947741B2 (ja) | ＢｉＣＤＭＯＳプロセスに基づく集積回路形成方法 | |
| US5956588A (en) | High withstand voltage transistor and method for manufacturing the same | |
| JPH0834259B2 (ja) | １以上のバイポ−ラトランジスタを備えたモノリシツク集積回路の製造方法 | |
| US5798549A (en) | Conductive layer overlaid self-aligned MOS-gated semiconductor devices | |
| US5141891A (en) | MIS-type semiconductor device of LDD structure and manufacturing method thereof | |
| KR870006676A (ko) | 공유 기판위에 쌍극성 트랜지스터와 상보 mos트랜지스터를 제조하기 위한 공정 | |
| US4477965A (en) | Process for manufacturing a monolithic integrated solid-state circuit comprising at least one bipolar planar transistor | |
| US20020063266A1 (en) | Semiconductor element and manufacturing method thereof | |
| US4191595A (en) | Method of manufacturing PN junctions in a semiconductor region to reach an isolation layer without exposing the semiconductor region surface | |
| KR970011641B1 (ko) | 반도체 장치 및 제조방법 | |
| US6362025B1 (en) | Method of manufacturing a vertical-channel MOSFET | |
| JP2507499B2 (ja) | バイポ―ラプレ―ナトランジスタを有するモノリシック集積回路の製造方法 | |
| JP2587444B2 (ja) | Ｃｍｏｓ技術を用いたバイポーラ・トランジスタとその製造方法 | |
| JPH06104446A (ja) | 半導体装置 | |
| US5804476A (en) | Method of forming BiCMOS devices having mosfet and bipolar sections therein | |
| US6800528B2 (en) | Method of fabricating LDMOS semiconductor devices | |
| CA1288527C (en) | Method of manufacturing a semiconductor device having a contact opening derived from a doping opening | |
| KR100300892B1 (ko) | 반도체장치제조방법 | |
| JPH10335660A (ja) | 半導体装置およびその製造方法 | |
| US5760459A (en) | High performance, high voltage non-epibipolar transistor | |
| KR100227873B1 (ko) | 밀접하게 이격된 콘택트를 지니는 BiCMOS 장치 및 그 제조방법 | |
| KR100194204B1 (ko) | 모스 트랜지스터 및 그 제조방법 | |
| JPH01291469A (ja) | パワーｍｏｓｆｅｔの製造方法 | |
| JP2573303B2 (ja) | 半導体装置の製造方法 | |
| JP2000091575A (ja) | 絶縁ゲ−ト型トランジスタの製造方法 |