JP2501969B2 - 半導体レ−ザ装置及びその製造方法 - Google Patents
半導体レ−ザ装置及びその製造方法Info
- Publication number
- JP2501969B2 JP2501969B2 JP3084678A JP8467891A JP2501969B2 JP 2501969 B2 JP2501969 B2 JP 2501969B2 JP 3084678 A JP3084678 A JP 3084678A JP 8467891 A JP8467891 A JP 8467891A JP 2501969 B2 JP2501969 B2 JP 2501969B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- ridge
- optical waveguide
- conductivity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/223—Buried stripe structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/223—Buried stripe structure
- H01S5/2231—Buried stripe structure with inner confining structure only between the active layer and the upper electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/30—Structure or shape of the active region; Materials used for the active region
- H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
- H01S5/3202—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures grown on specifically orientated substrates, or using orientation dependent growth
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/30—Structure or shape of the active region; Materials used for the active region
- H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
- H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
- H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/30—Structure or shape of the active region; Materials used for the active region
- H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
- H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
- H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
- H01S5/32325—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm red laser based on InGaP
Description
［発明の目的］
【０００１】
【産業上の利用分野】本発明は、屈折率導波型の半導体
レ−ザ装置及びその製造方法に関する。
レ−ザ装置及びその製造方法に関する。
【０００２】
【従来の技術】近年、半導体レ−ザ装置の開発等は大き
く進展しており、例えばＩｎＧａＡｌＰ系レ−ザは、従
来のＨｅ−Ｎｅガスレ−ザに置き換えることができるも
のとして様々な応用の可能性を持っており、各機器にお
ける高機能化を実現するためのキ−デバイスとして注目
されている。このような中で、光ディスクシステムやレ
−ザプリンタ等の光源に用いられるものに、屈折率導波
型の半導体レ−ザ装置がある。
く進展しており、例えばＩｎＧａＡｌＰ系レ−ザは、従
来のＨｅ−Ｎｅガスレ−ザに置き換えることができるも
のとして様々な応用の可能性を持っており、各機器にお
ける高機能化を実現するためのキ−デバイスとして注目
されている。このような中で、光ディスクシステムやレ
−ザプリンタ等の光源に用いられるものに、屈折率導波
型の半導体レ−ザ装置がある。
【０００３】以下、従来の屈折率導波型の半導体レ−ザ
装置について、リッジストライプ型のＳＢＲ（Serectiv
ely Buried Ridge Waveguide）レ−ザを示した図20乃至
図22を参照して説明する。
装置について、リッジストライプ型のＳＢＲ（Serectiv
ely Buried Ridge Waveguide）レ−ザを示した図20乃至
図22を参照して説明する。
【０００４】先ず、従来の第１の例を図20で説明する。
図20は断面図であり、図において、１はｎ型ＧａＡｓ半
導体基板、２は第１クラッド層、３はＩｎ0.5 （Ｇａ
1-x Ａｌx ）0.5Ｐ活性層、４は第２クラッド層、５は
第２クラッド層４の上面の一部に形成されたストライプ
状のリッジ、６はリッジ５の上面を残して第２クラッド
層４の上に成層された電流阻止層、７はリッジ５の上面
に形成された中間層、８はコンタクト層、９，10は電極
である。
図20は断面図であり、図において、１はｎ型ＧａＡｓ半
導体基板、２は第１クラッド層、３はＩｎ0.5 （Ｇａ
1-x Ａｌx ）0.5Ｐ活性層、４は第２クラッド層、５は
第２クラッド層４の上面の一部に形成されたストライプ
状のリッジ、６はリッジ５の上面を残して第２クラッド
層４の上に成層された電流阻止層、７はリッジ５の上面
に形成された中間層、８はコンタクト層、９，10は電極
である。
【０００５】上記レ−ザの作成工程は、各層の構成元素
を組成として有する原料ガスを使用した減圧ＭＯＣＶＤ
法などによって、各層を順次連続的に結晶成長させる。
そして、第２クラッド層４の上面の一部を化学エッチン
グして、第２クラッド層４の上面の一部にストライプ状
のリッジ５を形成する。その後、第２クラッド層４のエ
ッチングで除去された部分に電流阻止層６を成層し、電
流阻止層６及び中間層７の上にコンタクト層８を成長さ
せ、コンタクト層８の上面と半導体基板１の下面にそれ
ぞれ電極９，10を形成する。
を組成として有する原料ガスを使用した減圧ＭＯＣＶＤ
法などによって、各層を順次連続的に結晶成長させる。
そして、第２クラッド層４の上面の一部を化学エッチン
グして、第２クラッド層４の上面の一部にストライプ状
のリッジ５を形成する。その後、第２クラッド層４のエ
ッチングで除去された部分に電流阻止層６を成層し、電
流阻止層６及び中間層７の上にコンタクト層８を成長さ
せ、コンタクト層８の上面と半導体基板１の下面にそれ
ぞれ電極９，10を形成する。
【０００６】このような過程においては、第２クラッド
層４の上面をエッチングして、その一部にストライプ状
のリッジ５を形成する工程で、エッチングする部分の面
積が、残す部分に比べ非常に大きいため、リッジ５の高
さや幅等の寸法を精度よく制御することが困難である。
すなわち、例えば約 300μm 角の第２クラッド層４の上
面を幅が約５μm で高さが約 0.5〜 0.8μm のリッジ５
を残すようにエッチングすることになり、リッジ寸法に
10〜20％程度のバラツキが生じる。
層４の上面をエッチングして、その一部にストライプ状
のリッジ５を形成する工程で、エッチングする部分の面
積が、残す部分に比べ非常に大きいため、リッジ５の高
さや幅等の寸法を精度よく制御することが困難である。
すなわち、例えば約 300μm 角の第２クラッド層４の上
面を幅が約５μm で高さが約 0.5〜 0.8μm のリッジ５
を残すようにエッチングすることになり、リッジ寸法に
10〜20％程度のバラツキが生じる。
【０００７】また、エッチング後の第２クラッド層４の
上面に電流阻止層６を成層してリッジ５を埋め込むよう
にすることも、この部分への結晶成長が難しく、特性的
に許容できるレベルで成長を行える結晶はＧａＡｓに限
られてしまう。しかし、ＧａＡｓを結晶成長させる場合
でも、リッジ５の高さが高く、リッジ５の近傍では互い
に異なる面方位への成長となるため、この部分での電流
阻止層６の結晶には欠陥が集中しやすい。
上面に電流阻止層６を成層してリッジ５を埋め込むよう
にすることも、この部分への結晶成長が難しく、特性的
に許容できるレベルで成長を行える結晶はＧａＡｓに限
られてしまう。しかし、ＧａＡｓを結晶成長させる場合
でも、リッジ５の高さが高く、リッジ５の近傍では互い
に異なる面方位への成長となるため、この部分での電流
阻止層６の結晶には欠陥が集中しやすい。
【０００８】そして、この構成のレ−ザにおいては、リ
ッジ５の幅と第２クラッド層４のエッチングで薄くなっ
た部分の厚さが、しきい値や温度特性あるいは非点隔差
等のレ−ザ特性に影響する。したがって、リッジ５の幅
や第２クラッド層４のエッチング後の厚さのバラツキに
よって、レ−ザ特性及びレ−ザ特性のウェハ面内分布に
バラツキが生じ、横モ−ドが制御し難くなってしまう虞
がある。また、リッジ５の埋め込み部分、すなわちリッ
ジ５の近傍での電流阻止層６は、その結晶性がレ−ザの
信頼性に大きな影響を持っており、このレ−ザでは結晶
欠陥が集中し易く、故障率が高くなり易いため、信頼性
が低下する虞がある。
ッジ５の幅と第２クラッド層４のエッチングで薄くなっ
た部分の厚さが、しきい値や温度特性あるいは非点隔差
等のレ−ザ特性に影響する。したがって、リッジ５の幅
や第２クラッド層４のエッチング後の厚さのバラツキに
よって、レ−ザ特性及びレ−ザ特性のウェハ面内分布に
バラツキが生じ、横モ−ドが制御し難くなってしまう虞
がある。また、リッジ５の埋め込み部分、すなわちリッ
ジ５の近傍での電流阻止層６は、その結晶性がレ−ザの
信頼性に大きな影響を持っており、このレ−ザでは結晶
欠陥が集中し易く、故障率が高くなり易いため、信頼性
が低下する虞がある。
【０００９】さらに、電流阻止層６がＧａＡｓに限られ
るため、バンドギャップが電流阻止層６より活性層３の
ほうが大きなものとなり、レ−ザ構造としては損失型導
波路構造に限定されてしまい、レ−ザ特性のしきい値を
下げたり、温度特性を改善したり、あるいは非点隔差を
小さくする等の特性向上において限界がある。
るため、バンドギャップが電流阻止層６より活性層３の
ほうが大きなものとなり、レ−ザ構造としては損失型導
波路構造に限定されてしまい、レ−ザ特性のしきい値を
下げたり、温度特性を改善したり、あるいは非点隔差を
小さくする等の特性向上において限界がある。
【００１０】次に、従来の第２の例を図21で説明する。
この従来例は、光ディスクシステムなどに適用できるよ
う、戻り光ノイズに強い構成を取るように構成されてい
る点で、上述の従来の第１の例と異なる。図21は断面図
であり、図において、11はｎ型ＧａＡｓ半導体基板、12
は第１クラッド層、13はＩｎ0.5 （Ｇａ1-x Ａｌx ）
0.5 Ｐ活性層、14は第２クラッド層、15は第２クラッド
層14の上面の一部に形成されたストライプ状のリッジ、
16はリッジ15の上面中間部を長手方向にストライプ状に
残して第２クラッド層14の上に成層された電流阻止層、
17はリッジ５の上面に形成された中間層、18は第３クラ
ッド層、19はコンタクト層、20，21は電極である。な
お、リッジ15の上面中間部にストライプ状に残された部
分が通電領域22を形成する。
この従来例は、光ディスクシステムなどに適用できるよ
う、戻り光ノイズに強い構成を取るように構成されてい
る点で、上述の従来の第１の例と異なる。図21は断面図
であり、図において、11はｎ型ＧａＡｓ半導体基板、12
は第１クラッド層、13はＩｎ0.5 （Ｇａ1-x Ａｌx ）
0.5 Ｐ活性層、14は第２クラッド層、15は第２クラッド
層14の上面の一部に形成されたストライプ状のリッジ、
16はリッジ15の上面中間部を長手方向にストライプ状に
残して第２クラッド層14の上に成層された電流阻止層、
17はリッジ５の上面に形成された中間層、18は第３クラ
ッド層、19はコンタクト層、20，21は電極である。な
お、リッジ15の上面中間部にストライプ状に残された部
分が通電領域22を形成する。
【００１１】そして、上記レ−ザの作成工程は、上述の
従来の第１の例と同様にして半導体基板11の上面に各層
を連続成長させ、第２クラッド層14の上面をエッチング
して第２クラッド層14の上面の一部にストライプ状のリ
ッジ15を形成する。その後、リッジ15の上面中間部を長
手方向にストライプ状に残して第２クラッド層14の上に
電流阻止層16を成層する。すなわち、リッジ15上面の長
手方向の辺縁部及びエッチングで除去された部分に電流
阻止層16を成層する。さらに、第３クラッド層18とコン
タクト層19を成長させ、コンタクト層19の上面と半導体
基板11の下面にそれぞれ電極20，21を形成する。
従来の第１の例と同様にして半導体基板11の上面に各層
を連続成長させ、第２クラッド層14の上面をエッチング
して第２クラッド層14の上面の一部にストライプ状のリ
ッジ15を形成する。その後、リッジ15の上面中間部を長
手方向にストライプ状に残して第２クラッド層14の上に
電流阻止層16を成層する。すなわち、リッジ15上面の長
手方向の辺縁部及びエッチングで除去された部分に電流
阻止層16を成層する。さらに、第３クラッド層18とコン
タクト層19を成長させ、コンタクト層19の上面と半導体
基板11の下面にそれぞれ電極20，21を形成する。
【００１２】また、本従来例の作成の過程においても、
上述の従来の第１の例におけると同様に、リッジ15を形
成する工程で、エッチングする部分の面積が、残す部分
に比べ非常に大きいため、リッジ15の高さや幅等の寸法
を精度よく制御することが困難である。さらに、リッジ
15の辺縁部を埋め込むように、エッチング後の第２クラ
ッド層14の上面に電流阻止層16を成層して通電領域22を
形成する際にも、リッジ15の高さが 0.5μm 以上と高く
てリッジ15の近傍での結晶成長が難しく、特性が許容で
きるレベルの成長が行える結晶は同じくＧａＡｓに限ら
れてしまう。この場合でも、リッジ15の近傍の電流阻止
層16の結晶には欠陥が集中しやすい。
上述の従来の第１の例におけると同様に、リッジ15を形
成する工程で、エッチングする部分の面積が、残す部分
に比べ非常に大きいため、リッジ15の高さや幅等の寸法
を精度よく制御することが困難である。さらに、リッジ
15の辺縁部を埋め込むように、エッチング後の第２クラ
ッド層14の上面に電流阻止層16を成層して通電領域22を
形成する際にも、リッジ15の高さが 0.5μm 以上と高く
てリッジ15の近傍での結晶成長が難しく、特性が許容で
きるレベルの成長が行える結晶は同じくＧａＡｓに限ら
れてしまう。この場合でも、リッジ15の近傍の電流阻止
層16の結晶には欠陥が集中しやすい。
【００１３】そして、この構成のレ−ザにおいても、リ
ッジ15の幅と第２クラッド層14のエッチングで薄くなっ
た部分の厚さ及び通電領域22の幅が、しきい値や温度特
性あるいは非点隔差等のレ−ザ特性に影響すると共に、
戻り光ノイズ特性に大きく影響する。したがって、エッ
チング精度によって、レ−ザ特性及びそのウェハ面内分
布のバラツキが影響を受け、所望の特性を得ようとする
とエッチングの高精度のコントロ−ルが必要となる。ま
た、リッジ15近傍の電流阻止層16に結晶欠陥が集中し易
く、故障率が高くなり易いため、信頼性が低下する虞が
ある。
ッジ15の幅と第２クラッド層14のエッチングで薄くなっ
た部分の厚さ及び通電領域22の幅が、しきい値や温度特
性あるいは非点隔差等のレ−ザ特性に影響すると共に、
戻り光ノイズ特性に大きく影響する。したがって、エッ
チング精度によって、レ−ザ特性及びそのウェハ面内分
布のバラツキが影響を受け、所望の特性を得ようとする
とエッチングの高精度のコントロ−ルが必要となる。ま
た、リッジ15近傍の電流阻止層16に結晶欠陥が集中し易
く、故障率が高くなり易いため、信頼性が低下する虞が
ある。
【００１４】さらに、電流阻止層16がＧａＡｓに限られ
るため、バンドギャップが電流阻止層16より活性層13の
ほうが大きなものとなり、本従来例も同様にレ−ザ構造
としては損失型導波路構造に限定されてしまい、レ−ザ
特性のしきい値を下げたり、温度特性を改善したり、あ
るいは非点隔差を小さくする等の特性向上に限界があ
る。また、戻り光によるノイズの小さいレ−ザを歩留よ
く、再現性よく得るのは非常に困難である。
るため、バンドギャップが電流阻止層16より活性層13の
ほうが大きなものとなり、本従来例も同様にレ−ザ構造
としては損失型導波路構造に限定されてしまい、レ−ザ
特性のしきい値を下げたり、温度特性を改善したり、あ
るいは非点隔差を小さくする等の特性向上に限界があ
る。また、戻り光によるノイズの小さいレ−ザを歩留よ
く、再現性よく得るのは非常に困難である。
【００１５】次に、従来の第３の例を図22で説明する。
この従来例は、上述の従来の第２の例と同様に戻り光ノ
イズに強い構成を取るように構成されているが、より記
録密度の高い光ディスクに適用できるよう発振波長を短
いものとしている点で、上述の従来の第２の例と異な
る。図21は断面図であり、図において、111 はｎ型Ｇａ
Ａｓ半導体基板で、その上面の面方位が（０，０，１）
から〈１，−１，０〉方向に、例えば15度傾斜したもの
となっている。112 は第１クラッド層、113 はＩｎ0.5
（Ｇａ1-x Ａｌx ）0.5 Ｐ活性層、114は第２クラッド
層、115 は第２クラッド層114 の上面の一部に形成され
たストライプ状のリッジ、116 はリッジ115 の上面中間
部を長手方向にストライプ状に残して第２クラッド層11
4 の上に成層された電流阻止層、117 はリッジ５の上面
に形成された中間層、118 は第３クラッド層、119 はコ
ンタクト層、120 ，121 は電極である。なお、リッジ11
5 の上面中間部にストライプ状に残された部分が通電領
域122 を形成する。
この従来例は、上述の従来の第２の例と同様に戻り光ノ
イズに強い構成を取るように構成されているが、より記
録密度の高い光ディスクに適用できるよう発振波長を短
いものとしている点で、上述の従来の第２の例と異な
る。図21は断面図であり、図において、111 はｎ型Ｇａ
Ａｓ半導体基板で、その上面の面方位が（０，０，１）
から〈１，−１，０〉方向に、例えば15度傾斜したもの
となっている。112 は第１クラッド層、113 はＩｎ0.5
（Ｇａ1-x Ａｌx ）0.5 Ｐ活性層、114は第２クラッド
層、115 は第２クラッド層114 の上面の一部に形成され
たストライプ状のリッジ、116 はリッジ115 の上面中間
部を長手方向にストライプ状に残して第２クラッド層11
4 の上に成層された電流阻止層、117 はリッジ５の上面
に形成された中間層、118 は第３クラッド層、119 はコ
ンタクト層、120 ，121 は電極である。なお、リッジ11
5 の上面中間部にストライプ状に残された部分が通電領
域122 を形成する。
【００１６】そして、上記レ−ザの作成工程は、上述の
従来の第２の例と同様にして半導体基板111 の面方位が
（０，０，１）から〈１，−１，０〉方向に傾斜した上
面に各層を連続成長させ、さらにストライプ状のリッジ
115等を形成する。
従来の第２の例と同様にして半導体基板111 の面方位が
（０，０，１）から〈１，−１，０〉方向に傾斜した上
面に各層を連続成長させ、さらにストライプ状のリッジ
115等を形成する。
【００１７】本従来例においては、上述の従来の第２の
例におけると同様の問題を有するほかに、リッジ115 を
形成する工程で、例えばりん酸系のエッチャントでエッ
チングして高さが高いリッジ115 を形成すると、半導体
基板111 が傾斜していることを反映してリッジ115 の形
状が左右非対称になる。このため活性層113 に平行な方
向の屈折率分布を非対称にするので光出力の上昇、すな
わち注入電流の増加にともない横モードの不安定性を引
き起こす。その結果、電流対光出力特性曲線にキンクが
生じたり、遠視野像（ＦＦＰ）に変化が起こる。
例におけると同様の問題を有するほかに、リッジ115 を
形成する工程で、例えばりん酸系のエッチャントでエッ
チングして高さが高いリッジ115 を形成すると、半導体
基板111 が傾斜していることを反映してリッジ115 の形
状が左右非対称になる。このため活性層113 に平行な方
向の屈折率分布を非対称にするので光出力の上昇、すな
わち注入電流の増加にともない横モードの不安定性を引
き起こす。その結果、電流対光出力特性曲線にキンクが
生じたり、遠視野像（ＦＦＰ）に変化が起こる。
【００１８】
【発明が解決しようとする課題】上記のような所望のレ
−ザ特性が得難く、信頼性が低下する虞があるなどの状
況に鑑みて本発明はなされたもので、その目的とすると
ころは、リッジの形成を精度よく行い、またリッジ近傍
での電流阻止層の結晶性を向上させる等することによっ
て、所望するレ−ザ特性が均一性、再現性よく得ること
ができ、信頼性が向上させることができる半導体レ−ザ
装置及びその製造方法を提供することにある。
−ザ特性が得難く、信頼性が低下する虞があるなどの状
況に鑑みて本発明はなされたもので、その目的とすると
ころは、リッジの形成を精度よく行い、またリッジ近傍
での電流阻止層の結晶性を向上させる等することによっ
て、所望するレ−ザ特性が均一性、再現性よく得ること
ができ、信頼性が向上させることができる半導体レ−ザ
装置及びその製造方法を提供することにある。
【００１９】［発明の構成］
【００２０】
【課題を解決するための手段】本発明の半導体レ−ザ装
置及びその製造方法は、先ず、第１導電型半導体基板
と、この第１導電型基板上に少なくとも成層された第１
導電型第１クラッド層、活性層、第２導電型第２クラッ
ド層と、この第２導電型第２クラッド層上面に成層され
た第２導電型光導波路層と、この第２導電型光導波路層
にストライプ状の二つの溝を平行に設けて形成されたス
トライプ状リッジと、このリッジの上面を残して溝及び
第２導電型光導波路層の上面に成層された第１導電型電
流阻止層と、この第１導電型電流阻止層及びリッジの上
面に成層された第２導電型第３クラッド層とを具備して
なることを特徴とするものであり、次に、第１導電型半
導体基板と、この第１導電型基板上に少なくとも成層さ
れた第１導電型第１クラッド層、活性層、第２導電型第
２クラッド層と、この第２導電型第２クラッド層上面に
成層された第２導電型光導波路層と、この第２導電型光
導波路層にストライプ状の二つの溝を平行に設けて形成
されたストライプ状リッジと、このリッジの上面中間部
を長手方向にストライプ状に残して溝及び第２導電型光
導波路層の上面に成層された第１導電型電流阻止層と、
この第１導電型電流阻止層及びリッジの上面中間部に成
層された第２導電型第３クラッド層とを具備してなるこ
とを特徴とするものであり、また、第１導電型半導体基
板上に少なくとも第１導電型第１クラッド層、活性層、
第２導電型第２クラッド層及び第２導電型光導波路層を
成層する工程と、第２導電型光導波路層の上面に平行な
二つのストライプ状の溝をエッチングにより設けてスト
ライプ状リッジを形成する工程と、リッジの上面の少な
くとも一部を残して溝及び第２導電型光導波路層の上面
に第１導電型電流阻止層を成層する工程と、リッジの残
された一部及び第１導電型電流阻止層の上面に第２導電
型第３クラッド層を成層する工程とを含むことを特徴と
するものである。
置及びその製造方法は、先ず、第１導電型半導体基板
と、この第１導電型基板上に少なくとも成層された第１
導電型第１クラッド層、活性層、第２導電型第２クラッ
ド層と、この第２導電型第２クラッド層上面に成層され
た第２導電型光導波路層と、この第２導電型光導波路層
にストライプ状の二つの溝を平行に設けて形成されたス
トライプ状リッジと、このリッジの上面を残して溝及び
第２導電型光導波路層の上面に成層された第１導電型電
流阻止層と、この第１導電型電流阻止層及びリッジの上
面に成層された第２導電型第３クラッド層とを具備して
なることを特徴とするものであり、次に、第１導電型半
導体基板と、この第１導電型基板上に少なくとも成層さ
れた第１導電型第１クラッド層、活性層、第２導電型第
２クラッド層と、この第２導電型第２クラッド層上面に
成層された第２導電型光導波路層と、この第２導電型光
導波路層にストライプ状の二つの溝を平行に設けて形成
されたストライプ状リッジと、このリッジの上面中間部
を長手方向にストライプ状に残して溝及び第２導電型光
導波路層の上面に成層された第１導電型電流阻止層と、
この第１導電型電流阻止層及びリッジの上面中間部に成
層された第２導電型第３クラッド層とを具備してなるこ
とを特徴とするものであり、また、第１導電型半導体基
板上に少なくとも第１導電型第１クラッド層、活性層、
第２導電型第２クラッド層及び第２導電型光導波路層を
成層する工程と、第２導電型光導波路層の上面に平行な
二つのストライプ状の溝をエッチングにより設けてスト
ライプ状リッジを形成する工程と、リッジの上面の少な
くとも一部を残して溝及び第２導電型光導波路層の上面
に第１導電型電流阻止層を成層する工程と、リッジの残
された一部及び第１導電型電流阻止層の上面に第２導電
型第３クラッド層を成層する工程とを含むことを特徴と
するものである。
【００２１】
【作用】上記のように構成された半導体レ−ザ装置及び
その製造方法は、光導波路となるリッジの形成にあたっ
て、第２導電型光導波路層に小寸法の幅の２本の平行な
溝を長手方向に沿ってエッチング除去して形成し、これ
らの溝の形成によって比較的高さの低いリッジを設け、
その後第１導電型電流阻止層及び第２導電型第３クラッ
ド層を成層するようにしているため、リッジの高さや幅
等の寸法を精度よく制御することができる。そして、エ
ッチング後に第１導電型電流阻止層を結晶成長させてリ
ッジを埋め込むようにすることも、リッジの高さが低く
てよいために比較的容易であり、リッジの近傍に結晶欠
陥が集中して生じることがなく、レ−ザ特性としても十
分に許容できる範囲の値を得ることができ、信頼性も向
上したものが得られる。
その製造方法は、光導波路となるリッジの形成にあたっ
て、第２導電型光導波路層に小寸法の幅の２本の平行な
溝を長手方向に沿ってエッチング除去して形成し、これ
らの溝の形成によって比較的高さの低いリッジを設け、
その後第１導電型電流阻止層及び第２導電型第３クラッ
ド層を成層するようにしているため、リッジの高さや幅
等の寸法を精度よく制御することができる。そして、エ
ッチング後に第１導電型電流阻止層を結晶成長させてリ
ッジを埋め込むようにすることも、リッジの高さが低く
てよいために比較的容易であり、リッジの近傍に結晶欠
陥が集中して生じることがなく、レ−ザ特性としても十
分に許容できる範囲の値を得ることができ、信頼性も向
上したものが得られる。
【００２２】
【実施例】以下、本発明の実施例を図面を参照して説明
する。
する。
【００２３】先ず、本発明の第１の実施例を図１乃至図
４により説明する。図１乃至図４は本発明に係わるレ−
ザの作成過程を、作成工程の順序にしたがって示す断面
図である。
４により説明する。図１乃至図４は本発明に係わるレ−
ザの作成過程を、作成工程の順序にしたがって示す断面
図である。
【００２４】図１に示す第１の工程において、原料とし
てメタル系 III族有機金属のトリメチルインジウム
（（ＣＨ3 ）3 Ｉｎ），トリメチルガリウム（（Ｃ
Ｈ3 ）3 Ｇａ），トリメチルアルミニウム（（ＣＨ3 ）
3 Ａｌ）と、Ｖ族水素化物のホスフィン（ＰＨ3 ）とを
使用して大気圧未満に減圧した状態でのＭＯＣＶＤ法に
よって、ｎ型ＧａＡｓ半導体基板25の面方位（０，０，
１）の面上に、順次下層から厚さが 0.8μm のｎ型Ｉｎ
0.5 （Ｇａ0.3 Ａｌ0.7 ）0.5 Ｐ第１クラッド層26、厚
さが0.03μm のundoped-Ｉｎ0.5 （Ｇａ1-x Ａｌx ）
0.5 Ｐ活性層27、厚さが 0.2μm のｐ型Ｉｎ0.5 （Ｇａ
0.3 Ａｌ0.7 ）0.5 Ｐ第２クラッド層28、厚さが0.01μ
m のｐ型Ｉｎ0.5 Ｇａ0.5 Ｐストップ層29、厚さが0.15
μm のｐ型Ｉｎ0.5 （Ｇａ1-y Ａｌy ）0.5 Ｐ光導波路
層30を、各原料の量を調整しながら連続成長させた。な
お、ｘ及びｙは、０≦ｘ＜ｙ＜１の範囲で適宜設定し
得、またｘ＝０〜0.1 ，ｙ＝0.2 〜0.4 程度が通常選定
でき、本実施例ではｘ＝0.1 ，ｙ＝0.4とした。
てメタル系 III族有機金属のトリメチルインジウム
（（ＣＨ3 ）3 Ｉｎ），トリメチルガリウム（（Ｃ
Ｈ3 ）3 Ｇａ），トリメチルアルミニウム（（ＣＨ3 ）
3 Ａｌ）と、Ｖ族水素化物のホスフィン（ＰＨ3 ）とを
使用して大気圧未満に減圧した状態でのＭＯＣＶＤ法に
よって、ｎ型ＧａＡｓ半導体基板25の面方位（０，０，
１）の面上に、順次下層から厚さが 0.8μm のｎ型Ｉｎ
0.5 （Ｇａ0.3 Ａｌ0.7 ）0.5 Ｐ第１クラッド層26、厚
さが0.03μm のundoped-Ｉｎ0.5 （Ｇａ1-x Ａｌx ）
0.5 Ｐ活性層27、厚さが 0.2μm のｐ型Ｉｎ0.5 （Ｇａ
0.3 Ａｌ0.7 ）0.5 Ｐ第２クラッド層28、厚さが0.01μ
m のｐ型Ｉｎ0.5 Ｇａ0.5 Ｐストップ層29、厚さが0.15
μm のｐ型Ｉｎ0.5 （Ｇａ1-y Ａｌy ）0.5 Ｐ光導波路
層30を、各原料の量を調整しながら連続成長させた。な
お、ｘ及びｙは、０≦ｘ＜ｙ＜１の範囲で適宜設定し
得、またｘ＝０〜0.1 ，ｙ＝0.2 〜0.4 程度が通常選定
でき、本実施例ではｘ＝0.1 ，ｙ＝0.4とした。
【００２５】図２に示す第２の工程において、前工程で
形成したｐ型光導波路層30の上面に、２μm の間隔をお
いて幅６μm の２本のストライプ状のスリットが形成さ
れたＳｉＯ2 膜31を成層し、このＳｉＯ2 膜31をマスク
として用い、化学エッチングによりｐ型光導波路層30を
ｐ型ストップ層29まで選択エッチングした。これにより
ｐ型光導波路層30に、幅が６μm のストライプ状の２本
の溝32a ，32b を両側に有する幅が２μm のストライプ
状のリッジ33を形成した。
形成したｐ型光導波路層30の上面に、２μm の間隔をお
いて幅６μm の２本のストライプ状のスリットが形成さ
れたＳｉＯ2 膜31を成層し、このＳｉＯ2 膜31をマスク
として用い、化学エッチングによりｐ型光導波路層30を
ｐ型ストップ層29まで選択エッチングした。これにより
ｐ型光導波路層30に、幅が６μm のストライプ状の２本
の溝32a ，32b を両側に有する幅が２μm のストライプ
状のリッジ33を形成した。
【００２６】図３に示す第３の工程において、ｐ型光導
波路層30上のＳｉＯ2 膜31を、リッジ33上のＳｉＯ2 膜
31を残して除去した。続いて上記図１に示す工程と同じ
原料を使用した減圧ＭＯＣＶＤ法によって、リッジ33上
のＳｉＯ2 膜31を残したままで溝32a ，32b を埋めなが
らｐ型光導波路層30の上面に、厚さが 0.2μm のｎ型Ｉ
ｎ0.5 （Ｇａ0.3 Ａｌ0.7 ）0.5 Ｐ電流阻止層34を結晶
成長させる。
波路層30上のＳｉＯ2 膜31を、リッジ33上のＳｉＯ2 膜
31を残して除去した。続いて上記図１に示す工程と同じ
原料を使用した減圧ＭＯＣＶＤ法によって、リッジ33上
のＳｉＯ2 膜31を残したままで溝32a ，32b を埋めなが
らｐ型光導波路層30の上面に、厚さが 0.2μm のｎ型Ｉ
ｎ0.5 （Ｇａ0.3 Ａｌ0.7 ）0.5 Ｐ電流阻止層34を結晶
成長させる。
【００２７】図４に示す第４の工程において、リッジ33
上のＳｉＯ2膜31を除去した後、前記の図３に示す工程
と同じ原料を使用した減圧ＭＯＣＶＤ法によって、ｎ型
電流阻止層34及びリッジ33の上に厚さが 0.9μm のｐ型
Ｉｎ0.5 （Ｇａ0.3 Ａｌ0.7 ）0.5 Ｐ第３クラッド層35
と厚さが0.05μm のｐ型Ｉｎ0.5 Ｇａ0.5 Ｐ中間層36を
結晶成長させる。続いて原料としてトリメチルガリウム
とアルシン（ＡｓＨ3 ）とを使用した減圧ＭＯＣＶＤ法
によって、ｐ型中間層36の上に厚さが 0.5μmのｐ型Ｇ
ａＡｓコンタクト層37を結晶成長させる。
上のＳｉＯ2膜31を除去した後、前記の図３に示す工程
と同じ原料を使用した減圧ＭＯＣＶＤ法によって、ｎ型
電流阻止層34及びリッジ33の上に厚さが 0.9μm のｐ型
Ｉｎ0.5 （Ｇａ0.3 Ａｌ0.7 ）0.5 Ｐ第３クラッド層35
と厚さが0.05μm のｐ型Ｉｎ0.5 Ｇａ0.5 Ｐ中間層36を
結晶成長させる。続いて原料としてトリメチルガリウム
とアルシン（ＡｓＨ3 ）とを使用した減圧ＭＯＣＶＤ法
によって、ｐ型中間層36の上に厚さが 0.5μmのｐ型Ｇ
ａＡｓコンタクト層37を結晶成長させる。
【００２８】そしてｐ型コンタクト層37の上面にｐ側電
極38を、ｎ型半導体基板25の下面にｎ側電極39をそれぞ
れ蒸着によって形成してレ−ザ用ウエハを作成した。さ
らに得られたウエハを（１，１，０）面の劈開面をミラ
−面とするようにして 300μm 角のレ−ザを得た。
極38を、ｎ型半導体基板25の下面にｎ側電極39をそれぞ
れ蒸着によって形成してレ−ザ用ウエハを作成した。さ
らに得られたウエハを（１，１，０）面の劈開面をミラ
−面とするようにして 300μm 角のレ−ザを得た。
【００２９】以上の工程により作成したレ−ザでは、光
導波路のリッジ33の形成にあたってｐ型光導波路層30
を、比較的小寸法の幅でリッジ33の両側を長手方向にス
リット状にエッチング除去するのみであるため、リッジ
33の高さや幅等の寸法を精度よく制御することができ、
ｐ型光導波路層30等の層厚も正確なものとなる。また、
エッチング後にｎ型電流阻止層34を結晶成長させてリッ
ジ33を埋め込むようにすることも、リッジ33の高さが低
くて比較的容易であり、リッジ33の近傍に結晶欠陥が集
中して生じることがない。さらにｎ型電流阻止層34がＧ
ａＡｓを用いずレ−ザ光に対して透明な材料であるため
実屈折率導波路構造が形成され、レ−ザ特性としても十
分に許容できる範囲の値を得ることができる。
導波路のリッジ33の形成にあたってｐ型光導波路層30
を、比較的小寸法の幅でリッジ33の両側を長手方向にス
リット状にエッチング除去するのみであるため、リッジ
33の高さや幅等の寸法を精度よく制御することができ、
ｐ型光導波路層30等の層厚も正確なものとなる。また、
エッチング後にｎ型電流阻止層34を結晶成長させてリッ
ジ33を埋め込むようにすることも、リッジ33の高さが低
くて比較的容易であり、リッジ33の近傍に結晶欠陥が集
中して生じることがない。さらにｎ型電流阻止層34がＧ
ａＡｓを用いずレ−ザ光に対して透明な材料であるため
実屈折率導波路構造が形成され、レ−ザ特性としても十
分に許容できる範囲の値を得ることができる。
【００３０】例えば波長が 670nm帯のものにおいて、し
きい値が従来は35mAであったものが25mAで発振し、横モ
−ドは20mWまで単峰性であった。また実屈折率導波路構
造のため非点隔差も８μm であったものから２μm 以下
と小さなものとすることができ、温度特性上では取出せ
る光出力において70℃で10mWであったものが20mWで駆動
できるようになり、信頼性の面では従来に比べ故障率が
半分になった。さらにウエハ面内での均一性やプロセス
の再現性は従来より高くなった。
きい値が従来は35mAであったものが25mAで発振し、横モ
−ドは20mWまで単峰性であった。また実屈折率導波路構
造のため非点隔差も８μm であったものから２μm 以下
と小さなものとすることができ、温度特性上では取出せ
る光出力において70℃で10mWであったものが20mWで駆動
できるようになり、信頼性の面では従来に比べ故障率が
半分になった。さらにウエハ面内での均一性やプロセス
の再現性は従来より高くなった。
【００３１】次に、本発明の第２の実施例を図５により
説明する。本実施例は、第１の実施例とは光導波路層に
形成するリッジの構成が主に異なるもので、図５は断面
図である。図において、40は厚さが0.15μm のｐ型光導
波路層で第１の実施例と同じ組成である。このｐ型光導
波路層40は、第１の実施例と同様にしてｎ型半導体基板
25上に、ｎ型第１クラッド層26、活性層27、ｐ型第２ク
ラッド層28を結晶成長させ、このｐ型第２クラッド層28
の上面に成層されている。
説明する。本実施例は、第１の実施例とは光導波路層に
形成するリッジの構成が主に異なるもので、図５は断面
図である。図において、40は厚さが0.15μm のｐ型光導
波路層で第１の実施例と同じ組成である。このｐ型光導
波路層40は、第１の実施例と同様にしてｎ型半導体基板
25上に、ｎ型第１クラッド層26、活性層27、ｐ型第２ク
ラッド層28を結晶成長させ、このｐ型第２クラッド層28
の上面に成層されている。
【００３２】そして、ｐ型光導波路層40の上部には幅６
μm のストライプ状の２本の溝42a，42b を両側に有す
る幅が２μm のストライプ状のリッジ43が形成されてい
る。このリッジ43の形成は、第１の実施例の図２に示す
工程と略同様にｐ型光導波路層40の上面に所定のマスク
を形成し、エッチング時間によってエッチング量を制御
しながらｐ型光導波路層40を、上面から層の中間までエ
ッチングして溝42a ，42b を形成することによって行
う。なお、エッチング量はリッジ43を光導波路としたと
きに、屈折率差があまり大きくならず適正な小さい屈折
率差をもって形成できる程度、すなわち0.01μm 以上の
段差が付けられている。
μm のストライプ状の２本の溝42a，42b を両側に有す
る幅が２μm のストライプ状のリッジ43が形成されてい
る。このリッジ43の形成は、第１の実施例の図２に示す
工程と略同様にｐ型光導波路層40の上面に所定のマスク
を形成し、エッチング時間によってエッチング量を制御
しながらｐ型光導波路層40を、上面から層の中間までエ
ッチングして溝42a ，42b を形成することによって行
う。なお、エッチング量はリッジ43を光導波路としたと
きに、屈折率差があまり大きくならず適正な小さい屈折
率差をもって形成できる程度、すなわち0.01μm 以上の
段差が付けられている。
【００３３】また、この後、第１の実施例の各工程と同
様にしてリッジ43と溝42a ，42b とが形成されたｐ型光
導波路層40の上面に、リッジ43の上面を除いて厚さが
0.2μm で第１の実施例と同じ組成のｎ型電流阻止層44
を結晶成長させる。さらに、ｎ型電流阻止層44及びリッ
ジ43の上にｐ型第３クラッド層35とｐ型中間層36を結晶
成長させ、続いてｐ型中間層36の上にｐ型コンタクト層
37を結晶成長させ、ｐ側電極38及びｎ側電極39を蒸着に
よって形成し、劈開して 300μm 角のレ−ザを得た。
様にしてリッジ43と溝42a ，42b とが形成されたｐ型光
導波路層40の上面に、リッジ43の上面を除いて厚さが
0.2μm で第１の実施例と同じ組成のｎ型電流阻止層44
を結晶成長させる。さらに、ｎ型電流阻止層44及びリッ
ジ43の上にｐ型第３クラッド層35とｐ型中間層36を結晶
成長させ、続いてｐ型中間層36の上にｐ型コンタクト層
37を結晶成長させ、ｐ側電極38及びｎ側電極39を蒸着に
よって形成し、劈開して 300μm 角のレ−ザを得た。
【００３４】このように構成した本実施例においては、
ｐ型ストップ層を用いずにリッジ43を形成しており、第
１の実施例でのｐ型ストップ層29を成層する過程が省略
できる他に、第１の実施例と同様の作用、効果が得られ
る。
ｐ型ストップ層を用いずにリッジ43を形成しており、第
１の実施例でのｐ型ストップ層29を成層する過程が省略
できる他に、第１の実施例と同様の作用、効果が得られ
る。
【００３５】次に、本発明の第３の実施例を図６乃至図
９により説明する。図６乃至図９は本発明に係わるレ−
ザの作成過程を、作成工程の順序にしたがって示す断面
図である。
９により説明する。図６乃至図９は本発明に係わるレ−
ザの作成過程を、作成工程の順序にしたがって示す断面
図である。
【００３６】図６に示す第１の工程において、原料とし
てトリメチルインジウム，トリメチルガリウム，トリメ
チルアルミニウムと、ホスフィン，アルシンとを使用し
て大気圧未満に減圧した状態でのＭＯＣＶＤ法によっ
て、ｎ型ＧａＡｓ半導体基板45上に、順次下層から厚さ
が 1.5μm のｎ型Ｇａ0.6 Ａｌ0.4 Ａｓ第１クラッド層
46、厚さが0.05μm のｎ型Ｇａ0.88Ａｌ0.12Ａｓ活性層
47、厚さが 0.2μm のｐ型Ｇａ0.6 Ａｌ0.4 Ａｓ第２ク
ラッド層48、厚さが0.01μm のｐ型Ｉｎ0.5 Ｇａ0.5 Ｐ
ストップ層49、厚さが0.15μm のｐ型Ｇａ0.8 Ａｌ0.2
Ａｓ光導波路層50を、各原料の量を調整しながら連続成
長させた。
てトリメチルインジウム，トリメチルガリウム，トリメ
チルアルミニウムと、ホスフィン，アルシンとを使用し
て大気圧未満に減圧した状態でのＭＯＣＶＤ法によっ
て、ｎ型ＧａＡｓ半導体基板45上に、順次下層から厚さ
が 1.5μm のｎ型Ｇａ0.6 Ａｌ0.4 Ａｓ第１クラッド層
46、厚さが0.05μm のｎ型Ｇａ0.88Ａｌ0.12Ａｓ活性層
47、厚さが 0.2μm のｐ型Ｇａ0.6 Ａｌ0.4 Ａｓ第２ク
ラッド層48、厚さが0.01μm のｐ型Ｉｎ0.5 Ｇａ0.5 Ｐ
ストップ層49、厚さが0.15μm のｐ型Ｇａ0.8 Ａｌ0.2
Ａｓ光導波路層50を、各原料の量を調整しながら連続成
長させた。
【００３７】図７に示す第２の工程において、前工程で
形成したｐ型光導波路層50の上面に、２μm の間隔をお
いて幅６μm の２本のストライプ状のスリットが形成さ
れたＳｉＯ2 膜51を成層し、このＳｉＯ2 膜51をマスク
として用い、化学エッチングによりｐ型光導波路層50を
ｐ型ストップ層49まで選択エッチングした。これにより
ｐ型光導波路層50に、幅が６μm のストライプ状の２本
の溝52a ，52b を両側に有する幅が２μm のストライプ
状のリッジ53を形成した。
形成したｐ型光導波路層50の上面に、２μm の間隔をお
いて幅６μm の２本のストライプ状のスリットが形成さ
れたＳｉＯ2 膜51を成層し、このＳｉＯ2 膜51をマスク
として用い、化学エッチングによりｐ型光導波路層50を
ｐ型ストップ層49まで選択エッチングした。これにより
ｐ型光導波路層50に、幅が６μm のストライプ状の２本
の溝52a ，52b を両側に有する幅が２μm のストライプ
状のリッジ53を形成した。
【００３８】図８に示す第３の工程において、ｐ型光導
波路層50上のＳｉＯ2 膜51を、リッジ53上のＳｉＯ2 膜
51を残して除去した。続いて上記図６に示す工程と同じ
原料を使用した減圧ＭＯＣＶＤ法によって、リッジ53上
のＳｉＯ2 膜51を残したままで溝52a ，52b を埋めなが
らｐ型光導波路層50の上面に、厚さが 0.2μm のｎ型Ｇ
ａ0.6 Ａｌ0.4 Ａｓ電流阻止層54を結晶成長させる。
波路層50上のＳｉＯ2 膜51を、リッジ53上のＳｉＯ2 膜
51を残して除去した。続いて上記図６に示す工程と同じ
原料を使用した減圧ＭＯＣＶＤ法によって、リッジ53上
のＳｉＯ2 膜51を残したままで溝52a ，52b を埋めなが
らｐ型光導波路層50の上面に、厚さが 0.2μm のｎ型Ｇ
ａ0.6 Ａｌ0.4 Ａｓ電流阻止層54を結晶成長させる。
【００３９】図９に示す第４の工程において、リッジ53
上のＳｉＯ2膜51を除去した後、前記の図８に示す工程
と同じ原料を使用した減圧ＭＯＣＶＤ法によって、ｎ型
電流阻止層54及びリッジ53の上に厚さが 1.5μm のｐ型
Ｇａ0.6 Ａｌ0.4 Ａｓ第３クラッド層55と厚さが 0.5μ
m のｐ型ＧａＡｓコンタクト層57を結晶成長させる。そ
してｐ型コンタクト層57の上面にｐ側電極58を、ｎ型半
導体基板45の下面にｎ側電極59をそれぞれ蒸着によって
形成してレ−ザ用ウエハを作成し、さらに得られたウエ
ハを劈開し、劈開面をミラ−面とするようにして 300μ
m 角のレ−ザを得た。
上のＳｉＯ2膜51を除去した後、前記の図８に示す工程
と同じ原料を使用した減圧ＭＯＣＶＤ法によって、ｎ型
電流阻止層54及びリッジ53の上に厚さが 1.5μm のｐ型
Ｇａ0.6 Ａｌ0.4 Ａｓ第３クラッド層55と厚さが 0.5μ
m のｐ型ＧａＡｓコンタクト層57を結晶成長させる。そ
してｐ型コンタクト層57の上面にｐ側電極58を、ｎ型半
導体基板45の下面にｎ側電極59をそれぞれ蒸着によって
形成してレ−ザ用ウエハを作成し、さらに得られたウエ
ハを劈開し、劈開面をミラ−面とするようにして 300μ
m 角のレ−ザを得た。
【００４０】以上の工程により作成したレ−ザにおいて
も第１の実施例におけると同様に、光導波路のリッジ53
の形成にあたって、リッジ53の高さや幅等の寸法を精度
よく制御することができ、ｐ型光導波路層50等の層厚も
正確なものとなり、またｎ型電流阻止層54を結晶成長さ
せるときにも、リッジ53の近傍に結晶欠陥が集中して生
じることがない。さらにｎ型電流阻止層54がＧａＡｓを
用いずレ−ザ光に対して透明な材料であるため実屈折率
導波路構造が形成され、レ−ザ特性としても十分に許容
できる範囲の値を得ることができる。
も第１の実施例におけると同様に、光導波路のリッジ53
の形成にあたって、リッジ53の高さや幅等の寸法を精度
よく制御することができ、ｐ型光導波路層50等の層厚も
正確なものとなり、またｎ型電流阻止層54を結晶成長さ
せるときにも、リッジ53の近傍に結晶欠陥が集中して生
じることがない。さらにｎ型電流阻止層54がＧａＡｓを
用いずレ−ザ光に対して透明な材料であるため実屈折率
導波路構造が形成され、レ−ザ特性としても十分に許容
できる範囲の値を得ることができる。
【００４１】例えば波長が 780nm帯のものにおいて、し
きい値が従来は30mAであったものが20mAで発振し、横モ
−ドは20mWまで単峰性であったものが25mWとなり、実屈
折率導波路構造のため非点隔差も８μm であったものか
ら２μm 以下と小さなものとすることができた。また、
温度特性、信頼性の面でも従来に比べて向上し、ウエハ
面内での均一性やプロセスの再現性は従来より高くなっ
た。
きい値が従来は30mAであったものが20mAで発振し、横モ
−ドは20mWまで単峰性であったものが25mWとなり、実屈
折率導波路構造のため非点隔差も８μm であったものか
ら２μm 以下と小さなものとすることができた。また、
温度特性、信頼性の面でも従来に比べて向上し、ウエハ
面内での均一性やプロセスの再現性は従来より高くなっ
た。
【００４２】次に、本発明の第４の実施例を図10乃至図
13により説明する。図10乃至図13は本発明に係わるレ−
ザの作成過程を、作成工程の順序にしたがって示す断面
図である。
13により説明する。図10乃至図13は本発明に係わるレ−
ザの作成過程を、作成工程の順序にしたがって示す断面
図である。
【００４３】図10に示す第１の工程において、原料とし
てトリメチルインジウム，トリメチルガリウム，トリメ
チルアルミニウムと、ホスフィンとを使用して大気圧未
満に減圧した状態でのＭＯＣＶＤ法によって、ｎ型Ｇａ
Ａｓ半導体基板60の面方位（０，０，１）の面上に、順
次下層から厚さが 0.8μm のｎ型Ｉｎ0.5 （Ｇａ0.3 Ａ
ｌ0.7 ）0.5 Ｐ第１クラッド層61、厚さが0.03μm のun
doped-Ｉｎ0.5 （Ｇａ1-x Ａｌx ）0.5 Ｐ活性層62、厚
さが 0.2μm のｐ型Ｉｎ0.5 （Ｇａ0.3 Ａｌ0.7 ）0.5
Ｐ第２クラッド層63、厚さが0.01μmのｐ型Ｉｎ0.5 Ｇ
ａ0.5 Ｐストップ層64、厚さが0.15μm のｐ型Ｉｎ0.5
（Ｇａ1-y Ａｌy ）0.5 Ｐ光導波路層65を、各原料の量
を調整しながら連続成長させた。なお、ｘ及びｙは、第
１の実施例と同様のものである。
てトリメチルインジウム，トリメチルガリウム，トリメ
チルアルミニウムと、ホスフィンとを使用して大気圧未
満に減圧した状態でのＭＯＣＶＤ法によって、ｎ型Ｇａ
Ａｓ半導体基板60の面方位（０，０，１）の面上に、順
次下層から厚さが 0.8μm のｎ型Ｉｎ0.5 （Ｇａ0.3 Ａ
ｌ0.7 ）0.5 Ｐ第１クラッド層61、厚さが0.03μm のun
doped-Ｉｎ0.5 （Ｇａ1-x Ａｌx ）0.5 Ｐ活性層62、厚
さが 0.2μm のｐ型Ｉｎ0.5 （Ｇａ0.3 Ａｌ0.7 ）0.5
Ｐ第２クラッド層63、厚さが0.01μmのｐ型Ｉｎ0.5 Ｇ
ａ0.5 Ｐストップ層64、厚さが0.15μm のｐ型Ｉｎ0.5
（Ｇａ1-y Ａｌy ）0.5 Ｐ光導波路層65を、各原料の量
を調整しながら連続成長させた。なお、ｘ及びｙは、第
１の実施例と同様のものである。
【００４４】図11に示す第２の工程において、前工程で
形成したｐ型光導波路層65の上面に、４μm の間隔をお
いて幅８μm の２本のストライプ状のスリットが形成さ
れたＳｉＯ2 膜66を成層し、このＳｉＯ2 膜66をマスク
として用い、化学エッチングによりｐ型光導波路層65を
ｐ型ストップ層64まで選択エッチングした。これにより
ｐ型光導波路層65に、幅が８μm のストライプ状の２本
の溝67a ，67b を両側に有する幅が４μm のストライプ
状のリッジ68を形成した。
形成したｐ型光導波路層65の上面に、４μm の間隔をお
いて幅８μm の２本のストライプ状のスリットが形成さ
れたＳｉＯ2 膜66を成層し、このＳｉＯ2 膜66をマスク
として用い、化学エッチングによりｐ型光導波路層65を
ｐ型ストップ層64まで選択エッチングした。これにより
ｐ型光導波路層65に、幅が８μm のストライプ状の２本
の溝67a ，67b を両側に有する幅が４μm のストライプ
状のリッジ68を形成した。
【００４５】図12に示す第３の工程において、リッジ68
上のＳｉＯ2 膜66を、幅が２μm のストライプ状のＳｉ
Ｏ2 膜66a として残すようにしながらｐ型光導波路層65
上のＳｉＯ2 膜66を除去した。続いて上記図10に示す工
程と同じ原料を使用した減圧ＭＯＣＶＤ法によって、リ
ッジ68上のＳｉＯ2 膜66a を残したままで溝67a ，67b
を埋めながらｐ型光導波路層65の上面に、厚さが 0.2μ
m のｎ型Ｉｎ0.5 （Ｇａ0.3 Ａｌ0.7 ）0.5 Ｐ電流阻止
層69を結晶成長させる。
上のＳｉＯ2 膜66を、幅が２μm のストライプ状のＳｉ
Ｏ2 膜66a として残すようにしながらｐ型光導波路層65
上のＳｉＯ2 膜66を除去した。続いて上記図10に示す工
程と同じ原料を使用した減圧ＭＯＣＶＤ法によって、リ
ッジ68上のＳｉＯ2 膜66a を残したままで溝67a ，67b
を埋めながらｐ型光導波路層65の上面に、厚さが 0.2μ
m のｎ型Ｉｎ0.5 （Ｇａ0.3 Ａｌ0.7 ）0.5 Ｐ電流阻止
層69を結晶成長させる。
【００４６】図13に示す第４の工程において、リッジ68
上のＳｉＯ2 膜66a を除去した後、前記の図12に示す工
程と同じ原料を使用した減圧ＭＯＣＶＤ法によって、ｎ
型電流阻止層69及びリッジ68の上に厚さが 0.9μm のｐ
型Ｉｎ0.5 （Ｇａ0.3 Ａｌ0.7 ）0.5 Ｐ第３クラッド層
70と厚さが0.05μm のｐ型Ｉｎ0.5 Ｇａ0.5 Ｐ中間層71
を結晶成長させる。続いて原料としてトリメチルガリウ
ムとアルシンとを使用した減圧ＭＯＣＶＤ法によって、
ｐ型中間層71の上に厚さが 0.5μm のｐ型ＧａＡｓコン
タクト層72を結晶成長させる。なお、リッジ68の幅４μ
m の上面には長手方向に沿って幅が２μm の通電領域73
が形成されることになる。
上のＳｉＯ2 膜66a を除去した後、前記の図12に示す工
程と同じ原料を使用した減圧ＭＯＣＶＤ法によって、ｎ
型電流阻止層69及びリッジ68の上に厚さが 0.9μm のｐ
型Ｉｎ0.5 （Ｇａ0.3 Ａｌ0.7 ）0.5 Ｐ第３クラッド層
70と厚さが0.05μm のｐ型Ｉｎ0.5 Ｇａ0.5 Ｐ中間層71
を結晶成長させる。続いて原料としてトリメチルガリウ
ムとアルシンとを使用した減圧ＭＯＣＶＤ法によって、
ｐ型中間層71の上に厚さが 0.5μm のｐ型ＧａＡｓコン
タクト層72を結晶成長させる。なお、リッジ68の幅４μ
m の上面には長手方向に沿って幅が２μm の通電領域73
が形成されることになる。
【００４７】そしてｐ型コンタクト層72の上面にｐ側電
極74を、ｎ型半導体基板60の下面にｎ側電極75をそれぞ
れ蒸着によって形成してレ−ザ用ウエハを作成した。さ
らに得られたウエハを（１，１，０）面の劈開面をミラ
−面とするようにして 300μm 角のレ−ザを得た。
極74を、ｎ型半導体基板60の下面にｎ側電極75をそれぞ
れ蒸着によって形成してレ−ザ用ウエハを作成した。さ
らに得られたウエハを（１，１，０）面の劈開面をミラ
−面とするようにして 300μm 角のレ−ザを得た。
【００４８】以上の工程により作成したレ−ザにおいて
も第１の実施例におけると同様に、光導波路のリッジ68
の形成にあたって、リッジ68の高さや幅等の寸法を精度
よく制御することができ、ｐ型光導波路層65等の層厚も
正確なものとなり、またｎ型電流阻止層69を結晶成長さ
せるときにも、リッジ68の近傍に結晶欠陥が集中して生
じることがない。さらにｎ型電流阻止層69がＧａＡｓを
用いずレ−ザ光に対して透明な材料であるため実屈折率
導波路構造が形成され、レ−ザ特性としても十分に許容
できる範囲の値を得ることができる。また、通電領域73
をリッジ68の幅よりも狭く設定しており、横モ−ドの立
つ範囲より電流分布の範囲を狭くして自励発振を起こさ
せることができ、戻り光ノイズ特性が優れたものとな
る。
も第１の実施例におけると同様に、光導波路のリッジ68
の形成にあたって、リッジ68の高さや幅等の寸法を精度
よく制御することができ、ｐ型光導波路層65等の層厚も
正確なものとなり、またｎ型電流阻止層69を結晶成長さ
せるときにも、リッジ68の近傍に結晶欠陥が集中して生
じることがない。さらにｎ型電流阻止層69がＧａＡｓを
用いずレ−ザ光に対して透明な材料であるため実屈折率
導波路構造が形成され、レ−ザ特性としても十分に許容
できる範囲の値を得ることができる。また、通電領域73
をリッジ68の幅よりも狭く設定しており、横モ−ドの立
つ範囲より電流分布の範囲を狭くして自励発振を起こさ
せることができ、戻り光ノイズ特性が優れたものとな
る。
【００４９】例えば波長が 670nm帯のものにおいて、し
きい値が従来は40mAであったものが30mAで発振し、横モ
−ドは10mWまで単峰性であったものが20mWまでとなっ
た。また実屈折率導波路構造のため、非点隔差も５μm
以上であったものが２μm 以下の小さなものとすること
ができ、温度特性上では取出せる光出力において70℃で
10mWであったものが20mWで駆動できるようになった。さ
らに信頼性の面では従来に比べ故障率が半分になり、ウ
エハ面内での均一性やプロセスの再現性は従来より高く
なった。またさらに、自励発振を起こし縦モ−ドがマル
チ化しており、戻り光ノイズも５％の戻り光でも相対雑
音強度は−130 dB／Hz台となる良好な特性を示し、光デ
ィスクシステム、例えばビデオディスク用等にも使え
る。
きい値が従来は40mAであったものが30mAで発振し、横モ
−ドは10mWまで単峰性であったものが20mWまでとなっ
た。また実屈折率導波路構造のため、非点隔差も５μm
以上であったものが２μm 以下の小さなものとすること
ができ、温度特性上では取出せる光出力において70℃で
10mWであったものが20mWで駆動できるようになった。さ
らに信頼性の面では従来に比べ故障率が半分になり、ウ
エハ面内での均一性やプロセスの再現性は従来より高く
なった。またさらに、自励発振を起こし縦モ−ドがマル
チ化しており、戻り光ノイズも５％の戻り光でも相対雑
音強度は−130 dB／Hz台となる良好な特性を示し、光デ
ィスクシステム、例えばビデオディスク用等にも使え
る。
【００５０】次に、本発明の第５の実施例を図14により
説明する。本実施例は、第４の実施例とは光導波路層に
形成するリッジの構成が主に異なるもので、図14は断面
図である。図において、76は厚さが0.15μm のｐ型光導
波路層で第４の実施例と同じ組成で、この層の中間には
厚さが0.01μm で第４の実施例と同じ組成のｐ型ストッ
プ層77が設けられ、下層76a と上層76b に分けられてい
る。このｐ型光導波路層76は、第４の実施例と同様にし
てｎ型半導体基板60上に、ｎ型第１クラッド層61、活性
層62、ｐ型第２クラッド層63を結晶成長させ、このｐ型
第２クラッド層63の上面に下層76a 、ｐ型ストップ層77
及び上層76b の順に成層して形成されている。
説明する。本実施例は、第４の実施例とは光導波路層に
形成するリッジの構成が主に異なるもので、図14は断面
図である。図において、76は厚さが0.15μm のｐ型光導
波路層で第４の実施例と同じ組成で、この層の中間には
厚さが0.01μm で第４の実施例と同じ組成のｐ型ストッ
プ層77が設けられ、下層76a と上層76b に分けられてい
る。このｐ型光導波路層76は、第４の実施例と同様にし
てｎ型半導体基板60上に、ｎ型第１クラッド層61、活性
層62、ｐ型第２クラッド層63を結晶成長させ、このｐ型
第２クラッド層63の上面に下層76a 、ｐ型ストップ層77
及び上層76b の順に成層して形成されている。
【００５１】そして、ｐ型光導波路層76の上層76b には
幅８μm のストライプ状の２本の溝78a ，78b を両側に
有する幅が４μm のストライプ状のリッジ79が形成され
ている。このリッジ79の形成は、第４の実施例の図11に
示す工程と略同様に上層76bの上面に所定のマスクを形
成し、上層76b を上面からｐ型ストップ層77までエッチ
ングして溝78a ， 78bを形成することによって行う。な
お、上層76b の厚さは、リッジ79を光導波路としたとき
に、屈折率差があまり大きくならず適正な小さい屈折率
差をもって形成できる程度、すなわち0.01μm 以上の層
厚に形成されている。
幅８μm のストライプ状の２本の溝78a ，78b を両側に
有する幅が４μm のストライプ状のリッジ79が形成され
ている。このリッジ79の形成は、第４の実施例の図11に
示す工程と略同様に上層76bの上面に所定のマスクを形
成し、上層76b を上面からｐ型ストップ層77までエッチ
ングして溝78a ， 78bを形成することによって行う。な
お、上層76b の厚さは、リッジ79を光導波路としたとき
に、屈折率差があまり大きくならず適正な小さい屈折率
差をもって形成できる程度、すなわち0.01μm 以上の層
厚に形成されている。
【００５２】また、この後、第４の実施例の各工程と同
様にしてリッジ79と溝78a ，78b とが形成されたｐ型光
導波路層76の上面に、リッジ79の上面に通電領域73とな
る幅２μm のストライプ状の部分を除いて厚さが 0.2μ
m で第４の実施例と同じ組成のｎ型電流阻止層80を結晶
成長させる。さらに、ｎ型電流阻止層80及びリッジ79の
上にｐ型第３クラッド層70とｐ型中間層71を結晶成長さ
せ、続いてｐ型中間層71の上にｐ型コンタクト層72を結
晶成長させ、ｐ側電極74及びｎ側電極75を蒸着によって
形成し、劈開して 300μm 角のレ−ザを得た。
様にしてリッジ79と溝78a ，78b とが形成されたｐ型光
導波路層76の上面に、リッジ79の上面に通電領域73とな
る幅２μm のストライプ状の部分を除いて厚さが 0.2μ
m で第４の実施例と同じ組成のｎ型電流阻止層80を結晶
成長させる。さらに、ｎ型電流阻止層80及びリッジ79の
上にｐ型第３クラッド層70とｐ型中間層71を結晶成長さ
せ、続いてｐ型中間層71の上にｐ型コンタクト層72を結
晶成長させ、ｐ側電極74及びｎ側電極75を蒸着によって
形成し、劈開して 300μm 角のレ−ザを得た。
【００５３】このように構成した本実施例においては、
屈折率差があまり大きくならないようにリッジ79を形成
することができ、さらに第４の実施例と同様の作用、効
果が得られる。
屈折率差があまり大きくならないようにリッジ79を形成
することができ、さらに第４の実施例と同様の作用、効
果が得られる。
【００５４】次に、本発明の第６の実施例を図15乃至図
18により説明する。図15乃至図18は本発明に係わるレ−
ザの作成過程を、作成工程の順序にしたがって示す断面
図である。
18により説明する。図15乃至図18は本発明に係わるレ−
ザの作成過程を、作成工程の順序にしたがって示す断面
図である。
【００５５】図15に示す第１の工程において、原料とし
てトリメチルインジウム，トリメチルガリウム，トリメ
チルアルミニウムと、ホスフィン，アルシンとを使用し
て大気圧未満に減圧した状態でのＭＯＣＶＤ法によっ
て、ｎ型ＧａＡｓ半導体基板81上に、順次下層から厚さ
が 1.5μm のｎ型Ｇａ0.6 Ａｌ0.4 Ａｓ第１クラッド層
82、厚さが0.05μm のｎ型Ｇａ0.88Ａｌ0.12Ａｓ活性層
83、厚さが 0.2μm のｐ型Ｇａ0.6 Ａｌ0.4 Ａｓ第２ク
ラッド層84、厚さが0.01μm のｐ型Ｉｎ0.5 Ｇａ0.5 Ｐ
ストップ層85、厚さが0.15μm のｐ型Ｇａ0.8 Ａｌ0.2
Ａｓ光導波路層86を、各原料の量を調整しながら連続成
長させた。
てトリメチルインジウム，トリメチルガリウム，トリメ
チルアルミニウムと、ホスフィン，アルシンとを使用し
て大気圧未満に減圧した状態でのＭＯＣＶＤ法によっ
て、ｎ型ＧａＡｓ半導体基板81上に、順次下層から厚さ
が 1.5μm のｎ型Ｇａ0.6 Ａｌ0.4 Ａｓ第１クラッド層
82、厚さが0.05μm のｎ型Ｇａ0.88Ａｌ0.12Ａｓ活性層
83、厚さが 0.2μm のｐ型Ｇａ0.6 Ａｌ0.4 Ａｓ第２ク
ラッド層84、厚さが0.01μm のｐ型Ｉｎ0.5 Ｇａ0.5 Ｐ
ストップ層85、厚さが0.15μm のｐ型Ｇａ0.8 Ａｌ0.2
Ａｓ光導波路層86を、各原料の量を調整しながら連続成
長させた。
【００５６】図16に示す第２の工程において、前工程で
形成したｐ型光導波路層86の上面に、４μm の間隔をお
いて幅８μm の２本のストライプ状のスリットが形成さ
れたＳｉＯ2 膜87を成層し、このＳｉＯ2 膜87をマスク
として用い、化学エッチングによりｐ型光導波路層86を
ｐ型ストップ層85まで選択エッチングした。これにより
ｐ型光導波路層86に、幅が８μm のストライプ状の２本
の溝88a ，88b を両側に有する幅が４μm のストライプ
状のリッジ89を形成した。
形成したｐ型光導波路層86の上面に、４μm の間隔をお
いて幅８μm の２本のストライプ状のスリットが形成さ
れたＳｉＯ2 膜87を成層し、このＳｉＯ2 膜87をマスク
として用い、化学エッチングによりｐ型光導波路層86を
ｐ型ストップ層85まで選択エッチングした。これにより
ｐ型光導波路層86に、幅が８μm のストライプ状の２本
の溝88a ，88b を両側に有する幅が４μm のストライプ
状のリッジ89を形成した。
【００５７】図17に示す第３の工程において、リッジ89
上のＳｉＯ2 膜87を、幅が２μm のストライプ状のＳｉ
Ｏ2 膜87a として残すようにしながらｐ型光導波路層86
上のＳｉＯ2 膜87を除去した。続いて上記図15に示す工
程と同じ原料を使用した減圧ＭＯＣＶＤ法によって、リ
ッジ89上のＳｉＯ2 膜87を残したままで溝88a ，88bを
埋めながらｐ型光導波路層86の上面に、厚さが 0.2μm
のｎ型Ｇａ0.6 Ａｌ0.4 Ａｓ電流阻止層90を結晶成長さ
せる。
上のＳｉＯ2 膜87を、幅が２μm のストライプ状のＳｉ
Ｏ2 膜87a として残すようにしながらｐ型光導波路層86
上のＳｉＯ2 膜87を除去した。続いて上記図15に示す工
程と同じ原料を使用した減圧ＭＯＣＶＤ法によって、リ
ッジ89上のＳｉＯ2 膜87を残したままで溝88a ，88bを
埋めながらｐ型光導波路層86の上面に、厚さが 0.2μm
のｎ型Ｇａ0.6 Ａｌ0.4 Ａｓ電流阻止層90を結晶成長さ
せる。
【００５８】図18に示す第４の工程において、リッジ89
上のＳｉＯ2 膜87a を除去した後、前記の図17に示す工
程と同じ原料を使用した減圧ＭＯＣＶＤ法によって、ｎ
型電流阻止層90及びリッジ89の上に厚さが 1.5μm のｐ
型Ｇａ0.6 Ａｌ0.4 Ａｓ第３クラッド層91と厚さが 0.5
μm のｐ型ＧａＡｓコンタクト層92を結晶成長させる。
そしてｐ型コンタクト層92の上面にｐ側電極93を、ｎ型
半導体基板81の下面にｎ側電極94をそれぞれ蒸着によっ
て形成してレ−ザ用ウエハを作成し、さらに得られたウ
エハを劈開し、劈開面をミラ−面とするようにして 300
μm 角のレ−ザを得た。なお、リッジ89の幅４μm の上
面には長手方向に沿って幅が２μm の通電領域95が形成
されることになる。
上のＳｉＯ2 膜87a を除去した後、前記の図17に示す工
程と同じ原料を使用した減圧ＭＯＣＶＤ法によって、ｎ
型電流阻止層90及びリッジ89の上に厚さが 1.5μm のｐ
型Ｇａ0.6 Ａｌ0.4 Ａｓ第３クラッド層91と厚さが 0.5
μm のｐ型ＧａＡｓコンタクト層92を結晶成長させる。
そしてｐ型コンタクト層92の上面にｐ側電極93を、ｎ型
半導体基板81の下面にｎ側電極94をそれぞれ蒸着によっ
て形成してレ−ザ用ウエハを作成し、さらに得られたウ
エハを劈開し、劈開面をミラ−面とするようにして 300
μm 角のレ−ザを得た。なお、リッジ89の幅４μm の上
面には長手方向に沿って幅が２μm の通電領域95が形成
されることになる。
【００５９】以上の工程により作成したレ−ザにおいて
も第４の実施例におけると同様に、リッジ89の形成にあ
たって、高さや幅等の寸法を精度よく制御することがで
き、ｐ型光導波路層86等の層厚も正確なものとなり、ま
たｎ型電流阻止層90を結晶成長させるときにも、リッジ
89の近傍に結晶欠陥が集中して生じることがない。さら
にｎ型電流阻止層90がＧａＡｓを用いずレ−ザ光に対し
て透明な材料であるため実屈折率導波路構造が形成さ
れ、レ−ザ特性としても十分に許容できる範囲の値を得
ることができる。また、通電領域95をリッジ89の幅より
も狭く設定しており、横モ−ドの立つ範囲より電流分布
の範囲を狭くして自励発振を起こさせることができ、戻
り光ノイズ特性が優れたものとなる。
も第４の実施例におけると同様に、リッジ89の形成にあ
たって、高さや幅等の寸法を精度よく制御することがで
き、ｐ型光導波路層86等の層厚も正確なものとなり、ま
たｎ型電流阻止層90を結晶成長させるときにも、リッジ
89の近傍に結晶欠陥が集中して生じることがない。さら
にｎ型電流阻止層90がＧａＡｓを用いずレ−ザ光に対し
て透明な材料であるため実屈折率導波路構造が形成さ
れ、レ−ザ特性としても十分に許容できる範囲の値を得
ることができる。また、通電領域95をリッジ89の幅より
も狭く設定しており、横モ−ドの立つ範囲より電流分布
の範囲を狭くして自励発振を起こさせることができ、戻
り光ノイズ特性が優れたものとなる。
【００６０】例えば波長が 780nm帯のものにおいて、し
きい値が従来は35mAであったものが25mAで発振し、横モ
−ドは20mWまで単峰性であったものが25mWとなり、実屈
折率導波路構造のため非点隔差も５μm 以上であったも
のが、２μm 以下の小さなものとすることができた。ま
た、温度特性、信頼性の面でも従来に比べて向上し、さ
らに、自励発振を起こし縦モ−ドがマルチ化しており、
戻り光ノイズも５％の戻り光でも相対雑音強度は−130
dB／Hz台となる良好な特性を示し、同様にビデオディス
ク用等にも使えるようになるとともに、ウエハ面内での
均一性やプロセスの再現性は従来より高くなった。
きい値が従来は35mAであったものが25mAで発振し、横モ
−ドは20mWまで単峰性であったものが25mWとなり、実屈
折率導波路構造のため非点隔差も５μm 以上であったも
のが、２μm 以下の小さなものとすることができた。ま
た、温度特性、信頼性の面でも従来に比べて向上し、さ
らに、自励発振を起こし縦モ−ドがマルチ化しており、
戻り光ノイズも５％の戻り光でも相対雑音強度は−130
dB／Hz台となる良好な特性を示し、同様にビデオディス
ク用等にも使えるようになるとともに、ウエハ面内での
均一性やプロセスの再現性は従来より高くなった。
【００６１】次に、本発明の第７の実施例を図19により
説明する。本実施例は、第４の実施例とはｎ型半導体基
板160 の面方位が（０，０，１）から〈１，−１，０〉
方向に15度傾斜している点で異なり、傾斜したｎ型半導
体基板160 の上面上に各層が第４の実施例と同じ原料、
同じ加工工程により成層されており、図19は断面図であ
る。
説明する。本実施例は、第４の実施例とはｎ型半導体基
板160 の面方位が（０，０，１）から〈１，−１，０〉
方向に15度傾斜している点で異なり、傾斜したｎ型半導
体基板160 の上面上に各層が第４の実施例と同じ原料、
同じ加工工程により成層されており、図19は断面図であ
る。
【００６２】そして加工工程の概略は次の通りとなる。
図において、ｎ型半導体基板160 上に、ｎ型第１クラッ
ド層161 、活性層162 、ｐ型第２クラッド層163 、ｐ型
ストップ層164 、ｐ型光導波路層165 が、各原料の量を
調整しながら連続成長させた後、ｐ型光導波路層165 の
上面に２本のストライプ状のスリットが形成されたマス
クを設け、選択エッチングによりｐ型光導波路層165 に
ストライプ状の２本の溝167a，167bを両側に有するスト
ライプ状のリッジ168を形成する。
図において、ｎ型半導体基板160 上に、ｎ型第１クラッ
ド層161 、活性層162 、ｐ型第２クラッド層163 、ｐ型
ストップ層164 、ｐ型光導波路層165 が、各原料の量を
調整しながら連続成長させた後、ｐ型光導波路層165 の
上面に２本のストライプ状のスリットが形成されたマス
クを設け、選択エッチングによりｐ型光導波路層165 に
ストライプ状の２本の溝167a，167bを両側に有するスト
ライプ状のリッジ168を形成する。
【００６３】次に、リッジ168 上のマスクを幅が狭いス
トライプ状のマスクとして残しておき、ｎ型電流阻止層
169 を結晶成長させ、続いて、リッジ168 上のマスクを
除去した後、ｎ型電流阻止層169 及びリッジ168 の上に
ｐ型第３クラッド層170 、ｐ型中間層171 、ｐ型ＧａＡ
ｓコンタクト層172 を結晶成長させる。これにより、リ
ッジ168 の上面に長手方向に沿ってリッジ168 の上面の
幅が狭い通電領域173が形成される。そしてｐ型コンタ
クト層172 の上面にｐ側電極174 を、ｎ型半導体基板16
0 の下面にｎ側電極175 をそれぞれ蒸着によって形成し
てレ−ザ用ウエハを作成した。さらに得られたウエハを
（１，１，０）面の劈開面をミラ−面とするようにして
300μm 角のレ−ザを得た。
トライプ状のマスクとして残しておき、ｎ型電流阻止層
169 を結晶成長させ、続いて、リッジ168 上のマスクを
除去した後、ｎ型電流阻止層169 及びリッジ168 の上に
ｐ型第３クラッド層170 、ｐ型中間層171 、ｐ型ＧａＡ
ｓコンタクト層172 を結晶成長させる。これにより、リ
ッジ168 の上面に長手方向に沿ってリッジ168 の上面の
幅が狭い通電領域173が形成される。そしてｐ型コンタ
クト層172 の上面にｐ側電極174 を、ｎ型半導体基板16
0 の下面にｎ側電極175 をそれぞれ蒸着によって形成し
てレ−ザ用ウエハを作成した。さらに得られたウエハを
（１，１，０）面の劈開面をミラ−面とするようにして
300μm 角のレ−ザを得た。
【００６４】以上の工程により作成したレ−ザにおいて
は、リッジ168 の高さを低いものに形成できるため、傾
斜したｎ型半導体基板160 の上面上に形成されたものに
も拘らずリッジ168 の形状は、幅方向での左右の対称性
が屈折率分布で許容される対称性の範囲で維持されたも
のとなる。従ってバンドギャップが大きくなり発振波長
も短くすることができると共に、横モードは高出力まで
安定で電流対光出力の特性曲線のキンクや遠視野像の変
化もないものとなる。またｎ型電流阻止層169を結晶成
長させるときにも、リッジ168 の近傍に結晶欠陥が集中
して生じることがない等、第４の実施例におけると同様
の作用、効果が得られる。そして、発振波長が短く、レ
−ザ特性としても十分に許容できる範囲の値を得ること
ができ、通電領域173 をリッジ168 の幅よりも狭く設定
しており、横モ−ドの立つ範囲より電流分布の範囲を狭
くして自励発振を起こさせることができ、戻り光ノイズ
特性が優れたものとなる。
は、リッジ168 の高さを低いものに形成できるため、傾
斜したｎ型半導体基板160 の上面上に形成されたものに
も拘らずリッジ168 の形状は、幅方向での左右の対称性
が屈折率分布で許容される対称性の範囲で維持されたも
のとなる。従ってバンドギャップが大きくなり発振波長
も短くすることができると共に、横モードは高出力まで
安定で電流対光出力の特性曲線のキンクや遠視野像の変
化もないものとなる。またｎ型電流阻止層169を結晶成
長させるときにも、リッジ168 の近傍に結晶欠陥が集中
して生じることがない等、第４の実施例におけると同様
の作用、効果が得られる。そして、発振波長が短く、レ
−ザ特性としても十分に許容できる範囲の値を得ること
ができ、通電領域173 をリッジ168 の幅よりも狭く設定
しており、横モ−ドの立つ範囲より電流分布の範囲を狭
くして自励発振を起こさせることができ、戻り光ノイズ
特性が優れたものとなる。
【００６５】形成されたレーザは、例えば波長が 650nm
帯のもので、しきい値が30mAで発振し、横モ−ドは20mW
まで単峰性であり、また実屈折率導波路構造のため非点
隔差が２μm 以下の小さなものとすることができ、温度
特性上では取出せる光出力において70℃で20mWで駆動で
きた。さらに信頼性の面では従来に比べ故障率が半分に
なり、また自励発振を起こし縦モ−ドがマルチ化してお
り、戻り光ノイズも５％の戻り光でも相対雑音強度は−
130 dB／Hz台となる良好な特性を示し、発振波長が 670
nm帯のものと同一の組成で波長が 20nm 短くでき、より
記録密度の高い光ディスクシステム等に使用することが
できる。
帯のもので、しきい値が30mAで発振し、横モ−ドは20mW
まで単峰性であり、また実屈折率導波路構造のため非点
隔差が２μm 以下の小さなものとすることができ、温度
特性上では取出せる光出力において70℃で20mWで駆動で
きた。さらに信頼性の面では従来に比べ故障率が半分に
なり、また自励発振を起こし縦モ−ドがマルチ化してお
り、戻り光ノイズも５％の戻り光でも相対雑音強度は−
130 dB／Hz台となる良好な特性を示し、発振波長が 670
nm帯のものと同一の組成で波長が 20nm 短くでき、より
記録密度の高い光ディスクシステム等に使用することが
できる。
【００６６】尚、本発明は上記の各実施例のみに限定さ
れるものではなく、要旨を逸脱しない範囲内で適宜変更
して実施し得るものである。
れるものではなく、要旨を逸脱しない範囲内で適宜変更
して実施し得るものである。
【００６７】
【発明の効果】以上の説明から明らかなように、本発明
は、光導波路となるリッジを、長手方向の両辺に沿って
隣接した溝を設けながら形成するような構成としたこと
により、次のような効果が得られる。即ちリッジの形成
を精度よく行うことができ、リッジ近傍での電流阻止層
の結晶性が向上して、所望するレ−ザ特性が均一性、再
現性よく得ることができ、信頼性を向上させることがで
きる。
は、光導波路となるリッジを、長手方向の両辺に沿って
隣接した溝を設けながら形成するような構成としたこと
により、次のような効果が得られる。即ちリッジの形成
を精度よく行うことができ、リッジ近傍での電流阻止層
の結晶性が向上して、所望するレ−ザ特性が均一性、再
現性よく得ることができ、信頼性を向上させることがで
きる。
【図１】本発明の第１の実施例の第１の工程を示す断面
図である。
図である。
【図２】本発明の第１の実施例の第２の工程を示す断面
図である。
図である。
【図３】本発明の第１の実施例の第３の工程を示す断面
図である。
図である。
【図４】本発明の第１の実施例の第４の工程を示す断面
図である。
図である。
【図５】本発明の第２の実施例を示す断面図である。
【図６】本発明の第３の実施例の第１の工程を示す断面
図である。
図である。
【図７】本発明の第３の実施例の第２の工程を示す断面
図である。
図である。
【図８】本発明の第３の実施例の第３の工程を示す断面
図である。
図である。
【図９】本発明の第３の実施例の第４の工程を示す断面
図である。
図である。
【図10】本発明の第４の実施例の第１の工程を示す断面
図である。
図である。
【図11】本発明の第４の実施例の第２の工程を示す断面
図である。
図である。
【図12】本発明の第４の実施例の第３の工程を示す断面
図である。
図である。
【図13】本発明の第４の実施例の第４の工程を示す断面
図である。
図である。
【図14】本発明の第５の実施例を示す断面図である。
【図15】本発明の第６の実施例の第１の工程を示す断面
図である。
図である。
【図16】本発明の第６の実施例の第２の工程を示す断面
図である。
図である。
【図17】本発明の第６の実施例の第３の工程を示す断面
図である。
図である。
【図18】本発明の第６の実施例の第４の工程を示す断面
図である。
図である。
【図19】本発明の第７の実施例を示す断面図である。
【図20】従来の第１の例を示す断面図である。
【図21】従来の第２の例を示す断面図である。
【図22】従来の第３の例を示す断面図である。
25 ｎ型半導体基板 26 ｎ型第１クラッド層 27 活性層 28 ｐ型第２クラッド層 30 ｐ型光導波路層 32a ，32b 溝 33 リッジ 34 ｎ型電流阻止層 35 ｐ型第３クラッド層
Claims (3)
- 【請求項１】 第１導電型半導体基板と、この第１導電
型基板上に少なくとも成層された第１導電型第１クラッ
ド層、活性層、第２導電型第２クラッド層と、この第２
導電型第２クラッド層上面に成層された第２導電型光導
波路層と、この第２導電型光導波路層にストライプ状の
二つの溝を平行に設けて形成されたストライプ状リッジ
と、このリッジの上面を残して前記溝及び第２導電型光
導波路層の上面に成層された第１導電型電流阻止層と、
この第１導電型電流阻止層及び前記リッジの上面に成層
された第２導電型第３クラッド層とを具備してなること
を特徴とする半導体レ−ザ装置。 - 【請求項２】 第１導電型半導体基板と、この第１導電
型基板上に少なくとも成層された第１導電型第１クラッ
ド層、活性層、第２導電型第２クラッド層と、この第２
導電型第２クラッド層上面に成層された第２導電型光導
波路層と、この第２導電型光導波路層にストライプ状の
二つの溝を平行に設けて形成されたストライプ状リッジ
と、このリッジの上面中間部を長手方向にストライプ状
に残して前記溝及び第２導電型光導波路層の上面に成層
された第１導電型電流阻止層と、この第１導電型電流阻
止層及び前記リッジの上面中間部に成層された第２導電
型第３クラッド層とを具備してなることを特徴とする半
導体レ−ザ装置。 - 【請求項３】 第１導電型半導体基板上に少なくとも第
１導電型第１クラッド層、活性層、第２導電型第２クラ
ッド層及び第２導電型光導波路層を成層する工程と、前
記第２導電型光導波路層の上面に平行な二つのストライ
プ状の溝をエッチングにより設けてストライプ状リッジ
を形成する工程と、前記リッジの上面の少なくとも一部
を残して前記溝及び第２導電型光導波路層の上面に第１
導電型電流阻止層を成層する工程と、前記リッジの残さ
れた一部及び第１導電型電流阻止層の上面に第２導電型
第３クラッド層を成層する工程とを含むことを特徴とす
る半導体レ−ザ装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3084678A JP2501969B2 (ja) | 1991-03-25 | 1991-03-25 | 半導体レ−ザ装置及びその製造方法 |
| US07/856,763 US5289487A (en) | 1991-03-25 | 1992-03-24 | Semiconductor laser device having uniform and reproducible laser characteristics |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3084678A JP2501969B2 (ja) | 1991-03-25 | 1991-03-25 | 半導体レ−ザ装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04296076A JPH04296076A (ja) | 1992-10-20 |
| JP2501969B2 true JP2501969B2 (ja) | 1996-05-29 |
Family
ID=13837359
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3084678A Expired - Fee Related JP2501969B2 (ja) | 1991-03-25 | 1991-03-25 | 半導体レ−ザ装置及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5289487A (ja) |
| JP (1) | JP2501969B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2914847B2 (ja) * | 1993-07-09 | 1999-07-05 | 株式会社東芝 | 半導体レーザ装置 |
| US5523256A (en) * | 1993-07-21 | 1996-06-04 | Matsushita Electric Industrial Co., Ltd. | Method for producing a semiconductor laser |
| US5812576A (en) * | 1996-08-26 | 1998-09-22 | Xerox Corporation | Loss-guided semiconductor lasers |
| JP2003060306A (ja) * | 2001-08-13 | 2003-02-28 | Rohm Co Ltd | リッジ型半導体レーザ素子 |
| JP4077348B2 (ja) * | 2003-03-17 | 2008-04-16 | 松下電器産業株式会社 | 半導体レーザ装置およびそれを用いた光ピックアップ装置 |
| JP2005223070A (ja) * | 2004-02-04 | 2005-08-18 | Toshiba Corp | 半導体発光素子及び半導体発光装置 |
| JP5947268B2 (ja) | 2013-09-20 | 2016-07-06 | 本田技研工業株式会社 | 車両のロール角推定装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2175442B (en) * | 1985-05-15 | 1989-05-24 | Stc Plc | Laser manufacture |
| JPS63144589A (ja) * | 1986-12-09 | 1988-06-16 | Sharp Corp | 半導体レ−ザ素子 |
-
1991
- 1991-03-25 JP JP3084678A patent/JP2501969B2/ja not_active Expired - Fee Related
-
1992
- 1992-03-24 US US07/856,763 patent/US5289487A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04296076A (ja) | 1992-10-20 |
| US5289487A (en) | 1994-02-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0750448A (ja) | 半導体レーザおよびその製造方法 | |
| JP2501969B2 (ja) | 半導体レ−ザ装置及びその製造方法 | |
| JPH02116187A (ja) | 半導体レーザ | |
| JP2550725B2 (ja) | 半導体レーザとその製造方法 | |
| JP3679010B2 (ja) | 半導体レーザ及びその製造方法 | |
| JPH0567836A (ja) | ＡｌＧａＩｎＰ系半導体レーザ素子 | |
| JP2699662B2 (ja) | 半導体レーザとその製造方法 | |
| JP2611509B2 (ja) | 半導体レーザ | |
| JP4689195B2 (ja) | 半導体素子の製造方法 | |
| JP2000252587A (ja) | 半導体レーザおよびその製造方法 | |
| JPH0214591A (ja) | 埋め込み型半導体レーザ素子 | |
| JP3030932B2 (ja) | 半導体微細構造の製造方法 | |
| JPH1117280A (ja) | 半導体レーザ及びその製造方法 | |
| JPH065969A (ja) | 半導体レーザ装置 | |
| JPH0373584A (ja) | 半導体レーザ装置 | |
| JPH0394490A (ja) | 半導体レーザ素子 | |
| JPH1126884A (ja) | 半導体レーザ装置及びその製造方法 | |
| JPH084181B2 (ja) | 半導体レーザの製造方法 | |
| JPH01244690A (ja) | 半導体レーザ装置 | |
| JP2003152279A (ja) | 半導体レーザ素子 | |
| JP2763781B2 (ja) | 半導体レーザ素子およびその製造方法 | |
| JP5530341B2 (ja) | 半導体素子及びその製造方法 | |
| JP2679358B2 (ja) | 半導体レーザ装置 | |
| JP2547459B2 (ja) | 半導体レーザ素子及びその製造方法 | |
| JPS6129183A (ja) | 半導体レ−ザ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080313 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090313 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |