JP2024519561A - 表示パネル - Google Patents

表示パネル Download PDF

Info

Publication number
JP2024519561A
JP2024519561A JP2022521062A JP2022521062A JP2024519561A JP 2024519561 A JP2024519561 A JP 2024519561A JP 2022521062 A JP2022521062 A JP 2022521062A JP 2022521062 A JP2022521062 A JP 2022521062A JP 2024519561 A JP2024519561 A JP 2024519561A
Authority
JP
Japan
Prior art keywords
pin
wiring
light
data selection
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022521062A
Other languages
English (en)
Inventor
淨 劉
紅照 ▲デン▼
正波 崔
一晨 白
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
TCL China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TCL China Star Optoelectronics Technology Co Ltd filed Critical TCL China Star Optoelectronics Technology Co Ltd
Publication of JP2024519561A publication Critical patent/JP2024519561A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Led Device Packages (AREA)

Abstract

本発明は、電源線、発光ランプ群、区画通路配線、駆動チップ及び接地信号配線を含み、駆動チップ、発光ランプ群及び区画通路配線が間隔をおいて設けられる電源線と接地信号配線との間に設けられ、駆動チップが接地信号配線に接続され、発光ランプ群が電源線に接続され、区画通路配線が発光ランプ群と駆動チップとを接続し、電源線、接地信号配線及び区画通路配線を同層に設ける表示パネルを開示している。【選択図】図１

Description

本発明は、表示の技術分野に関し、具体的には表示パネルに関する。
ミニ発光ダイオード（Ｍｉｎｉ ＬＥＤ）は、「サブミリ発光ダイオード」）とも呼ばれ、粒子（チップ）サイズが５０μｍ～２００μｍであるＬＥＤからなる表示画面を指し、Ｍｉｃｒｏ ＬＥＤと小ピッチＬＥＤディスプレイとの間に介在する。Ｍｉｎｉ ＬＥＤダイレクトディスプレイやＭｉｎｉ ＬＥＤバックライトディスプレイに広く使用されている。
従来の製品において、金属配線方式は２層以上の金属配線方式であり、例えば、接地配線、区画通路配線及び電源配線などが異なる層に設けられ、このように設けられる配線方式が異なる金属層の間にショート（ｓｈｏｒｔ）しやすくなり、即ち短絡しやすくなり、コストが高くなるなどの問題が発生する。
本発明の実施例は、従来技術において接地配線、区画通路配線及び電源線が２層以上に設けられる場合に、短絡しやすくなるという問題を解決するための表示パネルを提供する。
本発明は、
電源線と、
前記電源線と間隔をおいて設けられ、前記電源線と第１方向に沿って配列される接地信号配線と、
前記電源線と前記接地信号配線との間に設けられるとともに、前記接地信号配線と接続される駆動チップと、
前記接地信号配線と前記電源線との間に設けられる発光ランプ群であって、前記発光ランプ群の一端が前記電源線と接続される発光ランプ群と、
前記電源線と前記接地信号配線との間に設けられ、前記発光ランプ群の他端と前記駆動チップとを接続する区画通路配線と、を含み、
前記電源線、前記区画通路配線及び前記接地信号配線は、同層に設けられる表示パネルを提供する。
所望により、本発明のいくつかの実施例において、前記発光ランプ群は、複数含まれ、複数の前記発光ランプ群は、前記第１方向に沿って配列され、前記区画通路配線は、複数含まれ、前記駆動チップにはデータ選択ピンが複数設けられ、複数の前記データ選択ピンは、前記第１方向及び／又は前記第１方向と交差する第２方向に沿って設けられ、各前記データ選択ピンは、前記区画通路配線を介して前記発光ランプ群に接続される。
所望により、本発明のいくつかの実施例において、前記発光ランプ群は、第１発光ランプ群及び第２発光ランプ群を含み、前記駆動チップは、第１データ選択ピン及び第２データ選択ピンを含み、前記区画通路配線は、第１区画通路配線及び第２区画通路配線を含み、
前記第１発光ランプ群と前記第２発光ランプ群とは、前記第１方向に沿って配列され、
前記第１データ選択ピンと前記第２データ選択ピンとは、前記第１方向に沿って配列され、
前記第１発光ランプ群と前記第１データ選択ピンとは、前記第１区画通路配線を介して接続され、前記第２発光ランプ群は、前記第２区画通路配線を介して前記第２データ選択ピンに接続される。
所望により、本発明のいくつかの実施例において、前記発光ランプ群は、第３発光ランプ群及び第４発光ランプ群をさらに含み、前記駆動チップに第３データ選択ピン及び第４データ選択ピンがさらに設けられ、前記区画通路配線は、第３区画通路配線及び第４区画通路配線をさらに含み、
前記第１発光ランプ群、前記第２発光ランプ群、前記第３発光ランプ群及び第４発光ランプ群は、前記第１方向に沿って配列され、
前記第１データ選択ピン及び前記第３データ選択ピンは、第２方向に沿って一列に配列され、前記第１データ選択ピンは、前記第３データ選択ピンの前記電源線に近い側に位置し、
前記第２データ選択ピン及び前記第４データ選択ピンは、第２方向に沿って他の一列に配列され、前記第２データ選択ピンは、前記第４データ選択ピンの前記電源線に近い側に位置し、
前記第３発光ランプ群と前記第３データ選択ピンとは、前記第３区画通路配線を介して接続され、前記第４発光ランプ群は、前記第４区画通路配線を介して前記第４データ選択ピンに接続される。
所望により、本発明のいくつかの実施例において、前記駆動チップは、第１部分と、前記第１部分と接続される第２部分とを含み、前記第１部分は、前記駆動チップの前記電源線に近い端部に位置し、前記第１データ選択ピン、前記第２データ選択ピン、前記第３データ選択ピン及び前記第４データ選択ピンは、前記第１部分に位置し、前記駆動チップは、前記接地信号配線に接続される接地信号ピンを含み、前記接地信号ピンは、前記第２部分に設けられる。
所望により、本発明のいくつかの実施例において、前記駆動チップに２つの電源信号ピンが設けられ、前記２つの電源信号ピンは、前記第１方向に沿って前記第２部分に設けられ、前記表示パネルは、隣接する前記駆動チップの間に設けられ、前記駆動チップの電源信号ピンを接続するための駆動チップ電源配線を含む。
所望により、本発明のいくつかの実施例において、前記駆動チップにステージング信号入力ピン及びステージング信号出力ピンが設けられ、前記ステージング信号入力ピン及び前記ステージング信号出力ピンは、前記第１方向に沿って前記第２部分に設けられ、前記表示パネルは、隣接する前記駆動チップの間に設けられ、隣接する前記駆動チップの前記ステージング信号入力ピン及び前記ステージング信号出力ピンを接続するための駆動チップ信号配線をさらに含む。
所望により、本発明のいくつかの実施例において、前記駆動チップに少なくとも１つのデータ信号ピンが設けられ、前記データ信号ピンは、前記第２部分に設けられ、前記表示パネルは、前記データ信号ピンに接続されるデータ転送配線を含む。
所望により、本発明のいくつかの実施例において、前記データ信号ピンの数は、１つであり、１つの前記データ信号ピンと前記接地信号ピンとは、前記第１方向に沿って設けられ、前記データ転送配線は、前記第１方向に沿って延びるとともに、前記データ信号ピンの前記接地信号配線から離反する側に位置する。
したがって、本発明は、
電源線と、
前記電源線と間隔をおいて設けられる接地信号配線と、
前記電源線と前記接地信号配線との間に設けられるとともに、前記接地信号配線と接続される駆動チップと、
前記接地信号配線と前記電源線との間に設けられる発光ランプ群であって、前記発光ランプ群の一端が、前記電源線と接続される発光ランプ群と、
前記電源線と前記接地信号配線との間に設けられ、前記発光ランプ群の他端と前記駆動チップとを接続する区画通路配線と、を含み、
前記電源線、前記区画通路配線及び前記接地信号配線は、同層に設けられる表示パネルをさらに提供する。
所望により、本発明のいくつかの実施例において、前記発光ランプ群は、複数含まれ、複数の前記発光ランプ群は、第１方向に沿って配列され、前記区画通路配線は、複数含まれ、前記駆動チップにはデータ選択ピンが複数設けられ、複数の前記データ選択ピンは、前記第１方向及び／又は前記第１方向と交差する第２方向に沿って設けられ、各前記データ選択ピンは、前記区画通路配線を介して前記発光ランプ群に接続される。
所望により、本発明のいくつかの実施例において、前記発光ランプ群は、第１発光ランプ群及び第２発光ランプ群を含み、前記駆動チップは、第１データ選択ピン及び第２データ選択ピンを含み、前記区画通路配線は、第１区画通路配線及び第２区画通路配線を含み、
前記第１発光ランプ群と前記第２発光ランプ群とは、前記第１方向に沿って配列され、
前記第１データ選択ピンと前記第２データ選択ピンとは、前記第１方向に沿って配列され、
前記第１発光ランプ群と前記第１データ選択ピンとは、前記第１区画通路配線を介して接続され、前記第２発光ランプ群は、前記第２区画通路配線を介して前記第２データ選択ピンに接続される。
所望により、本発明のいくつかの実施例において、前記発光ランプ群は、第３発光ランプ群及び第４発光ランプ群をさらに含み、前記駆動チップに第３データ選択ピン及び第４データ選択ピンがさらに設けられ、前記区画通路配線は、第３区画通路配線及び第４区画通路配線をさらに含み、
前記第１発光ランプ群、前記第２発光ランプ群、前記第３発光ランプ群及び第４発光ランプ群は、前記第１方向に沿って配列され、前記第１発光ランプ群及び前記第３発光ランプ群と、前記第２発光ランプ群及び前記第４発光ランプ群とは、前記駆動チップの対向する両側に位置し、
前記第１データ選択ピン及び前記第３データ選択ピンは、第２方向に沿って一列に配列され、前記第１データ選択ピンは、前記第３データ選択ピンの前記電源線に近い側に位置し、
前記第２データ選択ピン及び前記第４データ選択ピンは、第２方向に沿って他の一列に配列され、前記第２データ選択ピンは、前記第４データ選択ピンの前記電源線に近い側に位置し、
前記第３発光ランプ群と前記第３データ選択ピンとは、前記第３区画通路配線を介して接続され、前記第４発光ランプ群は、前記第４区画通路配線を介して前記第４データ選択ピンに接続される。
所望により、本発明のいくつかの実施例において、前記駆動チップは、第１部分と、前記第１部分と接続される第２部分とを含み、前記第１部分は、前記駆動チップの前記電源線に近い端部に位置し、前記第１データ選択ピン、前記第２データ選択ピン、前記第３データ選択ピン及び前記第４データ選択ピンは、前記第１部分に位置し、前記駆動チップは、前記接地信号配線に接続される接地信号ピンを含み、前記接地信号ピンは、前記第２部分に設けられる。
所望により、本発明のいくつかの実施例において、前記駆動チップに２つの電源信号ピンが設けられ、前記２つの電源信号ピンは、前記第１方向に沿って前記第２部分に設けられ、前記表示パネルは、隣接する前記チップの間に設けられ、前記駆動チップの電源信号ピンを接続するための駆動チップ電源配線を含む。
所望により、本発明のいくつかの実施例において、前記駆動チップにステージング信号入力ピン及びステージング信号出力ピンが設けられ、前記ステージング信号入力ピン及び前記ステージング信号出力ピンは、前記第１方向に沿って前記第２部分に設けられ、前記表示パネルは、隣接する前記駆動チップの間に設けられ、隣接する前記駆動チップの前記ステージング信号入力ピン及び前記ステージング信号出力ピンを接続するための駆動チップ信号配線をさらに含む。
所望により、本発明のいくつかの実施例において、前記駆動チップに少なくとも１つのデータ信号ピンが設けられ、前記データ信号ピンは、前記第２部分に設けられ、前記表示パネルは、前記データ信号ピンに接続されるデータ転送配線を含む。
所望により、本発明のいくつかの実施例において、前記データ信号ピンの数は、１つであり、１つの前記データ信号ピンと前記接地信号ピンとは、前記第１方向に沿って設けられ、前記データ転送配線は、前記第１方向に沿って延びるとともに、前記データ信号ピンの前記接地信号配線から離反する側に位置する。
所望により、本発明のいくつかの実施例において、前記データ信号ピンの数は、２つであり、２つの前記データ信号ピンは、前記第１方向に沿って設けられる。
所望により、本発明のいくつかの実施例において、前記接地信号ピンと前記ステージング信号入力ピン及び前記ステージング信号出力ピンとは、同一列に位置するか、又は
前記接地信号ピンと前記データ信号ピンとは、同一列に位置するか、又は
前記接地信号ピンと前記電源信号ピンとは、同一列に位置する。
本発明は、電源線、発光ランプ群、駆動チップ、区画通路配線及び接地信号配線を含み、接地信号配線は、電源線と間隔をおいて設けられ、駆動チップは、電源線と接地信号配線との間に設けられるとともに、接地信号配線に接続され、発光ランプ群は、駆動チップと電源線との間に設けられて、一端が、電源線に接続され、区画通路配線は、電源線と接地信号配線との間に設けられて、発光ランプ群の他端を駆動チップと接続し、電源線、区画通路配線及び接地信号配線は、同層に設けられる表示パネルを開示している。本発明において、電源線、区画通路配線及び接地信号配線を同層に設けることにより、電源線、区画通路配線及び接地信号配線は、異なる層に設けられるため、短絡が発生するという問題を防止することにより、表示パネルの特性を向上させる。
本発明の実施例における技術的手段をより明確に説明するために、以下、実施例の説明で使用する必要がある図面を簡単に紹介し、以下の説明における図面は、本発明の幾つかの実施例に過ぎなく、当業者にとっては創造的努力なしにこれらの図面から他の図面を導き出すこともできることは明らかである。
本発明の実施例に係る表示パネルの第１の平面模式図である。 本発明の実施例に係る表示パネルの発光ランプ群の平面模式図である。 本発明の実施例に係る表示パネルの第２の平面模式図である。
以下、本発明の実施例における図面を参照しながら、本発明の実施例における技術的手段を明確かつ完全に説明するが、説明した実施例は本発明の実施例のすべてではなく、単に実施例の一部であることは明らかである。本発明における実施例に基づいて、当業者が創造的努力なしに取得したすべての他の実施例は、いずれも本発明の保護範囲に属している。また、ここで記載する具体的な実施形態は本発明を説明や解釈するためのものであり、本発明を限定するためのものではないことを理解されたい。本発明において、反対の説明がなされない場合、「上」及び「下」などの使用される方向語は、通常、装置が実際に使用されている状態又は稼働している状態における上及び下を意味し、具体的に添付図面における図面方向であるが、「内」及び「外」は、装置の輪郭について示すものである。本発明において、「反応」とは、化学反応であってもよいし、物理反応であってもよい。
本発明の実施例は、表示パネルを提供する。表示パネルは、電源線、発光ランプ群、駆動チップ、区画通路配線及び接地信号配線を含み、接地信号配線は、電源線と平行であって間隔をおいて設けられ、駆動チップが電源線と接地信号配線との間に設けられるとともに、接地信号配線に接続され、発光ランプ群は、駆動チップと電源線との間に設けられて、一端が、電源線に接続され、区画通路配線は、電源線と接地信号配線との間に設けられて、発光ランプ群の他端を駆動チップと接続し、電源線、区画通路配線及び接地信号配線は、同層に設けられる。
本発明において、電源線、区画通路配線及び接地信号配線を同層に設けることにより、電源線、区画通路配線及び接地信号配線は、異なる層に設けられるため、短絡が発生するという問題を防止することにより、表示パネルの特性を向上させる。
以下、詳細に説明する。
図１を参照されたく、図１は本発明の実施例に係る表示パネルの第１の平面模式図である。表示パネル１０は、電源線ＶＬＥＤ、発光ランプ群１００、駆動チップ２００、区画通路配線３００及び接地信号配線ＧＮＤを含む。接地信号配線ＧＮＤは、電源線ＶＬＥＤと間隔をおいて設けられる。駆動チップ２００は、電源線ＶＬＥＤと接地信号配線ＧＮＤとの間に設けられるとともに、接地信号配線ＧＮＤと接続される。発光ランプ群１００は、駆動チップ２００と電源線ＶＬＥＤとの間に設けられて、一端が電源線ＶＬＥＤに接続される。区画通路配線は、電源線ＶＬＥＤと接地信号配線ＧＮＤとの間に設けられて、発光ランプ群１００の他端と駆動チップ２００とを接続し、電源線ＶＬＥＤ、区画通路配線及び接地信号配線ＧＮＤは、同層に設けられる。
一実施例において、電源線ＶＬＥＤは、接地信号配線ＧＮＤと平行に設けられる。
電源線ＶＬＥＤは外部駆動素子の電源信号を発光ランプ群１００に入力するためのものである。接地信号配線ＧＮＤは、接地配線である。区画通路配線３００は駆動チップ２００における信号を発光ランプ群１００に転送するためのものである。駆動チップ２００のサイズは、１５００×１５００μｍ未満である。
発光ランプ群１００にＬＥＤランプが設けられ、ＬＥＤランプの数は、１個、２個、４個、６個、８個、１０個、１２個、１４個又は１６個などであってもよい。ＬＥＤランプの間の距離に限定されるものではない。ＬＥＤランプは、Ｍｉｎｉ ＬＥＤランプであってもよい。
一実施例において、発光ランプ群１００の数は、複数ある。複数の発光ランプ群１００は、第１方向Ｙに沿って配列される。区画通路配線３００は、複数含まれる。駆動チップ２００は、複数ある。複数の駆動チップ２００は、第１方向Ｙに沿って配列される。各駆動チップ２００にデータ選択ピンが複数設けられる。複数のデータ選択ピンは、第１方向Ｙと交差する第２方向Ｘに沿って２列に配列される。各データ選択ピンは、区画通路配線３００を介して発光ランプ群１００に接続される。
一実施例において、発光ランプ群１００は、第１発光ランプ群１１０及び第２発光ランプ群１２０を含む。発光ランプ群１００は、電源線ＶＬＥＤと区画通路配線３００との間に位置する。駆動チップ２００は、発光ランプ群１００と接地信号配線ＧＮＤとの間に設けられる。駆動チップ２００は、第１データ選択ピンＣＨ１及び第２データ選択ピンＣＨ２を含む。区画通路配線３００は、第１区画通路配線３１０及び第２区画通路配線３２０を含む。第１発光ランプ群１１０と第２発光ランプ群１２０とは、第１方向Ｙに沿って配列され、第１発光ランプ群１１０と第２発光ランプ群１２０とは、駆動チップ２００の同一側に位置する。第１データ選択ピンＣＨ１及び第２データ選択ピンＣＨ２は、第１方向Ｙに沿って配列される。各第１発光ランプ群１１０は、第１区画通路配線３１０を介して第１データ選択ピンＣＨ１に接続される。各第２発光ランプ群１２０は、第２区画通路配線３２０を介して第２データ選択ピンＣＨ２に接続される。第１区画通路配線３１０及び第２区画通路配線３２０は、電源線ＶＬＥＤと接地信号配線ＧＮＤとの間に位置する。第１区画通路配線３１０は、第１方向Ｙに沿って延びる一部の第１区画通路配線３１０と、第２方向Ｘに沿って延びる一部の第１区画通路配線３１０とを含み、第２方向Ｘに沿って延びる第１区画通路配線３１０は、第１データ選択ピンＣＨ１に接続される。第２区画通路配線３２０は、第１方向Ｙに沿って延びる一部の第２区画通路配線３２０と、第２方向Ｘに沿って延びる一部の第２区画通路配線３２０とを含み、第２方向Ｘに沿って延びる第２区画通路配線３２０は、第２データ選択ピンＣＨ２に接続される。
一実施例において、発光ランプ群１００は、第３発光ランプ群１３０及び第４発光ランプ群１４０を含む。駆動チップ２００に第３データ選択ピンＣＨ３及び第４データ選択ピンＣＨ４がさらに設けられる。区画通路配線３００は、第３区画通路配線３３０及び第４区画通路配線３４０をさらに含む。第１発光ランプ群１１０、第２発光ランプ群１２０、第３発光ランプ群１３０及び第４発光ランプ群１４０は、第１方向Ｙに沿って配列される。第１発光ランプ群１１０及び第３発光ランプ群１３０と、第２発光ランプ群１２０及び第４発光ランプ群１４０とは、駆動チップ２００の対向する両側に位置する。第１データ選択ピンＣＨ１及び第３データ選択ピンＣＨ３は、第２方向Ｘに沿って一列に配列される。第１データ選択ピンＣＨ１は、第３データ選択ピンＣＨ３の電源線ＶＬＥＤに近い側に位置する。各第１発光ランプ群１１０は、第１区画通路配線３１０を介して第１データ選択ピンＣＨ１に接続される。各第３発光ランプ群１３０は、第３区画通路配線３３０を介して第３データ選択ピンＣＨ３に接続される。第２データ選択ピンＣＨ２及び第４データ選択ピンＣＨ４は、第２方向Ｘに沿って他の一列に配列される。第２データ選択ピンＣＨ２は、第４データ選択ピンＣＨ４の電源線ＶＬＥＤに近い側に位置する。第４発光ランプ群１４０は、第４区画通路配線３４０を介して第４データ選択ピンＣＨ４に接続される。
具体的には、第１区画通路配線３１０は、第３区画通路配線３３０と電源線ＶＬＥＤとの間に位置し、第１区画通路配線３１０は、第１発光ランプ群１１０の一側に近い。第３区画通路配線３３０は、第１方向Ｙに沿って延びる一部の第３区画通路配線３３０と、第２方向Ｘに沿って延びる一部の第３区画通路配線３３０とを含む。第１方向Ｙに沿って延びる第３区画通路配線３３０は、第３データ選択ピンＣＨ３に接続される。各第４区画通路配線３４０は、第１方向Ｙに沿って延びる一部の第４区画通路配線３４０と、第２方向Ｘに沿って延びる一部の第４区画通路配線３４０とを含む。第１方向Ｙに沿って延びる第４区画通路配線３４０は、第４データ選択ピンＣＨ４に接続される。第４区画通路配線３４０は、前記第２区画通路配線３２０の電源線ＶＬＥＤから遠い側に位置する。
なお、第３発光ランプ群１３０、第１発光ランプ群１１０、第２発光ランプ群１２０及び第４発光ランプ群１４０の間の配列位置は、他の配列順序に互換することができ、同時に対応するピン及び配線も互換する。
一実施例において、表示パネル１０には第３発光ランプ群１３０及び第４発光ランプ群１４０のいずれか１つのみが設けられてもよい。表示パネル１０には第３区画通路配線３３０及び第４区画通路配線３４０のいずれか１つのみが設けられてもよい。駆動チップ２００には第３データ選択ピンＣＨ３及び第４データ選択ピンＣＨ４のいずれか１つのみが設けられてもよい。
一実施例において、第１区画通路配線３１０、第２区画通路配線３２０、第３区画通路配線３３０及び第４区画通路配線３４０の間は、平行であって間隔をおいて設けられる。
一実施例において、駆動チップ２００は、第１部分と、第１部分と接続される第２部分とを含む。第１部分は、駆動チップ２００の電源線ＶＬＥＤに近い端部に位置する。第１データ選択ピンＣＨ１、第２データ選択ピンＣＨ２、第３データ選択ピンＣＨ３及び第４データ選択ピンＣＨ４は、第１部分に位置する。駆動チップ２００は、接地信号ピンＧＮＤを含む。接地信号ピンＧＮＤは、接地信号配線ＧＮＤに接続される。接地信号ピンＧＮＤは、第２部分に設けられる。具体的には、第１データ選択ピンＣＨ１、第３データ選択ピンＣＨ３及び接地信号ピンＧＮＤは、第２方向Ｘに沿って一列に順次配列されるか、又は第２データ選択ピンＣＨ２、第４データ選択ピンＣＨ４及び接地信号ピンＧＮＤは、第２方向Ｘに沿って一列に順次配列されるか、又は接地信号ピンＧＮＤは、第２方向Ｘ又は第１方向Ｙに沿って独立して一列に形成される。
一実施例において、駆動チップ２００には２つの電源信号ピンＶｃｃが設けられる。２つの電源信号ピンＶｃｃは、第１方向に沿って第２部分に設けられる。表示パネル１０は駆動チップ電源配線４００を含む。駆動チップ電源配線４００は、隣接する駆動チップ２００の間に設けられ、駆動チップ２００の電源信号ピンＶｃｃを接続するためのものである。具体的には、２つの電源信号ピンＶｃｃは、第１電源信号ピンＶｃｃ及び第２電源信号ピンＶｃｃを含む。第１データ選択ピンＣＨ１、第３データ選択ピンＣＨ３、第１電源信号ピンＶｃｃ及び接地信号ピンＧＮＤは、第２方向Ｘに沿って一列に順次配列され、第２データ選択ピンＣＨ２、第４データ選択ピンＣＨ４及び第２電源信号ピンＶｃｃは、第２方向Ｘに沿って一列に順次配列される。又は第１データ選択ピンＣＨ１、第３データ選択ピンＣＨ３及び第１電源信号ピンＶｃｃは、第２方向Ｘに沿って一列に順次配列され、第２データ選択ピンＣＨ２、第４データ選択ピンＣＨ４、第２電源信号ピンＶｃｃ及び接地信号ピンＧＮＤは、第２方向Ｘに沿って一列に順次配列される。第１電源信号ピンＶｃｃ及び第２電源信号ピンＶｃｃは、第１方向Ｙに沿って一列に順次配列される。隣接する駆動チップ２００の第１電源信号ピンＶｃｃと第２電源信号ピンＶｃｃとは、駆動チップ電源配線４００を介して接続される。駆動チップ電源配線４００は、第４区画通路配線３４０と接地信号配線ＧＮＤとの間に位置する。
一実施例において、駆動チップ２００にはステージング信号入力ピンＳｉ及びステージング信号出力ピンＳｏが設けられる。ステージング信号入力ピンＳｉ及びステージング信号出力ピンＳｏは、第１方向Ｙに沿って第２部分に設けられる。表示パネル１０は駆動チップ信号配線６００を含む。駆動チップ電源配線６００は、隣接する駆動チップ２００の間に設けられ、隣接する駆動チップ２００のステージング信号入力ピンＳｉ及びステージング信号出力ピンＳｏを接続するためのものである。具体的には、第１データ選択ピンＣＨ１、第３データ選択ピンＣＨ３、第１電源信号ピンＶｃｃ、ステージング信号出力ピンＳｏ及び接地信号ピンＧＮＤは、第２方向Ｘに沿って一列に順次配列され、第２データ選択ピンＣＨ２、第４データ選択ピンＣＨ４、第２電源信号ピンＶｃｃ、ステージング信号入力ピンＳｉ及び接地信号ピンＧＮＤは、第２方向Ｘに沿って一列に順次配列される。ステージング信号出力ピンＳｏ及びステージング信号入力ピンＳｉは、第１方向Ｙに沿って一列に順次配列される。又はステージング信号出力ピンＳｏ、接地信号ピンＧＮＤ及びステージング信号入力ピンＳｉは、第１方向Ｙに沿って一列に順次配列され、つまり接地信号ピンＧＮＤとステージング信号入力ピンＳｉ及びステージング信号出力ピンＳｏとは、同一列に位置する。隣接する駆動チップ２００のステージング信号入力ピンＳｉ及びステージング信号出力ピンＳｏは、駆動チップ信号配線６００を介して接続される。駆動チップ信号配線６００は、駆動チップ電源配線４００と接地信号配線ＧＮＤとの間に位置する。
一実施例において、駆動チップ電源配線４００、データ転送配線５００及び駆動チップ信号配線６００の間は、第１方向Ｙに沿って延びて平行に設けられる。
一実施例において、駆動チップ２００には少なくとも１つのデータ信号ピンＤａｔａが設けられる。データ信号ピンＤａｔａは、第２部分に設けられる。表示パネルはデータ転送配線５００を含む。データ転送配線５００は、データ信号ピンＤａｔａに接続される。具体的には、データ信号ピンＤａｔａの数は、１つである。１つのデータ信号ピンＤａｔａと接地信号ピンＧＮＤとは、第１方向Ｙに沿って設けられる。データ転送配線５００は、第１方向Ｙに沿って延びるとともに、データ信号ピンＤａｔａの接地信号配線ＧＮＤから離反する側に位置する。さらに、第１データ選択ピンＣＨ１、第３データ選択ピンＣＨ３、第１電源信号ピンＶｃｃ、ステージング信号出力ピンＳｏ及び接地信号ピンＧＮＤは、第２方向Ｘに沿って一列に順次配列される。第２データ選択ピンＣＨ２、第４データ選択ピンＣＨ４、第２電源信号ピンＶｃｃ、ステージング信号入力ピンＳｉ及びデータ信号ピンＤａｔａは、第２方向Ｘに沿って一列に順次配列される。つまり、接地信号ピンＧＮＤとデータ信号ピンＤａｔａとは、同一列に位置するか、又は、第１データ選択ピンＣＨ１、第３データ選択ピンＣＨ３、第１電源信号ピンＶｃｃ、ステージング信号出力ピンＳｏ及びデータ信号ピンＤａｔａは、第２方向Ｘに沿って一列に順次配列される。第２データ選択ピンＣＨ２、第４データ選択ピンＣＨ４、第２電源信号ピンＶｃｃ、ステージング信号入力ピンＳｉ及び接地信号ピンＧＮＤは、第２方向Ｘに沿って一列に順次配列され、つまり、接地信号ピンＧＮＤと電源信号ピンＶｃｃとは、同一列に位置する。データ転送配線５００は、駆動チップ信号配線６００と接地信号配線ＧＮＤとの間に位置する。各データ転送配線５００は、複数の駆動チップ２００のデータ信号ピンＤａｔａに接続される。
一実施例において、駆動チップ電源配線４００、データ転送配線５００及び駆動チップ信号配線６００は、第１方向Ｙに沿って延びて平行に設けられる。
一実施例において、第１データ選択ピンＣＨ１、第３データ選択ピンＣＨ３、第１電源信号ピンＶｃｃ、ステージング信号出力ピンＳｏ及び接地信号ピンＧＮＤは、複数の第１ピンを構成する。第２データ選択ピンＣＨ２、第４データ選択ピンＣＨ４、第２電源信号ピンＶｃｃ、ステージング信号入力ピンＳｉ及びデータ信号ピンＤａｔａは、複数の第２ピンを構成する。第１ピンと第２ピンとは、対称に設けられる。
なお、第１部分に設けられるピンの間は、互換可能であり、第２部分における第１電源信号ピンＶｃｃ、第２電源信号ピンＶｃｃ、ステージング信号出力ピンＳｏ及びステージング信号入力ピンＳｉの位置は、互換可能であり、つまり、第１データ選択ピンＣＨ１、第２データ選択ピンＣＨ２、第３データ選択ピンＣＨ３及び第４データ選択ピンＣＨ４の位置は、互換可能であり、第１データ選択ピンＣＨ１、第２データ選択ピンＣＨ２、第３データ選択ピンＣＨ３及び第４データ選択ピンＣＨ４の位置が互換するときに、対応する第１区画通路配線３１０、第２区画通路配線３２０、第３区画通路配線３３０及び第４区画通路配線３４０の位置もそれとともに対応して互換する。第１電源信号ピンＶｃｃ、第２電源信号ピンＶｃｃ、ステージング信号出力ピンＳｏ及びステージング信号入力ピンＳｉの位置は、互換可能であり、第１電源信号ピンＶｃｃ、第２電源信号ピンＶｃｃ、ステージング信号出力ピンＳｏ及びステージング信号入力ピンＳｉの位置が互換するときに、駆動チップ電源配線４００、駆動チップ信号配線６００及びデータ転送配線５００の位置も対応して変更する。データ信号ピンＤａｔａと接地信号ピンＧＮＤとは、互換可能であり、互換するとともに、データ転送配線５００と接地信号配線ＧＮＤとの位置も同様に互換する。
例えば、第１データ選択ピンＣＨ１、第３データ選択ピンＣＨ３、第１電源信号ピンＶｃｃ、ステージング信号出力ピンＳｏ及び接地信号ピンＧＮＤは、第２方向Ｘに沿って順次配列される。第２データ選択ピンＣＨ２、第４データ選択ピンＣＨ４、第２電源信号ピンＶｃｃ、ステージング信号入力ピンＳｉ及びデータ信号ピンＤａｔａは、第２方向Ｘに沿って順次配列される。第１データ選択ピンＣＨ１、第３データ選択ピンＣＨ３、第１電源信号ピンＶｃｃ、ステージング信号出力ピンＳｏ及び接地信号ピンＧＮＤは、駆動チップ２００の第１発光ランプ群１１０及び第３発光ランプ群１３０に近い側に位置する。第２データ選択ピンＣＨ２、第４データ選択ピンＣＨ４、第２電源信号ピンＶｃｃ、ステージング信号入力ピンＳｉ及びデータ信号ピンＤａｔａは、駆動チップ２００の第２発光ランプ群１２０及び第４発光ランプ群１４０に近い側に位置する。第１データ選択ピンＣＨ１と第２データ選択ピンＣＨ２とは、対称に設けられる。第３データ選択ピンＣＨ３と第４データ選択ピンＣＨ４とは、対称に設けられる。第１電源信号ピンＶｃｃと第２電源信号ピンＶｃｃとは、対称に設けられる。ステージング信号入力ピンＳｉとステージング信号出力ピンＳｏとは、対称に設けられる。
次いで、第１区画通路配線３１０は、電源線ＶＬＥＤと第３区画通路配線３３０との間に位置する。駆動チップ電源配線４００は、第３区画通路配線３３０の電源線ＶＬＥＤから遠い側に位置する。第２区画通路配線３２０は、電源線ＶＬＥＤと第４区画通路配線３４０との間に位置する。駆動チップ電源配線４００は、第４区画通路配線３４０の電源線ＶＬＥＤから遠い側に位置する。駆動チップ信号配線６００は、駆動チップ電源配線４００の電源線ＶＬＥＤから遠い側に位置する。データ転送配線５００は、駆動チップ信号配線６００と接地信号配線ＧＮＤとの間に位置する。接地信号配線ＧＮＤは、駆動チップ信号配線６００の電源線ＶＬＥＤから遠い側に位置し、第１区画通路配線３１０、電源線ＶＬＥＤ、第３区画通路配線３３０、第４区画通路配線３４０、駆動チップ電源配線４００、データ転送配線５００、駆動チップ信号配線６００、第２区画通路配線３２０及び接地信号配線ＧＮＤは、同層であって間隔をおいて設けられる。
本発明において、第１区画通路配線３１０、電源線ＶＬＥＤ、第３区画通路配線３３０、第４区画通路配線３４０、駆動チップ電源配線４００、データ転送配線５００、駆動チップ信号配線６００、第２区画通路配線３２０及び接地信号配線ＧＮＤは、同層に設けられて間隔をおいて設けられるとともに、対応するピンの位置を設けて、配線のジャンプを減少させることにより、短絡しやすいという問題の発生を防止して、表示パネル１０の良品率を向上させるとともに、コストダウンする。
動作原理は、ＬＥＤランプの電源の正極は、電源線ＶＬＥＤを介して発光ランプ群１００に転送し、駆動チップ２００は、定電流源を出力する駆動チップ２００であり、データ信号、電源信号、接地信号及びステージング信号を駆動チップ２００に転送した後、データ信号は、駆動チップ２００により処理されて各Ｏｕｔｐｕｔ出力電流に変換し、各発光ランプ群に転送して正常に発光させ、即ち表示パネル１０を動作させる。
図２を参照されたく、図２は、本発明の実施例に係る表示パネル１０の発光ランプ群１００の平面模式図であり、図３は、本発明の実施例に係る表示パネル１０の第２の平面模式図である。発光ランプ群１００におけるＬＥＤは、２つずつ直列接続されるか又は２つずつ並列接続されるように設けられてもよい。
図３を参照されたく、なお、第２の構成と第１の構成との相違点は、データ信号ピンＤａｔａの数が２つであることである。２つのデータ信号ピンＤａｔａは、第１方向Ｙに沿って設けられる。具体的には、データ信号ピンＤａｔａは、第１データ信号ピンＤａｔａ及び第２データ信号ピンＤａｔａを含む。第１電源信号ピンＶｃｃ、第２電源信号ピンＶｃｃ、ステージング信号出力ピンＳｏ、ステージング信号入力ピンＳｉ、第１データ信号ピンＤａｔａ及び第２データ信号ピンＤａｔａは、第２部分に位置する。第１データ選択ピンＣＨ１、第３データ選択ピンＣＨ３、第１電源信号ピンＶｃｃ、第１データ信号ピンＤａｔａ及びステージング信号出力ピンＳｏは、第２方向Ｘに沿って一列に順次配列され、第２データ選択ピンＣＨ２、第４データ選択ピンＣＨ４、第２電源信号ピンＶｃｃ、第２データ信号ピンＤａｔａ及びステージング信号入力ピンＳｉは、第２方向Ｘに沿って一列に順次配列される。ステージング信号出力ピンＳｏ、接地信号ピンＧＮＤ及びステージング信号出力ピンＳｏは、第１方向Ｙに沿って一列に順次配列される。つまり、第１データ信号ピンＤａｔａと第２データ信号ピンＤａｔａとは、対称に設けられる。データ転送配線５００は、隣接する２つの駆動チップ２００の間に設けられる。隣接する２つの駆動チップ２００の第１データ信号ピンＤａｔａと第２データ信号ピンＤａｔａとは、データ転送配線５００を介して接続される。
一実施例において、駆動チップ２００は、空ピンＮＧをさらに含む。空ピンＮＧは、第１部分に位置する。第１データ選択ピンＣＨ１、空ピンＮＧ及び第２データ選択ピンＣＨ２は、第１方向Ｙに沿って一列に順次配列される。
なお、第１部分における第１電源信号ピンＶｃｃ、第２電源信号ピンＶｃｃ、ステージング信号出力ピンＳｏ、ステージング信号入力ピンＳｉ、第１データ信号ピンＤａｔａ及び第２データ信号ピンＤａｔａの位置は、互換可能であり、同時に対応する配線の位置も互換する。
例えば、第１データ選択ピンＣＨ１、第３データ選択ピンＣＨ３、第１電源信号ピンＶｃｃ、第１データ信号ピンＤａｔａ及びステージング信号出力ピンＳｏは、第２方向Ｘに沿って順次配列される。第２データ選択ピンＣＨ２、第４データ選択ピンＣＨ４、第２電源信号ピンＶｃｃ、第２データ信号ピンＤａｔａ及びステージング信号入力ピンＳｉは、第２方向Ｘに沿って順次配列される。空ピンＮＧと接地信号ピンＧＮＤとは、第２方向Ｘに沿って順次配列されて、第１データ選択ピン、空ピンＮＧ及び第２データ選択ピンが第１方向Ｙに沿って順次配列され、第１データ選択ピン、空ピンＮＧ及び第２データ選択ピンは、駆動チップ２００の電源線ＶＬＥＤに近い側に位置する。ステージング信号出力ピンＳｏ、接地信号ピンＧＮＤ及びステージング信号入力ピンＳｉは、第１方向Ｙに沿って順次配列され、ステージング信号出力ピンＳｏ、接地信号ピンＧＮＤ及びステージング信号入力ピンＳｉは、第２部分の電源線ＶＬＥＤから遠い側に位置する。第１データ選択ピンＣＨ１、第３データ選択ピンＣＨ３、第１電源信号ピンＶｃｃ、第１データ信号ピンＤａｔａ及びステージング信号出力ピンＳｏは、駆動チップ２００の第１発光ランプ群１１０に近い側に位置する。第２データ選択ピンＣＨ２、第４データ選択ピンＣＨ４、第２電源信号ピンＶｃｃ、第２データ信号ピンＤａｔａ及びステージング信号入力ピンＳｉは、駆動チップ２００の第２発光ランプ群１２０に近い側に位置する。データ転送配線５００は、駆動チップ電源配線４００の電源線ＶＬＥＤから遠い側に位置し、データ転送配線５００と接地信号配線ＧＮＤとの間に位置する。第２区画通路配線は、電源線ＶＬＥＤと第４区画通路配線３４０との間に位置し、駆動チップ信号配線６００は、データ転送配線５００と接地信号配線ＧＮＤとの間に位置し、第１区画通路配線３１０、電源線ＶＬＥＤ、第３区画通路配線３３０、第４区画通路配線３４０、駆動チップ電源配線４００、データ転送配線５００、駆動チップ信号配線６００、第２区画通路配線３２０及び接地信号配線ＧＮＤは、同層であって間隔をおいて設けられる。
本発明において、第１区画通路配線３１０、電源線ＶＬＥＤ、第３区画通路配線３３０、第４区画通路配線３４０、駆動チップ電源配線４００、データ転送配線５００、駆動チップ信号配線６００、第２区画通路配線３２０及び接地信号配線ＧＮＤは、同層に設けられて間隔をおいて設けられるとともに、対応するピンの位置を設けて、配線のジャンプを減少させることにより、短絡しやすいという問題の発生を防止して、表示パネル１０の良品率を向上させるとともに、コストダウンし、そして、駆動チップ２００に空ピンが設けられることで、駆動チップ２００のピンの配置をバランスよく対称にし、駆動チップ２００の製造工程を簡略化させ、製造サイクルを短縮して、コストダウンする。
なお、本発明に係る表示パネル１０は、Ｍｉｎｉ ＬＥＤバックライト製品又はＭｉｎｉ ＬＥＤ表示画面製品であってもよい。
本発明は、電源線ＶＬＥＤ、発光ランプ群１００、駆動チップ２００、区画通路配線３００及び接地信号配線ＧＮＤを含み、接地信号配線ＧＮＤと電源線ＶＬＥＤとが間隔をおいて設けられる表示パネル１０を開示している。駆動チップ２００は、電源線ＶＬＥＤと接地信号配線ＧＮＤとの間に設けられるとともに、接地信号配線ＧＮＤに接続され、発光ランプ群１００が駆動チップ２００と電源線ＶＬＥＤとの間に設けられて、一端は、電源線ＶＬＥＤに接続され、区画通路配線は、電源線ＶＬＥＤと接地信号配線ＧＮＤとの間に設けられて、発光ランプ群１００の他端を駆動チップ２００と接続し、電源線ＶＬＥＤ、区画通路配線及び接地信号配線ＧＮＤは、同層に設けられる。本発明において、電源線ＶＬＥＤ、区画通路配線及び接地信号配線ＧＮＤを同層に設けて、駆動チップ２００におけるピンの配列設計を変更することにより、電源線ＶＬＥＤ、区画通路配線及び接地信号配線ＧＮＤは、異なる層に設けられるため、短絡が発生するという問題を防止し、コストダウンすることにより、表示パネル１０の特性を向上させる。
以上、本発明の実施例に係る表示パネルについて詳細に説明し、本明細書では具体的な実施例を用いて本発明の原理及び実施形態について説明したが、以上の実施例の説明は本発明の方法及びその核心的な思想を理解するためのものに過ぎず、一方、当業者であれば、本発明の構想に基づき、具体的な実施形態及び適用範囲に変更を加えることがあり、要約すると、本明細書の内容は本発明を限定するものとして理解されるべきではない。
Ｙ 第１方向
Ｘ 第２方向
１０ 表示パネル
１００ 発光ランプ群
１１０ 第１発光ランプ群
１２０ 第２発光ランプ群
１３０ 第３発光ランプ群
１４０ 第４発光ランプ群
２００ 駆動チップ
３００ 区画通路配線
３１０ 第１区画通路配線
３２０ 第２区画通路配線
３３０ 第３区画通路配線
３４０ 第４区画通路配線
４００ 駆動チップ電源配線
５００ データ転送配線
６００ 駆動チップ信号配線

Claims (20)

  1. 電源線と、
    前記電源線と間隔をおいて設けられ、前記電源線と第１方向に沿って配列される接地信号配線と、
    前記電源線と前記接地信号配線との間に設けられるとともに、前記接地信号配線と接続される駆動チップと、
    前記接地信号配線と前記電源線との間に設けられる発光ランプ群であって、前記発光ランプ群の一端が前記電源線と接続される発光ランプ群と、
    前記電源線と前記接地信号配線との間に設けられ、前記発光ランプ群の他端と前記駆動チップとを接続する区画通路配線と、を含み、
    前記電源線、前記区画通路配線及び前記接地信号配線は、同層に設けられる表示パネル。
  2. 前記発光ランプ群は、複数含まれ、複数の前記発光ランプ群は、前記第１方向に沿って配列され、前記区画通路配線は、複数含まれ、前記駆動チップにはデータ選択ピンが複数設けられ、複数の前記データ選択ピンは、前記第１方向及び／又は前記第１方向と交差する第２方向に沿って設けられ、各前記データ選択ピンは、前記区画通路配線を介して前記発光ランプ群に接続される請求項１に記載の表示パネル。
  3. 前記発光ランプ群は、第１発光ランプ群及び第２発光ランプ群を含み、前記駆動チップは、第１データ選択ピン及び第２データ選択ピンを含み、前記区画通路配線は、第１区画通路配線及び第２区画通路配線を含み、
    前記第１発光ランプ群と前記第２発光ランプ群とは、前記第１方向に沿って配列され、
    前記第１データ選択ピンと前記第２データ選択ピンとは、前記第１方向に沿って配列され、
    前記第１発光ランプ群と前記第１データ選択ピンとは、前記第１区画通路配線を介して接続され、前記第２発光ランプ群は、前記第２区画通路配線を介して前記第２データ選択ピンに接続される請求項１に記載の表示パネル。
  4. 前記発光ランプ群は、第３発光ランプ群及び第４発光ランプ群をさらに含み、前記駆動チップに第３データ選択ピン及び第４データ選択ピンがさらに設けられ、前記区画通路配線は、第３区画通路配線及び第４区画通路配線をさらに含み、
    前記第１発光ランプ群、前記第２発光ランプ群、前記第３発光ランプ群及び前記第４発光ランプ群は、前記第１方向に沿って配列され、
    前記第１データ選択ピン及び前記第３データ選択ピンは、第２方向に沿って一列に配列され、前記第１データ選択ピンは、前記第３データ選択ピンの前記電源線に近い側に位置し、
    前記第２データ選択ピン及び前記第４データ選択ピンは、第２方向に沿って他の一列に配列され、前記第２データ選択ピンは、前記第４データ選択ピンの前記電源線に近い側に位置し、
    前記第３発光ランプ群と前記第３データ選択ピンとは、前記第３区画通路配線を介して接続され、前記第４発光ランプ群は、前記第４区画通路配線を介して前記第４データ選択ピンに接続される請求項３に記載の表示パネル。
  5. 前記駆動チップは、第１部分と、前記第１部分と接続される第２部分とを含み、前記第１部分は、前記駆動チップの前記電源線に近い端部に位置し、前記第１データ選択ピン、前記第２データ選択ピン、前記第３データ選択ピン及び前記第４データ選択ピンは、前記第１部分に位置し、前記駆動チップは、前記接地信号配線に接続される接地信号ピンを含み、前記接地信号ピンは、前記第２部分に設けられる請求項４に記載の表示パネル。
  6. 前記駆動チップに２つの電源信号ピンは、設けられ、前記２つの電源信号ピンは、前記第１方向に沿って前記第２部分に設けられ、前記表示パネルは、隣接する前記チップの間に設けられ、前記駆動チップの電源信号ピンを接続するための駆動チップ電源配線を含む請求項５に記載の表示パネル。
  7. 前記駆動チップにステージング信号入力ピン及びステージング信号出力ピンが設けられ、前記ステージング信号入力ピン及び前記ステージング信号出力ピンは、前記第１方向に沿って前記第２部分に設けられ、前記表示パネルは、隣接する前記駆動チップの間に設けられ、隣接する前記駆動チップの前記ステージング信号入力ピン及び前記ステージング信号出力ピンを接続するための駆動チップ信号配線をさらに含む請求項６に記載の表示パネル。
  8. 前記駆動チップに少なくとも１つのデータ信号ピンが設けられ、前記データ信号ピンは、前記第２部分に設けられ、前記表示パネルは、前記データ信号ピンに接続されるデータ転送配線を含む請求項７に記載の表示パネル。
  9. 前記データ信号ピンの数は、１つであり、１つの前記データ信号ピンと前記接地信号ピンとは、前記第１方向に沿って設けられ、前記データ転送配線は、前記第１方向に沿って延びるとともに、前記データ信号ピンの前記接地信号配線から離反する側に位置する請求項８に記載の表示パネル。
  10. 電源線と、
    前記電源線と間隔をおいて設けられる接地信号配線と、
    前記電源線と前記接地信号配線との間に設けられるとともに、前記接地信号配線と接続される駆動チップと、
    前記接地信号配線と前記電源線との間に設けられる発光ランプ群であって、前記発光ランプ群の一端が前記電源線と接続される発光ランプ群と、
    前記電源線と前記接地信号配線との間に設けられ、前記発光ランプ群の他端と前記駆動チップとを接続する区画通路配線と、を含み、
    前記電源線、前記区画通路配線及び前記接地信号配線は、同層に設けられる表示パネル。
  11. 前記発光ランプ群は、複数含まれ、複数の前記発光ランプ群は、第１方向に沿って配列され、前記区画通路配線は、複数含まれ、前記駆動チップにはデータ選択ピンが複数設けられ、複数の前記データ選択ピンは、前記第１方向及び／又は前記第１方向と交差する第２方向に沿って設けられ、各前記データ選択ピンは、前記区画通路配線を介して前記発光ランプ群に接続される請求項１０に記載の表示パネル。
  12. 前記発光ランプ群は、第１発光ランプ群及び第２発光ランプ群を含み、前記駆動チップは、第１データ選択ピン及び第２データ選択ピンを含み、前記区画通路配線は、第１区画通路配線及び第２区画通路配線を含み、
    前記第１発光ランプ群と前記第２発光ランプ群とは、第１方向に沿って配列され、
    前記第１データ選択ピンと前記第２データ選択ピンとは、前記第１方向に沿って配列され、
    前記第１発光ランプ群と前記第１データ選択ピンとは、前記第１区画通路配線を介して接続され、前記第２発光ランプ群は、前記第２区画通路配線を介して前記第２データ選択ピンに接続される請求項１０に記載の表示パネル。
  13. 前記発光ランプ群は、第３発光ランプ群及び第４発光ランプ群をさらに含み、前記駆動チップに第３データ選択ピン及び第４データ選択ピンがさらに設けられ、前記区画通路配線は、第３区画通路配線及び第４区画通路配線をさらに含み、
    前記第１発光ランプ群、前記第２発光ランプ群、前記第３発光ランプ群及び前記第４発光ランプ群は、前記第１方向に沿って配列され、
    前記第１データ選択ピン及び前記第３データ選択ピンは、第２方向に沿って一列に配列され、前記第１データ選択ピンは、前記第３データ選択ピンの前記電源線に近い側に位置し、
    前記第２データ選択ピン及び前記第４データ選択ピンは、第２方向に沿って他の一列に配列され、前記第２データ選択ピンは、前記第４データ選択ピンの前記電源線に近い側に位置し、
    前記第３発光ランプ群と前記第３データ選択ピンとは、前記第３区画通路配線を介して接続され、前記第４発光ランプ群は、前記第４区画通路配線を介して前記第４データ選択ピンに接続される請求項１２に記載の表示パネル。
  14. 前記駆動チップは、第１部分と、前記第１部分と接続される第２部分とを含み、前記第１部分は、前記駆動チップの前記電源線に近い端部に位置し、前記第１データ選択ピン、前記第２データ選択ピン、前記第３データ選択ピン及び前記第４データ選択ピンは、前記第１部分に位置し、前記駆動チップは、前記接地信号配線に接続される接地信号ピンを含み、前記接地信号ピンは、前記第２部分に設けられる請求項１３に記載の表示パネル。
  15. 前記駆動チップに２つの電源信号ピンは、設けられ、前記２つの電源信号ピンは、前記第１方向に沿って前記第２部分に設けられ、前記表示パネルは、隣接する前記チップの間に設けられ、前記駆動チップの電源信号ピンを接続するための駆動チップ電源配線を含む請求項１４に記載の表示パネル。
  16. 前記駆動チップにステージング信号入力ピン及びステージング信号出力ピンが設けられ、前記ステージング信号入力ピン及び前記ステージング信号出力ピンは、前記第１方向に沿って前記第２部分に設けられ、前記表示パネルは、隣接する前記駆動チップの間に設けられ、隣接する前記駆動チップの前記ステージング信号入力ピン及び前記ステージング信号出力ピンを接続するための駆動チップ信号配線をさらに含む請求項１５に記載の表示パネル。
  17. 前記駆動チップに少なくとも１つのデータ信号ピンが設けられ、前記データ信号ピンは、前記第２部分に設けられ、前記表示パネルは、前記データ信号ピンに接続されるデータ転送配線を含む請求項１６に記載の表示パネル。
  18. 前記データ信号ピンの数は、１つであり、１つの前記データ信号ピンと前記接地信号ピンとは、前記第１方向に沿って設けられ、前記データ転送配線は、前記第１方向に沿って延びるとともに、前記データ信号ピンの前記接地信号配線から離反する側に位置する請求項１７に記載の表示パネル。
  19. 前記データ信号ピンの数は、２つであり、２つの前記データ信号ピンは、前記第１方向に沿って設けられる請求項１７に記載の表示パネル。
  20. 前記接地信号ピンと前記ステージング信号入力ピン及び前記ステージング信号出力ピンとは、同一列に位置するか、又は
    前記接地信号ピンと前記データ信号ピンとは、同一列に位置するか、又は
    前記接地信号ピンと前記電源信号ピンとは、同一列に位置する請求項１９に記載の表示パネル。
JP2022521062A 2022-03-16 2022-03-30 表示パネル Pending JP2024519561A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN202210257463.0 2022-03-16
CN202210257463.0A CN114695312A (zh) 2022-03-16 2022-03-16 显示面板
PCT/CN2022/084132 WO2023173497A1 (zh) 2022-03-16 2022-03-30 显示面板

Publications (1)

Publication Number Publication Date
JP2024519561A true JP2024519561A (ja) 2024-05-17

Family

ID=82139394

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022521062A Pending JP2024519561A (ja) 2022-03-16 2022-03-30 表示パネル

Country Status (4)

Country Link
US (1) US20240055418A1 (ja)
JP (1) JP2024519561A (ja)
CN (1) CN114695312A (ja)
WO (1) WO2023173497A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117275426A (zh) * 2023-10-27 2023-12-22 北京显芯科技有限公司 背光电路

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012099683A (ja) * 2010-11-04 2012-05-24 Fujitsu Semiconductor Ltd 半導体装置
CN109285514B (zh) * 2018-10-31 2021-01-08 惠科股份有限公司 一种显示面板的制造方法、显示面板和显示装置
CN114725081A (zh) * 2019-09-30 2022-07-08 京东方科技集团股份有限公司 背光源的显示方法及装置
KR20210086193A (ko) * 2019-12-31 2021-07-08 엘지디스플레이 주식회사 유기발광 다이오드 표시장치 및 이의 구동방법
CN112230471B (zh) * 2020-10-20 2022-07-01 厦门天马微电子有限公司 Led模组和显示装置
CN114171546A (zh) * 2021-12-02 2022-03-11 Tcl华星光电技术有限公司 MiniLED背光基板、显示面板及显示装置
CN114185200B (zh) * 2021-12-13 2022-11-08 Tcl华星光电技术有限公司 光源模块及显示装置
CN114677927B (zh) * 2022-03-16 2023-08-22 Tcl华星光电技术有限公司 显示面板

Also Published As

Publication number Publication date
WO2023173497A1 (zh) 2023-09-21
US20240055418A1 (en) 2024-02-15
CN114695312A (zh) 2022-07-01

Similar Documents

Publication Publication Date Title
JP5297521B2 (ja) 発光モジュール、発光モジュールユニット及びバックライトシステム
TWI634467B (zh) 觸控顯示整合驅動電路以及使用其之觸控顯示裝置
JP5311355B2 (ja) 交流駆動発光装置
JP2018523314A (ja) Ｌｅｄ画素点、発光ユニット、発光パネル及びディスプレイスクリーン
US20240030273A1 (en) Light source module and display device
JP2024519561A (ja) 表示パネル
CN105489162A (zh) 一种显示面板的信号驱动电路
TWI708382B (zh) 微型發光二極體顯示面板
JP2024519560A (ja) 表示パネル
CN114171546A (zh) MiniLED背光基板、显示面板及显示装置
CN116047809A (zh) 背光源以及显示装置
CN203895504U (zh) 一种舞台灯用led光源
CN115719747A (zh) 驱动基板及显示装置
TWM616496U (zh) 具高開口率的發光顯示裝置
WO2024011656A1 (zh) 发光基板及显示装置
CN108459752B (zh) 触控显示整合驱动电路以及使用其的触控显示装置
CN114283706A (zh) 阵列基板和显示面板
TW202139393A (zh) 端子連接結構、顯示單元及顯示器
TWI643115B (zh) 觸控顯示整合驅動電路以及使用其之觸控顯示裝置
CN217881566U (zh) 一种LED载板及Mini LED或Micro LED显示面板
KR102249523B1 (ko) 표시 장치
WO2024098302A1 (zh) 一种布线基板、发光基板及显示装置
CN220306281U (zh) Led灯珠和透明led显示屏
CN114758584B (zh) 一种突破驱动ic扫描行数限制的拼接led透明显示屏
WO2023123304A1 (zh) 显示面板及显示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220518

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240508