JP2024519561A - 表示パネル - Google Patents

表示パネル Download PDF

Info

Publication number
JP2024519561A
JP2024519561A JP2022521062A JP2022521062A JP2024519561A JP 2024519561 A JP2024519561 A JP 2024519561A JP 2022521062 A JP2022521062 A JP 2022521062A JP 2022521062 A JP2022521062 A JP 2022521062A JP 2024519561 A JP2024519561 A JP 2024519561A
Authority
JP
Japan
Prior art keywords
pin
wiring
light
data selection
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022521062A
Other languages
English (en)
Inventor
淨 劉
紅照 ▲デン▼
正波 崔
一晨 白
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
TCL China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TCL China Star Optoelectronics Technology Co Ltd filed Critical TCL China Star Optoelectronics Technology Co Ltd
Publication of JP2024519561A publication Critical patent/JP2024519561A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09FDISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528Geometry or layout of the interconnection structure
    • H01L23/5286Arrangements of power or ground buses
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Led Device Packages (AREA)

Abstract

本発明は、電源線、発光ランプ群、区画通路配線、駆動チップ及び接地信号配線を含み、駆動チップ、発光ランプ群及び区画通路配線が間隔をおいて設けられる電源線と接地信号配線との間に設けられ、駆動チップが接地信号配線に接続され、発光ランプ群が電源線に接続され、区画通路配線が発光ランプ群と駆動チップとを接続し、電源線、接地信号配線及び区画通路配線を同層に設ける表示パネルを開示している。【選択図】図1

Description

本発明は、表示の技術分野に関し、具体的には表示パネルに関する。
ミニ発光ダイオード(Mini LED)は、「サブミリ発光ダイオード」)とも呼ばれ、粒子(チップ)サイズが50μm~200μmであるLEDからなる表示画面を指し、Micro LEDと小ピッチLEDディスプレイとの間に介在する。Mini LEDダイレクトディスプレイやMini LEDバックライトディスプレイに広く使用されている。
従来の製品において、金属配線方式は2層以上の金属配線方式であり、例えば、接地配線、区画通路配線及び電源配線などが異なる層に設けられ、このように設けられる配線方式が異なる金属層の間にショート(short)しやすくなり、即ち短絡しやすくなり、コストが高くなるなどの問題が発生する。
本発明の実施例は、従来技術において接地配線、区画通路配線及び電源線が2層以上に設けられる場合に、短絡しやすくなるという問題を解決するための表示パネルを提供する。
本発明は、
電源線と、
前記電源線と間隔をおいて設けられ、前記電源線と第1方向に沿って配列される接地信号配線と、
前記電源線と前記接地信号配線との間に設けられるとともに、前記接地信号配線と接続される駆動チップと、
前記接地信号配線と前記電源線との間に設けられる発光ランプ群であって、前記発光ランプ群の一端が前記電源線と接続される発光ランプ群と、
前記電源線と前記接地信号配線との間に設けられ、前記発光ランプ群の他端と前記駆動チップとを接続する区画通路配線と、を含み、
前記電源線、前記区画通路配線及び前記接地信号配線は、同層に設けられる表示パネルを提供する。
所望により、本発明のいくつかの実施例において、前記発光ランプ群は、複数含まれ、複数の前記発光ランプ群は、前記第1方向に沿って配列され、前記区画通路配線は、複数含まれ、前記駆動チップにはデータ選択ピンが複数設けられ、複数の前記データ選択ピンは、前記第1方向及び/又は前記第1方向と交差する第2方向に沿って設けられ、各前記データ選択ピンは、前記区画通路配線を介して前記発光ランプ群に接続される。
所望により、本発明のいくつかの実施例において、前記発光ランプ群は、第1発光ランプ群及び第2発光ランプ群を含み、前記駆動チップは、第1データ選択ピン及び第2データ選択ピンを含み、前記区画通路配線は、第1区画通路配線及び第2区画通路配線を含み、
前記第1発光ランプ群と前記第2発光ランプ群とは、前記第1方向に沿って配列され、
前記第1データ選択ピンと前記第2データ選択ピンとは、前記第1方向に沿って配列され、
前記第1発光ランプ群と前記第1データ選択ピンとは、前記第1区画通路配線を介して接続され、前記第2発光ランプ群は、前記第2区画通路配線を介して前記第2データ選択ピンに接続される。
所望により、本発明のいくつかの実施例において、前記発光ランプ群は、第3発光ランプ群及び第4発光ランプ群をさらに含み、前記駆動チップに第3データ選択ピン及び第4データ選択ピンがさらに設けられ、前記区画通路配線は、第3区画通路配線及び第4区画通路配線をさらに含み、
前記第1発光ランプ群、前記第2発光ランプ群、前記第3発光ランプ群及び第4発光ランプ群は、前記第1方向に沿って配列され、
前記第1データ選択ピン及び前記第3データ選択ピンは、第2方向に沿って一列に配列され、前記第1データ選択ピンは、前記第3データ選択ピンの前記電源線に近い側に位置し、
前記第2データ選択ピン及び前記第4データ選択ピンは、第2方向に沿って他の一列に配列され、前記第2データ選択ピンは、前記第4データ選択ピンの前記電源線に近い側に位置し、
前記第3発光ランプ群と前記第3データ選択ピンとは、前記第3区画通路配線を介して接続され、前記第4発光ランプ群は、前記第4区画通路配線を介して前記第4データ選択ピンに接続される。
所望により、本発明のいくつかの実施例において、前記駆動チップは、第1部分と、前記第1部分と接続される第2部分とを含み、前記第1部分は、前記駆動チップの前記電源線に近い端部に位置し、前記第1データ選択ピン、前記第2データ選択ピン、前記第3データ選択ピン及び前記第4データ選択ピンは、前記第1部分に位置し、前記駆動チップは、前記接地信号配線に接続される接地信号ピンを含み、前記接地信号ピンは、前記第2部分に設けられる。
所望により、本発明のいくつかの実施例において、前記駆動チップに2つの電源信号ピンが設けられ、前記2つの電源信号ピンは、前記第1方向に沿って前記第2部分に設けられ、前記表示パネルは、隣接する前記駆動チップの間に設けられ、前記駆動チップの電源信号ピンを接続するための駆動チップ電源配線を含む。
所望により、本発明のいくつかの実施例において、前記駆動チップにステージング信号入力ピン及びステージング信号出力ピンが設けられ、前記ステージング信号入力ピン及び前記ステージング信号出力ピンは、前記第1方向に沿って前記第2部分に設けられ、前記表示パネルは、隣接する前記駆動チップの間に設けられ、隣接する前記駆動チップの前記ステージング信号入力ピン及び前記ステージング信号出力ピンを接続するための駆動チップ信号配線をさらに含む。
所望により、本発明のいくつかの実施例において、前記駆動チップに少なくとも1つのデータ信号ピンが設けられ、前記データ信号ピンは、前記第2部分に設けられ、前記表示パネルは、前記データ信号ピンに接続されるデータ転送配線を含む。
所望により、本発明のいくつかの実施例において、前記データ信号ピンの数は、1つであり、1つの前記データ信号ピンと前記接地信号ピンとは、前記第1方向に沿って設けられ、前記データ転送配線は、前記第1方向に沿って延びるとともに、前記データ信号ピンの前記接地信号配線から離反する側に位置する。
したがって、本発明は、
電源線と、
前記電源線と間隔をおいて設けられる接地信号配線と、
前記電源線と前記接地信号配線との間に設けられるとともに、前記接地信号配線と接続される駆動チップと、
前記接地信号配線と前記電源線との間に設けられる発光ランプ群であって、前記発光ランプ群の一端が、前記電源線と接続される発光ランプ群と、
前記電源線と前記接地信号配線との間に設けられ、前記発光ランプ群の他端と前記駆動チップとを接続する区画通路配線と、を含み、
前記電源線、前記区画通路配線及び前記接地信号配線は、同層に設けられる表示パネルをさらに提供する。
所望により、本発明のいくつかの実施例において、前記発光ランプ群は、複数含まれ、複数の前記発光ランプ群は、第1方向に沿って配列され、前記区画通路配線は、複数含まれ、前記駆動チップにはデータ選択ピンが複数設けられ、複数の前記データ選択ピンは、前記第1方向及び/又は前記第1方向と交差する第2方向に沿って設けられ、各前記データ選択ピンは、前記区画通路配線を介して前記発光ランプ群に接続される。
所望により、本発明のいくつかの実施例において、前記発光ランプ群は、第1発光ランプ群及び第2発光ランプ群を含み、前記駆動チップは、第1データ選択ピン及び第2データ選択ピンを含み、前記区画通路配線は、第1区画通路配線及び第2区画通路配線を含み、
前記第1発光ランプ群と前記第2発光ランプ群とは、前記第1方向に沿って配列され、
前記第1データ選択ピンと前記第2データ選択ピンとは、前記第1方向に沿って配列され、
前記第1発光ランプ群と前記第1データ選択ピンとは、前記第1区画通路配線を介して接続され、前記第2発光ランプ群は、前記第2区画通路配線を介して前記第2データ選択ピンに接続される。
所望により、本発明のいくつかの実施例において、前記発光ランプ群は、第3発光ランプ群及び第4発光ランプ群をさらに含み、前記駆動チップに第3データ選択ピン及び第4データ選択ピンがさらに設けられ、前記区画通路配線は、第3区画通路配線及び第4区画通路配線をさらに含み、
前記第1発光ランプ群、前記第2発光ランプ群、前記第3発光ランプ群及び第4発光ランプ群は、前記第1方向に沿って配列され、前記第1発光ランプ群及び前記第3発光ランプ群と、前記第2発光ランプ群及び前記第4発光ランプ群とは、前記駆動チップの対向する両側に位置し、
前記第1データ選択ピン及び前記第3データ選択ピンは、第2方向に沿って一列に配列され、前記第1データ選択ピンは、前記第3データ選択ピンの前記電源線に近い側に位置し、
前記第2データ選択ピン及び前記第4データ選択ピンは、第2方向に沿って他の一列に配列され、前記第2データ選択ピンは、前記第4データ選択ピンの前記電源線に近い側に位置し、
前記第3発光ランプ群と前記第3データ選択ピンとは、前記第3区画通路配線を介して接続され、前記第4発光ランプ群は、前記第4区画通路配線を介して前記第4データ選択ピンに接続される。
所望により、本発明のいくつかの実施例において、前記駆動チップは、第1部分と、前記第1部分と接続される第2部分とを含み、前記第1部分は、前記駆動チップの前記電源線に近い端部に位置し、前記第1データ選択ピン、前記第2データ選択ピン、前記第3データ選択ピン及び前記第4データ選択ピンは、前記第1部分に位置し、前記駆動チップは、前記接地信号配線に接続される接地信号ピンを含み、前記接地信号ピンは、前記第2部分に設けられる。
所望により、本発明のいくつかの実施例において、前記駆動チップに2つの電源信号ピンが設けられ、前記2つの電源信号ピンは、前記第1方向に沿って前記第2部分に設けられ、前記表示パネルは、隣接する前記チップの間に設けられ、前記駆動チップの電源信号ピンを接続するための駆動チップ電源配線を含む。
所望により、本発明のいくつかの実施例において、前記駆動チップにステージング信号入力ピン及びステージング信号出力ピンが設けられ、前記ステージング信号入力ピン及び前記ステージング信号出力ピンは、前記第1方向に沿って前記第2部分に設けられ、前記表示パネルは、隣接する前記駆動チップの間に設けられ、隣接する前記駆動チップの前記ステージング信号入力ピン及び前記ステージング信号出力ピンを接続するための駆動チップ信号配線をさらに含む。
所望により、本発明のいくつかの実施例において、前記駆動チップに少なくとも1つのデータ信号ピンが設けられ、前記データ信号ピンは、前記第2部分に設けられ、前記表示パネルは、前記データ信号ピンに接続されるデータ転送配線を含む。
所望により、本発明のいくつかの実施例において、前記データ信号ピンの数は、1つであり、1つの前記データ信号ピンと前記接地信号ピンとは、前記第1方向に沿って設けられ、前記データ転送配線は、前記第1方向に沿って延びるとともに、前記データ信号ピンの前記接地信号配線から離反する側に位置する。
所望により、本発明のいくつかの実施例において、前記データ信号ピンの数は、2つであり、2つの前記データ信号ピンは、前記第1方向に沿って設けられる。
所望により、本発明のいくつかの実施例において、前記接地信号ピンと前記ステージング信号入力ピン及び前記ステージング信号出力ピンとは、同一列に位置するか、又は
前記接地信号ピンと前記データ信号ピンとは、同一列に位置するか、又は
前記接地信号ピンと前記電源信号ピンとは、同一列に位置する。
本発明は、電源線、発光ランプ群、駆動チップ、区画通路配線及び接地信号配線を含み、接地信号配線は、電源線と間隔をおいて設けられ、駆動チップは、電源線と接地信号配線との間に設けられるとともに、接地信号配線に接続され、発光ランプ群は、駆動チップと電源線との間に設けられて、一端が、電源線に接続され、区画通路配線は、電源線と接地信号配線との間に設けられて、発光ランプ群の他端を駆動チップと接続し、電源線、区画通路配線及び接地信号配線は、同層に設けられる表示パネルを開示している。本発明において、電源線、区画通路配線及び接地信号配線を同層に設けることにより、電源線、区画通路配線及び接地信号配線は、異なる層に設けられるため、短絡が発生するという問題を防止することにより、表示パネルの特性を向上させる。
本発明の実施例における技術的手段をより明確に説明するために、以下、実施例の説明で使用する必要がある図面を簡単に紹介し、以下の説明における図面は、本発明の幾つかの実施例に過ぎなく、当業者にとっては創造的努力なしにこれらの図面から他の図面を導き出すこともできることは明らかである。
本発明の実施例に係る表示パネルの第1の平面模式図である。 本発明の実施例に係る表示パネルの発光ランプ群の平面模式図である。 本発明の実施例に係る表示パネルの第2の平面模式図である。
以下、本発明の実施例における図面を参照しながら、本発明の実施例における技術的手段を明確かつ完全に説明するが、説明した実施例は本発明の実施例のすべてではなく、単に実施例の一部であることは明らかである。本発明における実施例に基づいて、当業者が創造的努力なしに取得したすべての他の実施例は、いずれも本発明の保護範囲に属している。また、ここで記載する具体的な実施形態は本発明を説明や解釈するためのものであり、本発明を限定するためのものではないことを理解されたい。本発明において、反対の説明がなされない場合、「上」及び「下」などの使用される方向語は、通常、装置が実際に使用されている状態又は稼働している状態における上及び下を意味し、具体的に添付図面における図面方向であるが、「内」及び「外」は、装置の輪郭について示すものである。本発明において、「反応」とは、化学反応であってもよいし、物理反応であってもよい。
本発明の実施例は、表示パネルを提供する。表示パネルは、電源線、発光ランプ群、駆動チップ、区画通路配線及び接地信号配線を含み、接地信号配線は、電源線と平行であって間隔をおいて設けられ、駆動チップが電源線と接地信号配線との間に設けられるとともに、接地信号配線に接続され、発光ランプ群は、駆動チップと電源線との間に設けられて、一端が、電源線に接続され、区画通路配線は、電源線と接地信号配線との間に設けられて、発光ランプ群の他端を駆動チップと接続し、電源線、区画通路配線及び接地信号配線は、同層に設けられる。
本発明において、電源線、区画通路配線及び接地信号配線を同層に設けることにより、電源線、区画通路配線及び接地信号配線は、異なる層に設けられるため、短絡が発生するという問題を防止することにより、表示パネルの特性を向上させる。
以下、詳細に説明する。
図1を参照されたく、図1は本発明の実施例に係る表示パネルの第1の平面模式図である。表示パネル10は、電源線VLED、発光ランプ群100、駆動チップ200、区画通路配線300及び接地信号配線GNDを含む。接地信号配線GNDは、電源線VLEDと間隔をおいて設けられる。駆動チップ200は、電源線VLEDと接地信号配線GNDとの間に設けられるとともに、接地信号配線GNDと接続される。発光ランプ群100は、駆動チップ200と電源線VLEDとの間に設けられて、一端が電源線VLEDに接続される。区画通路配線は、電源線VLEDと接地信号配線GNDとの間に設けられて、発光ランプ群100の他端と駆動チップ200とを接続し、電源線VLED、区画通路配線及び接地信号配線GNDは、同層に設けられる。
一実施例において、電源線VLEDは、接地信号配線GNDと平行に設けられる。
電源線VLEDは外部駆動素子の電源信号を発光ランプ群100に入力するためのものである。接地信号配線GNDは、接地配線である。区画通路配線300は駆動チップ200における信号を発光ランプ群100に転送するためのものである。駆動チップ200のサイズは、1500×1500μm未満である。
発光ランプ群100にLEDランプが設けられ、LEDランプの数は、1個、2個、4個、6個、8個、10個、12個、14個又は16個などであってもよい。LEDランプの間の距離に限定されるものではない。LEDランプは、Mini LEDランプであってもよい。
一実施例において、発光ランプ群100の数は、複数ある。複数の発光ランプ群100は、第1方向Yに沿って配列される。区画通路配線300は、複数含まれる。駆動チップ200は、複数ある。複数の駆動チップ200は、第1方向Yに沿って配列される。各駆動チップ200にデータ選択ピンが複数設けられる。複数のデータ選択ピンは、第1方向Yと交差する第2方向Xに沿って2列に配列される。各データ選択ピンは、区画通路配線300を介して発光ランプ群100に接続される。
一実施例において、発光ランプ群100は、第1発光ランプ群110及び第2発光ランプ群120を含む。発光ランプ群100は、電源線VLEDと区画通路配線300との間に位置する。駆動チップ200は、発光ランプ群100と接地信号配線GNDとの間に設けられる。駆動チップ200は、第1データ選択ピンCH1及び第2データ選択ピンCH2を含む。区画通路配線300は、第1区画通路配線310及び第2区画通路配線320を含む。第1発光ランプ群110と第2発光ランプ群120とは、第1方向Yに沿って配列され、第1発光ランプ群110と第2発光ランプ群120とは、駆動チップ200の同一側に位置する。第1データ選択ピンCH1及び第2データ選択ピンCH2は、第1方向Yに沿って配列される。各第1発光ランプ群110は、第1区画通路配線310を介して第1データ選択ピンCH1に接続される。各第2発光ランプ群120は、第2区画通路配線320を介して第2データ選択ピンCH2に接続される。第1区画通路配線310及び第2区画通路配線320は、電源線VLEDと接地信号配線GNDとの間に位置する。第1区画通路配線310は、第1方向Yに沿って延びる一部の第1区画通路配線310と、第2方向Xに沿って延びる一部の第1区画通路配線310とを含み、第2方向Xに沿って延びる第1区画通路配線310は、第1データ選択ピンCH1に接続される。第2区画通路配線320は、第1方向Yに沿って延びる一部の第2区画通路配線320と、第2方向Xに沿って延びる一部の第2区画通路配線320とを含み、第2方向Xに沿って延びる第2区画通路配線320は、第2データ選択ピンCH2に接続される。
一実施例において、発光ランプ群100は、第3発光ランプ群130及び第4発光ランプ群140を含む。駆動チップ200に第3データ選択ピンCH3及び第4データ選択ピンCH4がさらに設けられる。区画通路配線300は、第3区画通路配線330及び第4区画通路配線340をさらに含む。第1発光ランプ群110、第2発光ランプ群120、第3発光ランプ群130及び第4発光ランプ群140は、第1方向Yに沿って配列される。第1発光ランプ群110及び第3発光ランプ群130と、第2発光ランプ群120及び第4発光ランプ群140とは、駆動チップ200の対向する両側に位置する。第1データ選択ピンCH1及び第3データ選択ピンCH3は、第2方向Xに沿って一列に配列される。第1データ選択ピンCH1は、第3データ選択ピンCH3の電源線VLEDに近い側に位置する。各第1発光ランプ群110は、第1区画通路配線310を介して第1データ選択ピンCH1に接続される。各第3発光ランプ群130は、第3区画通路配線330を介して第3データ選択ピンCH3に接続される。第2データ選択ピンCH2及び第4データ選択ピンCH4は、第2方向Xに沿って他の一列に配列される。第2データ選択ピンCH2は、第4データ選択ピンCH4の電源線VLEDに近い側に位置する。第4発光ランプ群140は、第4区画通路配線340を介して第4データ選択ピンCH4に接続される。
具体的には、第1区画通路配線310は、第3区画通路配線330と電源線VLEDとの間に位置し、第1区画通路配線310は、第1発光ランプ群110の一側に近い。第3区画通路配線330は、第1方向Yに沿って延びる一部の第3区画通路配線330と、第2方向Xに沿って延びる一部の第3区画通路配線330とを含む。第1方向Yに沿って延びる第3区画通路配線330は、第3データ選択ピンCH3に接続される。各第4区画通路配線340は、第1方向Yに沿って延びる一部の第4区画通路配線340と、第2方向Xに沿って延びる一部の第4区画通路配線340とを含む。第1方向Yに沿って延びる第4区画通路配線340は、第4データ選択ピンCH4に接続される。第4区画通路配線340は、前記第2区画通路配線320の電源線VLEDから遠い側に位置する。
なお、第3発光ランプ群130、第1発光ランプ群110、第2発光ランプ群120及び第4発光ランプ群140の間の配列位置は、他の配列順序に互換することができ、同時に対応するピン及び配線も互換する。
一実施例において、表示パネル10には第3発光ランプ群130及び第4発光ランプ群140のいずれか1つのみが設けられてもよい。表示パネル10には第3区画通路配線330及び第4区画通路配線340のいずれか1つのみが設けられてもよい。駆動チップ200には第3データ選択ピンCH3及び第4データ選択ピンCH4のいずれか1つのみが設けられてもよい。
一実施例において、第1区画通路配線310、第2区画通路配線320、第3区画通路配線330及び第4区画通路配線340の間は、平行であって間隔をおいて設けられる。
一実施例において、駆動チップ200は、第1部分と、第1部分と接続される第2部分とを含む。第1部分は、駆動チップ200の電源線VLEDに近い端部に位置する。第1データ選択ピンCH1、第2データ選択ピンCH2、第3データ選択ピンCH3及び第4データ選択ピンCH4は、第1部分に位置する。駆動チップ200は、接地信号ピンGNDを含む。接地信号ピンGNDは、接地信号配線GNDに接続される。接地信号ピンGNDは、第2部分に設けられる。具体的には、第1データ選択ピンCH1、第3データ選択ピンCH3及び接地信号ピンGNDは、第2方向Xに沿って一列に順次配列されるか、又は第2データ選択ピンCH2、第4データ選択ピンCH4及び接地信号ピンGNDは、第2方向Xに沿って一列に順次配列されるか、又は接地信号ピンGNDは、第2方向X又は第1方向Yに沿って独立して一列に形成される。
一実施例において、駆動チップ200には2つの電源信号ピンVccが設けられる。2つの電源信号ピンVccは、第1方向に沿って第2部分に設けられる。表示パネル10は駆動チップ電源配線400を含む。駆動チップ電源配線400は、隣接する駆動チップ200の間に設けられ、駆動チップ200の電源信号ピンVccを接続するためのものである。具体的には、2つの電源信号ピンVccは、第1電源信号ピンVcc及び第2電源信号ピンVccを含む。第1データ選択ピンCH1、第3データ選択ピンCH3、第1電源信号ピンVcc及び接地信号ピンGNDは、第2方向Xに沿って一列に順次配列され、第2データ選択ピンCH2、第4データ選択ピンCH4及び第2電源信号ピンVccは、第2方向Xに沿って一列に順次配列される。又は第1データ選択ピンCH1、第3データ選択ピンCH3及び第1電源信号ピンVccは、第2方向Xに沿って一列に順次配列され、第2データ選択ピンCH2、第4データ選択ピンCH4、第2電源信号ピンVcc及び接地信号ピンGNDは、第2方向Xに沿って一列に順次配列される。第1電源信号ピンVcc及び第2電源信号ピンVccは、第1方向Yに沿って一列に順次配列される。隣接する駆動チップ200の第1電源信号ピンVccと第2電源信号ピンVccとは、駆動チップ電源配線400を介して接続される。駆動チップ電源配線400は、第4区画通路配線340と接地信号配線GNDとの間に位置する。
一実施例において、駆動チップ200にはステージング信号入力ピンSi及びステージング信号出力ピンSoが設けられる。ステージング信号入力ピンSi及びステージング信号出力ピンSoは、第1方向Yに沿って第2部分に設けられる。表示パネル10は駆動チップ信号配線600を含む。駆動チップ電源配線600は、隣接する駆動チップ200の間に設けられ、隣接する駆動チップ200のステージング信号入力ピンSi及びステージング信号出力ピンSoを接続するためのものである。具体的には、第1データ選択ピンCH1、第3データ選択ピンCH3、第1電源信号ピンVcc、ステージング信号出力ピンSo及び接地信号ピンGNDは、第2方向Xに沿って一列に順次配列され、第2データ選択ピンCH2、第4データ選択ピンCH4、第2電源信号ピンVcc、ステージング信号入力ピンSi及び接地信号ピンGNDは、第2方向Xに沿って一列に順次配列される。ステージング信号出力ピンSo及びステージング信号入力ピンSiは、第1方向Yに沿って一列に順次配列される。又はステージング信号出力ピンSo、接地信号ピンGND及びステージング信号入力ピンSiは、第1方向Yに沿って一列に順次配列され、つまり接地信号ピンGNDとステージング信号入力ピンSi及びステージング信号出力ピンSoとは、同一列に位置する。隣接する駆動チップ200のステージング信号入力ピンSi及びステージング信号出力ピンSoは、駆動チップ信号配線600を介して接続される。駆動チップ信号配線600は、駆動チップ電源配線400と接地信号配線GNDとの間に位置する。
一実施例において、駆動チップ電源配線400、データ転送配線500及び駆動チップ信号配線600の間は、第1方向Yに沿って延びて平行に設けられる。
一実施例において、駆動チップ200には少なくとも1つのデータ信号ピンDataが設けられる。データ信号ピンDataは、第2部分に設けられる。表示パネルはデータ転送配線500を含む。データ転送配線500は、データ信号ピンDataに接続される。具体的には、データ信号ピンDataの数は、1つである。1つのデータ信号ピンDataと接地信号ピンGNDとは、第1方向Yに沿って設けられる。データ転送配線500は、第1方向Yに沿って延びるとともに、データ信号ピンDataの接地信号配線GNDから離反する側に位置する。さらに、第1データ選択ピンCH1、第3データ選択ピンCH3、第1電源信号ピンVcc、ステージング信号出力ピンSo及び接地信号ピンGNDは、第2方向Xに沿って一列に順次配列される。第2データ選択ピンCH2、第4データ選択ピンCH4、第2電源信号ピンVcc、ステージング信号入力ピンSi及びデータ信号ピンDataは、第2方向Xに沿って一列に順次配列される。つまり、接地信号ピンGNDとデータ信号ピンDataとは、同一列に位置するか、又は、第1データ選択ピンCH1、第3データ選択ピンCH3、第1電源信号ピンVcc、ステージング信号出力ピンSo及びデータ信号ピンDataは、第2方向Xに沿って一列に順次配列される。第2データ選択ピンCH2、第4データ選択ピンCH4、第2電源信号ピンVcc、ステージング信号入力ピンSi及び接地信号ピンGNDは、第2方向Xに沿って一列に順次配列され、つまり、接地信号ピンGNDと電源信号ピンVccとは、同一列に位置する。データ転送配線500は、駆動チップ信号配線600と接地信号配線GNDとの間に位置する。各データ転送配線500は、複数の駆動チップ200のデータ信号ピンDataに接続される。
一実施例において、駆動チップ電源配線400、データ転送配線500及び駆動チップ信号配線600は、第1方向Yに沿って延びて平行に設けられる。
一実施例において、第1データ選択ピンCH1、第3データ選択ピンCH3、第1電源信号ピンVcc、ステージング信号出力ピンSo及び接地信号ピンGNDは、複数の第1ピンを構成する。第2データ選択ピンCH2、第4データ選択ピンCH4、第2電源信号ピンVcc、ステージング信号入力ピンSi及びデータ信号ピンDataは、複数の第2ピンを構成する。第1ピンと第2ピンとは、対称に設けられる。
なお、第1部分に設けられるピンの間は、互換可能であり、第2部分における第1電源信号ピンVcc、第2電源信号ピンVcc、ステージング信号出力ピンSo及びステージング信号入力ピンSiの位置は、互換可能であり、つまり、第1データ選択ピンCH1、第2データ選択ピンCH2、第3データ選択ピンCH3及び第4データ選択ピンCH4の位置は、互換可能であり、第1データ選択ピンCH1、第2データ選択ピンCH2、第3データ選択ピンCH3及び第4データ選択ピンCH4の位置が互換するときに、対応する第1区画通路配線310、第2区画通路配線320、第3区画通路配線330及び第4区画通路配線340の位置もそれとともに対応して互換する。第1電源信号ピンVcc、第2電源信号ピンVcc、ステージング信号出力ピンSo及びステージング信号入力ピンSiの位置は、互換可能であり、第1電源信号ピンVcc、第2電源信号ピンVcc、ステージング信号出力ピンSo及びステージング信号入力ピンSiの位置が互換するときに、駆動チップ電源配線400、駆動チップ信号配線600及びデータ転送配線500の位置も対応して変更する。データ信号ピンDataと接地信号ピンGNDとは、互換可能であり、互換するとともに、データ転送配線500と接地信号配線GNDとの位置も同様に互換する。
例えば、第1データ選択ピンCH1、第3データ選択ピンCH3、第1電源信号ピンVcc、ステージング信号出力ピンSo及び接地信号ピンGNDは、第2方向Xに沿って順次配列される。第2データ選択ピンCH2、第4データ選択ピンCH4、第2電源信号ピンVcc、ステージング信号入力ピンSi及びデータ信号ピンDataは、第2方向Xに沿って順次配列される。第1データ選択ピンCH1、第3データ選択ピンCH3、第1電源信号ピンVcc、ステージング信号出力ピンSo及び接地信号ピンGNDは、駆動チップ200の第1発光ランプ群110及び第3発光ランプ群130に近い側に位置する。第2データ選択ピンCH2、第4データ選択ピンCH4、第2電源信号ピンVcc、ステージング信号入力ピンSi及びデータ信号ピンDataは、駆動チップ200の第2発光ランプ群120及び第4発光ランプ群140に近い側に位置する。第1データ選択ピンCH1と第2データ選択ピンCH2とは、対称に設けられる。第3データ選択ピンCH3と第4データ選択ピンCH4とは、対称に設けられる。第1電源信号ピンVccと第2電源信号ピンVccとは、対称に設けられる。ステージング信号入力ピンSiとステージング信号出力ピンSoとは、対称に設けられる。
次いで、第1区画通路配線310は、電源線VLEDと第3区画通路配線330との間に位置する。駆動チップ電源配線400は、第3区画通路配線330の電源線VLEDから遠い側に位置する。第2区画通路配線320は、電源線VLEDと第4区画通路配線340との間に位置する。駆動チップ電源配線400は、第4区画通路配線340の電源線VLEDから遠い側に位置する。駆動チップ信号配線600は、駆動チップ電源配線400の電源線VLEDから遠い側に位置する。データ転送配線500は、駆動チップ信号配線600と接地信号配線GNDとの間に位置する。接地信号配線GNDは、駆動チップ信号配線600の電源線VLEDから遠い側に位置し、第1区画通路配線310、電源線VLED、第3区画通路配線330、第4区画通路配線340、駆動チップ電源配線400、データ転送配線500、駆動チップ信号配線600、第2区画通路配線320及び接地信号配線GNDは、同層であって間隔をおいて設けられる。
本発明において、第1区画通路配線310、電源線VLED、第3区画通路配線330、第4区画通路配線340、駆動チップ電源配線400、データ転送配線500、駆動チップ信号配線600、第2区画通路配線320及び接地信号配線GNDは、同層に設けられて間隔をおいて設けられるとともに、対応するピンの位置を設けて、配線のジャンプを減少させることにより、短絡しやすいという問題の発生を防止して、表示パネル10の良品率を向上させるとともに、コストダウンする。
動作原理は、LEDランプの電源の正極は、電源線VLEDを介して発光ランプ群100に転送し、駆動チップ200は、定電流源を出力する駆動チップ200であり、データ信号、電源信号、接地信号及びステージング信号を駆動チップ200に転送した後、データ信号は、駆動チップ200により処理されて各Output出力電流に変換し、各発光ランプ群に転送して正常に発光させ、即ち表示パネル10を動作させる。
図2を参照されたく、図2は、本発明の実施例に係る表示パネル10の発光ランプ群100の平面模式図であり、図3は、本発明の実施例に係る表示パネル10の第2の平面模式図である。発光ランプ群100におけるLEDは、2つずつ直列接続されるか又は2つずつ並列接続されるように設けられてもよい。
図3を参照されたく、なお、第2の構成と第1の構成との相違点は、データ信号ピンDataの数が2つであることである。2つのデータ信号ピンDataは、第1方向Yに沿って設けられる。具体的には、データ信号ピンDataは、第1データ信号ピンData及び第2データ信号ピンDataを含む。第1電源信号ピンVcc、第2電源信号ピンVcc、ステージング信号出力ピンSo、ステージング信号入力ピンSi、第1データ信号ピンData及び第2データ信号ピンDataは、第2部分に位置する。第1データ選択ピンCH1、第3データ選択ピンCH3、第1電源信号ピンVcc、第1データ信号ピンData及びステージング信号出力ピンSoは、第2方向Xに沿って一列に順次配列され、第2データ選択ピンCH2、第4データ選択ピンCH4、第2電源信号ピンVcc、第2データ信号ピンData及びステージング信号入力ピンSiは、第2方向Xに沿って一列に順次配列される。ステージング信号出力ピンSo、接地信号ピンGND及びステージング信号出力ピンSoは、第1方向Yに沿って一列に順次配列される。つまり、第1データ信号ピンDataと第2データ信号ピンDataとは、対称に設けられる。データ転送配線500は、隣接する2つの駆動チップ200の間に設けられる。隣接する2つの駆動チップ200の第1データ信号ピンDataと第2データ信号ピンDataとは、データ転送配線500を介して接続される。
一実施例において、駆動チップ200は、空ピンNGをさらに含む。空ピンNGは、第1部分に位置する。第1データ選択ピンCH1、空ピンNG及び第2データ選択ピンCH2は、第1方向Yに沿って一列に順次配列される。
なお、第1部分における第1電源信号ピンVcc、第2電源信号ピンVcc、ステージング信号出力ピンSo、ステージング信号入力ピンSi、第1データ信号ピンData及び第2データ信号ピンDataの位置は、互換可能であり、同時に対応する配線の位置も互換する。
例えば、第1データ選択ピンCH1、第3データ選択ピンCH3、第1電源信号ピンVcc、第1データ信号ピンData及びステージング信号出力ピンSoは、第2方向Xに沿って順次配列される。第2データ選択ピンCH2、第4データ選択ピンCH4、第2電源信号ピンVcc、第2データ信号ピンData及びステージング信号入力ピンSiは、第2方向Xに沿って順次配列される。空ピンNGと接地信号ピンGNDとは、第2方向Xに沿って順次配列されて、第1データ選択ピン、空ピンNG及び第2データ選択ピンが第1方向Yに沿って順次配列され、第1データ選択ピン、空ピンNG及び第2データ選択ピンは、駆動チップ200の電源線VLEDに近い側に位置する。ステージング信号出力ピンSo、接地信号ピンGND及びステージング信号入力ピンSiは、第1方向Yに沿って順次配列され、ステージング信号出力ピンSo、接地信号ピンGND及びステージング信号入力ピンSiは、第2部分の電源線VLEDから遠い側に位置する。第1データ選択ピンCH1、第3データ選択ピンCH3、第1電源信号ピンVcc、第1データ信号ピンData及びステージング信号出力ピンSoは、駆動チップ200の第1発光ランプ群110に近い側に位置する。第2データ選択ピンCH2、第4データ選択ピンCH4、第2電源信号ピンVcc、第2データ信号ピンData及びステージング信号入力ピンSiは、駆動チップ200の第2発光ランプ群120に近い側に位置する。データ転送配線500は、駆動チップ電源配線400の電源線VLEDから遠い側に位置し、データ転送配線500と接地信号配線GNDとの間に位置する。第2区画通路配線は、電源線VLEDと第4区画通路配線340との間に位置し、駆動チップ信号配線600は、データ転送配線500と接地信号配線GNDとの間に位置し、第1区画通路配線310、電源線VLED、第3区画通路配線330、第4区画通路配線340、駆動チップ電源配線400、データ転送配線500、駆動チップ信号配線600、第2区画通路配線320及び接地信号配線GNDは、同層であって間隔をおいて設けられる。
本発明において、第1区画通路配線310、電源線VLED、第3区画通路配線330、第4区画通路配線340、駆動チップ電源配線400、データ転送配線500、駆動チップ信号配線600、第2区画通路配線320及び接地信号配線GNDは、同層に設けられて間隔をおいて設けられるとともに、対応するピンの位置を設けて、配線のジャンプを減少させることにより、短絡しやすいという問題の発生を防止して、表示パネル10の良品率を向上させるとともに、コストダウンし、そして、駆動チップ200に空ピンが設けられることで、駆動チップ200のピンの配置をバランスよく対称にし、駆動チップ200の製造工程を簡略化させ、製造サイクルを短縮して、コストダウンする。
なお、本発明に係る表示パネル10は、Mini LEDバックライト製品又はMini LED表示画面製品であってもよい。
本発明は、電源線VLED、発光ランプ群100、駆動チップ200、区画通路配線300及び接地信号配線GNDを含み、接地信号配線GNDと電源線VLEDとが間隔をおいて設けられる表示パネル10を開示している。駆動チップ200は、電源線VLEDと接地信号配線GNDとの間に設けられるとともに、接地信号配線GNDに接続され、発光ランプ群100が駆動チップ200と電源線VLEDとの間に設けられて、一端は、電源線VLEDに接続され、区画通路配線は、電源線VLEDと接地信号配線GNDとの間に設けられて、発光ランプ群100の他端を駆動チップ200と接続し、電源線VLED、区画通路配線及び接地信号配線GNDは、同層に設けられる。本発明において、電源線VLED、区画通路配線及び接地信号配線GNDを同層に設けて、駆動チップ200におけるピンの配列設計を変更することにより、電源線VLED、区画通路配線及び接地信号配線GNDは、異なる層に設けられるため、短絡が発生するという問題を防止し、コストダウンすることにより、表示パネル10の特性を向上させる。
以上、本発明の実施例に係る表示パネルについて詳細に説明し、本明細書では具体的な実施例を用いて本発明の原理及び実施形態について説明したが、以上の実施例の説明は本発明の方法及びその核心的な思想を理解するためのものに過ぎず、一方、当業者であれば、本発明の構想に基づき、具体的な実施形態及び適用範囲に変更を加えることがあり、要約すると、本明細書の内容は本発明を限定するものとして理解されるべきではない。
Y 第1方向
X 第2方向
10 表示パネル
100 発光ランプ群
110 第1発光ランプ群
120 第2発光ランプ群
130 第3発光ランプ群
140 第4発光ランプ群
200 駆動チップ
300 区画通路配線
310 第1区画通路配線
320 第2区画通路配線
330 第3区画通路配線
340 第4区画通路配線
400 駆動チップ電源配線
500 データ転送配線
600 駆動チップ信号配線

Claims (20)

  1. 電源線と、
    前記電源線と間隔をおいて設けられ、前記電源線と第1方向に沿って配列される接地信号配線と、
    前記電源線と前記接地信号配線との間に設けられるとともに、前記接地信号配線と接続される駆動チップと、
    前記接地信号配線と前記電源線との間に設けられる発光ランプ群であって、前記発光ランプ群の一端が前記電源線と接続される発光ランプ群と、
    前記電源線と前記接地信号配線との間に設けられ、前記発光ランプ群の他端と前記駆動チップとを接続する区画通路配線と、を含み、
    前記電源線、前記区画通路配線及び前記接地信号配線は、同層に設けられる表示パネル。
  2. 前記発光ランプ群は、複数含まれ、複数の前記発光ランプ群は、前記第1方向に沿って配列され、前記区画通路配線は、複数含まれ、前記駆動チップにはデータ選択ピンが複数設けられ、複数の前記データ選択ピンは、前記第1方向及び/又は前記第1方向と交差する第2方向に沿って設けられ、各前記データ選択ピンは、前記区画通路配線を介して前記発光ランプ群に接続される請求項1に記載の表示パネル。
  3. 前記発光ランプ群は、第1発光ランプ群及び第2発光ランプ群を含み、前記駆動チップは、第1データ選択ピン及び第2データ選択ピンを含み、前記区画通路配線は、第1区画通路配線及び第2区画通路配線を含み、
    前記第1発光ランプ群と前記第2発光ランプ群とは、前記第1方向に沿って配列され、
    前記第1データ選択ピンと前記第2データ選択ピンとは、前記第1方向に沿って配列され、
    前記第1発光ランプ群と前記第1データ選択ピンとは、前記第1区画通路配線を介して接続され、前記第2発光ランプ群は、前記第2区画通路配線を介して前記第2データ選択ピンに接続される請求項1に記載の表示パネル。
  4. 前記発光ランプ群は、第3発光ランプ群及び第4発光ランプ群をさらに含み、前記駆動チップに第3データ選択ピン及び第4データ選択ピンがさらに設けられ、前記区画通路配線は、第3区画通路配線及び第4区画通路配線をさらに含み、
    前記第1発光ランプ群、前記第2発光ランプ群、前記第3発光ランプ群及び前記第4発光ランプ群は、前記第1方向に沿って配列され、
    前記第1データ選択ピン及び前記第3データ選択ピンは、第2方向に沿って一列に配列され、前記第1データ選択ピンは、前記第3データ選択ピンの前記電源線に近い側に位置し、
    前記第2データ選択ピン及び前記第4データ選択ピンは、第2方向に沿って他の一列に配列され、前記第2データ選択ピンは、前記第4データ選択ピンの前記電源線に近い側に位置し、
    前記第3発光ランプ群と前記第3データ選択ピンとは、前記第3区画通路配線を介して接続され、前記第4発光ランプ群は、前記第4区画通路配線を介して前記第4データ選択ピンに接続される請求項3に記載の表示パネル。
  5. 前記駆動チップは、第1部分と、前記第1部分と接続される第2部分とを含み、前記第1部分は、前記駆動チップの前記電源線に近い端部に位置し、前記第1データ選択ピン、前記第2データ選択ピン、前記第3データ選択ピン及び前記第4データ選択ピンは、前記第1部分に位置し、前記駆動チップは、前記接地信号配線に接続される接地信号ピンを含み、前記接地信号ピンは、前記第2部分に設けられる請求項4に記載の表示パネル。
  6. 前記駆動チップに2つの電源信号ピンは、設けられ、前記2つの電源信号ピンは、前記第1方向に沿って前記第2部分に設けられ、前記表示パネルは、隣接する前記チップの間に設けられ、前記駆動チップの電源信号ピンを接続するための駆動チップ電源配線を含む請求項5に記載の表示パネル。
  7. 前記駆動チップにステージング信号入力ピン及びステージング信号出力ピンが設けられ、前記ステージング信号入力ピン及び前記ステージング信号出力ピンは、前記第1方向に沿って前記第2部分に設けられ、前記表示パネルは、隣接する前記駆動チップの間に設けられ、隣接する前記駆動チップの前記ステージング信号入力ピン及び前記ステージング信号出力ピンを接続するための駆動チップ信号配線をさらに含む請求項6に記載の表示パネル。
  8. 前記駆動チップに少なくとも1つのデータ信号ピンが設けられ、前記データ信号ピンは、前記第2部分に設けられ、前記表示パネルは、前記データ信号ピンに接続されるデータ転送配線を含む請求項7に記載の表示パネル。
  9. 前記データ信号ピンの数は、1つであり、1つの前記データ信号ピンと前記接地信号ピンとは、前記第1方向に沿って設けられ、前記データ転送配線は、前記第1方向に沿って延びるとともに、前記データ信号ピンの前記接地信号配線から離反する側に位置する請求項8に記載の表示パネル。
  10. 電源線と、
    前記電源線と間隔をおいて設けられる接地信号配線と、
    前記電源線と前記接地信号配線との間に設けられるとともに、前記接地信号配線と接続される駆動チップと、
    前記接地信号配線と前記電源線との間に設けられる発光ランプ群であって、前記発光ランプ群の一端が前記電源線と接続される発光ランプ群と、
    前記電源線と前記接地信号配線との間に設けられ、前記発光ランプ群の他端と前記駆動チップとを接続する区画通路配線と、を含み、
    前記電源線、前記区画通路配線及び前記接地信号配線は、同層に設けられる表示パネル。
  11. 前記発光ランプ群は、複数含まれ、複数の前記発光ランプ群は、第1方向に沿って配列され、前記区画通路配線は、複数含まれ、前記駆動チップにはデータ選択ピンが複数設けられ、複数の前記データ選択ピンは、前記第1方向及び/又は前記第1方向と交差する第2方向に沿って設けられ、各前記データ選択ピンは、前記区画通路配線を介して前記発光ランプ群に接続される請求項10に記載の表示パネル。
  12. 前記発光ランプ群は、第1発光ランプ群及び第2発光ランプ群を含み、前記駆動チップは、第1データ選択ピン及び第2データ選択ピンを含み、前記区画通路配線は、第1区画通路配線及び第2区画通路配線を含み、
    前記第1発光ランプ群と前記第2発光ランプ群とは、第1方向に沿って配列され、
    前記第1データ選択ピンと前記第2データ選択ピンとは、前記第1方向に沿って配列され、
    前記第1発光ランプ群と前記第1データ選択ピンとは、前記第1区画通路配線を介して接続され、前記第2発光ランプ群は、前記第2区画通路配線を介して前記第2データ選択ピンに接続される請求項10に記載の表示パネル。
  13. 前記発光ランプ群は、第3発光ランプ群及び第4発光ランプ群をさらに含み、前記駆動チップに第3データ選択ピン及び第4データ選択ピンがさらに設けられ、前記区画通路配線は、第3区画通路配線及び第4区画通路配線をさらに含み、
    前記第1発光ランプ群、前記第2発光ランプ群、前記第3発光ランプ群及び前記第4発光ランプ群は、前記第1方向に沿って配列され、
    前記第1データ選択ピン及び前記第3データ選択ピンは、第2方向に沿って一列に配列され、前記第1データ選択ピンは、前記第3データ選択ピンの前記電源線に近い側に位置し、
    前記第2データ選択ピン及び前記第4データ選択ピンは、第2方向に沿って他の一列に配列され、前記第2データ選択ピンは、前記第4データ選択ピンの前記電源線に近い側に位置し、
    前記第3発光ランプ群と前記第3データ選択ピンとは、前記第3区画通路配線を介して接続され、前記第4発光ランプ群は、前記第4区画通路配線を介して前記第4データ選択ピンに接続される請求項12に記載の表示パネル。
  14. 前記駆動チップは、第1部分と、前記第1部分と接続される第2部分とを含み、前記第1部分は、前記駆動チップの前記電源線に近い端部に位置し、前記第1データ選択ピン、前記第2データ選択ピン、前記第3データ選択ピン及び前記第4データ選択ピンは、前記第1部分に位置し、前記駆動チップは、前記接地信号配線に接続される接地信号ピンを含み、前記接地信号ピンは、前記第2部分に設けられる請求項13に記載の表示パネル。
  15. 前記駆動チップに2つの電源信号ピンは、設けられ、前記2つの電源信号ピンは、前記第1方向に沿って前記第2部分に設けられ、前記表示パネルは、隣接する前記チップの間に設けられ、前記駆動チップの電源信号ピンを接続するための駆動チップ電源配線を含む請求項14に記載の表示パネル。
  16. 前記駆動チップにステージング信号入力ピン及びステージング信号出力ピンが設けられ、前記ステージング信号入力ピン及び前記ステージング信号出力ピンは、前記第1方向に沿って前記第2部分に設けられ、前記表示パネルは、隣接する前記駆動チップの間に設けられ、隣接する前記駆動チップの前記ステージング信号入力ピン及び前記ステージング信号出力ピンを接続するための駆動チップ信号配線をさらに含む請求項15に記載の表示パネル。
  17. 前記駆動チップに少なくとも1つのデータ信号ピンが設けられ、前記データ信号ピンは、前記第2部分に設けられ、前記表示パネルは、前記データ信号ピンに接続されるデータ転送配線を含む請求項16に記載の表示パネル。
  18. 前記データ信号ピンの数は、1つであり、1つの前記データ信号ピンと前記接地信号ピンとは、前記第1方向に沿って設けられ、前記データ転送配線は、前記第1方向に沿って延びるとともに、前記データ信号ピンの前記接地信号配線から離反する側に位置する請求項17に記載の表示パネル。
  19. 前記データ信号ピンの数は、2つであり、2つの前記データ信号ピンは、前記第1方向に沿って設けられる請求項17に記載の表示パネル。
  20. 前記接地信号ピンと前記ステージング信号入力ピン及び前記ステージング信号出力ピンとは、同一列に位置するか、又は
    前記接地信号ピンと前記データ信号ピンとは、同一列に位置するか、又は
    前記接地信号ピンと前記電源信号ピンとは、同一列に位置する請求項19に記載の表示パネル。
JP2022521062A 2022-03-16 2022-03-30 表示パネル Pending JP2024519561A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN202210257463.0 2022-03-16
CN202210257463.0A CN114695312A (zh) 2022-03-16 2022-03-16 显示面板
PCT/CN2022/084132 WO2023173497A1 (zh) 2022-03-16 2022-03-30 显示面板

Publications (1)

Publication Number Publication Date
JP2024519561A true JP2024519561A (ja) 2024-05-17

Family

ID=82139394

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022521062A Pending JP2024519561A (ja) 2022-03-16 2022-03-30 表示パネル

Country Status (4)

Country Link
US (1) US20240055418A1 (ja)
JP (1) JP2024519561A (ja)
CN (1) CN114695312A (ja)
WO (1) WO2023173497A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117275426A (zh) * 2023-10-27 2023-12-22 北京显芯科技有限公司 背光电路

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012099683A (ja) * 2010-11-04 2012-05-24 Fujitsu Semiconductor Ltd 半導体装置
CN109285514B (zh) * 2018-10-31 2021-01-08 惠科股份有限公司 一种显示面板的制造方法、显示面板和显示装置
CN114725081A (zh) * 2019-09-30 2022-07-08 京东方科技集团股份有限公司 背光源的显示方法及装置
KR20210086193A (ko) * 2019-12-31 2021-07-08 엘지디스플레이 주식회사 유기발광 다이오드 표시장치 및 이의 구동방법
CN112230471B (zh) * 2020-10-20 2022-07-01 厦门天马微电子有限公司 Led模组和显示装置
CN114171546A (zh) * 2021-12-02 2022-03-11 Tcl华星光电技术有限公司 MiniLED背光基板、显示面板及显示装置
CN114185200B (zh) * 2021-12-13 2022-11-08 Tcl华星光电技术有限公司 光源模块及显示装置
CN114677927B (zh) * 2022-03-16 2023-08-22 Tcl华星光电技术有限公司 显示面板

Also Published As

Publication number Publication date
WO2023173497A1 (zh) 2023-09-21
US20240055418A1 (en) 2024-02-15
CN114695312A (zh) 2022-07-01

Similar Documents

Publication Publication Date Title
JP5297521B2 (ja) 発光モジュール、発光モジュールユニット及びバックライトシステム
TWI634467B (zh) 觸控顯示整合驅動電路以及使用其之觸控顯示裝置
JP5311355B2 (ja) 交流駆動発光装置
JP2018523314A (ja) Led画素点、発光ユニット、発光パネル及びディスプレイスクリーン
US20240030273A1 (en) Light source module and display device
JP2024519561A (ja) 表示パネル
CN105489162A (zh) 一种显示面板的信号驱动电路
TWI708382B (zh) 微型發光二極體顯示面板
JP2024519560A (ja) 表示パネル
CN114171546A (zh) MiniLED背光基板、显示面板及显示装置
CN116047809A (zh) 背光源以及显示装置
CN203895504U (zh) 一种舞台灯用led光源
CN115719747A (zh) 驱动基板及显示装置
TWM616496U (zh) 具高開口率的發光顯示裝置
WO2024011656A1 (zh) 发光基板及显示装置
CN108459752B (zh) 触控显示整合驱动电路以及使用其的触控显示装置
CN114283706A (zh) 阵列基板和显示面板
TW202139393A (zh) 端子連接結構、顯示單元及顯示器
TWI643115B (zh) 觸控顯示整合驅動電路以及使用其之觸控顯示裝置
CN217881566U (zh) 一种LED载板及Mini LED或Micro LED显示面板
KR102249523B1 (ko) 표시 장치
WO2024098302A1 (zh) 一种布线基板、发光基板及显示装置
CN220306281U (zh) Led灯珠和透明led显示屏
CN114758584B (zh) 一种突破驱动ic扫描行数限制的拼接led透明显示屏
WO2023123304A1 (zh) 显示面板及显示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220518

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240508