CN114283706A - 阵列基板和显示面板 - Google Patents

Abstract

本申请实施例提供一种阵列基板和显示面板，其中，阵列基板，包括显示区和非显示区，所述阵列基板包括：发光单元，所述发光单元设置在显示区，所述发光单元包括驱动芯片和LED灯；覆晶薄膜，所述覆晶薄膜设置在非显示区，所述覆晶薄膜上具有多个绑定端子；多条第一金属走线，所述多条第一金属走线相互间隔设置在同一层，所述多条第一金属走线将所述多个绑定端子和所述驱动芯片电连接，以使所述驱动芯片根据所述多个绑定端子传输的信号驱动LED灯。本申请实施例通过将覆晶薄膜和发光单元之间通过单层金属走线连接，可以避免由于多层金属走线交叠设置而产生静电积累的情况，避免了静电损伤，进而解决了MiniLED存在ESD高风险的问题。

Description

阵列基板和显示面板

技术领域

本申请涉及显示技术领域，特别涉及一种阵列基板和显示面板。

背景技术

Micro-LED发展成未来显示技术的热点之一，和目前的LCD、OLED显示器件相比，具有反应快、高色域、高PPI、低能耗等优势；但其技术难点多且技术复杂，特别是其关键技术巨量转移技术、LED颗粒微型化成为技术瓶颈，而Mini-LED作为Micro-LED与背板结合的产物，具有高对比度、高显色性能等可与OLED相媲美的特点，成本稍高LCD，仅为OLED的六成左右，相对Micro-LED、OLED更易实施，所以MiniLED成为各大面板厂商布局热点。

然而，现有的MiniLED存在ESD高风险的问题。

发明内容

本申请实施例提供一种阵列基板和显示面板，可以解决现有的MiniLED存在ESD高风险的问题。

本申请实施例提供一种阵列基板，包括显示区和非显示区，所述阵列基板包括：

发光单元，所述发光单元设置在显示区，所述发光单元包括驱动芯片和LED灯；

覆晶薄膜，所述覆晶薄膜设置在非显示区，所述覆晶薄膜上具有多个绑定端子；

多条第一金属走线，所述多条第一金属走线相互间隔设置在同一层，所述多条第一金属走线将所述多个绑定端子和所述驱动芯片电连接，以使所述驱动芯片根据所述多个绑定端子传输的信号驱动LED灯。

可选的，所述阵列基板还包括多条第二金属走线和多条第三金属走线，所述多条第二金属走线、所述多条第三金属走线和所述多条第一金属走线相互间隔设置在同一层；

所述驱动芯片和所述LED通过所述第二金属走线连接，所述LED和所述多个绑定端子通过所述第三金属走线连接。

可选的，所述绑定端子包括依次设置的用于传输GND信号的第一绑定端子，用于传输VCC信号的第二绑定端子、用于传输DATA信号的第三绑定端子和用于传输DIP信号的第四绑定端子；

所述驱动芯片包括用于接收所述GND信号的第一信号引脚、用于接收所述VCC信号的第二信号引脚、用于接收所述DATA信号的第三信号引脚以及用于接收所述DIP信号的第四信号引脚；

所述第一金属走线包括依次排列的GND信号线、VCC信号线、DATA信号线和DIP信号线，所述GND信号线连接所述第一信号引脚和所述第一绑定端子，所述VCC信号线连接所述第二信号引脚和所述第二绑定端子，所述DATA信号线连接所述第三信号引脚连接和第三绑定端子，所述DIP信号线连接所述第四信号引脚和所述第四绑定端子。

可选的，所述绑定端子还包括用于传输VLED信号的第五绑定端子，所述第五绑定端子设置在所述第四绑定端子远离所述第三绑定端子的一侧；

所述驱动芯片还包括为所述LED提供阴极信号的第五信号引脚；

所述第二金属走线包括阴极信号线，所述阴极信号线设置在所述DIP信号线远离所述VCC信号线的一侧，所述第三金属走线包括阳极信号线，所述阳极信号线设置在所述阴极信号线远离所述DIP信号线的一侧；

所述第五信号引脚通过所述阴极信号线连接所述LED的一端，所述LED的另一端通过所述阳极信号线连接所述第五绑定端子。

可选的，所述DATA信号线包括第一支路和第二支路，所述第一支路设置在所述VCC信号线和所述DIP信号线之间，所述第二支路的一端连接所述第一支路，所述第二支路的另一端连接所述第三信号引脚；

所述驱动芯片还包括输出DIP信号的第六信号引脚和为另一个所述LED输出阴极信号的第七信号引脚，其中，所述第二信号引脚、第四信号引脚和所述第五信号引脚依次设置在所述第二支路靠近所述覆晶薄膜的一侧，所述第一信号引脚、所述第六信号引脚、所述第七信号引脚和所述第三信号引脚依次设置在所述第二支路远离所述覆晶薄膜的一侧；

所述DIP信号线包括与所述第四信号引脚连接的第一DIP信号线，和与所述第六信号引脚连接的第二DIP信号线，所述第一DIP信号线和所述第二DIP信号线设置在所述第二支路的两侧。

可选的，每列所述发光单元上的所述VCC信号线连接位于该列发光单元上的每个所述驱动芯片、每列所述发光单元上的所述DATA信号线连接位于该列发光单元上的每个所述驱动芯片、每列所述发光单元上的所述GND信号线连接位于该列发光单元上的每个所述驱动芯片。

可选的，一列所述发光单元上包括相邻设置的第一驱动芯片和第二驱动芯片，所述第一驱动芯片的第四信号引脚输出的DIP信号为所述第二驱动芯片的第四信号引脚输入的DIP信号。

可选的，所述发光单元包括多个灯区，每个灯区包括一个所述驱动芯片和被所述驱动芯片驱动的四个所述LED，每个所述灯区公用一个所述VLED信号线。

可选的，所述阵列基板包括：

第一测试点，所述第一测试点连接于所述第一金属走线远离所述覆晶薄膜的一端，所述第一测试点和所述覆晶薄膜配合用于测试所述第一金属走线是否工作正常；和/或

第二测试点，所述第二测试点设置于所述第三金属走线远离所述覆晶薄膜的一端，以通过所述第二测试点和所述覆晶薄膜配合用于测试所述第三金属走线是否工作正常。

本申请实施例还提供一种显示面板，包括：如上述任一项所述的阵列基板。

本申请的有益效果在于：本申请实施例提供的阵列基板包括覆晶薄膜和发光单元，覆晶薄膜包括多个绑定端子，发光单元包括驱动芯片和LED灯，多条第一金属走线将多个绑定端子和驱动芯片电连接，以使驱动芯片根据多个绑定端子传输的信号驱动LED灯，其中，多条第一金属走线相互间隔设置在同一层。本申请实施例通过将覆晶薄膜和发光单元之间通过相互间隔设置在同一层的多条第一金属走线连接，可以避免由于多层金属走线交叠设置而产生静电积累的情况，避免了静电损伤，进而解决了MiniLED存在ESD高风险的问题。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍。显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

为了更完整地理解本申请及其有益效果，下面将结合附图来进行说明。其中，在下面的描述中相同的附图标号表示相同部分。

图1为本申请实施例提供的阵列基板的第一种结构示意图。

图2为本申请实施例提供的阵列基板的第二种结构示意图。

图3为本申请实施例提供的阵列基板中发光单元的结构示意图。

图4为本申请实施例提供的阵列基板中驱动芯片的结构示意图。

图5为本申请实施例提供的阵列基板中测试的结构示意图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

在本申请的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。

Mini-LED作为Micro-LED与背板结合的产物，具有高对比度、高显色性能等可与OLED相媲美的特点，成本稍高LCD，仅为OLED的六成左右，相对Micro-LED、OLED更易实施，所以MiniLED成为各大面板厂商布局热点。

但是，Mini-LED在应用中ESD高风险，对成本有极大的影响。

因此，为了解决上述问题，本申请提出了一种显示面板及显示面板的制备方法。下面结合附图和实施方式对本申请作进一步说明。

请参阅图1，图1为本申请实施例提供的阵列基板的第一种结构示意图。本申请实施例提供一种阵列基板100，包括显示区50和非显示区40，非显示区40由扇出区(即Fan-out区)和绑定区(即Bonding区)构成，扇出区位于绑定区和显示区50之间。阵列基板100包括位于绑定区的覆晶薄膜10和位于显示区50的发光单元20以及多条第一金属走线30。其中，发光单元20包括驱动芯片和LED灯，覆晶薄膜10上具有多个绑定端子110，多条第一金属走线30相互间隔设置在同一层，多条第一金属走线30将多个绑定端子110和驱动芯片210电连接，以使驱动芯片210根据多个绑定端子110传输的信号驱动LED灯。本申请实施例通过将覆晶薄膜10和发光单元20之间通过多条第一金属走线30连接，可以避免由于多层金属走线交叠设置而产生静电的情况，进而解决了MiniLED存在ESD高风险的问题。另外，多条相互间隔设置在同一层的第一金属走线30还可以避免因为多层金属走线交叠设置带来的电阻和电容信号延迟的问题。

请继续参阅图2，图2为本申请实施例提供的阵列基板的第二种结构示意图。非显示区40设置有x个覆晶薄膜10，每个覆晶薄膜10设置有n个绑定端子110单元，其中，x大于或等于1，n大于或等于1。每个绑定端子110单元包括多个绑定端子110，示例性的，每个绑定端子110单元包括依次设置的用于传输GND信号的第一绑定端子101，用于传输VCC信号的第二绑定端子102、用于传输DATA信号的第三绑定端子103、用于传输DIP信号的第四绑定端子104和用于传输VLED信号的第五绑定端子105。其中，GND信号为总共阴极信号，VCC信号为IC供能信号，DATA信号为像素数据信号，DIP信号为IC地址信号，VLED信号为LED阳极信号。

需要说明的是，每个覆晶薄膜10的设置均相同，每个覆晶薄膜10中的多个绑定端子110的排列顺序可以相同也可以不相同，可以根据实际应用进行设置，只需要满足液晶薄膜中多个绑定端子110的排列顺序和发光单元20中驱动芯片210的信号引脚的排列顺序一致即可。

显示区50设置有呈M行N列排布的发光单元20，每列发光单元20上设置有多个相互串联的驱动芯片210和LED220，其中，M大于或等于1，N大于或等于1，M等于x与n的乘积。即可以多列发光单元20与一个覆晶薄膜10连接，每列发光单元20与一个覆晶薄膜10中的一个绑定端子110单元连接，且每列发光单元20中的每个驱动芯片210的信号引脚与对应的绑定端子110单元中的绑定端子110连接。

发光单元20包括多个灯区，每个灯区包括一个驱动芯片210和被驱动芯片210驱动的多个LED220，每个驱动芯片210用于控制驱动芯片210周边的LED220，且相邻两个LED220之间可以是串联也可以是并联。示例性的，每个驱动芯片210可以控制4个LED220，且两个LED220之间是串联设置，还有两个LED220之间是并联设置。可以理解的是，一个驱动芯片210可以控制LED220的数量是可以根据实际情况进行设置的，在此不作具体的限制。且LED220之间的连接关系也是可以根据实际情况进行设置的，在此不作具体的限制。

阵列基板100还包括多条第二金属走线60和多条第三金属走线70，多条第二金属走线60、多条第三金属走线70和多条第一金属走线30相互间隔设置在同一层。其中，驱动芯片210和LED220通过第二金属走线60连接，LED220和多个绑定端子110通过第三金属走线70连接。

请继续参阅图3和图4，图3为本申请实施例提供的阵列基板中发光单元的结构示意图，图4为本申请实施例提供的阵列基板中驱动芯片的结构示意图。驱动芯片210上设置有多个信号引脚，一个驱动芯片210上的多个信号引脚的排列次序和一个绑定端子110单元中多个绑定端子110的排列次序相同。

示例性的，驱动芯片210包括接收GND信号的第一信号引脚211，接收VCC信号的第二信号引脚212，接收DATA信号的第三信号引脚213，接收DIP信号的第四信号引脚214，以及为LED220提供阴极信号的第五信号引脚215。

第一金属走线30包括依次排列的GND信号线310、VCC信号线320、DATA信号线330和DIP信号线340。第二金属走线60包括阴极信号线，阴极信号线设置在DIP信号线340远离VCC信号线320的一侧，第三金属走线70包括阳极信号线，阳极信号线设置在阴极信号线远离DIP信号线340的一侧。则第一信号引脚211通过GND信号线310连接第一绑定端子101，以使覆晶薄膜10传输GND信号至驱动芯片210。第二信号引脚212通过VCC信号线320连接第二绑定端子102，以使覆晶薄膜10传输VCC信号至驱动芯片210。第三信号引脚213通过DATA信号线330连接第三绑定端子103，以使覆晶薄膜10传输DATA信号至驱动芯片210。第四信号引脚214通过DIP信号线340连接第四绑定端子104，以使覆晶薄膜10传输DIP信号至驱动芯片210。第五信号引脚215通过阴极信号线连接LED220的一端，LED220的另一端通过阳极信号线连接第五绑定端子105，通过驱动芯片210和覆晶薄膜10分别为LED220提供阴极信号和阳极信号，使得LED220导通。

其中，DATA信号线330包括第一支路331和第二支路332，第一支路331设置在VCC信号线320和DIP信号线340之间，第二支路332的一端连接第一支路331，第二支路332的另一端连接第三信号引脚213。

驱动芯片210还包括输出DIP信号的第六信号引脚216和为另一个LED220输出阴极信号的第七信号引脚217，其中，第二信号引脚212、第四信号引脚214和第五信号引脚215依次设置在第二支路332靠近覆晶薄膜10的一侧，第一信号引脚211、第六信号引脚216、第七信号引脚217和第三信号引脚213依次设置在第二支路332远离覆晶薄膜10的一侧。

DIP信号线340包括与第四信号引脚214连接的第一DIP信号线341，和与第六信号引脚216连接的第二DIP信号线342，第一DIP信号线340和第二DIP信号线340设置在第二支路332的两侧。

阴极信号线包括与第五信号引脚215连接的第一阴极信号线610，以及与第七信号引脚217连接的第二阴极信号线620，第一阴极信号线610和第二阴极信号线620设置在第二支路332的两侧。

每列发光单元20上用于传输VCC信号的单层金属走线连接位于该列发光单元20上的每个驱动芯片210，即每列发光单元20上的多个驱动芯片210共用用于传输VCC信号的第一单层金属走线，以使得对应的覆晶薄膜10上的第二绑定端子102传输VCC信号至该列上的每个驱动芯片210。

每列发光单元20上用于传输DATA信号的单层金属走线连接位于该列发光单元20上的每个驱动芯片210。即每列发光单元20上的多个驱动芯片210共用用于传输DATA信号的第二单层金属走线，以使得对应的覆晶薄膜10上的第三绑定端子103传输DATA信号至该列上的每个驱动芯片210。

每列发光单元20上用于传输GND信号的单层金属走线连接位于该列发光单元20上的每个驱动芯片210。以及每列发光单元20上的多个驱动芯片210共用用于传输GND信号的第三单层金属走线，以使得对应的覆晶薄膜10上的第一绑定端子101传输GND信号至该列上的每个驱动芯片210。

每个DIP信号为每列发光单元20上每个驱动芯片210的地址信号，每个驱动芯片210有其固定的地址，使得每个驱动芯片210可以获取该地址对应的DATA信号，以控制对应灯区的亮度。每个DIP信号为每列第一个驱动芯片210的输入，其输出DIP OUT输出为下一颗驱动芯片210的DIP IN。示例性的，一列发光单元20上包括相邻设置的第一驱动芯片210和第二驱动芯片210，第一驱动芯片210的第四信号引脚214输出的DIP信号为第二驱动芯片210的第四信号引脚214输入的DIP信号，其中，第一驱动芯片210输出的DIP信号加预设数值后为第二驱动芯片210输入的DIP信号，可以理解的是，该预设数值可以是1、2或其他值，在此不作具体地限制，只需满足通过给每个驱动芯片210不同的DIP信号，以使他们具有不同的地址，使得每个驱动芯片210可以获取该地址对应的DATA信号即可。

每个灯区公用一个用于传输VLED220信号的单层金属走线，以给该灯区的所有LED220提供阳极信号。

请继续参阅图5，图5为本申请实施例提供的阵列基板中测试的结构示意图。本申请实施例通过的阵列基板100还包括多个测试点80，多个测试点80用于测试发光单元20中每个用于传输信号的第一金属走线30或第二金属走线60。

多个测试点80包括第一测试点和第二测试点，第一测试点连接于第一金属走线30远离覆晶薄膜10的一端，第一测试点和覆晶薄膜10配合用于测试第一金属走线30是否工作正常。第二测试点设置于第三金属走线70远离覆晶薄膜10的一端，以通过第二测试点和覆晶薄膜10配合用于测试第三金属走线70是否工作正常。

示例性的，在制程中，第一金属走线30或第二金属走线60制备完成后，将多个测试点80设置在金属走线远离覆晶薄膜10的一端，通过测试点和覆晶薄膜10可检测每个信号间是否存在开路或者短路的情况，若连接不同信号的时候测试结构有电流，即为这两个信号短路，若连接同一个信号时候测试结构无电流，则为该信号开路。通过使用该测试方式可避免在不良品上浪费后续制程。

本申请实施例还提供一种显示面板，该显示面板包括上述任一项所述的阵列基板100。

本申请实施例通过提供一种阵列基板100，该阵列基板100包括覆晶薄膜10和发光单元20，其中覆晶薄膜10和发光单元20之间通过单层金属走线连接，本申请实施例通过将覆晶薄膜10和发光单元20之间通过单层金属走线连接，可以避免由于多层金属走线交叠设置而产生静电积累的情况，避免了静电损伤，进而解决了MiniLED220存在ESD高风险的问题。另发光单元20中驱动芯片210和LED220也通过单层金属走线连接，且液晶薄膜中每个绑定端子110的排列顺序和发光单元20中驱动芯片210的信号引脚的排列顺序一致，可以简化制程，消除电容、电阻之间的延时。并能在制程中通过测试结构实行开路或短路的检测，提升良率。

以上对本申请实施例提供的阵列基板及显示面板进行了详细介绍。本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请。同时，对于本领域的技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上，本说明书内容不应理解为对本申请的限制。

Claims (10)

1.一种阵列基板，包括显示区和非显示区，其特征在于，所述阵列基板包括：

发光单元，所述发光单元设置在显示区，所述发光单元包括驱动芯片和LED灯；

覆晶薄膜，所述覆晶薄膜设置在非显示区，所述覆晶薄膜上具有多个绑定端子；

多条第一金属走线，所述多条第一金属走线相互间隔设置在同一层，所述多条第一金属走线将所述多个绑定端子和所述驱动芯片电连接，以使所述驱动芯片根据所述多个绑定端子传输的信号驱动LED灯。

2.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括多条第二金属走线和多条第三金属走线，所述多条第二金属走线、所述多条第三金属走线和所述多条第一金属走线相互间隔设置在同一层；

所述驱动芯片和所述LED通过所述第二金属走线连接，所述LED和所述多个绑定端子通过所述第三金属走线连接。

3.根据权利要求2所述的阵列基板，其特征在于，

所述绑定端子包括依次设置的用于传输GND信号的第一绑定端子，用于传输VCC信号的第二绑定端子、用于传输DATA信号的第三绑定端子和用于传输DIP信号的第四绑定端子；

所述驱动芯片包括用于接收所述GND信号的第一信号引脚、用于接收所述VCC信号的第二信号引脚、用于接收所述DATA信号的第三信号引脚以及用于接收所述DIP信号的第四信号引脚；

所述第一金属走线包括依次排列的GND信号线、VCC信号线、DATA信号线和DIP信号线，所述GND信号线连接所述第一信号引脚和所述第一绑定端子，所述VCC信号线连接所述第二信号引脚和所述第二绑定端子，所述DATA信号线连接所述第三信号引脚连接和第三绑定端子，所述DIP信号线连接所述第四信号引脚和所述第四绑定端子。

4.根据权利要求3所述的阵列基板，其特征在于，

所述绑定端子还包括用于传输VLED信号的第五绑定端子，所述第五绑定端子设置在所述第四绑定端子远离所述第三绑定端子的一侧；

所述驱动芯片还包括为所述LED提供阴极信号的第五信号引脚；

所述第二金属走线包括阴极信号线，所述阴极信号线设置在所述DIP信号线远离所述VCC信号线的一侧，所述第三金属走线包括阳极信号线，所述阳极信号线设置在所述阴极信号线远离所述DIP信号线的一侧；

所述第五信号引脚通过所述阴极信号线连接所述LED的一端，所述LED的另一端通过所述阳极信号线连接所述第五绑定端子。

5.根据权利要求4所述的阵列基板，其特征在于，

所述DATA信号线包括第一支路和第二支路，所述第一支路设置在所述VCC信号线和所述DIP信号线之间，所述第二支路的一端连接所述第一支路，所述第二支路的另一端连接所述第三信号引脚；

所述驱动芯片还包括输出DIP信号的第六信号引脚和为另一个所述LED输出阴极信号的第七信号引脚，其中，所述第二信号引脚、第四信号引脚和所述第五信号引脚依次设置在所述第二支路靠近所述覆晶薄膜的一侧，所述第一信号引脚、所述第六信号引脚、所述第七信号引脚和所述第三信号引脚依次设置在所述第二支路远离所述覆晶薄膜的一侧；

所述DIP信号线包括与所述第四信号引脚连接的第一DIP信号线，和与所述第六信号引脚连接的第二DIP信号线，所述第一DIP信号线和所述第二DIP信号线设置在所述第二支路的两侧。

6.根据权利要求3所述的阵列基板，其特征在于，每列所述发光单元上的所述VCC信号线连接位于该列发光单元上的每个所述驱动芯片、每列所述发光单元上的所述DATA信号线连接位于该列发光单元上的每个所述驱动芯片、每列所述发光单元上的所述GND信号线连接位于该列发光单元上的每个所述驱动芯片。

7.根据权利要求3所述的阵列基板，其特征在于，一列所述发光单元上包括相邻设置的第一驱动芯片和第二驱动芯片，所述第一驱动芯片的第四信号引脚输出的DIP信号为所述第二驱动芯片的第四信号引脚输入的DIP信号。

8.根据权利要求4所述的阵列基板，其特征在于，所述发光单元包括多个灯区，每个灯区包括一个所述驱动芯片和被所述驱动芯片驱动的四个所述LED，每个所述灯区公用一个VLED信号线。

9.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板包括：

第一测试点，所述第一测试点连接于所述第一金属走线远离所述覆晶薄膜的一端，所述第一测试点和所述覆晶薄膜配合用于测试所述第一金属走线是否工作正常；和/或

第二测试点，所述第二测试点设置于所述第三金属走线远离所述覆晶薄膜的一端，以通过所述第二测试点和所述覆晶薄膜配合用于测试所述第三金属走线是否工作正常。

10.一种显示面板，其特征在于，包括：如权利要求1-9任一项所述的阵列基板。

Images