JP2024023132A - スイッチング電源装置および集積制御回路 - Google Patents

Abstract

【課題】出力ダイオードの短絡等の異常状態をいち早く検出し、スイッチング素子のドレイン電流のピーク値を低減して、スイッチング素子の過電流保護を実現する。
【解決手段】本願実施形態は、スイッチオン検出期間内にスイッチング電流対応の電圧信号が第二閾値または第一閾値より大きいことを検出したときに異常検出信号を出力する過電流保護回路と、スイッチング電流対応の電圧信号が第二閾値または第一閾値より大きいことを検出したときに異常検出信号を出力する過電流保護回路と、第二閾値は、第一閾値よりも大きく、スイッチオン検出期間は、リーディングエッジブランキング時間及びリーディングエッジブランキング時間の後の所定の期間を含む。そして、制御回路は、異常検出信号に基づいて所定の保護動作を実行する。
【選択図】図１

Description

本発明の実施形態は、本願は、スイッチング電源分野に関し、特に過電流保護の技術に関する。

従来技術（特許文献1：特開２００５－１３０６６８）のスイッチング電源装置において、過渡（過渡）（過渡的出力短絡）時にスイッチング素子に供給するパルス駆動信号の立ち下がり時間だけが長くなり、定常動作時にスイッチング素子に供給するパルス駆動信号の立ち下がり時間が比較的短い設定されているため、過渡的出力短絡が発生する場合でも、スイッチング素子のサージ電圧も抑制でき、定常動作時にスイッチング電源の効率にも影響しない。

特開２００５－１３０６６８号公報

しかし、特許文献１において、従来技術では、過渡条件下においてもスイッチング素子のターンオフモードでの損失が大きく、サージ電圧を抑制するためにスイッチング素子のターンオフ駆動（ｏｆｆ ｄｒｉｖｅ）を遅らせると、面積の小さい半導体チップであればチップ温度が瞬間的に上昇し、破損する可能性がある。

本発明は、上記問題点を鑑みてなされたものであり、その課題を解決し、例えば整流ダイオード短絡の過渡条件下においてもスイッチング素子のターンオフモードでの損失を発生させないために、異常電流を早期に検出して、ターンオフ直後に発生するサージ電圧を低減し、スイッチング素子の保護を行える過電流保護機能を備えた半導体装置を提供することにある。

本発明の実施形態の一態様によれば、スイッチング電源装置の集積制御回路は、スイッチング素子と、前記スイッチング素子のオン・オフを制御する制御回路とを含む、スイッチング電源装置の集積制御回路であって、前記制御回路は、スイッチオン検出時間帯において、スイッチング電流に対応する電圧信号が第二閾値または第一閾値よりも大きいことを検出した場合、異常検出信号を出力するための過電流保護回路を含み、前記第二閾値が前記第一閾値よりも大きく、前記スイッチオン検出時間帯は、リーディングエッジブランキング時間帯と、前記リーディングエッジブランキング時間帯以降の所定の時間帯を含み、前記制御回路は、前記異常検出信号に基づき、所定の保護動作を実行する、ことを特徴とする。

本発明によれば、リーディングエッジブランキング期間よりも長いスイッチオン検出期間を設けて過電流検出を行い、通常の過電流閾値よりも大きい第二閾値を設定して過電流検出を行うことにより、異常電流を早期にタイムリーに検出することができ、オフ（ｔｕｒｎ ｏｆｆ）直後に発生するサージ電圧を低減し、スイッチング素子の保護を実現し、短絡が発生しても、スイッチング素子を破損させることもなく、異常保護のために部品を追加する必要もなく、移行時の素子発熱も発生しない効果を得られる。

図１は、本願の実施形態に係るスイッチング電源装置の集積制御回路の概略図である。 図２は、本願実施形態のスイッチオン検出期間の概略図である。 図３（ａ）及び図３（ｂ）は、本願の実施形態における異常検出信号を出力する条件の概略図である。 図４は、フィードバック制御信号に基づいてスイッチング周波数を変更する本願の実施形態の模式図である。 図５は、本願の実施形態に係るスイッチング電源装置の集積制御回路の内部構成の概略図である。 図６は、本願の実施形態における駆動制御回路の概略図である。 図７（ａ）及び図７（ｂ）は、本願の実施形態における異常検出信号が出力されない条件の概略図である。 図８は、本願の実施形態に係るスイッチング電源装置の集積制御回路の内部構成の概略図である。 図９は、本願の実施形態に係るスイッチング電源装置の概略図である。 図１０は、本願の実施形態に係るスイッチング電源装置の概略図である。 図１１は、本願実施形態に係るスイッチング電源装置の制御方法の概略図である。 図１２は、本願の実施形態に係るスイッチング電源装置の制御方法の概略図である。

図面を参照すると、以下の説明により、本願の前述およびその他の特徴が明らかになるであろう。明細書及び図面には、本願の原則を採用することができる一部の実施形態を示す本願の特定の実施形態が具体的に開示されており、本願は記載された実施形態に限定されるものではなく、逆に、本願は添付の特許請求の範囲に含まれるすべての修正、変形及び均等物を含むことを理解すべきである。以下、本願の各種実施形態について図面を用いて説明する。これらの実施形態は単なる例示であり、本願に対する制限ではない。
本願の実施形態において、用語「第１」、「第２」、「上」、「下」などは、異なる要素を呼称的に区別するために使用されるが、これらの要素の空間的配置や時間的順序などを表すものではなく、これらの要素はこれらの用語によって制限されるべきではない。用語「および／または」は、関連付けられてリストされた用語の１つまたは複数のうちのいずれか１つおよびすべての組合せを含む。用語「含む」、「含む」、「有する」などは、説明された特徴、要素、構成部品、または構成部品の存在を意味するが、１つ以上の他の特徴、要素、構成部品、または構成部品の存在または追加を除外するものではない。
本願の実施形態において、単数形「１」、「これ」などは複数形を含み、広義には「１つ」の意味ではなく「１つ」または「１つのクラス」と理解されるべきである、さらに、用語「記載」は、文脈が特に明示的に示されない限り、単数形と複素形の両方を含むと理解されるべきである。さらに、用語「根拠」は、文脈が特に明示的に示されない限り、「少なくとも部分的に根拠」と理解されるべきであり、用語「根拠」は、「少なくとも部分的に根拠」と理解されるべきである。
以下、図を参照して本発明の実施の形態を詳細に説明する。

（第１の実施の形態）
本願の第１の実施の形態は、スイッチング電源装置の集積制御回路を提供する。図１は、本願の実施形態に係るスイッチング電源装置の集積制御回路の概略図である。
図１に示すように、スイッチング素子１１１と、スイッチオン検出期間内にスイッチング電流に対応する電圧信号が第二閾値または第一閾値より大きいことを検出したときに異常検出信号を出力する過電流保護回路１１２と、前記第二閾値は、前記第一閾値よりも大きく、前記スイッチオン検出期間は、リーディングエッジブランキング期間及び前記リーディングエッジブランキング期間の後の所定の期間を含む、そして、この制御回路は、この異常検出信号に基づいて所定の保護動作を実行する。
いくつかの実施形態では、スイッチング素子１１１は、スイッチング素子の制御端子に印加される電圧を制御することにより、入出力間の導通制御を実行することができる素子であってもよい。例えば、スイッチング素子は、小型ＭＯＳＦＥＴ（例えば、スーパージャンクションＭＯＳＦＥＴ、ＳＪ－ＭＯＳ）などであってもよいが、本願はこれを限定するものではなく、ここでは一例として挙げない。

いくつかの実施形態では、制御回路は、スイッチがオンになった後に、過電流保護回路１１２を制御するための過電流ブランク期間（リーディングエッジブランキング期間）を経て過電流検出を行うための過電流保護回路１１２に接続されたリーディングエッジブランキング回路ＬＥＢ１１３をさらに含む。
従来の方法では、リーディングエッジブランキング時間後に、ドレイン電流検出信号はリーディングエッジブランキング回路ＬＥＢ１１３を介して過電流保護回路１１２に入力、過電流保護回路１１２はドレイン電流検出信号と過電流検出電圧閾値（例えば第一閾値）とを比較し、ドレイン電流検出信号、すなわちスイッチング電流に対応する電圧信号が過電流検出電圧閾値に達するとオフ信号を出力、このオフ信号に基づいてスイッチング素子１１１ Ｑ１のオフ（オフ）が制御される。これにより、ドレイン電流検出信号（以下、スイッチング電流に対応する電圧信号ともいう）のうち、スイッチング素子１１１がオンしたときにサージ電流が発生する期間内の信号を無効（消去）にする。一方、リーディングエッジブランキング期間では、ドレイン電流検出信号が第一閾値を超えても過電流検出は行われない。これに対して、本願の実施形態では、過電流保護回路１１２は、スイッチオン検出期間内にスイッチング電流に対応する電圧信号が第二閾値または第一閾値よりも大きいことを検出すると、異常検出信号を出力する、ここで、第二閾値は、第一閾値よりも大きく、スイッチオン検出期間は、リーディングエッジブランキング期間及びリーディングエッジブランキング期間の後の所定の期間を含む。

いくつかの実施形態では、過電流保護回路１１２は、スイッチオン検出期間内にスイッチング電流に対応する電圧信号が第二閾値または第一閾値より大きいことを検出した場合、出力異常検出信号は、リーディングエッジブランキング期間内に、電圧信号が第二閾値より大きいことを検出した場合に出力する過電流保護回路を含む。つまり、リーディングエッジブランキング期間においても、この電圧信号が新たに設定された第二閾値を超えたときに異常と判定される。
いくつかの実施形態では、過電流保護回路１１２は、スイッチオン検出期間内にスイッチング電流に対応する電圧信号が第二閾値または第一の閾値よりも大きいことを検出した場合、出力異常検出信号は、所定の期間内に、電圧信号が第一閾値よりも大きいことを検出したときに、その異常検出信号を出力する過電流保護回路を含む。つまり、リーディングエッジブランキング期間が経過した直後に、電圧信号が第一閾値より大きいことが検出された場合にも異常と判定される。
以下に詳細に説明する。

いくつかの実施形態では、制御回路は、スイッチング素子１１１のオン（ｔｕｒｎ ｏｎ）信号に同期してスイッチオン検出信号（例えばハイレベル信号であってもよい）を出力するスイッチオン検出回路１１４をさらに含むことができる。すなわち、スイッチオン検出期間の開始点がスイッチング素子のオン開始時である。スイッチオン検出信号の期間（期間、ハイレベル信号継続時間とみなすこともできる）は、リーディングエッジブランキング期間よりも所定時間長く設定される。図２は、本願実施形態におけるスイッチオン検出期間とt 1、ｔＢＷ関係模式図である。図２に示すように、この所定時間は、リーディングエッジブランキング期間と連続してオーバーラップしておらず、所定時間ｔ１＋リーディングエッジブランキング期間ｔＢＷ＝スイッチオン検出期間である。
いくつかの実施形態では、過電流保護回路１１２には、通常の第一閾値と、通常の第一閾値よりも大きい第二閾値とが設定されている。この第一閾値は、リーディングエッジブランキング期間では過電流検出には使用されず、第二の閾値は、リーディングエッジブランキング期間でも過電流検出に使用される。
いくつかの実施形態では、スイッチオン検出期間では、まず、リーディングエッジブランキング期間では、過電流保護回路１１２は、第二閾値を超える過電流の存在を検出すると、異常検出信号（例えばハイレベル信号）を出力することにより、従来技術と比較して、すべてのスイッチオン検出期間（リーディングエッジブランキング期間を含む）の異常電流を検出することができる。所定の期間において、過電流保護回路１１２が第一閾値を超える過電流の存在を検出すると、異常検出信号（例えばハイレベル信号）が出力され、これにより、ブランキング直後に発生した異常な過電流を検出する。

図３（ａ）及び図３（ｂ）は、本願の実施形態における出力異常検出信号条件の概略図である。図３（ａ）に示すように、ｔＢＷ内に第二閾値（例えば、１．７Ｖ）を超える電圧信号が検出され、図３（ｂ）に示すように、所定の期間において、第1の閾値（例えば、Ｖｏｃｐ）を超える電圧信号が検出される。
これにより、リーディングエッジブランキング期間よりも長いスイッチオン検出期間を設けて過電流検出を行い、通常の過電流閾値よりも大きい第二閾値を設定して過電流検出を行うことにより、異常電流を早期にタイムリーに検出することができ、オフ（ｔｕｒｎ ｏｆｆ）直後に発生するサージ電圧を低減し、スイッチング素子の保護を図ることができ、短絡が発生しても、スイッチング素子を破損させることもなく、異常保護のために部品を追加する必要もなく、移行時の素子発熱も発生しない。
以上のリーディングエッジブランキング回路１１３及びスイッチオン検出回路１１４は例示にすぎず、他の手段により前記リーディングエッジブランキング期間及びスイッチオン検出期間を生成することもでき、本願の実施形態はこれを限定するものではない。この第一閾値、第二閾値、リーディングエッジブランキング期間（典型的には２７０ｎｓ）は、必要に応じて決定することができ、このスイッチオン検出期間は、リーディングエッジブランキング期間よりもやや長く設定することができる（やや長くとは、この所定の期間が１つの時間閾値未満、例えば、スイッチオン検出期間が３００ｎｓに設定されると理解することができる）。

いくつかの実施形態では、過電流保護回路１１２が異常を検出した場合、制御回路は、スイッチング周波数の低減、ソフトオフ駆動スイッチング素子への切り替え、過電流検出閾値の低減、ブランキング時間の低減、それぞれ以下に説明する保護動作の１つ以上の組み合わせを含む、異常検出信号に基づいて所定の保護動作を実行する。

（１）スイッチング周波数の低減について
いくつかの実施形態では、制御回路はさらに、スイッチング素子のスイッチング周波数を制御することができる発振器（ＯＳＣ）である周波数制御回路１１５を含み、この周波数制御回路１１５はＰＷＭモードに基づいている。すなわちＰＷＭ制御時の発振周波数を決定し、この周波数制御回路１１５の構成は従来技術を参照することができ、ここでは詳細に説明しない。通常発振動作時には、周波数制御回路１１５は、フィードバック制御（ＦＢ）信号に基づいてスイッチング素子のスイッチング周波数（発振周波数）を制御することができる。このフィードバック制御（ＦＢ）信号については後述する実施例で説明する。

図４は、本願の実施形態におけるフィードバック制御信号に基づいてスイッチング周波数を変更する模式図であり、図４に示すように、周波数制御回路１１５はフィードバック制御（ＦＢ）信号に基づいて、軽負荷時から重負荷時にかけて、前記周波数制御回路は、前記フィードバック制御（ＦＢ）信号に基づいて、前記スイッチング素子のスイッチング周波数が前記第１の周波数から負荷一定時に上昇する固定周波数（グリーンモード機能）を制御する。この第１の周波数は最低周波数f 1であり、この固定周波数は最高周波数ｆ０であり、この最低周波数f 1は２０ｋＨＺ、すなわち人間が聞くことができる高域周波数の音である。また、前記最高周波数ｆ０は１５０ｋＨＺであるが、ここでは例示にすぎず、本願の実施形態はそれに限定されない。
図４に示すように、フィードバック制御（ＦＢ）信号電圧がＶＦＢ１以下の場合、周波数制御回路１１５がスイッチング周波数を通常時の最低周波数f１に制御する。周波数制御回路１１５は、フィードバック制御（ＦＢ）信号電圧がＶＦＢ２以上の場合、スイッチング周波数を通常時の最高周波数ｆ０とする。また、周波数制御回路１１５は、フィードバック制御（ＦＢ）信号電圧がＶＦＢ１～ＶＦＢ２の範囲内である場合には、フィードバック制御（ＦＢ）信号電圧ＶＦＢに基づいて最低周波数ｆ１から最高周波数ｆ０まで発振周波数を上昇させる。また、図４ではスイッチング周波数が線形に上昇する例を示したが、スイッチング周波数を階段状または非線形に上昇させることもできる。

いくつかの実施形態では、周波数制御回路１１５は、異常検出信号に基づいてスイッチング素子のスイッチング周波数を第１の周波数に下げることを含む所定の保護動作を実行する。つまり、異常検出時にはゲート駆動をオフ（ｔｕｒｎ ｏｆｆ）にし、次回のスイッチング素子オンタイミングを遅らせる。例えば、周波数制御回路は、スイッチング周波数を第１の周波数に直接降下させるか、または第１の周波数に段階的に降下させるかを制御する。この下降に関する規則（波形）は、波形生成部によって決定することができる。
いくつかの実施形態では、スイッチング周波数の変化（降下規則など）をより柔軟に制御するために、周波数制御回路１１５に接続された波形生成部（ＭＯＤＥ）１１６をさらに備え、波形生成部（ＭＯＤＥ）１１６は異常検出信号（ハイレベル信号）に基づいて周波数降下波形信号を生成し、周波数降下波形信号を周波数制御回路１１５に入力し、周波数制御回路１１５は、周波数降下波形信号に基づいてスイッチング周波数が第１の周波数に降下するように制御、例えば、波形生成部（ＭＯＤＥ）１１６は、低レベル信号を周波数制御回路１１５に入力し、スイッチング周波数を直接第１の周波数に降下（移行）させる、あるいは、波形生成部（ＭＯＤＥ）１１６は、時間経過とともに直線的に降下する波形信号（線形）または段階的に降下する波形信号（非線形）を出力してもよく、スイッチング周波数を第１の周波数に段階的に直線的に降下させるか、段階的に降下させる。この波形生成部（ＭＯＤＥ）１１６の具体的な回路構成は従来技術を参照することができ、本願の実施例はこれを限定するものではない。
これにより、異常検出時において、異常時のスイッチング素子ドレイン・ソース電圧上昇を抑制し、及び周波数低下をさせることにより、過渡時の素子発熱を分散的に抑制し、オフ期間のデューティ比を拡大することによりスイッチング素子の損失を低減する。
いくつかの実施形態では、過電流保護回路１１２が異常を検出した後の過電流検出をさらに早めるために、この所定の保護動作は、（２）～（４）を含み、以下に詳細に説明する。

（２）過電流検出閾値
いくつかの実施形態では、制御回路は、異常検出信号に基づいて所定の保護動作を実行するステップと、過電流保護回路１１２は、異常検出信号に基づいて第一閾値を第三閾値に下げた後に異常検出を行うステップとを含む。この第三閾値は、必要に応じて設定することができ、例えば、第三閾値は第一閾値の３分の２であってもよいが、ここでは例示にすぎず、本願はこれを限定するものではない。
いくつかの実施形態では、第一閾値～第三閾値を変更することによって過電流検出閾値（異常検出後の過電流検出用）を低減することができ、または予め複数の閾値電圧を設定し、第一閾値を第三閾値に切り替えることによって過電流検出閾値（異常検出後の過電流検出用）を低減することができる。
いくつかの実施形態では、過電流検出電圧にバイアス電圧を重畳することにより、第一閾値を第三閾値に変更することができ、それにより過電流保護回路の動作開始時間を繰り上げ、複数の閾値を設定する必要がなく、簡単に実現することができる。
これにより、異常を検出した後の過電流検出の閾値を下げることにより、スイッチング電流のピークを抑制し、第一閾値により異常電流を抑制できない問題を回避し、異常検出信号を出力した後の過電流検出をさらに前に、つまり異常検出信号を出力した後の異常を早期に検出する過電流検出速度を改善する。

（３）リーディングエッジブランキング期間の消去
いくつかの実施形態では、制御回路は、異常検出信号に基づいて所定の保護動作を実行することは、リーディングエッジブランキング時間を消去することを含む。すなわち、オン時には、サージ電流を含む電流に対して通常の過電流検出（第一閾値を過電流検出閾値とする）を行う。
いくつかの実施形態では、リーディングエッジブランキング回路１１３を過電流保護回路１１２との接続を切断することができ、すなわち、スイッチング電流に対応する電圧信号は、リーディングエッジブランキング回路１１３を通過する必要はなく、直接、過電流検出（第一閾値を過電流検出閾値とする）を行うことができ、あるいは、リーディングエッジブランキング回路１１３を改造して、このリーディングエッジブランキング時間を除去することもでき、本願はこれを限定するものではなく、上記実施例により、異常電流を抑制できない問題を回避することができる。

（４）ソフトオフ駆動
いくつかの実施形態では、制御回路は、スイッチング素子１１１を駆動する駆動信号ＤＲＶを出力してオン／オフ（オン／オフ）を制御する駆動制御回路１１７をさらに含む。スイッチング素子１１１のゲート端子は駆動制御回路１１７に接続されている。この駆動信号の生成方法については後述する。
いくつかの実施形態では、駆動制御回路１１７は、ソフトオフ駆動に切り替えることを含み、異常検出信号に基づいて所定の保護動作を実行する。つまり、スイッチオフ駆動時の動作をゲート駆動のオフ速度を緩やかに設定するソフト駆動に切り替え、これにより、オフ駆動を遅らせることで、ドレイン電圧のサージ電圧を抑制することができ、異常検出と同時にスイッチ周波数を低下させれば、チップ発熱後の放熱時間を得ることで、チップ温度の上昇を抑制することができる。

図６は、本願の実施例における駆動制御回路の模式図である、図６に示すように、異常を検出した後、異常検出信号（ハイレベル信号、駆動切替信号）に基づいて、スイッチ４１を制御してオフ駆動方式を切り替え、オフ（ＯＦＦ）用の駆動素子２４の動作を停止させ、オフ（ＯＦＦ）の駆動素子２３単体で行うことにより、スイッチオフ時の電圧変化ｄｖ／ｄｔを緩やかにし、すなわちソフトオフ駆動に切り換えられ、駆動制御回路の実現形態（例えば、図６における駆動制御回路の他の部品及び接続関係）については従来技術を参照することができ、本願実施形態はこれに限定されない。

図５に示すように、スイッチング素子Ｑ１、フィードバック信号検出回路１１、周波数制御回路１２、リーディングエッジブランキング（ＬＥＢ）回路１３、起動回路１４、スイッチング電流波形補正回路１５、過電流保護回路（ＯＣＰ）１６、駆動制御回路（ＤＲＶ）１７、波形生成部（ＭＯＤＥ）１８、スイッチオン検出回路１９、ラッチ回路ＬＡＴＣＨ ２０及び複数の論理回路及びフリップフロップ等を備えている。
集積制御回路は、Ｄ／ＳＴ（ＭＯＳＦＥＴドレイン／起動電流入力）端子と、Ｓ／ＯＣＰ（ＭＯＳＦＥＴソース／過電流保護）端子、Ｖｃｃ（集積制御回路電源電圧入力）端子、ＦＢ／ＯＬＰ（フィードバック信号入力/過負荷保護信号入力）端子、およびＧＮＤ（グランド）端子を含む。受光トランジスタＰＣ２が接続されるＦＢ／ＯＬＰ端子には、フィードバック信号検出回路１１が接続されている。また、スイッチング素子Ｑ１のソースはＳ／ＯＣＰ端子に接続され、外部抵抗Ｒｏｃｐを介して一次側ＧＮＤに接続されている。
起動回路１４は、Ｄ／ＳＴ端子とＶｃｃ端子との間に接続され、整流回路ＤＢの図示しない整流電圧の高耐圧素子を介してＶｃｃ端子に定電流をオン／オフする。
リーディングエッジブランキング（ＬＥＢ）回路１３は、ＦＢ／ＯＬＰ端子にも接続し、リーディングエッジブランキング（ＬＥＢ）回路１３を介してＳ／ＯＣＰ端子のスイッチング素子Ｑ１のスイッチング電流信号である外部抵抗Ｒｏｃｐの電圧（降下）信号を入力する。通常はＦＢ／ＯＬＰ端子からのフィードバック信号と比較し、スイッチング電流信号がフィードバック制御（ＦＢ）信号より大きい場合、Ｈ信号が論理回路ＡＮＤ２に送信され、フリップフロップ回路ＦＦ１がリセットされる。これにより、論理回路ＡＮＤ１、ＡＮＤ３及び駆動制御回路（ＤＲＶ）１７を介してスイッチング素子Ｑ１をオフ（ＯＦＦ）する。

いくつかの実施形態では、フィードバック信号検出回路１１の構成は、従来技術を参照することができ、ここでは説明しないが、例えば、フィードバック信号検出回路１１にコンパレータなどが含まれ、スイッチ電流信号（すなわち電圧信号Ｖｏｃｐ）とフィードバック制御（ＦＢ）信号電圧ＶＦＢとを比較し、スイッチ電流信号がＶＦＢを超えると、ハイレベルの出力信号を出力し、この出力信号に基づいて駆動制御回路（ＤＲＶ）１７を駆動し、スイッチング素子をオフ（ＯＦＦ）する。
いくつかの実施形態では、周波数制御回路１２はフィードバック信号検出回路１１に接続され、通常動作中にフィードバック信号検出回路１１からのフィードバック制御（ＦＢ）信号に基づいて、例えば第１の周波数から固定周波数に上昇するようにスイッチング周波数を制御する。
また、例えば、周波数制御回路１２が定電流回路とコンデンサとに基づく鋸波を生成し、鋸波に基づいてフリップフロップ回路ＦＦ１のセット端子に単一フリップフロップ信号を出力する。これにより、論理回路ＡＮＤ１、ＡＮＤ３及び駆動制御回路（ＤＲＶ）１７を介してスイッチング素子Ｑ１をオン（ＯＮ）する。

以上、通常動作期間における各回路の動作の実施形態について説明した。以下、この集積制御回路の過電流検出機能について図５を用いて説明する。
いくつかの実施形態では、スイッチオン検出回路１９は、スイッチング素子Ｑ１のオン（ｔｕｒｎ ｏｎ）信号に同期してスイッチオン検出信号（例えばハイレベル信号であってもよい）を出力する。すなわち、スイッチオン検出期間の開始点はスイッチング素子のオン開始時、スイッチオン検出信号の期間であり、スイッチング素子のオン後、スイッチング電流に対応する電圧信号は、直接、過電流保護回路１６に入力することができ、リーディングエッジブランキング期間内に、前記電圧信号が第二閾値より大きいことが検出された場合に、異常検出信号を出力する。また、この電圧信号は、リーディングエッジブランキング回路１３を通過した後、スイッチング電流波形補正回路１５を介して過電流保護回路（ＯＣＰ）１６に入力され、所定時間帯において、前記電圧信号が第一閾値よりも大きいことが検出された場合に、前記異常検出信号を出力する。
いくつかの実施形態では、過電流保護回路１６は、論理回路ＯＲ１の入力端子に異常検出信号（ハイレベル信号）を入力し、スイッチオン検出回路１９は、論理回路ＯＲ１にスイッチオン検出信号（ハイレベル信号）を入力するので、スイッチオン検出期間において、過電流保護回路１６が、第一閾値を超える過電流が検出されたとき、または、第二閾値を超える過電流が検出するとき、過電流検出回路ＯＣＰから論理回路ＯＲ１の他方の入力端子にＨレベルの信号が出力され、論理回路ＯＲ１の出力はハイレベル信号（異常検出信号に対応する）をラッチ回路ＬＡＴＣＨ ２０に出力する。同時に、過電流保護回路１６は論理回路ＡＮＤ２に異常検出信号を出力し、フリップフロップ回路ＦＦ１のリセット端子にハイレベル信号を入力するとともに、論理回路ＡＮＤ１及びＡＮＤ３を介して駆動制御回路（ＤＲＶ）１７のゲート駆動ＤＲＶ信号をＬレベルに反転（オフ）し、スイッチング素子Ｑ１をオフ（ＯＦＦ）して回路を保護する。

いくつかの態様では、ラッチ回路２０の出力端は波形生成部（ＭＯＤＥ）１８の入力端に接続され、波形生成部（ＭＯＤＥ）１８の出力端は周波数制御回路１２に接続され、ラッチ回路ＬＡＴＣＨ ２０に異常検出信号が入力されると、ラッチ回路ＬＡＴＣＨ ２０の出力信号をハイレベルに維持し、波形生成部（ＭＯＤＥ）１８に入力、波形生成部（ＭＯＤＥ）１８は異常検出信号（ハイレベル信号）に基づいて周波数降下波形信号を生成し、そして、この周波数降下波形信号を周波数制御回路１２に入力し、周波数制御回路１２はこの周波数降下波形信号に基づいてスイッチング周波数を第１の周波数に降下するように制御し、具体的には前述したように、ここでは説明しない。
いくつかの態様では、ラッチ回路ＬＡＴＣＨ ２０は、異常検出信号が入力されると出力信号をハイレベルに維持する。ラッチ回路ＬＡＴＣＨ ２０は、スイッチング電流波形補正回路１５に接続されている。スイッチング電流波形補正回路１５はラッチ回路ＬＡＴＣＨ ２０からの異常検出信号（ハイレベル信号）に基づいて、リーディングエッジブランキング（ＬＥＢ）回路１３からのスイッチング電流信号にバイアス電圧を重畳することで、異常を検出した過電流保護回路（ＯＣＰ）１６の動作開始時間を早める。
いくつかの態様では、ラッチ回路ＬＡＴＣＨ ２０は、異常検出信号が入力されると、出力信号をハイレベルに維持する。ラッチ回路ＬＡＴＣＨ ２０は、リーディングエッジブランキング回路１３と接続することもでき、リーディングエッジブランキング回路１３は、ラッチ回路ＬＡＴＣＨ ２０からの異常検出信号（ハイレベル信号）に基づいて、異常検出後にリーディングエッジブランキング時間を除去する。
いくつかの態様では、ラッチ回路ＬＡＴＣＨ ２０は、異常検出信号が入力されると出力信号をハイレベルに維持する。ラッチ回路ＬＡＴＣＨ ２０は、駆動制御回路１７（例えば、図６に示すスイッチ４１）に入力する駆動制御回路１７に接続されてもよい。駆動制御回路１７は、ラッチ回路ＬＡＴＣＨ ２０からの異常検出信号（ハイレベル信号）に基づいて、異常を検出した後、ソフトオフ駆動に切り替える。つまり、スイッチオフ駆動時の動作をソフト駆動に切り替え、ゲート駆動のオフ速度を緩やかに設定する。駆動制御回路の実現形態（例えば、図６の駆動制御回路の他の部品及び接続関係）については、従来技術を参照することができ、本願の実施形態はこれに限定されない。

以上の各態様の回路接続関係及び制御方式は単独で実施してもよく、組み合わせて実施してもよく、本願実施例はこれを限定するものではない。
また、オプションとして、この集積制御回路は過負荷保護ＯＬＰ回路、過電圧保護ＯＶＰ回路、過熱保護ＴＳＤ回路などを含むこともでき、その具体的な接続関係と機能は従来技術を参照することができ、ここでは詳細に説明しない。

いくつかの実施形態において、スイッチオン検出期間中に異常検出信号が検出されなかった場合に、上記過電流検出の設定を解除することもでき、以下にそれぞれ説明する。
いくつかの実施形態では、ラッチ回路ＬＡＴＣＨ ２０は、ラッチ状態を一定期間維持し、終了後に解除することができるタイマの機能を有する。この過電流保護回路がこのスイッチオン検出期間内にいずれもこの異常検出信号を出力していない場合には、このラッチ回路のタイマを解除する。すなわち、スイッチオン検出期間のいずれも第二閾値または第一閾値を超えることが検出されていない場合、異常検出信号（ハイレベル信号）は論理回路ＯＲ１からラッチ回路ＬＡＴＣＨ ２０に入力されないので、タイマのタイミング終了後のスイッチ動作時に解除される。つまり、このスイッチオン検出期間のいずれもこの異常検出信号が出力されていない場合、論理回路ＯＲ１からは信号は出力されず、タイマのタイミング時間が経過する限り、過電流検出は元の状態に戻る（例えば、前述の通常（既存）状態の過電流検出閾値を用いて過電流検出を行う）。また、ラッチ回路ＬＡＴＣＨ ２０は、タイマ設定の期間内に前記第一閾値及び第二閾値の設定及び対応する過電流検出を維持し、周波数を低下させた状態を維持することができる。
いくつかの実施形態では、タイマの時間は、最低周波数よりも長い期間に少なくとも設定される。これにより、次のスイッチング周期であっても、異常が発生した場合には、異常検出の状態を維持することができる。
図７（ａ）及び図７（ｂ）に示すように、ｔＢＷ内では第二閾値が存在する電圧信号は検出されず、所定の期間では第一閾値（さらには第三閾値）を超える電圧信号は検出されなかった、本願の実施形態における異常検出信号が出力されない条件を示す図である。

いくつかの実施形態では、ラッチ回路のタイマ機能を用いて前記過電流検出の設定を解除することに加えて、集積制御回路に追加の解除回路解除（例えば、次のスイッチ時に解除）を前記過電流検出に設定をすることができる。
図８は本願実施例の集積制御回路の模式図であり、図５と異なる点は、図８にさらに、この過電流保護回路がこのスイッチオン検出期間内にすべてこの異常検出信号を出力していないときに、次のスイッチのタイミングでこのラッチ回路をリセットするための解除回路８００が追加されていることである。
いくつかの実施形態では、解除回路８００は、論理回路ＯＲ１の出力信号を遅延回路ＤＬ８０２を介してＤ－ＦＦ論理回路ＦＦ２ ８０１の入力端子に入力するＤ－ＦＦ論理回路ＦＦ２ ８０１、遅延回路ＤＬ ８０２、およびダイオード８０３を含む。また、Ｄ－ＦＦ論理回路ＦＦ２ ８０１のクロック端子ＣＫには論理回路ＡＮＤ３の出力信号が入力され、下端では論理回路ＯＲ１の出力信号がローレベルに達すると、リセット信号がラッチ回路ＬＡＴＣＨ ２０に出力される。
すなわち、異常が検出されない条件（過電流保護回路１６が異常検出信号を出力していない）では、論理回路ＯＲ１の出力信号はローレベル状態にあるので、駆動制御信号の下端のタイミング（オンからオフに移行するタイミング）では、前述した各種異常検出時の設定をリセット（ｒｅｓｅｔ）、ラッチ回路ＬＡＴＣＨ ２０により解除する。
また、異常を検出した場合（過電流保護回路１６が異常検出信号を出力する）には、論理回路ＯＲ１の出力信号がハイレベルとなり、遅延回路ＤＬ ８０２では、Ｄ－ＦＦ論理回路ＦＦ２ ８０１の入力端子のハイレベルを駆動制御信号の下端に達するまで保持することにより、ラッチ回路ＬＡＴＣＨ ２０の動作をリセットしない。

本願の実施形態の集積制御回路が実際の必要に応じて他の構造を含むこともできるし、図面に示された部分構造を含まなくてもよく、具体的にはどの構造が実際の必要に応じて関連技術を参照して設定することができ、本願の実施形態はこれに限定されない。
上記実施例から明らかなように、リーディングエッジブランキング期間よりも長いスイッチオン検出期間を設けて過電流検出を行い、通常の過電流閾値よりも大きい第二閾値を設定して過電流検出を行うことにより、異常電流を早期にタイムリーに検出することができ、オフ（ｔｕｒｎ ｏｆｆ）直後に発生するサージ電圧を低減し、スイッチング素子の保護を実現し、短絡が発生しても、スイッチング素子を破損させることもなく、異常保護のために部品を追加する必要もなく、移行時の素子発熱も発生しない効果を得られる。

（第２の実施の形態）
本願第２の実施の形態は、第１の実施の形態で説明した集積制御回路を含むスイッチング電源装置を提供する。第１の実施の形態では、集積制御回路の構成及び機能について詳細に説明したので、その内容はここでは説明を省略する。

図９は、本願の実施形態におけるスイッチング電源装置の概略図であり、図９に示すように、スイッチング電源装置９００は、整流回路ＤＢと、平滑コンデンサＣｉｎ、Ｃｏ、Ｃｄ、トランスＴ、集積制御回路９０１、整流ダイオードＤ１、Ｄ２、シャントレギュレータＺ１、フォトカプラを構成する発光ダイオードＰＣ１及び受光トランジスタＰＣ２、電流検出抵抗Ｒｏｃｐ、抵抗Ｒｂ、Ｒｃを含む。
ダイオードブリッジ式からなる整流回路ＤＢの交流入力端子ＡＣｉｎ１、ＡＣｉｎ２に商用交流電源ＡＣが接続され、商用交流電源ＡＣから入力された交流電圧は全波整流されて整流回路ＤＢから出力される。整流回路ＤＢの整流出力正極端子と整流出力負極端子との間に平滑コンデンサＣｉｎが接続されている。また、整流回路ＤＢの整流出力負極端子は接地端子に接続されている。これにより、整流回路ＤＢと平滑コンデンサＣｉｎにより商用交流電源ＡＣを整流平滑した直流電源（入力電圧）が得られる。

一次側（入力側）から二次側（負荷側）に電力を供給するトランスＴは、一次巻線Ｐ、補助巻線Ｄ及び二次巻線Ｓからなり、整流回路ＤＢの整流出力正極端子はトランスＴの一次巻線Ｐの一端に接続する、トランスＴの一次巻線Ｐの他端部は集積制御回路９０１のＤ／ＳＴ端子に接続され、そして集積制御回路９０１のＳ／ＯＣＰ端子は抵抗Ｒｏｃｐを介して接地端子に接続されている。これにより、集積制御回路９０１に内蔵されたスイッチング素子によりオンオフ制御が行われ、トランスＴの一次巻線Ｐに蓄積された電力がトランスＴの二次巻線Ｓに伝達され、トランスＴの二次巻線Ｓにパルス電圧が発生する。また、電流検出抵抗Ｒｏｃｐは、集積制御回路９０１が内蔵されたスイッチング素子に流れる電流を電圧信号Ｖｏｃｐとして検出する抵抗として接続されている。集積制御回路９０１は、第１の実施の形態で説明したように、過電流保護（ＯＣＰ）機能を有し、ここでは繰り返し説明はしない。

トランスＴの一次巻線Ｐの両端間には、ダイオードＤ３、コンデンサＣａ及び抵抗Ｒａからなるスナバ回路が接続されている。ダイオードＤ３とコンデンサＣａとはトランスＴの一次巻線Ｐの両端間で直列に接続され、抵抗ＲａとコンデンサＣａとは並列に接続されている。ダイオードＤ３は、集積制御回路９０１に内蔵されたスイッチング素子オフ時のトランスＴの一次巻線Ｐに基づいて発生する電圧順バイアスの方向に接続されている。
トランスＴの二次巻線Ｓの２つの端子間に整流ダイオードＤ１を介して平滑コンデンサＣｏが接続されている。トランスＴの二次巻線Ｓに誘起された電圧は整流ダイオードＤ１と平滑コンデンサＣｏを介して整流平滑化され、平滑コンデンサＣｏの端子間電圧は出力電圧Ｖｏとして出力端子から出力される。また、平滑コンデンサＣｏの正極端子に接続された線が電源線となり、平滑コンデンサＣｏの負極端子が接続された線が接地端子に接続されたＧＮＤ線となる。
出力される電源線とＧＮＤ線との間には、発光ダイオードＰＣ１と誤差増幅器として機能するシャントレギュレータＺ１が直列に接続されている。出力される電源線は発光ダイオードＰＣ１の正極に接続され、発光ダイオードＰＣ１の負極はシャントレギュレータＺ１の負極に接続され、シャントレギュレータＺ１の正極はＧＮＤ線に接続されている。また、電源線とＧＮＤ線との間には、分圧用の抵抗Ｒｂと抵抗Ｒｃが直列に接続されており、抵抗Ｒｂと抵抗Ｒｃの接続点は、シャントレギュレータＺ１の制御端子ａに接続され、シャントレギュレータＺ１の内部基準電圧と比較される。これにより、誤差電圧に応じた電流が発光ダイオードＰＣ１に流れ、発光ダイオードＰＣ１に流れる電流がフィードバック信号として、発光ダイオードＰＣ１から一次側の受光トランジスタＰＣ２に出力される。集積制御回路９０１は、ＦＢ／ＯＬＰ端子に入力されるフィードバック制御信号に基づいてスイッチング素子のデューティ比とスイッチング周波数を制御し、二次側に供給される電力を制御する。
また、トランスＴの補助巻線Ｄの両端子間に整流ダイオードＤ２を介して平滑コンデンサＣｄが接続され、整流ダイオードＤ２と平滑コンデンサＣｄの接続点が集積制御回路９０１のＶｃｃ端子に接続されている。これにより、補助巻線Ｄで発生した電圧が整流ダイオードＤ２と平滑コンデンサＣｄを介して整流平滑化された後、集積制御回路９０１のＶｃｃ端子に集積制御回路９０１用電源電圧Ｖｃｃとして供給される。

図１０は本願実施例におけるスイッチング電源装置の概略図である。図９と同じ点は説明を繰り返さないが、図１０のスイッチング電源装置はトランスを含まず、インダクタンスＬ１を経て負荷端に電流が流れるとともに、インダクタンスＬ１も電気エネルギーを蓄積する非絶縁降圧変換器である。ここで、Ｄ／ＳＴとＳ／ＯＣＰ間がオフのとき、ダイオードＤ１が導通し、インダクタンスＬ１に蓄積された電気エネルギーが負荷端に供給される点が図９と異なる。インダクタＬ１の回生電流はダイオードＤ２にも流れ、コンデンサＣｄに供給される。非絶縁降圧コンバータの具体的な構成については、従来技術を参照してください。例えば、ダイオードＤ１はスイッチング素子で構成することもでき、ここでは説明はしない。
なお、本願の実施形態に係るスイッチング電源装置は、実際の必要に応じて他の構成を含むこともできるし、図面に示す部分構成を含まなくてもよく、具体的にはどの構成が実際の必要に応じて関連技術を参照して設定することができるかを含めて、本願の実施形態はこれに限定されない。

上記実施例から明らかなように、リーディングエッジブランキング期間よりも長いスイッチオン検出期間を設けて過電流検出を行い、通常の過電流閾値よりも大きい第二閾値を設定して過電流検出を行うことにより、早期に速やかに異常電流を検出することができ、オフ（ｔｕｒｎ ｏｆｆ）直後に発生するサージ電圧を低減し、スイッチング素子の保護を実現し、短絡が発生しても、スイッチング素子を破損させることもなく、異常保護のために部品を追加する必要もなく、移行時の素子発熱も発生しない効果を得られる。

（第３の実施の形態）
本願の第３の実施の形態は、スイッチング電源装置の制御方法を提供する。第１の実施の形態では、スイッチング電源装置の集積制御回路構成及び機能について詳細に説明してきたので、ここでは説明を省略する。
図１１に示すように、本願の実施形態におけるスイッチング電源装置の制御方法の概略図である。
１１０１では、第二閾値は、第一閾値よりも大きく、スイッチオン検出期間は、リーディングエッジブランキング期間及び前記リーディングエッジブランキング期間の後の所定の期間を含む、
１１０２は、制御回路がこの異常検出信号に基づいて所定の保護動作を実行する。
１１０１～１１０２に関する実施形態は、第１の実施の形態を参照することができ、ここではこれ以上説明しない。

図１２は本願の実施形態におけるスイッチング電源装置の制御方法の概略図であり、図１２に示すように、この制御方法は以下を含む：
１２０１は、スイッチングがオンされた後、リーディングエッジブランキング期間において、スイッチング電流に対応する電圧信号が第二閾値を超えるかどうかを検出する。超過した場合、１２０３～１２０７を実行し、そうでなければ１２０２を実行する。
１２０２は、リーディングエッジブランキング期間が経過した後の所定期間において、スイッチング電流に対応する電圧信号が第一閾値を超えたか否かを検出する。超過した場合、１２０３～１２０７を実行し、そうでなければ１２０８を実行する。
１２０３は、過電流保護回路は異常検出信号を出力する。
１２０４は、この異常検出信号に基づいて、周波数制御回路がスイッチング周波数を第１の周波数に低下させるように制御する。
１２０５は、この異常検出信号に基づいて、駆動制御回路がソフトオフ駆動に切り換えられる。
１２０６は、この異常検出信号に基づいて、第一閾値を第三閾値に下げた後に過電流検出を行う。
１２０７は、この異常検出信号に基づいて、リーディングエッジブランキング時間を消去する。
以上の１２０４～１２０７は、単独で、または組み合わせて、または前後して、または同時に実施することができ、本願の実施形態はこれに限定されない。
１２０８は、前記各種異常検出時の設定を解除し、過電流保護回路は通常（従来）の状態での過電流検出を行う。
上述の図１１～図１２は、本願の実施例についてのみ概略的に説明したが、本願はこれに限定されないことに注目すべきである。例えば、各操作間の実行順序を適切に調整したり、他の操作を追加したり、その中の操作を減らしたりすることができる。当業者は、上記図１１～１２の記載に限らず、上記内容に応じて適宜変形することができる。
上記実施例から明らかなように、リーディングエッジブランキング期間よりも長いスイッチオン検出期間を設けて過電流検出を行い、通常の過電流閾値よりも大きい第二閾値を設定して過電流検出を行うことにより、早期に速やかに異常電流を検出することができ、オフ（ｔｕｒｎ ｏｆｆ）直後に発生するサージ電圧を低減し、スイッチング素子の保護を実現し、短絡が発生しても、スイッチング素子を破損させることもなく、異常保護のために部品を追加する必要もなく、移行時の素子発熱も発生しない効果を得られる。

以上の各実施例は本願実施例についてのみ例示的に説明したが、本願はこれに限定されるものではなく、上記の各実施例に基づいて適切な変形を行うことができる。例えば、上記各実施形態を単独で用いてもよいし、上記各実施形態のうちの１種以上を組み合わせてもよい。
さらに、当業者は多大な努力をする可能性があり、利用可能な時間、現在の技術的、経済的な考慮の下で様々な設計上の選択肢があるが、本明細書で開示された理念と原理の指導の下で、これらのソフトウェア命令とプログラム、集積回路（ＩＣ）を簡単に実験的に生成することができる。
要約すると、本発明の様々な実施形態は、ソフトウェア、または専用回路、ハードウェア、論理、またはそれらの任意の組み合わせで実施することができる。いくつかの態様はハードウェアで実施することができ、別の態様はコントローラ、マイクロプロセッサ、または他のコンピューティングデバイスによって実行することができるファームウェアまたはソフトウェアで実施することができる。
ブロック図、フローチャート、または他のイメージング表現を用いて本発明の実施形態を図示し、説明しているが、本明細書に記載のブロック、装置、システムまたは方法は、ハードウェア、ソフトウェア、ファームウェア、専用回路または論理、汎用ハードウェアまたはコントローラ、または他の計算装置、またはこれらの例に限定されずに、ハードウェア、ソフトウェア、ファームウェア、専用回路または論理、汎用ハードウェアまたはコントローラ、またはこれらの組み合わせにおいて実施することができることを理解すべきである。
同様に、上記の説明にはいくつかの具体的な実施形態の詳細が含まれているが、これらの詳細は本発明の範囲の制限ではなく、具体的な実施形態の特定の特徴の説明であると解釈すべきである。独立した実施形態のコンテキストに記載されたいくつかの特徴は、別の実施形態において組み合わせて実施することもできる。対照的に、個別の実施形態のコンテキストで説明される様々な特徴は、複数の実施形態において個別にまたは適切な組み合わせで実施することもできる。
構造的特徴および／または方法論的行為に特有の言語を用いて本発明を記述しているが、特許請求の範囲に規定された本発明は必ずしも上記の特定の特徴または行為に限定される必要はないことを理解すべきである。対照的に、これらの特許請求の形態を実施するための例示的な形態として、上述したこれらの特定の特徴および挙動が開示される。
以上、本出願を具体的な実施形態に関連して説明したが、これらの説明はすべて例示的であり、本出願の保護範囲の制限ではないことを当業者は理解すべきである。当業者は、本願の精神及び原理に基づいて、本願に様々な変形及び修正を施すことができ、これらの変形及び修正も本願の範囲内にある。

１１１ スイッチング素子
１１２、１６ 過電流保護回路
１１３、１３ リーディングエッジブランイング回路
１１４、１９ スイッチオン検出回路
１１５、１２ 周波数制御回路
１１６、１８ 波形生成部（ＭＯＤＥ）
１１７、１７ 駆動制御回路
１１ フィードバック信号検出回路
１４ 起動回路
１５ スイッチング電流波形補正回路
２０ ラッチ回路
８００ 解除回路
８０１ Ｄ－ＦＦ論理回路
８０２ 遅延回路
９００ スイッチング電源装置
９０１ 集積制御回路
Ｃａ、Ｃｄ、Ｃｉｎ、Ｃｏ コンデンサ
Ｄ１、Ｄ２、Ｄ３ ダイオ―ド
ＤＢ 整流回路
Ｌ１ インダクタンス
ＰＣ１ 発光ダイオード
ＰＣ２ 受光トランジスタ
Ｒａ、Ｒｂ、Ｒｃ 抵抗
Ｒｏｃｐ 電流検出抵抗
Ｔ１ トランス
Ｚ１ シャントレギュレータ

Claims (12)

1. スイッチング素子と、前記スイッチング素子のオン・オフを制御する制御回路とを含むスイッチング電源装置の集積制御回路であって、
   前記制御回路は、スイッチオン検出時間帯において、スイッチング電流に対応する電圧信号が第二閾値または第一閾値よりも大きいことを検出した場合、異常検出信号を出力するための過電流保護回路を含み、
   前記第二閾値が前記第一閾値よりも大きく、
   前記スイッチオン検出時間帯は、リーディングエッジブランキング時間帯と、前記リーディングエッジブランキング時間帯以降の所定の時間帯を含み、
   前記制御回路は、前記異常検出信号に基づき、所定の保護動作を実行することを特徴とするスイッチング電源装置の集積制御回路。
2. 前記過電流保護回路は、前記所定の時間帯において、前記電圧信号が前記第一閾値よりも大きいことを検出した場合、前記異常検出信号を出力することを特徴とする請求項１に記載の集積制御回路。
3. 前記過電流保護回路は、前記リーディングエッジブランキング時間帯において、前記電圧信号が前記第二閾値よりも大きいことを検出した場合、前記異常検出信号を出力することを特徴とする請求項１に記載の集積制御回路。
4. 前記制御回路は、周波数制御回路をさらに含み、
   前記周波数制御回路は、前記異常検出信号に基づき、前記スイッチング素子のスイッチング周波数を第１周波数まで低下させることを含む前記所定の保護動作を実行することを特徴とする請求項１～３のいずれか１項に記載の集積制御回路。
5. 前記周波数制御回路は、前記スイッチング周波数を、前記第１周波数まで直接に低下させる、又は、前記第１周波数まで徐々に直線的に低下させる、又は、前記第１周波数まで徐々に段階的に低下させるように制御する、ことを特徴とする請求項４に記載の集積制御回路。
6. 前記制御回路は、駆動制御回路をさらに含み、
   前記駆動制御回路は、前記異常検出信号に基づき、ソフトオフドライブに切り換えることを含む前記所定の保護動作を実行することを特徴とする請求項１～３のいずれか１項に記載の集積制御回路。
7. 前記制御回路は、前記異常検出信号に基づき、前記所定の保護動作を実行し、
   前記所定の保護動作は、前記過電流保護回路が前記異常検出信号に基づき、前記第一閾値を第三閾値まで低下させてから異常検出を行うことを含む、
   ことを特徴とする請求項１～３のいずれか１項に記載の集積制御回路。
8. 前記過電流保護回路は、過電流検出電圧にバイアス電圧を重畳させることにより、前記第一閾値を前記第三閾値に変更させる、ことを特徴とする請求項７に記載の集積制御回路。
9. 前記制御回路は、前記異常検出信号に基づき、前記所定の保護動作を実行し、
   前記所定の保護動作は、リーディングブランキング時間を無くすことを含むことを特徴とする請求項１～３のいずれか１項に記載の集積制御回路。
10. 前記制御回路は、ラッチ回路をさらに含み、
    前記スイッチオン検出時間帯にわたって前記異常検出信号が前記過電流保護回路から出力されていない場合、前記ラッチ回路のタイマーを解除することを特徴とする請求項１に記載の集積制御回路。
11. 前記制御回路は、解除回路と、ラッチ回路とをさらに含み、
    前記解除回路は、前記スイッチオン検出時間帯にわたって前記異常検出信号が前記過電流保護回路から出力されていない場合、前記ラッチ回路を次のスイッチングのタイミングでリセットするためのものである、
    ことを特徴とする請求項１に記載の集積制御回路。
12. 請求項１～１１のいずれか１項に記載の集積制御回路を備えたことを特徴とするスイッチング電源装置。