JP2024007100A - 回路基板の解析装置および解析方法 - Google Patents
回路基板の解析装置および解析方法 Download PDFInfo
- Publication number
- JP2024007100A JP2024007100A JP2022108315A JP2022108315A JP2024007100A JP 2024007100 A JP2024007100 A JP 2024007100A JP 2022108315 A JP2022108315 A JP 2022108315A JP 2022108315 A JP2022108315 A JP 2022108315A JP 2024007100 A JP2024007100 A JP 2024007100A
- Authority
- JP
- Japan
- Prior art keywords
- impedance
- circuit board
- observation points
- point
- observation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004458 analytical method Methods 0.000 title claims description 39
- 238000000034 method Methods 0.000 claims abstract description 23
- 238000000605 extraction Methods 0.000 claims abstract description 19
- 230000002093 peripheral effect Effects 0.000 claims abstract description 11
- 239000000284 extract Substances 0.000 claims abstract description 5
- 238000004364 calculation method Methods 0.000 claims description 58
- 238000010586 diagram Methods 0.000 description 11
- 240000004050 Pentaglottis sempervirens Species 0.000 description 3
- 235000004522 Pentaglottis sempervirens Nutrition 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Images
Abstract
Description
図1は、本実施の形態に係る解析システム1の全体構成を概略的に示す図である。解析システム1は、回路基板10のインピーダンス特性の解析を行なう。
演算部120は、データベース70からポート101に入力される回路基板10の設計データに対して、以下のような解析処理を実行する。
全グループに対してステップS40の処理が実施していない場合(ステップS50においてNO)、演算部120は、全グループに対してステップS40の処理が実施されるのを待つ。
上述の実施の形態においては回路基板10の配置領域に一定間隔で観測点を配置したが、効率的な解析を行なうために、指定エリア毎に観測点を粗密化するようにしてもよい。
Claims (5)
- 回路基板の解析装置であって、
前記回路基板の設計データが入力される入力部と、
前記設計データに基づいて前記回路基板の解析を行なう演算部とを備え、
前記演算部は、
前記回路基板の配置領域上に複数の観測点をメッシュ状に配置し、
前記回路基板の基準点から各前記観測点までのインピーダンスの周波数特性を算出し、
前記周波数特性を用いて基準周波数におけるインピーダンスを算出する処理を各前記観測点に対して実行し、
各前記観測点の前記インピーダンスを用いて前記回路基板におけるインピーダンス特異点を抽出する抽出処理を行ない、
前記演算部は、前記抽出処理において、各前記観測点を判定対象点として、
前記判定対象点の周辺に配置される周辺観測点群のインピーダンスの平均を算出し、
前記周辺観測点群のインピーダンスの平均に対して前記判定対象点のインピーダンスが乖離している場合に、当該判定対象点をインピーダンス特異点として抽出する、回路基板の解析装置。 - 前記回路基板の配置領域には第1部分と前記第1部分とは異なる第2部分とが含まれ、
前記演算部は、前記第1部分における観測点の密度と前記第2部分における観測点の密度とを互いに異ならせる、請求項1に記載の回路基板の解析装置。 - 前記演算部は、前記抽出処理において、前記周辺観測点群のインピーダンスの平均に対して前記判定対象点のインピーダンスが閾値以上乖離している場合に、当該判定対象点をインピーダンス特異点として抽出する、請求項1または2に記載の回路基板の解析装置。
- 表示装置をさらに備え、
前記演算部は、前記複数の観測点のインピーダンスを前記複数の観測点の配置順に並べてグラフ化した画像を前記表示装置に表示させる、請求項1に記載の回路基板の解析装置。 - 回路基板の解析方法であって、
前記回路基板の配置領域上に複数の観測点をメッシュ状に配置するステップと、
前記回路基板の基準点から各前記観測点までのインピーダンスの周波数特性を算出するステップと、
前記周波数特性を用いて基準周波数におけるインピーダンスを算出する処理を各前記観測点に対して実行するステップと、
各前記観測点の前記インピーダンスを用いて前記回路基板におけるインピーダンス特異点を抽出する抽出処理を行なうステップとを含み、
抽出処理を行なうステップは、各前記観測点を判定対象点として、
前記判定対象点から所定範囲内に配置される周辺観測点群のインピーダンスの平均を算出するステップと、
前記周辺観測点群のインピーダンスの平均に対して前記判定対象点のインピーダンスが乖離している場合に、当該判定対象点をインピーダンス特異点として抽出するステップとを含む、回路基板の解析方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022108315A JP7506115B2 (ja) | 2022-07-05 | 2022-07-05 | 回路基板の解析装置および解析方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022108315A JP7506115B2 (ja) | 2022-07-05 | 2022-07-05 | 回路基板の解析装置および解析方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2024007100A true JP2024007100A (ja) | 2024-01-18 |
JP7506115B2 JP7506115B2 (ja) | 2024-06-25 |
Family
ID=89543342
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022108315A Active JP7506115B2 (ja) | 2022-07-05 | 2022-07-05 | 回路基板の解析装置および解析方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7506115B2 (ja) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4065229B2 (ja) | 2003-11-26 | 2008-03-19 | 松下電器産業株式会社 | 半導体集積回路の電源ノイズ解析方法 |
US7957150B2 (en) | 2008-02-21 | 2011-06-07 | Hitachi, Ltd. | Support method and apparatus for printed circuit board |
JP7125208B2 (ja) | 2018-08-07 | 2022-08-24 | 株式会社デンソーテン | ノイズ解析装置及びノイズ解析方法 |
-
2022
- 2022-07-05 JP JP2022108315A patent/JP7506115B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP7506115B2 (ja) | 2024-06-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7957150B2 (en) | Support method and apparatus for printed circuit board | |
US20060070015A1 (en) | Circuit board design system, design data analysis method and recording medium with analysis program recorded thereon | |
JP2006209629A (ja) | 有限要素法を用いた構造解析方法 | |
US7788076B2 (en) | Interference analysis method, interference analysis device, interference analysis program and recording medium with interference analysis program recorded thereon | |
US8479140B2 (en) | Automatically creating vias in a circuit design | |
JP2007065765A (ja) | 半導体装置の設計方法、設計支援システム及びプログラム、並びに、半導体パッケージ | |
US20080222593A1 (en) | Design method, recording medium, and design support system | |
US20060218514A1 (en) | Power supply analysis method and program product for executing the same | |
KR101148751B1 (ko) | 배선 설계 지원 장치, 배선 설계 지원 방법, 및 배선 설계 지원 프로그램을 기록한 컴퓨터 판독가능한 기록 매체 | |
JP4401135B2 (ja) | 解析モデル作成装置 | |
JP5173913B2 (ja) | 回路基板の解析装置および解析方法 | |
JP2024007100A (ja) | 回路基板の解析装置および解析方法 | |
US8744810B2 (en) | Bonding model generation apparatus and bonding model generation method | |
US20040225487A1 (en) | Power supply noise analysis model generator, power supply noise analysis model generation method, and power supply noise analysis model generation program | |
US7882468B2 (en) | Integrated circuit device evaluation device, evaluation method, and evaluation program | |
JP5136333B2 (ja) | 電源ノイズ解析モデル作成方法、電源ノイズ解析モデル作成装置および電源ノイズ解析モデル作成プログラム | |
JP5304460B2 (ja) | プリント配線基板電源回路設計装置、プリント配線基板電源回路設計方法及びプログラム | |
US7434190B2 (en) | Analysis method and analysis apparatus of designing transmission lines of an integrated circuit packaging board | |
JP2005293556A (ja) | 干渉解析方法及び干渉解析装置及び干渉解析プログラム及び干渉解析プログラムを記録した記録媒体 | |
JP2007219667A (ja) | 共振周波数算出装置および共振周波数算出方法 | |
JP2020024574A (ja) | ノイズ解析装置及びノイズ解析方法 | |
JP5338627B2 (ja) | 回路基板の等価回路作成装置、等価回路作成方法、及びそのプログラム | |
JP2011210085A (ja) | 図面検証システム | |
JP2022164950A (ja) | 基板設計データ作成支援装置、基板設計データ作成支援方法、基板設計データ作成支援プログラム、記録媒体、及び基板設計システム | |
JP2005301618A (ja) | 寄生容量抽出方法およびプログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230706 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20240531 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240611 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240613 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7506115 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |