JP2020024574A - ノイズ解析装置及びノイズ解析方法 - Google Patents
ノイズ解析装置及びノイズ解析方法 Download PDFInfo
- Publication number
- JP2020024574A JP2020024574A JP2018148756A JP2018148756A JP2020024574A JP 2020024574 A JP2020024574 A JP 2020024574A JP 2018148756 A JP2018148756 A JP 2018148756A JP 2018148756 A JP2018148756 A JP 2018148756A JP 2020024574 A JP2020024574 A JP 2020024574A
- Authority
- JP
- Japan
- Prior art keywords
- information
- circuit
- closed circuit
- noise
- equivalent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
Description
解析対象とする装置の回路情報を取得する情報取得部と、
前記回路情報からスイッチング素子を含む閉回路の情報を抽出する閉回路抽出部と、
前記閉回路の情報のうち、前記スイッチング素子の情報を等価回路の情報に置き換えることにより、前記閉回路の情報を等価閉回路情報とする置換部と、
前記等価閉回路情報に基づいて、観測点を設定する観測点設定部と、
前記等価閉回路情報が示す回路について前記観測点で観測した場合のノイズ量を算出するノイズ解析部と、
を備える。
前記置換部が、前記第一閉回路の情報に加えて前記第二閉回路の情報を加えた複合回路情報のうち、前記スイッチング素子の情報を等価回路の情報に置き換えることにより、前記複合回路情報を等価閉回路情報としてもよい。
予め前記スイッチング素子に流れる電流を実測したデータを前記電流源から供給される電流のデータとして用いて、前記ノイズ解析部が前記ノイズ量を算出してもよい。
前記閉回路抽出部が、前記集積回路を含む閉回路を前記回路情報から抽出してもよい。
解析対象とする装置の回路情報を取得する情報取得ステップと、
前記回路情報からスイッチング素子を含む閉回路の情報を抽出する閉回路抽出ステップと、
前記閉回路の情報のうち、前記スイッチング素子の情報を等価回路の情報に置き換えることにより、前記閉回路の情報を等価閉回路情報とする置換ステップと、
前記等価閉回路情報に基づいて、観測点を設定する観測点設定ステップと、
前記等価閉回路情報が示す回路について前記観測点で観測した場合のノイズ量を算出するノイズ解析ステップと、
をコンピュータが実行する。
前記置換ステップで、前記第一閉回路の情報に加えて前記第二閉回路の情報を加えた複合回路情報のうち、前記スイッチング素子の情報を等価回路の情報に置き換えることにより、前記複合回路情報を等価閉回路情報としてもよい。
予め前記スイッチング素子に流れる電流を実測したデータを前記電流源から供給される電流のデータとして用いて、前記ノイズ解析ステップで前記ノイズ量を算出してもよい。
前記閉回路抽出ステップで、前記集積回路を含む閉回路を前記回路情報から抽出してもよい。
以下、本発明の実施の形態について説明する。図1は、ノイズ解析装置10の構成を示す図である。このノイズ解析装置10は、DCDCコンバータ20の回路情報を取得し、この回路情報からスイッチング回路を抽出し、このスイッチング回路のスイッチング素子を等価回路に置き換えてノイズ解析を行う。これにより、ノイズ解析装置10は、DCD
Cコンバータ20から発生するノイズのシミュレーションを短時間で行えるようにするもである。
〈装置構成〉
ノイズ解析装置10は、図1に示すように、情報取得部11、閉回路抽出部12、置換部13、観測点設定部14、ノイズ解析部15を備えている。
ント基板や、当該プリント基板に形成される配線パターン、プリント基板に設けられる素子、当該回路に電力を供給する電源が挙げられる。回路情報としては、例えば、プリント基板の形状や層構成、材質、配線パターンの形状や素子との接続位置、素子の仕様(容量、寸法、電気特性等)を含む。
処理装置(コンピュータ)である。CPU101は、情報処理装置全体の制御を行う中央処理演算装置である。CPU101はプロセッサとも呼ばれる。ただし、CPU101は、単一のプロセッサに限定される訳ではなく、マルチプロセッサ構成であってもよい。また、単一のソケットで接続される単一のCPU101がマルチコア構成であってもよい。
ラッシュメモリ、USBメモリ、メモリカード等である。本実施形態では、不揮発性記憶
媒体である補助記憶装置の記憶領域の一部に回路情報や設定情報等を記憶している。
上記各処理部の少なくとも一部が、FPGA(Field-Programmable Gate Array)等の専
用LSI(large scale integration)、その他のデジタル回路であってもよい。また、
上記各処理部の少なくとも一部にアナログ回路を含む構成としてもよい。
次に本実施形態のノイズ解析装置10が実行するノイズ解析方法について説明する。図3は、本実施形態に係るノイズ解析方法の一例を示す図である。ノイズ解析装置10は、電源が投入された場合や、ユーザにより解析処理の開始を指示する操作がなされた場合に、図3の処理を開始する。
。例えば、予めスイッチング素子Qbについて、周波数を変えて動作させた際のドレイン−ソース間の電流を実測し、この実測データを用いてノイズ量の算出、即ちノイズの解析を行ってもよい。これによって、より精度の高い解析結果を得ることができる。
このように、前述の例(図6)と異なるDCDCコンバータ20Aを用いた場合でも同様に等価回路に置き換えて、短時間でノイズの解析を行うことができる。
回路(スイッチング回路)として抽出する。
前述の実施形態では、ステップS20で、図7に示すように一つの閉回路を抽出したが、これに限らず複数の閉回路を抽出してもよい。なお、他の構成は、前述の実施形態と同じであるので、再度の説明を省略する。
前述の実施形態では、回路情報に基づいてノイズ解析を行ったが、回路以外の構成要素の情報を加えてノイズ解析を行ってもよい。なお、この他の構成は、前述の実施形態と同じであるため、再度の説明を省略する。
シールドなど、回路の周囲に存在するものである。これら構成要素の形状や、位置、材質等の情報を等価閉回路情報に追加する。
前述の変形例2では、回路以外の構成要素の情報を加えてノイズ解析を行ったが、更に外から侵入するノイズの情報を加えてノイズ解析を行ってもよい。なお、この他の構成は、前述の変形例2と同じであるため、再度の説明を省略する。
11 :情報取得部
12 :閉回路抽出部
13 :置換部
14 :観測点設定部
15 :ノイズ解析部
20 :DCDCコンバータ
20A :DCDCコンバータ
21 :電源
22 :負荷
23 :GNDライン
51 :許容値
53 :LSI
Claims (8)
- 解析対象とする装置の回路情報を取得する情報取得部と、
前記回路情報からスイッチング素子を含む閉回路の情報を抽出する閉回路抽出部と、
前記閉回路の情報のうち、前記スイッチング素子の情報を等価回路の情報に置き換えることにより、前記閉回路の情報を等価閉回路情報とする置換部と、
前記等価閉回路情報に基づいて、観測点を設定する観測点設定部と、
前記等価閉回路情報が示す回路について前記観測点で観測した場合のノイズ量を算出するノイズ解析部と、
を備えるノイズ解析装置。 - 前記解析対象とする装置はDCDCコンバータであることを特徴とする請求項1に記載のノイズ解析装置。
- 前記閉回路抽出部が、前記閉回路を第一閉回路とし、前記スイッチング素子を含む閉回路であって前記第一閉回路とは異なる第二閉回路の情報を前記回路情報から抽出し、
前記置換部が、前記第一閉回路の情報に加えて前記第二閉回路の情報を加えた複合回路情報のうち、前記スイッチング素子の情報を等価回路の情報に置き換えることにより、前記複合回路情報を等価閉回路情報とする請求項1又は2に記載のノイズ解析装置。 - 前記置換部が、前記スイッチング素子を前記等価回路としての電流源に置き換え、
予め前記スイッチング素子に流れる電流を実測したデータを前記電流源から供給される電流のデータとして用いて、前記ノイズ解析部が前記ノイズ量を算出する請求項1〜3の何れか一項に記載のノイズ解析装置。 - 前記解析対象とする装置の回路以外の構成要素の情報を前記等価閉回路情報に加えた情報について、前記ノイズ解析部が前記ノイズ量を算出する請求項1〜4の何れか一項に記載のノイズ解析装置。
- 前記解析対象とする装置が、前記スイッチング素子を含む集積回路を備え、
前記閉回路抽出部が、前記集積回路を含む閉回路を前記回路情報から抽出する請求項1〜5の何れか一項に記載のノイズ解析装置。 - 前記解析対象とする装置の外から侵入するノイズの情報を前記等価閉回路情報に加えた情報について、前記ノイズ解析部が前記ノイズ量を算出する請求項1〜6の何れか一項に記載のノイズ解析装置。
- 解析対象とする装置の回路情報を取得するステップと、
前記回路情報からスイッチング素子を含む閉回路の情報を抽出するステップと、
前記閉回路の情報のうち、前記スイッチング素子の情報を等価回路の情報に置き換えることにより、前記閉回路の情報を等価閉回路情報とするステップと、
前記等価閉回路情報に基づいて、観測点を設定するステップと、
前記等価閉回路情報が示す回路について前記観測点で観測した場合のノイズ量を算出するステップと、
をコンピュータが実行するノイズ解析方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018148756A JP7125208B2 (ja) | 2018-08-07 | 2018-08-07 | ノイズ解析装置及びノイズ解析方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018148756A JP7125208B2 (ja) | 2018-08-07 | 2018-08-07 | ノイズ解析装置及びノイズ解析方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020024574A true JP2020024574A (ja) | 2020-02-13 |
JP7125208B2 JP7125208B2 (ja) | 2022-08-24 |
Family
ID=69618761
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018148756A Active JP7125208B2 (ja) | 2018-08-07 | 2018-08-07 | ノイズ解析装置及びノイズ解析方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7125208B2 (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002164434A (ja) * | 2000-11-27 | 2002-06-07 | Matsushita Electric Ind Co Ltd | 不要輻射解析方法および不要輻射解析装置 |
JP2011053830A (ja) * | 2009-08-31 | 2011-03-17 | Toshiba Corp | 設計支援装置および設計支援方法 |
JP2013242649A (ja) * | 2012-05-18 | 2013-12-05 | Denso Corp | ノイズ解析装置、ノイズ解析方法、およびノイズ解析プログラム |
-
2018
- 2018-08-07 JP JP2018148756A patent/JP7125208B2/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002164434A (ja) * | 2000-11-27 | 2002-06-07 | Matsushita Electric Ind Co Ltd | 不要輻射解析方法および不要輻射解析装置 |
JP2011053830A (ja) * | 2009-08-31 | 2011-03-17 | Toshiba Corp | 設計支援装置および設計支援方法 |
JP2013242649A (ja) * | 2012-05-18 | 2013-12-05 | Denso Corp | ノイズ解析装置、ノイズ解析方法、およびノイズ解析プログラム |
Non-Patent Citations (2)
Title |
---|
春日 貴志 ほか: "スイッチング動作に伴う電磁界放射についての基礎検討", 電子情報通信学会2003年総合大会講演論文集, JPN6022028490, 3 March 2003 (2003-03-03), JP, pages 424, ISSN: 0004822825 * |
李 戈 ほか: "コモンソース形アクティブクランプ回路を用いたDC-DCコンバータノイズ発生機構の解析", 電子情報通信学会2003年総合大会講演論文集, JPN6022028491, 3 March 2003 (2003-03-03), JP, pages 426, ISSN: 0004822826 * |
Also Published As
Publication number | Publication date |
---|---|
JP7125208B2 (ja) | 2022-08-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2006209590A (ja) | 電磁界解析装置および解析方法、ならびに解析プログラム | |
JP4389224B2 (ja) | 半導体装置の設計方法、設計支援システム及びプログラム、並びに、半導体パッケージ | |
JP4946573B2 (ja) | デカップリングセル配置方法及びデカップリングセル配置装置 | |
CN112966465B (zh) | 电路仿真方法及设备 | |
JP2010204869A (ja) | 積層チップインダクタの等価回路モデルの回路定数解析方法及び回路シミュレーション方法 | |
CN104112031A (zh) | 检测电路板上芯片电源引脚布线的方法和装置 | |
JP2006253187A (ja) | 電源解析方法および電源解析を実行するプログラム | |
JP2012221389A (ja) | 回路シミュレーション方法および回路シミュレーション装置 | |
CN103853861A (zh) | 评估3d ic的电源供应的方法和装置 | |
KR102028921B1 (ko) | Ic 전류 추출 방법 및 그 장치 | |
JP5304460B2 (ja) | プリント配線基板電源回路設計装置、プリント配線基板電源回路設計方法及びプログラム | |
JP7125208B2 (ja) | ノイズ解析装置及びノイズ解析方法 | |
JP5262176B2 (ja) | 電源回路の設計支援装置と設計支援方法 | |
JP2006190149A (ja) | 半導体集積回路の低消費電力設計方法 | |
JP5561274B2 (ja) | 電源設計システム、電源設計方法、及び電源設計用プログラム | |
US6704680B2 (en) | Method for decoupling capacitor optimization for a temperature sensor design | |
JP4678027B2 (ja) | 集積回路装置の評価装置、評価方法及び評価プログラム | |
US6748339B2 (en) | Method for simulating power supply noise in an on-chip temperature sensor | |
JP4575326B2 (ja) | 基板レイアウトチェックシステムおよび方法 | |
Moign et al. | Effect of SSN on signal and power integrity on 32-bit microcontroller: Modeling and correlation | |
JP4453433B2 (ja) | バイパスコンデンサ配置情報取得装置及び方法 | |
US11442084B2 (en) | Current sensor circuitry | |
US8819613B2 (en) | Power supply circuit design system and power supply circuit design method | |
JP2016045576A (ja) | 回路基板モデル生成装置 | |
JP2009099047A (ja) | プリント回路基板設計システム、プリント回路基板設計方法及びプログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210730 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220610 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220712 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220809 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7125208 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |