JP2023539318A - 基板および電力増幅コンポーネント - Google Patents

基板および電力増幅コンポーネント Download PDF

Info

Publication number
JP2023539318A
JP2023539318A JP2023513837A JP2023513837A JP2023539318A JP 2023539318 A JP2023539318 A JP 2023539318A JP 2023513837 A JP2023513837 A JP 2023513837A JP 2023513837 A JP2023513837 A JP 2023513837A JP 2023539318 A JP2023539318 A JP 2023539318A
Authority
JP
Japan
Prior art keywords
substrate
epitaxial layer
epitaxial
layer
resistivity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2023513837A
Other languages
English (en)
Inventor
彬 胡
▲煥▼涛 段
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Publication of JP2023539318A publication Critical patent/JP2023539318A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02581—Transition metal or rare earth elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本出願の実施形態は、基板および電力増幅コンポーネントを提供し、半導体技術の分野に関し、その結果、新しい複合基板が実施され、炭化珪素半導体基板に対するトランジスタの依存性が低減され、コストが効果的に制御される。基板はトランジスタにおいて使用され、基板の上にトランジスタのエピタキシャル構造が生成される。基板は、基体と、基体の上に形成された第１のエピタキシャル層とを含む。第１のエピタキシャル層は半導体であり、基体と第１のエピタキシャル層とはＳｉＣ材料を含み、第１のエピタキシャル層は遷移金属でドーピングされる。

Description

本出願は、半導体技術の分野に関し、詳細には、基板および電力増幅コンポーネントに関する。
高電子移動度トランジスタ（ｈｉｇｈ－ｅｌｅｃｔｒｏｎ－ｍｏｂｉｌｉｔｙ ｔｒａｎｓｉｓｔｏｒ、ＨＥＭＴ）は、電子デバイスにおいて主に使用される電力増幅コンポーネントである。例えば、電子デバイスの無線周波数変調回路で生成される無線周波数信号の電力は極めて低く、無線周波数信号電力は、放射のためにアンテナに供給される前に十分な無線周波数電力を得るために順次に増幅される必要がある。十分に高い無線周波数電力を得るために、無線周波数信号の電力を増幅するために無線周波数電力増幅器が使用される必要がある。無線周波数電力増幅器は、レーダ、無線通信、ナビゲーション、衛星通信、または電子妨害、などのシステム内のデバイスにおいて広く使用されており、現代の無線通信におけるキーコンポーネントである。
従来の第３世代／第４世代移動通信技術（３ｒｄ－ｇｅｎｅｒａｔｉｏｎ ｏｆ ｗｉｒｅｌｅｓｓ ｃｏｍｍｕｎｉｃａｔｉｏｎｓ ｔｅｃｈｎｏｌｏｇｉｅｓ、３Ｇ）／４Ｇ時代では、無線周波数電力増幅器は、シリコン（Ｓｉ）またはガリウムヒ素（ＧａＡｓ）材料に基づくコンポーネントである。５Ｇ時代では、高性能であるという特徴から、窒化ガリウム（ＧａＮ）系の高電子移動度トランジスタが基地局などのデバイスに広く使用されている。窒化ガリウム系ＨＥＭＴは、一般に、高純度炭化珪素基板の上にエピタキシャル成長によって作製される。
現在、基板は、通常、炭化珪素ＳｉＣ材料を使用して形成されており、基板を形成するプロセスは主に以下のとおりであり、すなわち、ＳｉＣ結晶を得るために、高純度炭化珪素粉末が使用され、物理気相輸送（ｐｈｙｓｉｃａｌ ｖａｐｏｒ ｔｒａｎｓｐｏｒｔ ｐｒｏｃｅｓｓ、ＰＶＴ）法を使用して２０００℃を超える温度条件で高温昇華が実行され、ＳｉＣ結晶を成長させるプロセスでは比較的高純度の成長環境（空気中の窒素が隔離される必要がある）が維持される必要がある。次いで、炭化珪素基板を得るために、ＳｉＣ結晶に対して、ワイヤ切断、研削、研磨などの処理が実行される。高純度炭化珪素粉末は、高純度炭素粉末と高純度珪素粉末とが精製され互いに反応した後に得られ、材料の純度に対する要件が高度である。材料の純度は、通常、９９．９９９％よりも高い必要がある。このようにして作製された基板は真性半導体（または真性状態の半導体）であり、基板の抵抗率は１ｅ５Ω・ｃｍ（オーム・センチメートル）よりも大きく、厚みは５００μｍ±２５μｍである。上記のプロセスでは、ＳｉＣ結晶の成長および基板の処理プロセスが複雑であり、厳しい条件が要求され、その結果、基板のコストが極めて高く、コンポーネントのコストも高い。したがって、より広い範囲でのＨＥＭＴコンポーネントの適用が制限される。加えて、炭化珪素半導体基板は、サイズが主に１００ｍｍ（４インチ）である。サイズを１５０ｍｍ（６インチ）および２００ｍｍ（８インチ）にさらに拡大するためには技術的課題があり、コストはさらに高くなる。
本出願は、新しい複合基板を実施し、炭化珪素半導体基板に対するトランジスタの依存性を低減し、コストを効果的に制御するために、基板および電力増幅コンポーネントを提供する。
第１の態様によれば、基板が提供される。基板はＨＥＭＴなどのトランジスタで使用され、基板の上にトランジスタのエピタキシャル構造が生成される。基板は、基体と、基体の上に形成された第１のエピタキシャル層とを含む。第１のエピタキシャル層は半導体であり、基体と第１のエピタキシャル層とはＳｉＣ材料を含み、第１のエピタキシャル層は遷移金属でドーピングされ、基体は、キャリアを提供する不純物でドーピングされる。前述の解決策では、基板は、少なくとも２層の材料、すなわち基体と第１のエピタキシャル層とを使用し得る。基体は、ＳｉＣ材料を主に使用し、キャリアを提供する不純物でドーピングされ、第１のエピタキシャル層は、遷移金属でドーピングされたＳｉＣ材料を使用する。このように、第１のエピタキシャル層は遷移金属でドーピングされたＳｉＣ材料を使用し、遷移金属を使用してＳｉＣ材料に対して不純物補償が実行されるため、第１のエピタキシャル層の抵抗率が改善されることができ、その結果、第１のエピタキシャル層は半絶縁体特性を有し、エピタキシャル構造に対する作製要件が満たされる。エピタキシャル構造が基体の上に直接作製されないため、本出願のこの実施形態では、基体に対する要件が低減される。したがって、真性状態の炭化珪素基板へのトランジスタの依存性が低減され、コストが効果的に制御される。例えば、本出願のこの実施形態では、基体を形成するためにＳｉＣ材料が使用され、半絶縁体特性を有する第１のエピタキシャル層を形成するために、遷移金属でドーピングされた炭化珪素材料が使用される。真性状態の炭化珪素基板を形成するために炭化珪素材料のみが使用される従来技術と比較して、本出願の基板は、基体と第１のエピタキシャル層とを有する複合基板の形態を使用し、その結果、使用される真性状態の炭化珪素材料の量が低減されることができる。基体は、キャリアを提供することができる不純物でドーピングされた導電性炭化珪素材料を使用し得る。このように、成長プロセスに対する要件は、真性状態の炭化珪素基板のそれよりもはるかに低い。例えば、基体は、導電性ＳｉＣ材料（すなわち、キャリアを提供することができる不純物でドーピングされた）であり得る。このように、第１のエピタキシャル層の抵抗率は、基体の抵抗率よりも大きい。基体に対する抵抗率要件が比較的低いため、基体を作製するプロセスにおける炭化珪素粉末の純度およびドーピングに対する要件は比較的低い。例えば、基体は製造コストが比較的低いＮ型基板（Ｎ型素子でドーピングされている）を使用する。このように、ＳｉＣ結晶を形成するためにＳｉＣ粉末が使用されるときには、空気を完全に隔離する必要がなく、意図しないドーピングに起因して製造プロセスに取り込まれてキャリアを提供することができる、窒素Ｎ、アルミニウムＡｌ、ホウ素Ｂなどの不純物に対して要件が課せられない。
１つの可能な実施態様では、第１のエピタキシャル層と基体との間に第２のエピタキシャル層が含まれ、第２のエピタキシャル層はＳｉＣ材料を含み、第２のエピタキシャル層と基体とは異なる処理プロセスを使用して形成される。２つ以上のエピタキシャル層が使用され、第１のエピタキシャル層と基体との間に少なくとも第２のエピタキシャル層が含まれるとき、遷移金属は最上部のエピタキシャル層（第１のエピタキシャル層など）にのみドーピングされる必要があり、その結果、第１のエピタキシャル層の厚みが極力低減されることができる。第２のエピタキシャル層に対する要件は、基体に対するそれと同様であり、その結果、使用される真性状態の炭化珪素材料の量がさらに低減されることができる。加えて、第２のエピタキシャル層と基体とは、異なる処理プロセスを使用して形成される。例えば、基体は、ＳｉＣ結晶を得るために、炭化珪素粉末を使用して物理気相輸送（ｐｈｙｓｉｃａｌ ｖａｐｏｒ ｔｒａｎｓｐｏｒｔ ｐｒｏｃｅｓｓ、ＰＶＴ）法によって主に成長し、次いで、基体を得るためにＳｉＣ結晶に対してワイヤ切断、研削、および研磨などの処理が実行される。基体は導電性の基体を使用し得るので、炭化珪素粉末の純度およびＰＶＴのプロセスの複雑さに対する要件は比較的低い。次いで、高温の化学気相蒸着（ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ、ＣＶＤ）を使用して、基体の上に第２のエピタキシャル層がエピタキシャル形成される。
１つの可能な実施態様では、第２のエピタキシャル層は、導電性炭化珪素材料または半絶縁体特性を有する炭化珪素材料を使用し得る。例えば、２つ以上のエピタキシャル層が使用されるとき、半絶縁体特性を有する炭化珪素材料を形成するために、最上部のエピタキシャル層（第１のエピタキシャル層など）の上にのみ遷移金属がドーピングされる必要があり、中間のエピタキシャル層（第２のエピタキシャル層など）は導電性炭化珪素材料を使用する。このように、第１のエピタキシャル層の厚みが極力低減されることができ、その結果、ドーピング時に使用される遷移金属の量が低減され、結晶欠陥および結晶多形の問題の発生も低減される。あるいは、第２のエピタキシャル層は、エピタキシャル成長プロセスにおいて反応物ガスを使用して遷移金属（バナジウムＶまたは鉄Ｆｅなど）をドーピングすることによって形成された、半絶縁体特性を有する、炭化珪素材料であり得る。
１つの可能な実施態様では、第１のエピタキシャル層の抵抗率は、基体の抵抗率よりも大きい。例えば、第１のエピタキシャル層の抵抗率は１ｅ５Ω・ｃｍよりも大きく、基体の抵抗率は０．０３Ω・ｃｍよりも小さい。
１つの可能な実施態様では、第２のエピタキシャル層の抵抗率は基体の抵抗率に等しく、例えば、第２のエピタキシャル層の抵抗率は０．０３Ω・ｃｍよりも小さいか、または、第２のエピタキシャル層の抵抗率は、基体の抵抗率よりも大きく、かつ、第１のエピタキシャル層の抵抗率よりも小さい。例えば、第２エピタキシャル層の抵抗率は、０．０３Ω・ｃｍ以上１ｅ５Ω・ｃｍ未満であり得る。このように、基体の抵抗率から第１のエピタキシャル層の抵抗率への漸進的な移行が実施されることができる。具体的には、抵抗率は、遷移金属のドーピング濃度を制御することによって調整され得る。このように、第２のエピタキシャル層の遷移金属のドーピング濃度が第１のエピタキシャル層のそれよりも低いとき、第２のエピタキシャル層の抵抗率は第１のエピタキシャル層の抵抗率よりも小さい。このように、第１エピタキシャル層が基体の上に直接作製されるときに過大な材料特性差によって引き起こされる、結晶欠陥および結晶多形の問題の発生も回避されることができる。加えて、第２のエピタキシャル層の抵抗率は、ＳｉＣのエピタキシプロセスにおけるＳｉ空孔および／またはＣ空孔を制御することによっても調整され得る。
１つの可能な実施態様では、遷移金属はバナジウムＶまたは鉄Ｆｅを含む。第１のエピタキシャル層は、化学気相蒸着ＣＶＤによるホモエピタキシャル成長プロセスにおいて遷移金属をドーピングすることによって主に実施され、遷移金属はバナジウムＶまたは鉄Ｆｅを含む。遷移金属バナジウムＶがドーピングされるとき、エピタキシャル成長プロセスにおいて、適切な量のバナジウム化合物の反応物ガス（ＶＣｌ４など）が具体的に注入され、その結果バナジウムがドーピングされる。ＳｉＣ結晶中のバナジウム不純物は、深いエネルギー準位の補償中心として使用されることができ、第１のエピタキシャル層の半絶縁体特性を実施するために、ＳｉＣ結晶中の非意図的にドーピングされた窒素Ｎおよびホウ素Ｂを補償することができる。加えて、遷移金属鉄がドーピングされるとき、エピタキシャル成長プロセスにおいて、適切な量の鉄化合物の反応物ガス（ｔｅｒｔ－ブチルフェロセンＣ１４Ｈ１７Ｆｅ）が具体的に注入され、その結果、鉄がドープピングされる、ということに留意されたい。
１つの可能な実施態様では、第１のエピタキシャル層３１２中の遷移金属のドーピング濃度は、１ｅ１４ｃｍ＾－３～１ｅ１７ｃｍ＾－３である。
１つの可能な実施態様では、第１のエピタキシャル層の厚みは１μｍ～１００μｍである。基板が基体およびエピタキシャル層のみを含むとき、基体の厚みは３５０μｍ±２５μｍであり、第１のエピタキシャル層の厚みは１μｍ～１００μｍであり、その結果、基板の厚みがエピタキシャルトランジスタのエピタキシャル構造に対する要件を満たすことができる。
１つの可能な実施態様では、第１のエピタキシャル層の厚みは１μｍ～５０μｍであり、第２のエピタキシャル層の厚みは１μｍ～５０μｍである。基板が基体および少なくとも２つのエピタキシャル層のみを含むとき、２つのエピタキシャル層の厚みは、最上部の第１のエピタキシャル層の厚みを極力低減するために、１μｍ～５０μｍに低減され得る。
１つの可能な実施態様では、ＳｉＣ材料の単位胞は４Ｈ構造を使用する。
第２の態様によれば、基板の作製方法が提供される。基板はトランジスタにおいて使用され、基板の上にトランジスタのエピタキシャル構造が生成され、作製方法は、基体の表面に表面処理を実行するステップと、基体の上に第１のエピタキシャル層を作製するステップであって、基体と第１のエピタキシャル層とがＳｉＣ材料を含み、第１のエピタキシャル層が遷移金属でドーピングされ、基体が、キャリアを提供する不純物でドーピングされる、ステップとを含む。
１つの可能な実施態様では、基体の上に第１のエピタキシャル層を作製するステップの前に、方法は、基体の上に第２のエピタキシャル層を作製するステップであって、第２のエピタキシャル層がＳｉＣ材料を含む、ステップをさらに含む。
１つの可能な実施態様では、表面処理は、切断処理、研削処理、および研磨処理のうちの、１つまたは複数を含む。基体の表面に表面処理が実行された後、基体の表面の粗さは０．５ｎｍ以下である。
１つの可能な実施態様では、基体の表面に表面処理を実行するステップの後に、方法は、原子レベルサイズの段を形成するために、基体の表面にエッチングを実行するステップをさらに含む。段の幅は１ｎｍ～３μｍ、高さは０．２５ｎｍ～２ｎｍである。
１つの可能な実施態様では、基体の上に第１のエピタキシャル層を作製するステップは、化学気相蒸着プロセスを使用して基体の上に第１のエピタキシャル層をエピタキシャル形成するステップを含む。
１つの可能な実施態様では、化学気相蒸着プロセスで使用されるガスは、シランＳｉＨ４、プロパンＣ３Ｈ８、および遷移金属化合物を含む。
１つの可能な実施態様では、遷移金属化合物は、四塩化バナジウムＶＣＬ４またはｔｅｒｔ－ブチルフェロセンＣ１４Ｈ１７Ｆｅを含む。
１つの可能な実施態様では、基体の上に第２のエピタキシャル層を作製するステップは、化学気相蒸着プロセスを使用して基体の上に第２のエピタキシャル層をエピタキシャル形成するステップを含む。
１つの可能な実施態様では、化学気相蒸着プロセスで使用されるガスは、ＳｉＨ４およびプロパンＣ３Ｈ８を含む。
１つの可能な実施態様では、基体の上に第２のエピタキシャル層を作製するステップの後に、方法は、第２のエピタキシャル層の表面の粗さが０．５ｎｍ未満になるように、第２のエピタキシャル層に対して１回の表面処理を実行するステップをさらに含む。
１つの可能な実施態様では、基体の上に第１のエピタキシャル層を作製するステップの後に、方法は、第１のエピタキシャル層の表面の粗さが０．５ｎｍ未満になるように、第１のエピタキシャル層に対して１回の表面処理を実行するステップをさらに含む。
第３の態様によれば、電力増幅コンポーネントが提供され、基板と、トランジスタのものであって、基板の上に形成された、エピタキシャル構造とを含み、基板は前述の基板を含む。
１つの可能な実施態様では、エピタキシャル構造は、第１のエピタキシャル層の上に配置されたバッファ層と、バッファ層の上に配置されたバリア層とを含み、バリア層の上に電極が存在する。
１つの可能な実施態様では、エピタキシャル構造は、第１のエピタキシャル層とバッファ層との間に配置された核生成層をさらに含む。
１つの可能な実施態様では、エピタキシャル構造は、バッファ層とバリア層との間に配置された挿入層をさらに含む。
第４の態様によれば、電子デバイスが提供され、電力増幅コンポーネントとアンテナとを含む。電力増幅コンポーネントは、無線周波数信号を増幅し、外部放射のために無線周波数信号をアンテナに出力する、ように構成され、電力増幅コンポーネントは、前述の電力増幅コンポーネントを含む。
第５の態様によれば、コンピュータと共に使用されるべき非一時的コンピュータ可読記憶媒体が提供される。コンピュータは、集積回路を設計するために使用されるソフトウェアを有し、コンピュータ可読記憶媒体は、１つまたは複数のコンピュータ可読データ構造を記憶し、プロセスデバイスは、１つまたは複数のコンピュータ可読データ構造を使用して前述の提供された基板を作製する。
第２の態様から第５の態様の任意の可能な実施態様によってもたらされる技術的効果については、第１の態様の異なる実施態様によってもたらされる技術的効果を参照されたい。ここでは詳細は再度説明されない。
本出願の一実施形態に係る六方晶系の構造の概略図である。 本出願の一実施形態に係る基地局の構造の概略図である。 本出願の別の実施形態に係る基地局の構造の概略図である。 本出願の一実施形態に係る、電力増幅コンポーネントの構造の概略図である。 本出願の一実施形態に係る基板の構造の概略図である。 本出願の別の実施形態に係る基板の構造の概略図である。 本出願のさらに別の実施形態に係る基板の構造の概略図である。 本出願のまた別の実施形態に係る基板の構造の概略図である。 本出願の一実施形態に係る基板の作製方法のフローチャートである。 本出願の一実施形態に係る作製プロセスにおける基板の構造の概略図１である。 本出願の一実施形態に係る作製プロセスにおける基板の構造の概略図２である。 本出願の一実施形態に係る作製プロセスにおける基板の構造の概略図３である。 本出願の別の実施形態に係る基板の作製方法の概略フローチャートである。
以下では、本出願の実施形態における添付の図面を参照しつつ、本出願の実施形態における技術的解決策を説明する。説明される実施形態は、本出願の実施形態のすべてではなく一部にすぎないことは明らかである。
本出願の実施形態における技術用語は、以下のように説明される。
六方（ｈｅｘａｇｏｎａｌ）晶系は、高次の軸を有するユニークなｃ結晶軸の主軸方向に六回対称軸または六回反対称軸の特徴を有する対称要素の結晶ホームである。六方晶系は、「六方銀河」とも称され、中間結晶族に属する。図１に示されるように、六方晶系では、六方晶系内の原子の結晶方位および結晶面を反映させるために、結晶面指数および結晶方位指数を校正するのに４つの結晶軸ａ１、ａ２、ａ３、およびｃが一般に使用される。結晶方位は、空間格子における複数のドットアレイの方向（格子内の任意のノードカラムを結ぶ直線の方向）である。六方晶系では、結晶方位は、結晶内のいくつかの方向を示すために使用され、結晶内の原子の位置および原子カラムの方向に関連し、一貫した方向を有する平行な直線群の方向を特定する。結晶面は、空間格子内の任意の格子点を通る面（格子内のノードを含む面）である。六方晶系における結晶面は、結晶内の原子を含む面を表すために使用される。図１では、ＳｉＣの六方晶の結晶構造が一例として用いられており、ｃ軸の結晶方位は［０００１］、ａ１軸の結晶方位は
ａ２軸の結晶方位は
ａ３軸の結晶方位は
である。図１は、２つの結晶面
および
をさらに示している。図１において、白色の点はＳｉ原子であり、黒色の点はＣ原子である。
半導体：半導体は、常温においてその電気伝導度が導電体のものと絶縁体のものとの間である材料であり、半導体には真性半導体と不純物半導体とが含まれる。不純物および欠陥のない純粋な半導体では、電子濃度と正孔濃度とが等しく、純粋な半導体は真性半導体と称される。一定量の不純物でドーピングされた半導体は、不純物半導体または非真性半導体と称される。不純物半導体にドーピングされた不純物がキャリア（正孔または電子などであって、電子を提供する不純物（５価のリン元素など）でドーピングされた不純物半導体は電子半導体またはＮ（ｎｅｇａｔｉｖｅ、負）型半導体とも称され、正孔を提供する不純物（３価のホウ素元素など）でドーピングされた不純物半導体は正孔型半導体またはＰ（ｐｏｓｉｔｉｖｅ、正）型半導体とも称される）を提供することができるとき、真性半導体の電気伝導度が向上されることができる。一般に、より高いキャリア濃度は、半導体のより低い抵抗率およびより良好な電気伝導度をもたらす。本出願のこの実施形態では、この種の不純物半導体は、導電性炭化珪素材料など、導電性半導体とも称され、ドーピングされた不純物は、窒素Ｎ、ホウ素Ｂ、およびアルミニウムＡｌである。加えて、不純物半導体にドーピングされた不純物が不純物半導体に対して不純物補償を実行することができるとき、ドナー電子がアクセプタ準位をちょうど満たす。しかしながら、伝導帯および価電子帯については電子および正孔が提供されることができず、その結果、比較的広い禁制帯を有する半導体材料の抵抗率は絶縁体の抵抗率に近い。例えば、本出願のこの実施形態では、炭化珪素材料のための不純物補償を実施するために、炭化珪素材料が遷移金属でドーピングされ、その結果、炭化珪素材料の抵抗率が向上させられる。このような不純物半導体は、半絶縁半導体または半絶縁体とも称され、または半絶縁体特性を有する。
別途定義されない限り、本明細書で使用されるすべての科学用語および技術用語は、当業者によって知られているものと同じ意味を有する。本出願において、「少なくとも１つ」は、１つまたは複数を意味し、「複数の」は、２つ以上を意味する。「および／または」は、関連付けられる対象間の関連関係を説明し、３つの関係が存在し得ることを表す。例えば、Ａおよび／またはＢは、以下のケース、すなわち、Ａのみが存在するケース、ＡとＢとの両方が存在するケース、およびＢのみが存在するケースを表し得、ＡおよびＢは単数または複数であり得る。文字「／」は通常、関連付けられる対象間の「または」の関係を示す。「以下の項目（要素）のうちの少なくとも１つ」またはその同様の表現は、単一の項目（要素）または複数の項目（要素）の任意の組合せを含めて、これらの項目の任意の組合せを指す。例えば、ａ、ｂ、またはｃのうちの少なくとも１つは、ａ、ｂ、ｃ、ａおよびｂ、ａおよびｃ、ｂおよびｃ、またはａ、ｂ、およびｃを表し得、ａ、ｂ、およびｃは単数または複数であり得る。加えて、本出願のこの実施形態では、「第１」および「第２」などの単語は、数および順序を限定するものではない。
加えて、本出願では、「最上部」および「最下部」などの位置用語は、添付の図面において概略的に配置された部品の位置に対して定義される。これらの方向用語は、相対的な概念であり、相対的な説明および明確化のために使用され、添付の図面において概略的に配置される部品の位置の変化に基づいて、それに応じて変更され得ることを理解されたい。
本出願の実施形態において、「例」または「例えば」などの用語は、例、図示、または説明を与えることを表すために使用されることに留意されたい。本出願の実施形態で「例」または「例えば」として説明されているいかなる実施形態または設計も、別の実施形態または設計より好ましいものとして、またはより多くの利点を有するものとして、説明されるべきではない。正確には、「例」、「例えば」などの単語の使用は、関連する概念を具体的な方式で提示することが意図されている。
本出願の技術的解決策は、電子デバイスに適用され得る。電子デバイスは、コンピュータ、携帯電話、タブレットコンピュータ、ウェアラブルデバイス、または車載デバイスなどの異なる種類のユーザ機器または端末デバイスである。あるいは、電子デバイスは、基地局などのネットワークデバイスであってもよい。あるいは、電子デバイスは、前述の電子デバイスで使用される電力増幅器などの装置であってもよい。電子デバイスの具体的な形態は、本出願の実施形態では特に限定されない。
例えば、本出願の実施形態で提供される電子デバイスは、５Ｇ基地局である。５Ｇ基地局は、ベースバンド処理ユニット（ｂａｓｅｂａｎｄ ｕｎｉｔ、ＢＢＵ）－アクティブアンテナユニット（ａｃｔｉｖｅ ａｎｔｅｎｎａ ｕｎｉｔ、ＡＡＵ）、集約ユニット－分散ユニット（ｃｅｎｔｒａｌ ｕｎｉｔ－ｄｉｓｔｒｉｂｕｔｅ ｕｎｉｔ、ＣＵ－ＤＵ）－ＡＡＵ、ＢＢＵ－リモート無線ユニット（ｒｅｍｏｔｅ ｒａｄｉｏ ｕｎｉｔ、ＲＲＵ）－アンテナ（ａｎｔｅｎｎａ）、ＣＵ－ＤＵ－ＲＲＵ－Ａｎｔｅｎｎａ、および統合５Ｇ基地局（５Ｇ ｎｏｄｅ ｂａｓｅ ｓｔａｔｉｏｎ、ｇＮＢ）などの異なるアーキテクチャに分割され得る。一例として、ＢＢＵ－ＡＡＵアーキテクチャの基地局が使用される。図２に示されるように、基地局は、ＢＢＵ１１およびＡＡＵ１２を含む。ＢＢＵ１１は、生成されたベースバンドデジタル信号をＡＡＵ１２を使用して送信する。図３に示されるように、ＡＡＵは、デジタルアナログ変換モジュール１２１（例えば、ＤＡＣ（ｄｉｇｉｔａｌ ｔｏ ａｎａｌｏｇ ｃｏｎｖｅｒｔｅｒ、デジタルアナログ変換器）であり得る）と、無線周波数ユニット１２２と、電力増幅器１２３（ｐｏｗｅｒ ａｍｐｌｉｆｉｅｒ、ＰＡ）と、アンテナ１２４とを含む。デジタルアナログ変換モジュール１２１は、ベースバンド処理ユニットによって出力されたベースバンドデジタル信号をアナログ信号に変換するように構成される。無線周波数ユニット１２２は、アナログ信号を低電力の無線周波数信号に変換するように構成される。電力増幅器１２３は、低電力の無線周波数信号の電力を増幅し、外部放射のために無線周波数信号をアンテナ１２４に出力する、ように構成される。図３に示されるＡＡＵは、ｎ個のアンテナ１２４を含み、各アンテナ１２４は、デジタルアナログ変換モジュール１２１、無線周波数ユニット１２２、および電力増幅器１２３の１グループに対応する。もちろん、本出願のこの実施形態は、図２および図３に示される基地局に限定されない。電力増幅器を使用して信号を増幅する必要があるいかなる電子デバイスも、本出願のこの実施形態の適用シナリオに属することが理解されよう。
図４に示されるように、本出願の一実施形態は、電力増幅コンポーネント３０（電力増幅コンポーネント３０は図３の電力増幅器１２３であり得る）を提供し、電力増幅コンポーネント３０は、基板３１と、トランジスタのものであって、基板３１の上に作製された、エピタキシャル構造３２とを主に含む。エピタキシャル構造３２は、基板３１の上に配置された、核生成層３２１と、バッファ層３２２と、挿入層３２３と、バリア層３２４とを主に含む。エピタキシャル構造３２の上に、ゲート３５、ソース３３、およびドレイン３４などの電極が配置される。電極の上にパッシベーション層３６が被覆される。例えば、トランジスタは高電子移動度トランジスタ（ｈｉｇｈ ｅｌｅｃｔｒｏｎ ｍｏｂｉｌｉｔｙ ｔｒａｎｓｉｓｔｏｒ、ＨＥＭＴ）である。エピタキシャル構造３２内の核生成層３２１は窒化アルミニウム（ＡｌＮ）材料を一般に使用し、バッファ層３２２はＧａＮ材料を一般に使用し、挿入層３２３は窒化アルミニウム（ＡｌＮ）材料を一般に使用し、バリア層３２４は窒素アルミニウムガリウム（ＡｌＧａＮ）材料を一般に使用し、電極は金属材料を一般に使用する。ソース３３およびドレイン３４は、バリア層３２４と導電性のオーミックコンタクトを別々に形成し、ゲート３５は、バリア層３２４とショットキーコンタクトを形成する。バッファ層３２２内の破線は、ＨＥＭＴ内のバッファ層３２２とバリア層３２４とによって形成されるヘテロ構造内で生成される２次元電子ガス（ｔｗｏ－ｄｉｍｅｎｓｉｏｎａｌ ｅｌｅｃｔｒｏｎ ｇａｓ、２ＤＥＧ）を表す。２次元電子ガスの面方向（図３のバッファ層３２２内の破線）の移動度は極めて高く、ＨＥＭＴの動作の基礎となる。挿入層３２３は、コンポーネントの性能を向上させる、例えば、優れたスイッチング性能を得るために、２次元電子ガスの密度、局在度、および移動度を向上させる働きをする。したがって、挿入層３２３は任意選択的構造である。挿入層３２３がＨＥＭＴ内に配置されないとき、コンポーネントの性能は低下する。加えて、核生成層３２１も任意選択的構造であり、核生成層３２１は、バッファ層３２２と基板３１との材料の結晶構造が比較的大きく異なるときに、移行の役割として主に使用される。例えば、バッファ層３２２と基板３１との材料の結晶構造が比較的大きく異なるとき、基板３１の結晶構造との差が比較的小さい核生成層３２１が、基板上にまずエピタキシャルに生成され得、次いで、核生成層３２の上にバッファ層３２２がエピタキシャル形成される。
本出願のこの実施形態では、基板３１は複合基板を使用する。図５に示されるように、基板３１は基体３１１と、基体３１１の上に形成された第１のエピタキシャル層３１２とを含み、第１のエピタキシャル層３１２は半導体である。基体３１１および第１のエピタキシャル層３１２は、ＳｉＣ材料を含む。第１のエピタキシャル層３１２は遷移金属でドーピングされ、基体３１１は、キャリアを提供する不純物でドーピングされる。
一実施態様では、第１のエピタキシャル層３１２および基体３１１中のＳｉＣ材料を使用して形成されたＳｉＣ結晶の単位胞に、４Ｈ（４－ｈｅｘａｇｏｎａｌ、４層の炭素－珪素原子六方晶系）構造が主に使用される。第１のエピタキシャル層３１２の抵抗率は、基体の抵抗率よりも大きい。具体的には、基体は導電性のＳｉＣ材料を使用し得る。例えば、基体３１１の抵抗率は０．０３Ω・ｃｍよりも小さく、基体３１１の厚みは３５０μｍ±２５μｍであり、直径は１００ｍｍ、１５０ｍｍ、または２００ｍｍである。第１のエピタキシャル層３１２は、化学気相蒸着（ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ、ＣＶＤ）によるホモエピタキシャル成長プロセスにおいて遷移金属をドーピングすることによって主に実施され、遷移金属はバナジウムＶまたは鉄Ｆｅを含む。遷移金属バナジウムＶがドーピングされるとき、エピタキシャル成長プロセスにおいて、適切な量のバナジウム化合物の反応物ガス（ＶＣｌ４など）が具体的に注入され、その結果バナジウムがドーピングされる。ＳｉＣ結晶中のバナジウム不純物は、深いエネルギー準位の補償中心として使用されることができ、第１のエピタキシャル層３１２の半絶縁体特性を実施するために、ＳｉＣ結晶中の非意図的にドーピングされた窒素Ｎおよびホウ素Ｂを補償することができる。第１のエピタキシャル層３１２中の遷移金属のドーピング濃度は１ｅ１４ｃｍ＾－３～１ｅ１７ｃｍ＾－３であり、第１のエピタキシャル層３１２の抵抗率は１ｅ５Ω・ｃｍより大きく、第１のエピタキシャル層３１２の厚みは１μｍ～１００μｍである。加えて、遷移金属鉄がドーピングされるとき、エピタキシャル成長プロセスにおいて、適切な量の鉄化合物の反応物ガス（ｔｅｒｔ－ブチルフェロセンＣ１４Ｈ１７Ｆｅ）が具体的に注入され、その結果、鉄がドープピングされる、ということに留意されたい。
基体を形成するプロセスは、主に以下のとおりであり、すなわち、炭化珪素粉末が使用され、ＳｉＣ結晶を得るためにＰＶＴ法を使用して高温の昇華が実行され、次いで、基体を得るためにＳｉＣ結晶に対してワイヤ切断が実行される。基体の抵抗率に対する要件が比較的低いとき、基体を作製するプロセスにおいて炭化珪素粉末の純度およびドーピングに対する要件は比較的低い。例えば、基体は製造コストが比較的低いＮ型基板（Ｎ型素子でドーピングされている）を使用する。このように、ＳｉＣ結晶を形成するためにＳｉＣ粉末が使用されるとき、空気を完全に隔離する必要がなく、製造プロセスにおける非意図的にドーピングされる窒素Ｎ、アルミニウムＡｌ、ホウ素Ｂなどに対して要件が課せられない。
加えて、図５および図６を参照しつつ、第１のエピタキシャル層３１２が、基体の上に直接エピタキシャル成長させられて形成されるため、第１のエピタキシャル層３１２は、基体３１１内のＳｉＣ結晶と同じ方向を維持する。図５に示されるように、基板３１の垂直面は、ＳｉＣ結晶の結晶軸方向［０００１］、または結晶オフ角α（０～４度）（図７に示されるように）などの、結晶軸方向［０００１］に近い方向、を使用する。図５および図６に示されるように、基板３１の水平面において、１次オリエンテーションフラット（ｐｒｉｍａｒｙ ｏｒｉｅｎｔａｔｉｏｎ ｆｌａｔ）は方向
（長切断辺とも称される）であり、２次オリエンテーションフラット（ｓｅｃｏｎｄ ｏｒｉｅｎｔａｔｉｏｎ ｆｌａｔ）は方向
（２次オリエンテーションフラットとも称される）である。加えて、２次オリエンテーションフラットの長さに対する１次オリエンテーションフラットの長さの比は、一般に２未満である。例えば、１次オリエンテーションフラットの長さは３２．５ｍｍであり、２次オリエンテーションフラットの長さは１８ｍｍである。
前述の解決策では、基板は、少なくとも２層の材料、すなわち基体と第１のエピタキシャル層とを使用し得る。基体は、ＳｉＣ材料を主に使用し、キャリアを提供する不純物でドーピングされ、第１のエピタキシャル層は、遷移金属でドーピングされたＳｉＣ材料を使用する。このように、第１のエピタキシャル層は遷移金属でドーピングされたＳｉＣ材料を使用し、遷移金属を使用してＳｉＣ材料に対して不純物補償が行われるため、第１のエピタキシャル層の抵抗率が改善されることができ、その結果、第１のエピタキシャル層は半絶縁体特性を有し、エピタキシャル構造に対する作製要件が満たされる。エピタキシャル構造が基体の上に直接作製されないため、本出願のこの実施形態では、基体に対する要件が低減される。したがって、真性状態の炭化珪素基板へのトランジスタの依存性が低減され、コストが効果的に制御される。例えば、本出願のこの実施形態では、基体を形成するためにＳｉＣ材料が使用され、半絶縁体特性を有する第１のエピタキシャル層を形成するために、遷移金属でドーピングされた炭化珪素材料が使用される。真性状態の炭化珪素基板を形成するために炭化珪素材料のみが使用される従来技術と比較して、本出願の基板は、基体と第１のエピタキシャル層とを有する複合基板の形態を使用し、その結果、使用される真性状態の炭化珪素材料の量が低減されることができる。基体は、キャリアを提供することができる不純物でドーピングされた導電性炭化珪素材料を使用し得る。このように、成長プロセスに対する要件は、真性状態の炭化珪素基板のそれよりもはるかに低い。例えば、基体は、導電性ＳｉＣ材料（すなわち、キャリアを提供することができる不純物でドーピングされた）であり得る。このように、第１のエピタキシャル層の抵抗率は、基体の抵抗率よりも大きい。基体に対する抵抗率要件が比較的低いため、基体を作製するプロセスにおける炭化珪素粉末の純度およびドーピングに対する要件は比較的低い。例えば、基体は製造コストが比較的低いＮ型基板（Ｎ型素子でドーピングされている）を使用する。このように、ＳｉＣ結晶を形成するためにＳｉＣ粉末が使用されるときには、空気を完全に隔離する必要がなく、意図しないドーピングに起因して製造プロセスに取り込まれてキャリアを提供することができる、窒素Ｎ、アルミニウムＡｌ、ホウ素Ｂなどの不純物に対して要件が課せられない。
一実施態様では、基板３１は、基体３１１の上に複数のエピタキシャル層が存在する方法を使用し得る。図８に示されるように、第１のエピタキシャル層３１２と基体３１１との間に第２のエピタキシャル層３１３が含まれ、第２のエピタキシャル層３１３はＳｉＣ材料を含む。第２のエピタキシャル層と基体とは、異なる処理プロセスを使用して形成される。第１のエピタキシャル層と基体との間に第２のエピタキシャル層が含まれるとき、第１のエピタキシャル層の厚みは極力低減されることができる。第２のエピタキシャル層に対する要件は、基体に対するそれと同様であり、その結果、使用される真性状態の炭化珪素材料の量がさらに低減されることができる。第２のエピタキシャル層は、導電性炭化珪素材料または半絶縁体特性を有する炭化珪素材料を使用し得る。第２のエピタキシャル層の抵抗率は、基体の抵抗率に等しいものとし得る。例えば、前記第２のエピタキシャル層の抵抗率は０．０３Ω・ｃｍよりも小さい。２つ以上のエピタキシャル層が使用されるとき、半導体を形成するために、最上部のエピタキシャル層（第１のエピタキシャル層３１３など）の上にのみ遷移金属がドーピングされる必要があり、中間のエピタキシャル層（第２のエピタキシャル層など）は導電型エピタキシャル層を使用する。このように、第１のエピタキシャル層の厚みが極力低減されることができる。例えば、第１のエピタキシャル層の厚みは１μｍ～５０μｍであり、第２のエピタキシャル層の厚みは１μｍ～５０μｍである。したがって、基体の厚みと、第１のエピタキシャル層の厚みと、第２のエピタキシャル層の厚みとの合計は、図３に示される基板の厚みと基本的に同等である。しかしながら、第１のエピタキシャル層のみがドーピングされる必要があるため、ドーピング時に使用される遷移金属の量が低減され、結晶欠陥および結晶多形の問題の発生も低減される。加えて、第２のエピタキシャル層の抵抗率は基体の抵抗率よりも大きく、かつ、第１のエピタキシャル層の抵抗率よりも小さい。例えば、第２エピタキシャル層の抵抗率も、０．０３Ω・ｃｍ以上１ｅ５Ω・ｃｍ未満であり得る。このように、基体の抵抗率から第１のエピタキシャル層の抵抗率への漸進的な移行が実施されることができる。第２のエピタキシャル層は、エピタキシャル成長プロセスにおいて反応物ガスを使用して遷移金属（バナジウムＶまたは鉄Ｆｅなど）をドーピングすることによって形成された、半絶縁体特性を有する、炭化珪素材料であり得る。加えて、抵抗率は、遷移金属のドーピング濃度を制御することによって調整され得る。このように、第２のエピタキシャル層の遷移金属のドーピング濃度が第１のエピタキシャル層のそれよりも低いとき、第２のエピタキシャル層の抵抗率は第１のエピタキシャル層の抵抗率よりも小さい。このように、第１エピタキシャル層が基体の上に直接作製されるときに過大な材料特性差によって引き起こされる、結晶欠陥および結晶多形の問題の発生も回避されることができる。加えて、第２のエピタキシャル層の抵抗率も、ＳｉＣのエピタキシプロセスにおけるＳｉ空孔および／またはＣ空孔を制御することによって調整され得、Ｓｉ空孔および／またはＣ空孔は、第２のエピタキシャル層のエピタキシに使用されるガス中のＳｉ原子に対するＣ原子の比率を制御することによって調整され得る。本実施形態では、第２のエピタキシャル層３１３のＳｉＣ材料を使用して形成されるＳｉＣ結晶の単位胞は、４Ｈ構造を主に使用する。もちろん、第１のエピタキシャル層と基体との間により多くのエピタキシャル層が代替的に含まれ得る。もちろん、より多くのエピタキシャル層が使用されるとき、これらのエピタキシャル層の構造は、第２のエピタキシャル層の構造と同じである。加えて、第２のエピタキシャル層と基体とは、異なる処理プロセスを使用して形成される。例えば、基体は、ＳｉＣ結晶を得るために、炭化珪素粉末を用いて物理気相輸送ＰＶＴ法によって主に成長し、次いで、基体を得るためにＳｉＣ結晶に対してワイヤ切断、研削、研磨などの処理が実行される。基体は導電性の基体を使用し得るので、炭化珪素粉末の純度およびＰＶＴのプロセスの複雑さに対する要件は比較的低い。次いで、高温の化学気相蒸着（ＣＶＤ）を使用して、基体の上に第２のエピタキシャル層がエピタキシャル形成される。
一実施態様では、本出願の一実施形態は基板の作製方法を提供し、作製方法は以下のステップを含む。
１０１：基体の表面に表面処理を実行する。
表面処理後に基体の表面粗さは≦０．５ｎｍである。表面処理は、切断処理、研削処理、および研削・機械研磨処理のうちの、１つまたは複数を含む。基体は、ＳｉＣ結晶を得るために、炭化珪素粉末を用いて物理気相輸送ＰＶＴ法によって主に成長し、次いで、基体を得るためにＳｉＣ結晶に対してワイヤ切断、研削、研磨などの処理が実行される。基体は導電性の基体（例えば、キャリアを提供する不純物で基体がドーピングされる）を使用し得るので、炭化珪素粉末の純度およびＰＶＴのプロセスの複雑さに対する要件は比較的低い。
１０２：基体の上に第１のエピタキシャル層を作製し、基体と第１のエピタキシャル層とはＳｉＣ材料を含み、第１のエピタキシャル層は遷移金属でドーピングされ、第１のエピタキシャル層は半導体である。
具体的には、一実施態様では、図５に示される基板が作製されるとき、図９に示されるように、以下のステップが具体的に含まれる。
２０１：基体３１１の表面に表面処理を実行する。
本出願のこの実施形態では、基体３１１は導電性材料を使用し、基体３１１はＳｉＣ材料を含む。例えば、基体中のＳｉＣ材料は、その単位胞が４Ｈ（４－ｈｅｘａｇｏｎａｌ、４層の炭素－珪素原子六方晶系）構造を主に使用するＳｉＣ結晶であり得る。基体３１１の抵抗率は０．０３Ω・ｃｍよりも小さく、基体３１１の厚みは３５０μｍ±２５μｍであり、直径は１００ｍｍ、１５０ｍｍ、または２００ｍｍである。図１０に示されるように、基体３１１の表面の部分拡大図を参照すると、基体３１１の垂直面は、ＳｉＣ結晶の結晶軸方向［０００１］、または結晶オフ角α（０～４度）などの、結晶軸方向［０００１］に近い方向、を使用する。
２０２：原子レベルサイズの段を形成するために、基体３１１の表面にエッチングを実行する。
ステップ２０２において、原子レベルサイズの段３１１０を得るために、エッチングプロセスを使用して基体３１１の表面がさらにエッチングされる。図１１に示されるように、段３１１０の部分拡大概略図において、段３１１０の幅は一般に１ｎｍ～３μｍであり、段３１１０の高さは一般に０．２５ｎｍ～２ｎｍである。このステップでは、エッチングプロセスにおいて、エッチングのために水素Ｈ２が使用され、エッチング温度は１５００℃から１７００℃の範囲であり、エッチング時間は１０分から２００分の範囲である。ステップ２０２で作製された原子レベルサイズの段は、第１のエピタキシャル層の作製に対する結晶オフ角αの影響を調整するために使用される。例えば、図１０に示されるように、基体３１１の垂直面上に左方向の結晶オフ角αがあるとき、図１１に示される段は左から右へと延び、基体３１１の垂直面上に右方向の結晶オフ角αがあるとき、段は右から左へと延びる。加えて、段は、基体３１１の表面上に連続的に分布し得るか、または基体３１１の表面上に周期的に分布し得る。したがって、基体３１１の垂直面上でＳｉＣ結晶の結晶軸方向［０００１］が使用されるときは、ステップ２０２は省略され得る。
２０３：基体３１１の上に第１のエピタキシャル層３１２を作製する。
第１のエピタキシャル層３１２はＳｉＣ材料を含み、第１のエピタキシャル層３１２は遷移金属でドーピングされる。ステップ２０３では、図１２に示されるように、化学気相蒸着プロセスを使用して第１のエピタキシャル層３１２が基体の上に具体的にエピタキシャル形成される。基体への表面エッチングが完了した後、導電性ＳｉＣ基体のホモエピタキシが実行される（言い換えれば、第１のエピタキシャル層および基体は同じＳｉＣ材料を使用する）。エピタキシャル成長は高温の化学気相蒸着（ＣＶＤ）装置内で完了され、エピタキシャル成長の温度は１４００℃～１７００℃であり、エピタキシャル成長に使用されるガスはシランＳｉＨ４、プロパンＣ３Ｈ８、ＨＣｌ、Ｈ２、ＶＣｌ４などを主に含む。ＳｉＣを得るためにシランＳｉＨ４およびプロパンＣ３Ｈ８が、反応するために主に使用され、四塩化バナジウムＶＣｌ４ガスは遷移金属、すなわちドーピングに使用される元素Ｖを主に提供し、Ｈ２はキャリアガスであり、ＨＣｌは成長添加物として使用され、主な機能は炭化珪素エピタキシャル層の成長速度を増加させることである。第１のエピタキシャル層は元素Ｖでドーピングされることによって得られ、第１のエピタキシャル層の抵抗率は１ｅ５Ω・ｃｍよりも大きい。一般に、Ｖのドーピング濃度は、１ｅ１４ｃｍ＾－３～１ｅ１７ｃｍ＾－３の範囲である。第１のエピタキシャル層の厚みは、一般に、１０μｍ～１００μｍである。４ＨーＳｉＣ（４Ｈ構造のＳｉＣ結晶）が支配的なエピタキシャル結晶構造は、異なるガスの比率、流量、および成長プロセス条件を調整することによって得られることができる。一般に、ステップ２０２のエッチングプロセスおよびステップ２０３のエピタキシプロセスは、エッチングされた基体が２回汚染されないことを確実にするために、同じＣＶＤ装置内で完了される。加えて、ステップ２０３では、遷移金属、すなわち元素鉄を使用して第１のエピタキシャル層がドーピングされる場合、四塩化バナジウムＶＣｌ４ガスを置換するために一定の割合のｔｅｒｔ－ブチルフェロセン（Ｃ１４Ｈ１７Ｆｅ）ガスがＣＶＤプロセスで注入され、その結果、炭化珪素がドーピングされる。
２０４：第１のエピタキシャル層３１２に１回の表面処理を実行する。
基体の上に第１のエピタキシャル層をエピタキシャル形成するプロセスでは、プロセスの不安定性に起因して、不純物および欠陥が発生しやすい。例えば、バナジウム化合物が、炭化珪素のエピタキシに使用されるガスと反応して中間生成物もしくは析出物を形成、または別の結晶形（３Ｃ－ＳｉＣ結晶形、３－ｃｕｂｉｃ、または３層の炭素－珪素原子立方晶系）を生成し、その結果、不純物または微小欠陥が引き起こされる。第１のエピタキシャル層の表面上の不純物３１２１および微細欠陥３１２２を除去するために、１ステップの表面処理（研削処理、研磨処理、切断処理等など）が実行される必要があり、その結果、第１のエピタキシャル層の表面粗さが０．５ｎｍ未満になる。最終的に、図５に示される基板が得られる。
このケースでは、ＣＶＤプロセスを使用して基板上にトランジスタのエピタキシャル構造３２（図４に示されるように）が引き続きエピタキシャル形成され得る。次いで、トランジスタを形成するために、コンポーネント処理プロセスを使用して、トランジスタを形成するための電極が得られる。
具体的には、一実施態様では、図８で説明される基板が作製されるとき、図１３に示されるように、以下のステップが具体的に含まれる。
３０１：基体の表面に表面処理を実行する。
ステップ３０１の詳細については、ステップ２０１の作製プロセスを参照されたい。詳細は再度具体的に説明されない。
３０２：原子レベルサイズの段を形成するために、基体の表面にエッチングを実行する。
ステップ３０２の詳細については、ステップ２０２の作製プロセスを参照されたい。詳細は再度具体的に説明されない。
３０３：基体の上に第２のエピタキシャル層を作製する。
第２のエピタキシャル層はＳｉＣ材料を含む。ステップ３０３では、化学気相蒸着プロセスを使用して第２のエピタキシャル層が基体の上に具体的にエピタキシャル形成される。基体への表面エッチングが完了された後、導電性ＳｉＣ基体のホモエピタキシが実行される（言い換えれば、第２のエピタキシャル層および基体は同じＳｉＣ材料を使用する）。エピタキシャル成長は高温の化学気相蒸着（ＣＶＤ）装置内で完了され、エピタキシャル成長の温度は１４００℃～１７００℃であり、エピタキシャル成長に使用されるガスはシランＳｉＨ４、プロパンＣ３Ｈ８、ＨＣｌ、Ｈ２などを主に含む。シランＳｉＨ４およびプロパンＣ３Ｈ８は、ＳｉＣを得るために反応するために主に使用される。第２のエピタキシャル層の抵抗率は０．０３Ω・ｃｍよりも小さい。４ＨーＳｉＣ（４Ｈ構造のＳｉＣ結晶）が支配的なエピタキシャル結晶構造は、異なるガスの比率、流量、および成長プロセス条件を調整することによって得られることができる。ステップ３０３では、第２のエピタキシャル層のエピタキシャル成長において反応物ガスを使用して遷移金属（バナジウムＶまたは鉄Ｆｅなど）がドーピングされ得、遷移金属のドーピング濃度を制御することによって抵抗率が調整され得る。あるいは、第２のエピタキシャル層の抵抗率を調整するために、ＳｉＣのエピタキシャルプロセスにおけるＳｉ空孔が制御される。一般に、ステップ３０２のエッチングプロセスおよびステップ３０３のエピタキシプロセスは、エッチングされた基体が２回汚染されないことを確実にするために、同じＣＶＤ装置内で完了される。
３０４：第２のエピタキシャル層に１回の表面処理を実行する。
基体の上に第２のエピタキシャル層をエピタキシャル形成するプロセスでは、プロセスの不安定性に起因して、不純物および欠陥が発生しやすい。例えば、別の結晶形（３Ｃ－ＳｉＣ結晶形など）が生成され、その結果、不純物または微細欠陥が引き起こされる。第２のエピタキシャル層の表面上の不純物および微細欠陥を除去するために、１ステップの表面処理（研削処理、研磨処理、切断処理等など）が実行される必要があり、その結果、第２のエピタキシャル層の表面粗さが０．５ｎｍ未満になる。もちろん、ステップ３０３の後に、第２のエピタキシャル層の表面の粗さが次のステップで第１のエピタキシャル層を作製するための要件を満たすことができる場合、ステップ３０４は省略され得る。
３０５：第２のエピタキシャル層の上に第１のエピタキシャル層を作製する。
第２のエピタキシャル層の上に第１のエピタキシャル層を作製するプロセスでも、ホモエピタキシが使用される。したがって、このプロセスは、基体の上に第１のエピタキシャル層を作製する方法と同じである。詳細については、ステップ２０４を参照されたい。詳細は再度説明されない。
３０６：第１のエピタキシャル層に１回の表面処理を実行する。
ステップ３０６の詳細については、ステップ２０４の作製プロセスを参照されたい。詳細は再度具体的に説明されない。
このケースでは、ＣＶＤによって基板上にトランジスタのエピタキシャル構造３２（図４に示されるように）が引き続きエピタキシャル形成され得る。次いで、トランジスタを形成するために、コンポーネント処理プロセスを使用して、トランジスタを形成するための電極が得られる。
本出願の別の態様によれば、コンピュータと共に使用されるべき非一時的コンピュータ可読記憶媒体がさらに提供される。コンピュータは、集積回路を設計するために使用されるソフトウェアを有し、コンピュータ可読記憶媒体は、１つまたは複数のコンピュータ可読データ構造を記憶し、プロセスデバイスは、１つまたは複数のコンピュータ可読データ構造を使用して前述の提供された基板を作製する。
結論として、前述の説明は、本出願の具体的の実装態様にすぎず、本出願の保護範囲を限定することが意図されるものではない。本出願で開示されている技術的範囲内のいかなる変形または置換も、本出願の保護範囲内に入るものとする。したがって、本出願の保護範囲は、特許請求の範囲の保護範囲に従うものとする。
１１ ベースバンド処理ユニット（ＢＢＵ）
１２ アクティブアンテナユニット（ＡＡＵ）
３０ 電力増幅コンポーネント
３１ 基板
３２ エピタキシャル構造
３３ ソース
３４ ドレイン
３５ ゲート
３６ パッシベーション層
１２１ デジタルアナログ変換モジュール
１２２ 無線周波数ユニット
１２３ 電力増幅器
１２４ アンテナ
３１１ 基体
３１２ 第１のエピタキシャル層
３１３ 第２のエピタキシャル層
３２１ 核生成層
３２２ バッファ層
３２３ 挿入層
３２４ バリア層
３１１０ （原子レベルサイズの）段
３１２１ 不純物
３１２２ 微細欠陥
例えば、本出願の実施形態で提供される電子デバイスは、５Ｇ基地局である。５Ｇ基地局は、ベースバンド処理ユニット（ｂａｓｅｂａｎｄ ｕｎｉｔ、ＢＢＵ）－アクティブアンテナユニット（ａｃｔｉｖｅ ａｎｔｅｎｎａ ｕｎｉｔ、ＡＡＵ）、集約ユニット－分散ユニット（ｃｅｎｔｒａｌｉｚｅｄ ｕｎｉｔ－ｄｉｓｔｒｉｂｕｔｅｄ ｕｎｉｔ、ＣＵ－ＤＵ）－ＡＡＵ、ＢＢＵ－リモート無線ユニット（ｒｅｍｏｔｅ ｒａｄｉｏ ｕｎｉｔ、ＲＲＵ）－アンテナ（ａｎｔｅｎｎａ）、ＣＵ－ＤＵ－ＲＲＵ－Ａｎｔｅｎｎａ、および統合５Ｇ基地局（５Ｇ ｎｏｄｅ ｂａｓｅ ｓｔａｔｉｏｎ、ｇＮＢ）などの異なるアーキテクチャに分割され得る。一例として、ＢＢＵ－ＡＡＵアーキテクチャの基地局が使用される。図２に示されるように、基地局は、ＢＢＵ１１およびＡＡＵ１２を含む。ＢＢＵ１１は、生成されたベースバンドデジタル信号をＡＡＵ１２を使用して送信する。図３に示されるように、ＡＡＵは、デジタルアナログ変換モジュール１２１（例えば、ＤＡＣ（ｄｉｇｉｔａｌ ｔｏ ａｎａｌｏｇ ｃｏｎｖｅｒｔｅｒ、デジタルアナログ変換器）であり得る）と、無線周波数ユニット１２２と、電力増幅器１２３（ｐｏｗｅｒ ａｍｐｌｉｆｉｅｒ、ＰＡ）と、アンテナ１２４とを含む。デジタルアナログ変換モジュール１２１は、ベースバンド処理ユニットによって出力されたベースバンドデジタル信号をアナログ信号に変換するように構成される。無線周波数ユニット１２２は、アナログ信号を低電力の無線周波数信号に変換するように構成される。電力増幅器１２３は、低電力の無線周波数信号の電力を増幅し、外部放射のために無線周波数信号をアンテナ１２４に出力する、ように構成される。図３に示されるＡＡＵは、ｎ個のアンテナ１２４を含み、各アンテナ１２４は、デジタルアナログ変換モジュール１２１、無線周波数ユニット１２２、および電力増幅器１２３の１グループに対応する。もちろん、本出願のこの実施形態は、図２および図３に示される基地局に限定されない。電力増幅器を使用して信号を増幅する必要があるいかなる電子デバイスも、本出願のこの実施形態の適用シナリオに属することが理解されよう。
図４に示されるように、本出願の一実施形態は、電力増幅コンポーネント３０（電力増幅コンポーネント３０は図３の電力増幅器１２３であり得る）を提供し、電力増幅コンポーネント３０は、基板３１と、トランジスタのものであって、基板３１の上に作製された、エピタキシャル構造３２とを主に含む。エピタキシャル構造３２は、基板３１の上に配置された、核生成層３２１と、バッファ層３２２と、挿入層３２３と、バリア層３２４とを主に含む。エピタキシャル構造３２の上に、ゲート３５、ソース３３、およびドレイン３４などの電極が配置される。電極の上にパッシベーション層３６が被覆される。例えば、トランジスタは高電子移動度トランジスタ（ｈｉｇｈ ｅｌｅｃｔｒｏｎ ｍｏｂｉｌｉｔｙ ｔｒａｎｓｉｓｔｏｒ、ＨＥＭＴ）である。エピタキシャル構造３２内の核生成層３２１は窒化アルミニウム（ＡｌＮ）材料を一般に使用し、バッファ層３２２はＧａＮ材料を一般に使用し、挿入層３２３は窒化アルミニウム（ＡｌＮ）材料を一般に使用し、バリア層３２４は窒素アルミニウムガリウム（ＡｌＧａＮ）材料を一般に使用し、電極は金属材料を一般に使用する。ソース３３およびドレイン３４は、バリア層３２４と導電性のオーミックコンタクトを別々に形成し、ゲート３５は、バリア層３２４とショットキーコンタクトを形成する。バッファ層３２２内の破線は、ＨＥＭＴ内のバッファ層３２２とバリア層３２４とによって形成されるヘテロ構造内で生成される２次元電子ガス（ｔｗｏ－ｄｉｍｅｎｓｉｏｎａｌ ｅｌｅｃｔｒｏｎ ｇａｓ、２ＤＥＧ）を表す。２次元電子ガスの面方向（図３のバッファ層３２２内の破線）の移動度は極めて高く、ＨＥＭＴの動作の基礎となる。挿入層３２３は、コンポーネントの性能を向上させる、例えば、優れたスイッチング性能を得るために、２次元電子ガスの密度、局在度、および移動度を向上させる働きをする。したがって、挿入層３２３は任意選択的構造である。挿入層３２３がＨＥＭＴ内に配置されないとき、コンポーネントの性能は低下する。加えて、核生成層３２１も任意選択的構造であり、核生成層３２１は、バッファ層３２２と基板３１との材料の結晶構造が比較的大きく異なるときに、移行の役割として主に使用される。例えば、バッファ層３２２と基板３１との材料の結晶構造が比較的大きく異なるとき、基板３１の結晶構造との差が比較的小さい核生成層３２１が、基板上にまずエピタキシャルに生成され得、次いで、核生成層３２１の上にバッファ層３２２がエピタキシャル形成される。
加えて、図５および図６を参照しつつ、第１のエピタキシャル層３１２が、基体の上に直接エピタキシャル成長させられて形成されるため、第１のエピタキシャル層３１２は、基体３１１内のＳｉＣ結晶と同じ方向を維持する。図５に示されるように、基板３１の垂直面は、ＳｉＣ結晶の結晶軸方向［０００１］、または結晶オフ角α（０～４度）（図７に示されるように）などの、結晶軸方向［０００１］に近い方向、を使用する。図５および図６に示されるように、基板３１の水平面において、１次オリエンテーションフラット（ｐｒｉｍａｒｙ ｏｒｉｅｎｔａｔｉｏｎ ｆｌａｔ）は方向
Figure 2023539318000022
 であり、２次オリエンテーションフラット（ｓｅｃｏｎｄ ｏｒｉｅｎｔａｔｉｏｎ ｆｌａｔ）は方向
Figure 2023539318000023
 （２次オリエンテーションフラットとも称される）である。加えて、２次オリエンテーションフラットの長さに対する１次オリエンテーションフラットの長さの比は、一般に２未満である。例えば、１次オリエンテーションフラットの長さは３２．５ｍｍであり、２次オリエンテーションフラットの長さは１８ｍｍである。

Claims (22)

  1. トランジスタにおいて使用される基板であって、前記基板の上に前記トランジスタのエピタキシャル構造が生成され、前記基板が、基体と、前記基体の上に形成された第１のエピタキシャル層とを含み、前記第１のエピタキシャル層が半導体であり、
    前記基体と前記第１のエピタキシャル層とがＳｉＣ材料を含み、
    前記第１のエピタキシャル層が遷移金属でドーピングされ、前記基体が、キャリアを提供する不純物でドーピングされる、基板。
  2. 前記第１のエピタキシャル層と前記基体との間に第２のエピタキシャル層が含まれ、前記第２のエピタキシャル層が前記ＳｉＣ材料を含み、前記第２のエピタキシャル層と前記基体とが異なる処理プロセスを使用して形成される、請求項１に記載の基板。
  3. 前記第１のエピタキシャル層の抵抗率が前記基体の抵抗率よりも大きい、請求項１または２に記載の基板。
  4. 前記第２のエピタキシャル層の抵抗率が前記基体の抵抗率よりも大きく、前記第２のエピタキシャル層の前記抵抗率が前記第１のエピタキシャル層の抵抗率よりも小さい、請求項２に記載の基板。
  5. 前記遷移金属がバナジウムＶまたは鉄Ｆｅを含む、請求項１から４のいずれか一項に記載の基板。
  6. 前記第１のエピタキシャル層中の遷移金属のドーピング濃度が、１ｅ１４ｃｍ＾－３～１ｅ１７ｃｍ＾－３である、請求項１から５のいずれか一項に記載の基板。
  7. 前記基体の前記抵抗率が０．０３Ω・ｃｍよりも小さい、請求項１から６のいずれか一項に記載の基板。
  8. 前記第１のエピタキシャル層の前記抵抗率が１ｅ５Ω・ｃｍよりも大きい、請求項１から７のいずれか一項に記載の基板。
  9. 前記第２のエピタキシャル層の前記抵抗率が０．０３Ω・ｃｍよりも小さい、請求項２に記載の基板。
  10. 前記ＳｉＣ材料の単位胞が４Ｈ構造を使用する、請求項１から９のいずれか一項に記載の基板。
  11. 基板の作製方法であって、前記基板がトランジスタにおいて使用され、前記基板の上に前記トランジスタのエピタキシャル構造が生成され、前記作製方法は、
    前記基体の表面に表面処理を実行するステップと、
    前記基体の上に第１のエピタキシャル層を作製するステップであって、前記基体と前記第１のエピタキシャル層とがＳｉＣ材料を含み、前記第１のエピタキシャル層が遷移金属でドーピングされ、前記第１のエピタキシャル層が半導体であり、前記基体が、キャリアを提供する不純物でドーピングされる、ステップとを含む、作製方法。
  12. 前記基体の上に第１のエピタキシャル層を作製する前記ステップの前に、前記基体の上に第２のエピタキシャル層を作製するステップであって、前記第２のエピタキシャル層が前記ＳｉＣ材料を含む、ステップをさらに含む、請求項１１に記載の基板の作製方法。
  13. 前記表面処理が、切断処理、研削処理、および研磨処理のうちの、１つまたは複数を含む、請求項１１または１２に記載の基板の作製方法。
  14. 前記基体の表面に表面処理を実行する前記ステップの後に、
    原子レベルサイズの段を形成するために、前記基体の前記表面にエッチングを実行するステップをさらに含む、請求項１１から１３のいずれか一項に記載の基板の作製方法。
  15. 前記基体の上に第１のエピタキシャル層を作製する前記ステップが、
    化学気相蒸着プロセスを使用して前記基体の上に前記第１のエピタキシャル層をエピタキシャル形成するステップを含む、請求項１１から１４のいずれか一項に記載の基板の作製方法。
  16. 前記化学気相蒸着プロセスで使用されるガスが、シランＳｉＨ４、プロパンＣ３Ｈ８、および遷移金属化合物を含む、請求項１５に記載の基板の作製方法。
  17. 前記遷移金属化合物が、四塩化バナジウムＶＣＬ４またはｔｅｒｔ－ブチルフェロセンＣ１４Ｈ１７Ｆｅを含む、請求項１６に記載の基板の作製方法。
  18. 基板と、トランジスタのものであって、前記基板の上に形成された、エピタキシャル構造と含み、前記基板が、請求項１から１０のいずれか一項に記載の基板を含む、電力増幅コンポーネント。
  19. 前記エピタキシャル構造が、前記第１のエピタキシャル層の上に配置されたバッファ層と、前記バッファ層の上に配置されたバリア層とを含み、前記バリア層の上に電極が存在する、請求項１８に記載の電力増幅コンポーネント。
  20. 前記エピタキシャル構造が、前記第１のエピタキシャル層と前記バッファ層との間に配置された核生成層をさらに含む、請求項１９に記載の電力増幅コンポーネント。
  21. 前記エピタキシャル構造が、前記バッファ層と前記バリア層との間に配置された挿入層をさらに含む、請求項１９に記載の電力増幅コンポーネント。
  22. 電力増幅コンポーネントとアンテナとを含む電子デバイスであって、前記電力増幅コンポーネントが、無線周波数信号を増幅し、外部放射のために前記無線周波数信号を前記アンテナに出力する、ように構成され、前記電力増幅コンポーネントが、請求項１８から２１のいずれか一項に記載の電力増幅コンポーネントを含む、電子デバイス。
JP2023513837A 2020-08-28 2020-08-28 基板および電力増幅コンポーネント Pending JP2023539318A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2020/112292 WO2022041157A1 (zh) 2020-08-28 2020-08-28 一种衬底及功率放大器件

Publications (1)

Publication Number Publication Date
JP2023539318A true JP2023539318A (ja) 2023-09-13

Family

ID=80352488

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023513837A Pending JP2023539318A (ja) 2020-08-28 2020-08-28 基板および電力増幅コンポーネント

Country Status (4)

Country Link
EP (1) EP4195239A4 (ja)
JP (1) JP2023539318A (ja)
CN (1) CN116034485A (ja)
WO (1) WO2022041157A1 (ja)

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11233391A (ja) * 1998-02-12 1999-08-27 Nippon Telegr & Teleph Corp <Ntt> 結晶基板とそれを用いた半導体装置およびその製法
JP5436819B2 (ja) * 2008-08-04 2014-03-05 日本碍子株式会社 高周波用半導体素子、高周波用半導体素子形成用のエピタキシャル基板、および高周波用半導体素子形成用エピタキシャル基板の作製方法
SE1430022A1 (sv) * 2013-07-01 2015-01-02 Billiga semi-isolerande SiC-substrat
JP6584253B2 (ja) * 2015-09-16 2019-10-02 ローム株式会社 ＳｉＣエピタキシャルウェハ、ＳｉＣエピタキシャルウェハの製造装置、ＳｉＣエピタキシャルウェハの製造方法、および半導体装置
CN205194699U (zh) * 2015-11-23 2016-04-27 中山德华芯片技术有限公司 一种Si基GaN Bi-HEMT芯片
DE112018001768T5 (de) * 2017-03-28 2019-12-19 Mitsubishi Electric Corporation Siliciumcarbid-substrat, verfahren zum herstellen eines siliciumcarbid-substrats und verfahren zum herstellen einer siliciumcarbid-halbleitervorrichtung
JP7009147B2 (ja) * 2017-09-29 2022-01-25 富士電機株式会社 炭化珪素半導体基板、炭化珪素半導体基板の製造方法および炭化珪素半導体装置
CN107919392A (zh) * 2017-11-09 2018-04-17 中国电子科技集团公司第五十五研究所 氮化镓基氮化物高电子迁移率晶体管外延结构及生长方法
JP6898222B2 (ja) * 2017-12-27 2021-07-07 エア・ウォーター株式会社 化合物半導体基板
JP7004586B2 (ja) * 2018-01-30 2022-01-21 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
US20200266292A1 (en) * 2019-02-19 2020-08-20 AZ Power, Inc Composite substrates of conductive and insulating or semi-insulating silicon carbide for gallium nitride devices

Also Published As

Publication number Publication date
EP4195239A1 (en) 2023-06-14
EP4195239A4 (en) 2023-09-27
WO2022041157A1 (zh) 2022-03-03
CN116034485A8 (zh) 2023-07-04
CN116034485A (zh) 2023-04-28

Similar Documents

Publication Publication Date Title
EP2815423B1 (en) Gallium nitride nanowire based electronics
TW200804637A (en) Compound semiconductor epitaxial substrate and manufacturing method thereof
CN113793868B (zh) GaN基HEMT器件、器件外延结构及其制备方法
CN109873038B (zh) 一种场效应晶体管及其制备方法
CN105374677B (zh) 一种在大尺寸Si衬底上制备高电子迁移率场效应晶体管的方法
CN114551593A (zh) 一种外延片、外延片生长方法及高电子迁移率晶体管
CN114250510B (zh) 一种用于氮化镓基射频器件的外延结构及其制备方法
CN115360236A (zh) 一种具有高阻缓冲层的GaN HEMT器件及其制备方法
JP2023009026A (ja) 複合基板及びその作製方法、半導体デバイス、並びに電子機器
JP5436819B2 (ja) 高周波用半導体素子、高周波用半導体素子形成用のエピタキシャル基板、および高周波用半導体素子形成用エピタキシャル基板の作製方法
CN113314597B (zh) 一种氮极性面氮化镓高电子迁移率晶体管及其制作方法
US12020925B2 (en) Methods for preparing AlN based template having Si substrate and GaN based epitaxial structure having Si substrate
CN111009468A (zh) 一种半导体异质结构制备方法及其用途
CN106783997B (zh) 一种高迁移率晶体管及其制备方法
TWI523148B (zh) 提升高電子遷移率電晶體元件崩潰電壓的方法
EP4135008A2 (en) A hemt
US20080203399A1 (en) Polarization doped transistor channels in sic heteropolytypes
CN111863945A (zh) 一种高阻氮化镓及其异质结构的制备方法
CN208368514U (zh) 基于Si衬底的GaN基射频器件外延结构
JP2023539318A (ja) 基板および電力増幅コンポーネント
CN111009579A (zh) 半导体异质结构及半导体器件
CN116130336A (zh) 一种基于氮化物材料与氮终端金刚石的二维电子气异质结结构及其制备方法
JP5119644B2 (ja) Ｉｉｉ−ｖ族化合物半導体エピタキシャルウェハ
CN113314598A (zh) 一种金刚石基氮极性面氮化镓高电子迁移率晶体管及其制作方法
CN111640672A (zh) 增强型氮化镓基高电子迁移率晶体管及其制备方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230410

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230410

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240418

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240603