JP2023520649A - 表示アクティブエリアの穴の周囲の境界幅の低減 - Google Patents

Abstract

電子デバイスは、ディスプレイのアクティブエリアに形成された表示画素を有するディスプレイを含み得る。ディスプレイは、ディスプレイを横切ってルーティングされるゲート線を駆動するためのディスプレイドライバ回路系をさらに含む。貫通穴、光学窓、または他の非アクティブ領域などの穴が、ディスプレイのアクティブエリア内に形成されている場合がある。同じ信号を搬送する複数のゲート線は、穴の境界の周囲のルーティング線の混雑を最小限に抑えるのを助けるために、穴の周囲にルーティングされる前に一緒にマージされている場合がある。ダミー回路は、マージされたセグメント上の寄生負荷を増加させるのを助けるために、マージされたセグメント部分に結合されている場合がある。穴は、アクティブエリアのサイズを最大化するのを助けるために先細形状を有し得る。穴は、複数のサブディスプレイセンサ構成要素を収容するために非対称形状を有し得る。

Description

本出願は、２０２１年１月１１日に出願された米国特許出願第１７／１４５，８１５号、および２０２０年３月３０日に出願された米国仮特許出願第６３／００１，９４９号に対する優先権を主張するものであり、それらの全体が参照により本明細書に組み込まれる。

本出願は、概して、電子デバイスに関し、より具体的には、ディスプレイを有する電子デバイスに関する。

電子デバイスは、多くの場合、ディスプレイを含む。ディスプレイは、典型的には、ディスプレイドライバ回路およびゲートドライバ回路を使用して駆動される。ディスプレイドライバ回路は、データ線を介して対応する表示画素にデータ信号を供給するが、ゲートドライバ回路は、ゲート線を介して制御信号を供給して、データ信号を表示画素のサブセットに選択的にロードする。表示画素は、アクティブエリアと呼ばれることもある領域に形成される。矩形で中断のないアクティブエリアを有するディスプレイの設計は、データ線およびゲート線がディスプレイ全体に規則的なグリッド様パターンでルーティングされている場合があるため、一般に簡単である。

しかしながら、いくつかのディスプレイは、従来のアクティブエリアから逸脱し、アクティブエリア内に１つ以上の穴または非アクティブ領域を有し得る。アクティブエリアに穴を有するそのようなタイプのディスプレイ内でデータ線およびゲート線をルーティングすることは困難であり得る。注意が払われない場合、穴の近くのディスプレイ境界は、過度に混雑することがあり、境界幅の増加をもたらし得る。

電子デバイスは、ディスプレイのアクティブエリアに形成された表示画素のアレイを有するディスプレイを含み得る。１つ以上の非アクティブ領域が、アクティブエリアに形成されている場合がある。非アクティブ領域は、貫通穴、貫通穴ではない光学窓、または画素が無いディスプレイ内の他のタイプの開口部であり得る。ディスプレイは、表示画素の第１の行に結合された第１の行制御線に制御信号を出力し、表示画素の第２の行に結合された第２の行制御線に制御信号を出力するように構成されたディスプレイドライバ回路をさらに含み得、ここで第１および第２の行制御線が１つのセグメントにマージされており（すなわち、マージされたセグメント）、これは非アクティブ領域によってルーティングされている。制御信号は、走査線信号、発光線信号、初期化線信号、リセット信号、イネーブル信号、データ線信号、基準信号、またはアクティブエリア内の２つ以上の画素行に同時に供給される他の好適なデータ／制御信号であり得る。

所望であれば、コンデンサ回路などのダミー回路は、マージされたセグメントに結合されている場合があり、第１および第２の行制御線への寄生を増加させるように構成されている場合があるマージされたセグメントは、第１のマージノードと第２のファンアウト／分割ノードとの間に結合されている場合がある。第１のノードは、第１および第２の行制御線に接続されている場合がある。マージされたセグメントは、第２のファンアウトノードにおいて少なくとも第１および第２の追加の行制御線に分割されるように構成されている場合がある。

ディスプレイドライバ回路は、ディスプレイの片側に形成されている場合がある。ディスプレイは、表示画素の第１の行に結合された第３の行制御線に追加の制御信号を出力し、表示画素の第２の行に結合された第４の行制御線に追加の制御信号を出力するように構成された追加のディスプレイドライバ回路をさらに含み得る。第３および第４の行制御線は、非アクティブ領域によってルーティングされている追加のセグメントにマージされている場合がある。所望であれば、３つ以上の平行な行制御線を、マージされたセグメントに接続することができる。

１つの好適な構成では、非アクティブ領域は、実質的に丸みを帯びた形状または円形の形状を有し得る。別の好適な構成では、非アクティブ領域は、実質的に矩形の形状を有し得る。さらに別の好適な構成では、非アクティブ領域は、アクティブエリアのサイズを増加させるように最適化された対称的または非対称的な先細形状を有し得る。

ディスプレイの面を横切って水平に延在している行線およびディスプレイの面を横切って垂直に延在している列線は、両方とも、非アクティブ領域を取り囲む穴境界領域内に延在し得る。穴境界領域は、穴境界幅を画定し得、アクティブエリアと重複しない場合がある。別の好適な構成では、行線のみが穴境界領域内に延在し得るが、列線は、穴境界領域内に延在せず、非アクティブ領域の周囲をルーティングするときにアクティブエリア内に留まる。さらに別の好適な構成では、列線のみが穴境界領域内に延在し得るが、行線は、穴境界領域内に延在せず、非アクティブ領域の周囲をルーティングするときにアクティブエリア内に留まる。アクティブエリア内に残る行／列線は、１つ以上の表示画素と重複し得、アノード層、ソース－ドレイン金属ルーティング層、またはタッチセンサ層のうちの１つなどの上部金属層を使用して、または基板層の上方および低温ポリシリコン層の下方に形成されている埋め込み金属層を使用して形成されている場合がある。

一実施形態による、ディスプレイを有する例示的な電子デバイスの図である。 一実施形態による、電子デバイス内の例示的なディスプレイの上面図である。 一実施形態による、ディスプレイアクティブエリア内の穴の周囲にルーティングされる前にマージされている、対応するゲート線を駆動するために、複数行片側ゲートドライバ回路がどのように構成され得るかを示す、ディスプレイ回路系の上面図である。 一実施形態による、ディスプレイアクティブエリアに形成されている場合がある例示的な貫通穴の側断面図である。 一実施形態による、ディスプレイアクティブエリアに形成されている場合がある例示的な光学窓の側断面図である。 一実施形態による、穴の両側からゲート線のマージおよび分割がどのように発生し得るかを示す上面図である。 一実施形態による、光学窓の上に直接ルーティングされる前にマージされている対応するゲート線を駆動するために、複数行片側ゲートドライバ回路がどのように構成され得るかを示す、例示的なディスプレイ回路系の上面図である。 一実施形態による、穴の縁部で３つ以上の制御線を一緒に接続することができる方法を示す図である。 一実施形態による、より小さい穴の近くに取り付けられ得るダミーローディング回路を示す上面図である。 いくつかの実施形態による、ディスプレイアクティブエリアに形成されている場合がある異なるサイズおよび形状の穴を示す図である。 いくつかの実施形態による、ディスプレイアクティブエリアに形成されている場合がある異なるサイズおよび形状の穴を示す図である。 いくつかの実施形態による、ディスプレイアクティブエリアに形成されている場合がある異なるサイズおよび形状の穴を示す図である。 いくつかの実施形態による、ディスプレイアクティブエリアに形成されている場合がある異なるサイズおよび形状の穴を示す図である。 いくつかの実施形態による、ディスプレイアクティブエリアに形成されている場合がある異なるサイズおよび形状の穴を示す図である。 一実施形態による、穴の周囲にルーティングされたデータ線に関連付けられた最小穴境界エンベロープを示す上面図である。 一実施形態による、図１１Ａに示される最小穴境界エンベロープによってディスプレイアクティブエリアがどのように制限されるかを示す上面図である。 一実施形態による、穴を再成形することによって、最小穴境界エンベロープのサイズを低減することができる方法を示す図である。 一実施形態による、穴を非対称的に先細にすることができる方法を示す図である。 一実施形態による、アクティブエリアの穴の周囲にルーティングされる前に、複数行片側タッチ感知回路が一緒に短絡された対応する感知線にどのように結合されている場合があるかを示す、例示的なタッチ感知回路系の上面図である。 一実施形態による、アクティブエリアの外側の穴境界領域にルーティングされた行線および列線を示す上面図である。 一実施形態による、穴境界領域にルーティングされた行線およびアクティブエリアの内側にルーティングされた列線を示す上面図である。 一実施形態による、穴境界領域にルーティングされた列線およびアクティブエリアの内側にルーティングされた行線を示す上面図である。 一実施形態による、例示的なディスプレイスタックアップの側断面図である。 一実施形態による、例示的な薄膜トランジスタ（ＴＦＴ）層の側断面図である。 一実施形態による、埋め込み金属層の１つの好適な構成を示す側断面図である。 一実施形態による、埋め込み金属層の別の好適な構成を示す断面図である。

ディスプレイを備え得るタイプの例示的な電子デバイスを、図１に示す。図１の電子デバイス１０は、タブレット型コンピュータ、ラップトップコンピュータ、デスクトップコンピュータ、組込み型コンピュータを含むモニタ、組込み型コンピュータを含まないモニタ、ディスプレイの外部にあるコンピュータまたは他の機器と共に使用するためのディスプレイ、携帯電話、メディアプレーヤ、腕時計型デバイスまたはヘッドマウントデバイスなどの他の着用可能な電子機器、若しくは他の好適な電子デバイスであってもよい。

図１に示すように、電子デバイス１０は、制御回路系１６を有し得る。制御回路系１６は、デバイス１０の動作をサポートするための記憶および処理回路系を含み得る。記憶および処理回路系は、ハードディスクドライブ記憶装置、不揮発性メモリ（例えば、フラッシュメモリ、またはソリッドステートドライブを形成するように構成された他の電気的にプログラム可能な読み出し専用メモリ）、揮発性メモリ（例えば、静的または動的なランダムアクセスメモリ）などの記憶装置を含み得る。制御回路系１６における処理回路系は、デバイス１０の動作を制御するために使用され得る。処理回路系は、１つ以上のマイクロプロセッサ、マイクロコントローラ、デジタル信号プロセッサ、ベースバンドプロセッサ、電力管理ユニット、オーディオチップ、特定用途向け集積回路などに基づいてもよい。

入出力デバイス１２などのデバイス１０内の入出力回路系を使用して、データをデバイス１０へ供給することを可能にしてもよく、データをデバイス１０から外部デバイスへ提供することを可能にしてもよい。入出力デバイス１２は、ボタン、ジョイスティック、スクロールホイール、タッチパッド、キーパッド、キーボード、マイクロフォン、スピーカ、音源、振動器、カメラ、センサ、発光ダイオード、および他の状態インジケータ、データポートなどを含むことができる。ユーザは、入出力デバイス１２の入力リソースを介してコマンドを供給することによって、デバイス１０の動作を制御することができ、入出力デバイス１２の出力リソース介して、デバイス１０から状態情報および他の出力を受信することができる。

入出力デバイス１２は、ディスプレイ１４などの１つ以上のディスプレイを含み得る。ディスプレイ１４は、ユーザからのタッチ入力を収集するためのタッチセンサを含むタッチスクリーンディスプレイであってもよく、またはディスプレイ１４は、タッチ感応性でなくてもよい。ディスプレイ１４のためのタッチセンサは、静電容量式タッチセンサ電極のアレイ、音響タッチセンサ構造体、抵抗性タッチ構成要素、力ベースのタッチセンサ構造体、光ベースのタッチセンサ、または他の好適なタッチセンサ装置に基づいてもよい。

制御回路系１６は、オペレーティングシステムコードおよびアプリケーションなどのソフトウェアをデバイス１０上で実行するために使用されてもよい。デバイス１０の動作中、制御回路系１６上で実行中のソフトウェアは、ディスプレイ１４内の画素アレイを使用してディスプレイ１４上に画像を表示することができる。ディスプレイ１４は、実質的に矩形形状を有してもよく（すなわち、ディスプレイ１４は矩形の専有面積、および矩形の専有面積の周囲に延びる矩形の周縁部を有してもよく）、または他の好適な形状を有してもよい。ディスプレイ１４は平らであってもよく、または曲線状の輪郭を有してもよい。ディスプレイ１４は、有機発光ダイオードディスプレイ、液晶ディスプレイ、液晶オンシリコンディスプレイ、マイクロ電気機械システム（ＭＥＭ）ディスプレイ、または他の適切なタイプのディスプレイであり得る。

デバイス１０に、および／またはディスプレイ１４内に、またはディスプレイ１４の下方に電気部品を組み込むことが望ましい場合がある。例えば、構成要素１８は、音声構成要素（例えば、マイクロフォン、スピーカなど）、無線周波数構成要素、触覚構成要素（例えば、圧電構造体、振動器など）であり得、静電容量式タッチセンサ構成要素または他のタッチセンサ構造であり得、温度センサ、圧力／力センサ、磁気センサ、指紋センサ、または他のセンサであり得、あるいは任意の他の好適なタイプの電気構成要素であり得る。一例として本明細書に記載され得る１つの好適な構成では、電気構成要素１８は、光ベースのセンサ構成要素（例えば、周囲光センサ、近接センサ、または可視光、赤外線、および／または紫外線を放出および／または検出する構成要素）であり得る。

光を放出する光ベースの構成要素１８の例として、発光ダイオード（例えば、有機発光ダイオード、離散結晶発光ダイオードダイなど）、レーザ、およびランプが挙げられる。光を検出する光ベースの構成要素の例には、フォトダイオードおよび光トランジスタなどの光検出器が含まれる。いくつかの構成要素は、必要に応じて、光エミッタおよび検出器の両方を含み得る。例えば、構成要素１８は、赤外光を放出することができ、近くの物体から反射された放出光の一部を検出するための光検出器構造を含み得る。このタイプの構成要素は、近接センサを実装するために使用され得る。

図２は、電子デバイス１０内の例示的なディスプレイ１４の上面（レイアウト）図である。図２に示すように、ディスプレイ１４は、基板３６などの基板構造から形成された画素２２のアレイを有することができる。画素２２のアレイが形成された基板３６上の領域は、「アクティブエリア」（ＡＡ）と呼ばれることがある。アクティブエリアの外側の領域（複数可）は、非アクティブエリアまたは非アクティブ領域と称され得る。基板３６などの基板は、ガラス、金属、プラスチック、セラミック、または他の基板材料から形成することができる。画素２２は、データ線Ｄなどの信号経路を通してデータ信号を受信することができ、ゲート線Ｇ（制御線、走査線、発光イネーブル線、ゲート信号経路などと呼ばれることもある）などの制御信号経路を通して１つ以上の制御信号を受信することができる。ディスプレイ１４内には、任意の好適な数の行及および列の画素２２が存在し得る（例えば、数十以上、数百以上、若しくは数千以上）。画素２２は、異なる色（例えば、赤色、緑色、および青色）を有し、カラー画像を表示する能力をディスプレイ１４に提供することができる。画素２２の画素回路は、ゲート線Ｇ上のゲート線信号によって制御されるゲートを有するトランジスタ（例えば、基板３６上の薄膜トランジスタ）を含むことができる。「行」および「列」という用語は、表示画素の任意のアレイを指すために使用することができ、時には互換的に使用することができる（例えばゲート線は列線とも呼ばれ、データ線は行線と呼ばれてもよい）。

ディスプレイドライバ回路系２０を使用して、画素２２の動作を制御してもよい。ディスプレイドライバ回路系２０は、集積回路、薄膜トランジスタ回路、または他の好適な回路系から形成されている場合がある。ディスプレイドライバ回路系２０および画素２２のための薄膜トランジスタ回路系は、ポリシリコン薄膜トランジスタ、インジウムガリウム亜鉛酸化物（ＩＧＺＯ）トランジスタなどの半導体酸化物薄膜トランジスタ、または他の半導体材料から形成された薄膜トランジスタから形成することができる。

ディスプレイドライバ回路系２０は、ディスプレイドライバ回路系２０Ａおよびゲートドライバ回路系２０Ｂなどのディスプレイドライバ回路を含むことができる。ディスプレイドライバ回路系２０Ａは、１つ以上のディスプレイドライバ集積回路（例えば、タイミングコントローラ集積回路）および／または薄膜トランジスタ回路系から形成されたディスプレイドライバ回路２０Ａ－１を含み得、デマルチプレクサ回路系２０Ａ－２（例えば、薄膜トランジスタ回路系から形成されるか、集積回路内に形成されたデマルチプレクサ）を含み得る。ゲートドライバ回路系２０Ｂは、薄膜トランジスタ回路系から形成されている場合があるか、またはゲートドライバ集積回路内に形成されている場合がある。

ディスプレイドライバ回路系２０Ａは、経路３２を通して、図１の制御回路系１６などのシステム制御回路系と通信するための通信回路系を含んでもよい。経路３２は、フレキシブルプリント回路または他の導電線上のトレースから形成することができる。通常動作中、制御回路系（例えば、図１の制御回路系１６）は、ディスプレイ１４に表示される画像に関する情報を回路系２０Ａに供給することができる。表示画素２２上に画像を表示するため、ディスプレイドライバ回路系２０Ａは、経路３８を通してゲートドライバ回路系２０Ｂなどのディスプレイドライバ回路系をサポートするために、制御信号（例えば、クロック信号、ゲート開始パルスなど）を発行しながら、データ線Ｄに画像データを供給することができる。ディスプレイドライバ回路系２０Ａはまた、クロック信号、選択信号、および／または他の制御信号をデマルチプレクサ回路系２０Ａ－２に供給することによって、デマルチプレクサ回路系２０Ａ－２を動的に調整することができる。所望であれば、ゲートドライバ回路系は、ディスプレイ１４の２つ以上の側に任意選択的に形成されてもよい（例えば、基板３６の反対側の縁部に形成されたゲートドライバ回路系２０Ｂ’を参照されたい）。そのような構成では、ディスプレイドライバ回路系２０Ａはまた、経路３８’を通してゲートドライバ回路系２０Ｂ’をサポートするために制御信号を発行し得る。

図３は、ディスプレイ１４の一実装形態の平面図であり、Ｘ－Ｙ平面に向かう方向Ｚにおいてディスプレイ表面の正面から見たときに、アクティブエリア内の穴の周囲にルーティングされた対応するゲート線を駆動するために、複数行片側ゲートドライバがどのように使用され得るかを示す。１つの好適な構成では、ディスプレイ１４は、Ｘ－Ｙ平面と実質的に同一平面上にあってもよい（すなわち、ディスプレイ基板は単一の平面内に形成される）。別の好適な構成では、ディスプレイ１４は代わりに湾曲し、Ｘ－Ｙ平面から突出し得る。一般に、デバイス１０（およびディスプレイ１４）は、任意の好適な形状を呈することができる。

図３Ａの例では、ゲートドライバ回路系２０Ｂは、ディスプレイの一方の縁部上にのみ形成されている（すなわち、ディスプレイの右縁部にはゲートドライバ回路系２０Ｂ’が形成されていない）。ゲートドライバ回路系２０Ｂは、対応するゲート線Ｇを駆動するように構成された複数のゲートドライバ２１を含むことができる。ゲートドライバ２１－１は、表示画素２２の第１および第２の行に結合された第１のゲート線ペアを駆動するように構成されている場合があるゲートドライバ２１－２は、表示画素２２の第３および第４の行に結合された第２のゲート線ペアを駆動するように構成されている場合があるゲートドライバ２１－３は、表示画素２２の第５および第６の行に結合された第３のゲート線ペアを駆動するように構成されている場合がある図３では、各個々のゲートドライバ回路２１は、対応する行制御信号Ａを生成するように構成されている場合があるが、各回路２１から出力される波形は、互いに対して時間的に相殺されている場合がある例えば、回路２１－１は、制御信号Ａ（１）を出力することができ、回路２１－２は、制御信号Ａ（２）を出力することができ、回路２１－３は、制御信号Ａ（３）を出力することができる、などである。

特定の実施形態では、穴３００などの穴が、表示アクティブエリア内に形成されている場合がある。穴３００は、アクティブエリアによって少なくとも部分的または完全に囲まれ得る。「穴」という用語は、一般に、いかなる表示画素も含まないアクティブエリア内の領域を指し、貫通穴（例えば、ディスプレイ基板の上面からディスプレイ基板の底面を貫通して形成された開口部）、光学窓（例えば、光信号が基板を依然として通り抜けることができる連続ディスプレイ基板の一部）、または他の非アクティブ領域であり得る。

図４Ａは、表示アクティブエリアに形成されている場合がある例示的な貫通穴の側断面図である。図４Ａに示すように、ディスプレイは、一般に、基板層４００（図２に関連して説明した基板３６と同等であり得る）、基板４００上に形成された薄膜トランジスタ（ＴＦＴ）ルーティング層４０２、およびＴＦＴルーティング層４０２を覆う封止層４０４を含み得る。表示画素構造および付随ルーティング線、ディスプレイドライバ回路系、および／またはゲートドライバ回路系は、ＴＦＴルーティング層４０２内に形成されている場合がある。封止層４０４は、水分および／または他の汚染物質がＴＦＴルーティング層４０２に浸透するのを防ぐのを助けるように構成された有機層および無機層のいくつかの組み合わせを含み得る。

図４Ａの例では、穴３００は、ディスプレイ基板層４００を完全に貫通して延在する貫通穴として実装され得る（すなわち、非アクティブ領域３００は、基板４００の厚さ全体を貫通してドリル加工または切断された穴であり得る）。所望であれば、図１に関連して説明したタイプの光センサ１８などの１つ以上の構成要素を穴３００の直下に配置して、光または他の信号が穴３００を横断してセンサ１８に到達するようにすることができる。穴３００は、基板縁部４９０によって画定され得る。ＴＦＴルーティング層４０２は、カプセル化層４０４を適切に形成できるように（例えば、カプセル化層４０４を先細にすることができるように）、基板縁部４９０から最小距離Δで形成されなければならない。この最小距離Δは、したがって、封止仕上げマージンと呼ばれることがある。したがって、距離Δは、制御線ルーティングセグメント（ＴＦＴルーティング層４０２内に形成されている）が、穴３００の縁部に対して形成されている場合がある最も近い点を規定する。

図４Ｂは、別の好適な実施形態による、表示アクティブエリアに形成することができる例示的な光学窓の側断面図である。図４Ｂに示すように、ディスプレイは一般に、基板層４００、基板４００上に形成された薄膜トランジスタ（ＴＦＴ）ルーティング層４０２、およびＴＦＴルーティング層４０２を覆う封止層４０４を含み得る。表示画素構造および付随ルーティング線、ディスプレイドライバ回路系、および／またはゲートドライバ回路系は、ＴＦＴルーティング層４０２内に形成されている場合がある。封止層４０４は、水分および／または他の汚染物質がＴＦＴルーティング層４０２に浸透するのを防ぐのを助けるように構成された有機層および無機層のいくつかの組み合わせを含み得る。

図４Ｂの例では、穴３００は、光または他の信号が基板４００を通過することを可能にする光学窓として実装され得る。図４Ａの切断貫通穴とは異なり、図４Ｂの光学窓３００は、（ディスプレイの前面上から見たときに）窓３００と完全に重なる連続基板層４００を含む。非アクティブ穴領域３００において基板４００の中断がないため、封止層４０４も穴領域３００の上方に形成されている場合がある。層４００および４０４の存在は、光または他の所望の信号が光学窓３００を横断することを妨げない。

所望であれば、図１に関連して説明したタイプの光センサ１８などの１つ以上の構成要素は、光または他の信号が窓３００を横断してセンサ１８に到達することができるように、光学窓３００の直下に配置され得る。基板は、光学窓３００内で実際には切り開かれていない（すなわち、光学窓領域内に基板縁部がない）ので、ＴＦＴルーティング層４０２は、カプセル化仕上げマージンによって制約されない。したがって、ＴＦＴルーティング層４０２は、光学窓３００の縁部に至るまで形成されている場合がある。図４Ａと４Ｂを比較すると、ＴＦＴルーティング層４０２が図４Ｂの光学窓構成において、穴３００の縁部のより近くに形成されている場合があることがわかる。言い換えれば、制御線ルーティングセグメント（ＴＦＴルーティング層４０２内に形成されている）は、穴３００が光学窓として実装されているときに穴３００の境界のより近くに形成されている場合があり、これは全体的な穴境界幅を低減するのに役立ち得る。

図３に戻って参照すると、非アクティブ領域３００の上方および下方に形成されたゲート線は、直線状であってもよく、規則的な間隔で離間された表示画素２２に結合されてもよい（例えば、回路２１－１および２１－３によって駆動されるゲート線Ｇを参照されたい）。対照的に、穴３００と重なる行に形成されたゲート線は、穴３００の周囲にルーティングされなければならない（例えば、回路２１－２によって駆動されるゲート線Ｇを参照されたい）。複数行ゲートドライバ回路を有する従来のディスプレイでは、各ゲート線ペアにおける２つのゲート線は、穴３００の境界の周囲にルーティングされなければならず、その結果、ルーティング線の混雑が生じ、穴３００を取り囲む必要最小限の境界幅が劇的に増大する。

一実施形態によれば、複数行駆動スキームは、穴３００の周囲にルーティングされる前にマージされた複数のルーティング線を有し得る。図３Ａに示すように、各ドライバ回路２１は、２つの隣接する画素行に同時に供給される制御信号Ａ（例えば、走査線信号、発光線信号、または他の行制御信号）を生成するように構成された複数行ドライバ回路であり得る。言い換えれば、回路２１は、信号Ａ（ｎ）を行ｎおよび（ｎ＋１）に出力するように構成されている場合がある。例えば、ドライバ回路２１－２は、穴３００の左側のアクティブエリアに位置する画素の第３の行に結合された第１の線形／直線セグメント上、および穴３００の左側のアクティブエリアに位置する画素の第４の行に結合された第２の線形／直線セグメント上に、制御信号Ａを駆動するように構成されている場合がある第２の線形セグメントは、第１および第２の線形（直線）セグメントがノード８０４で結合またはマージするように、接続／短絡セグメント８０２を介して第１の線形セグメントと合流し得る。この時点から、単一の（マージされた）ルーティング線またはマージされたセグメント８０５（中間ルーティングセグメントと呼ばれることもある）は、穴３００の右側のアクティブエリアに到達するように、穴３００の境界の周囲およびそれに沿ってルーティングされている場合がある。

マージされたルーティングセグメント（穴３００の形状に応じて湾曲していてもよく、または任意の好適な軌道を有していてもよい）は、ノード８０４からノード８０６まで延在してもよい。ノード８０６では、マージされたルーティングセグメント８０５は、ファンアウトセグメント８０８を使用して、第３の線形セグメントと第４の線形セグメントに分割され得る。第３の線形セグメントは、穴３００の右側のアクティブエリアに位置する画素の第３の行に結合されている場合があるが、第４の線形セグメントは、穴３００の右側のアクティブエリアに位置する画素の第４の行に結合されている場合がある。

図３は、６つの画素行のみを示しているが、ディスプレイは、一般に、ディスプレイの左および／または右縁部に形成された任意の数のゲートドライバ回路（例えば、数百または数千の個々の複数行ゲートドライバ）を含み得、その各々は、表示画素の２つ以上の行にゲート線信号または行制御信号を出力することができる。穴３００が約２つの画素行および４つの画素列と重複する図３の例は、単なる例示であり、本実施形態を限定することを意図するものではない。一般に、穴３００は、２から１０個のディスプレイ、１０から１００の画素、数百または数千の画素などにおよぶＸおよび／またはＹ寸法を有し得る（例えば、穴３００は、任意の好適な数の画素列におよぶＹ寸法と、任意の好適な数の画素列におよぶＸ寸法を有する）。したがって、穴３００の周囲にルーティングされている任意の中間のマージされたセグメントは、画素によって中断されない数ミクロンから数ミリメートルの長さを有する経路を潜在的に表し得る。

ノード８０４と８０６との間に接続されたマージされたルーティングセグメント８０５には、画素２２が完全に無いことがある（すなわち、穴３００の周囲にルーティングされている中間ルーティングセグメントに接続された画素はない）。したがって、そのようなゲート線の全体に沿って形成された画素の数は、画素が規則的な非中断間隔で形成された通常の画素行のゲート線の数とは異なり得る（第１の画素行に供給される第１のゲート線に接続された画素２２の数が第３の画素行に供給される第３のゲート線に接続された画素の数よりも多い、図３を参照されたい）。より少ない表示画素に結合されたルーティング線の負荷を通常のゲート線上の負荷と一致させるのを助けるために、ダミー回路８５０などのダミー回路構成要素を画素が無いマージされたルーティングセグメントに結合して、穴３００が邪魔にならなければマージノードと分割ノードとの間に形成されたであろう表示画素の負荷を模倣するのを助けることができる。ダミー回路８５０は、容量回路、ダミートランジスタ構造、ダミー画素構造、受動電気構成要素、または穴３００の周囲のルーティングの混雑を低減するのに役立つ最小回路面積を占有する他の好適な負荷構成要素であり得る。すべての行制御／ルーティング線の間で負荷を平衡させるために、このように寄生負荷を意図的に供給することは、望ましくない表示アーチファクトを低減するのに役立ち得る。

図３の複数行ゲートドライバ回路２１－２について上述した、穴３００の１つの縁部におけるルーティング線のマージおよび穴３００の他方の縁部におけるルーティング線の分割／ファンアウトもまた、ディスプレイの反対側の縁部に沿って形成された複数ゲートドライバ２１’に適用され得る（例えば、図５を参照されたい）。図５に示すように、複数ゲートドライバ２１’は、制御信号Ｂを少なくとも２つの画素行に並列に出力するように構成されている場合がある（例えば、回路２１’は、信号Ｂ（ｎ）を行ｎおよび（ｎ＋１）に出力するように構成されている場合がある。穴３００は、回路２１と２１’との間に少なくとも部分的に物理的に介在し得る。図５に示すように、回路２１’から生じる線形ゲート線セグメントのマージはノード８２０で起こり得るが、穴３００の周囲にルーティングされた後の複数の線形ゲート線セグメントへのファンアウトは、ノード８２２で発生し得る。ノード８２０と８２２との間に結合されたマージされたルーティングセグメント８２１は、複数行ドライバ回路２１’に関連付けられたゲート線に対するルーティング線の混雑を低減するのに役立ち得る。ルーティングの混雑は、最小穴境界幅を決定するので、この方法で複数行制御線をマージまたは短絡することにより、穴３００の周囲の境界幅を劇的に減少させることができる。所望であれば、ダミー回路８５０を中間ルーティングセグメント８２１に取り付けて、負荷分散を容易にすることもできる。

マージされたルーティング線が穴３００の周囲にルーティングされる図３および図５の例は、単なる例示である。穴３００が図４Ａに関連して説明したタイプの貫通穴として、またはルーティング線が非アクティブ穴領域を通ってルーティングされることを防止または妨げる別の構造として実装される場合、穴３００の周囲にルーティングするか迂回することが必要となり得る。穴３００が図４Ｂに示されるタイプの光学窓として実装される場合などの他の好適な構成では、マージされたルーティング線は、図６の上面（レイアウト）図に示すように、穴領域３００の真上およびそれを通ってルーティングされている場合がある。言い換えれば、穴３００を横切ってルーティングされている制御線は、穴３００の境界に沿ってルーティングされる必要はなく、直線的／直線状のセグメントとして留まることができる。そのようなルーティング構成は、穴３００が切断貫通穴として実装されていない限り、使用され得る。

複数行ゲートドライバ回路が２つの隣接する行に沿って配置された画素に制御信号を駆動するように構成されている図３、図５、および図６の例は、単に例示的なものであり、本実施形態の範囲を限定することを意図するものではない。一般に、図７に示すような複数行ドライバ回路２１などの単一の周辺ドライバ回路は、対応する制御信号Ａ（例えば、走査信号、発光信号、初期化信号、基準信号、リセット信号、イネーブル信号、行制御信号、列制御信号など）を３つ以上の制御線（例えば、隣接／連続行の３つ以上の行制御線、非隣接／非連続行の３つ以上の行制御線、隣接または非連続行の４～１０個の行制御信号など）に同時に生成するように構成されている場合があり、ここで、回路２１から出力された同じ信号波形を搬送する複数行制御線は、短絡ノード９０４においてマージまたは接続されており、マージされた単一ルーティングセグメント９０５は、穴３００の周囲にまたは直接貫通してルーティングされている。

ディスプレイ１４が１つの穴３００を含む図３～図７の実施形態は、単に例示的なものであり、本実施形態の範囲を限定することを意図するものではない。いくつかの実施形態によれば、ディスプレイは、アクティブエリア内に形成された２つ以上の穴を含み得る（例えば、図８Ａを参照されたい）。図８Ａに示すように、ディスプレイ１４は、アクティブエリアに形成された少なくとも第１の穴３００－１および第２の穴３００－２を含み得る。穴３００－１および３００－２の各々は、図４Ａに関連して説明したタイプの貫通穴、図４Ｂに関連して説明したタイプの光学窓、または表示画素を欠く他の非アクティブ領域に対応し得る。穴３００－１および３００－２は、同じサイズおよび形状である必要はない。図８Ａの例では、穴３００－１および３００－２は異なるサイズおよび形状を有する（例えば、穴３００－１は穴３００－２より大きくてもよく、穴３００－１は円形であってもよいが、穴３００－２は楕円形であってもよい）。

そのような構成では、小さい穴３００－２によって占有される空間が必然的に少なくなるため、大きな穴３００－１の境界付近の潜在的なルーティングの混雑は、小さい穴３００－２の境界付近のルーティングの混雑より顕著であり得る。図８Ａに示すように、穴３００－１の左側のアクティブエリア内のノード８０４を穴３００－２の右側のアクティブエリア内のノード８０６に接続する、マージされたルーティングセグメントは、小さい穴３００－２の近くにルーティングするためのより多くの空間を有し得る（例えば、ノード８０４と８０６を接続する中間ルーティングセグメントは、穴３００－１の周囲にルーティングされる必要がある第１の蛇行部分、およびノード８０６により直接的な経路をとる第２の直線部分を有し得る）。小さい穴３００－２の周囲にはより多くの空き回路エリアがあるため、ダミーローディング回路は、小さい穴の近くに物理的に形成され得る。例えば、制御信号Ａを搬送する第１のマージされたルーティングセグメント８０５に結合された第１のダミーローディング構成要素８５０Ａは、（ディスプレイの正面でＸ－Ｙ平面に向かってＺ方向に見たとき）穴３００－２の上方の自由空間に形成されている場合があり、一方、制御信号Ｂを搬送する第２のマージされたルーティングセグメント８２１に結合された第２のダミーローディング構成要素８５０Ｂは、穴３００－２の下方に位置する自由空間内に形成されている場合がある。したがって、一般に、より小さい非アクティブ領域の境界付近、周囲、または境界にダミーローディング回路を形成することが望ましい場合がある。

一般に、ディスプレイのアクティブエリア内の非アクティブ穴（複数可）は、任意の好適な形状および／またはサイズを有し得、同一または異なるサイズ／形状の任意の所望の数の穴が存在し得る。図８Ｂは、ディスプレイのアクティブエリアに形成されている場合がある異なるサイズの３つ以上の円形穴３００－１、３００－２、および３００－３を示す図である。図８Ｃは、ディスプレイのアクティブエリアに形成されている場合がある異なるサイズの２つ以上の矩形穴３００－１および３００－２（例えば、共有形状の穴）を示す図である。図８Ｄは、ディスプレイが、同じサイズおよび形状の少なくとも２つの円形穴３００－１および３００－２、少なくとも正方形穴３００－３、および／またはより小さい三角形穴３００－４を備え得る方法を示す図である。図８Ｅは、ディスプレイが、非対称円弧を有する少なくともより大きな穴３００－１と、一方の側に円形の境界を有し他方の側に矩形境界を有するより小さい穴３００－２をどのように含み得るかを示す。図８Ｆは、穴３００が非対称的に先細の境界を有するさらに別の好適な実施形態を示す（例えば、穴３００の左側部分は、より細長い先細湾曲境界を有し、穴３００の右側部分は、比較的短い先細湾曲境界を有する）。各穴３００は、１つ以上の湾曲縁部（例えば、凸状境界または凹状境界）および／または１つ以上の直線縁部を有し得る。

穴３００の縁部における必要最小境界幅は、穴の縁部からどれだけ近い表示画素が形成されている場合があるかを決定することができ、したがって、境界幅が過度に大きい場合にアクティブエリアのサイズを制約することができる。図９Ａは、穴３００の周囲にルーティングされたデータ線と関連付けられた最小穴境界エンベロープ１１００を示す平面図である。図９Ａに示すように、穴３００に向かってＹ方向に延在している複数のデータ線Ｄは、それらが図４Ｂに示すように穴３００を通して直接ルーティングできないと仮定すると、穴３００の周囲にルーティングする必要があり得る（例えば、穴３００の上部から延在しているデータ線は、穴３００の上縁部に沿って西に延在している第１の中間セグメント、穴３００の左縁部に沿って南に延在している第２の中間セグメント、穴３００の底縁部に沿って東に延在している第３の中間セグメントを有し得る）。各連続するデータ線は、穴３００の縁部からさらに遠く離れてルーティングされている場合があり、表示画素が各データ線の垂直セグメントに沿って形成されている場合がある最も近い点が押し出される。したがって、最小穴境界エンベロープ１１００は、最も近い表示画素が穴３００の縁部に対してデータ線に沿って形成されている場合がある場所を画定し得る（すなわち、表示画素はエンベロープ１１００内に形成されていない場合があり、エンベロープ１１００の外側にのみ形成されているべきである）。同様のエンベロープは、データ線も穴３００の右縁部の周囲にルーティングされると仮定して、穴３００の右半分に対しても存在し得る。

図９Ｂは、穴３００の左半分に対する最小境界エンベロープ１１００と、穴３００の右半分に対する最小境界エンベロープ１１００’の両方を示す。エンベロープ１１００および１１００’は、両方とも、実質的にＹ方向にルーティングされたデータ線のルーティングパターンに関連付けられ得る。図２、図３、および図５～図８に示すように、ゲート線、走査線、放出線、または他の行制御線などの制御線もまた、実質的にＸ方向にルーティングされ、穴３００と重なる行制御線は、穴３００の周囲にルーティングされる必要があり得る。図９Ａに示すデータ線と同様に、穴３００を回避する必要があるこれらの行制御線はまた、最も近い表示画素が穴３００の縁部に対して行制御線に沿って形成されている場合がある場所を確定する、関連付けられた最小穴境界エンベロープ１１０２を有し得る（すなわち、表示画素もエンベロープ１１０２内に形成されていない場合があり、エンベロープ１１０２の外側にのみ形成されているべきである）。

図９Ｂの例では、列延長データ線に関連付けられたエンベロープ（すなわち、エンベロープ１１００および１１００’）は、行延長ゲート線に関連付けられたエンベロープ（すなわち、エンベロープ１１０２）よりも大きい全体的な専有面積を有し得る。したがって、点線１１０４によって描写されたアクティブエリア（ＡＡ）の縁部は、エンベロープ１１００および１１００’のサイズによって制限され得る。これは必ずしもそうであるとは限らない。他の構成では、行延長ゲート線に関連付けられたエンベロープは、列延長データ線に関連付けられたエンベロープよりも大きい全体的な専有面積を有し得る（例えば、エンベロープ１１０２の専有面積は、エンベロープ１１００、１１００’よりも大きい）。そのようなシナリオでは、アクティブエリアは、エンベロープ１１００および１１００’のサイズによって制限され得る。穴３００の境界におけるルーティング混雑を低減する図３および図５～図８に関連して上述した技術は、アクティブエリアサイズがもはや行線ルーティングパターンによって制限されなくなるように、エンベロープ１１０２のサイズを最小化するのを助けるために使用され得、それによってアクティブエリアのサイズを増大させる。

図１０Ａは、一実施形態による、穴を再成形することによって、最小穴境界エンベロープのサイズを低減することができる方法を示す図である。図１０Ａに示すように、穴３００’などの穴（例えば、貫通穴、光学窓、または他の非アクティブ表示領域）は、Ｘ軸に対して角度αだけ内向きに先細になった縁部を有し得る。穴縁部が狭められるこの角度αは、エンベロープ１１００が矩形穴３００から外向きに延在している角度αに等しくなり得る（例えば、図９Ｂを参照されたい）。このようにして穴３００’を先細にすることは、穴３００’の周囲にルーティングされている連続するデータ線によって導入されるルーティング線の混雑の増加を相殺し得る（例えば、狭められた穴形状は、そうでなければ矩形穴によって占有されていたはずのエリア内にルーティングされるデータ線のための空間を効果的に作る）。そのように構成されていると、結果として生じる最小穴境界エンベロープ１１０１は、図９Ｂのエンベロープ１１００／１１００’の専有面積よりも実質的に小さい全体専有面積を有することになり、これにより、表示アクティブエリアのサイズをさらに増加させることができる。

穴３００’が対称的な先細形状を有する図１０Ａの例は、単なる例示であり、本実施形態の範囲を限定することを意図するものではない。図１０Ｂは、穴３００’’などの穴（例えば、貫通穴、光学窓、または他の非アクティブ表示領域）が非対称的な先細形状を有する別の好適な構成を示す。図１０Ｂに示すように、穴３００’’は、Ｘ軸に対して角度αだけ先細になった左側部分と、Ｘ軸に対して角度θだけ先細になった右側部分とを有し得る。そのような偏った穴形状は、例えば、ディスプレイの下から２つ以上の電気構成要素を収容するために使用され得る（例えば、第１のより大きなセンサ１８－１は、穴３００’’のより広い開口部分に形成されている場合があるが、第２のより小さいセンサ１８－２は、穴３００’’のより狭い開口部分に形成されている場合がある）。したがって、図１０Ｂの非対称的な穴は、Ｙ方向に延在している垂直なルーティング線に関連付けられた最小穴境界エンベロープを最小化しながら、信号が複数のサブディスプレイ構成要素を通過することを同時に可能にし得、これにより、穴３００’’の周囲に全体的に低減された境界幅が得られ、ディスプレイの全体的なアクティブエリアが大きくなる。一般に、ディスプレイのアクティブエリア内にある穴または非アクティブ領域は、任意の好適な数のセンサ構成要素を収容するために任意の好適なサイズまたは形状を有し得る（例えば、穴または非アクティブ領域の形状は、穴境界幅を低減させ、したがって、表示アクティブエリアカバレッジを最大化するために最適化されてもよい）。

所望であれば、穴または非アクティブ領域の周囲にルーティングされる表示制御線のルーティングの混雑を低減することに関する図２～図１０に関連して説明した技術は、タッチセンサ回路系にも拡張することができる（例えば、図１１を参照されたい）。図１１は、電子デバイスの左縁部に形成された複数行タッチ感知回路１３００および電子デバイスの右縁部に形成された１３００’が、アクティブエリア内の穴３００（例えば、貫通穴、光学窓、または他の非表示の非アクティブ領域）の周囲にルーティングされる前に互いに短絡された対応する感知線にどのように結合されている場合があるかを示す上面（レイアウト）図である。図１１に示すように、複数のタッチ制御線１３０２は、穴３００の境界の周囲にルーティングされる前に、ノード１３０４でマージされている場合がある。ノード１３０４をノード１３０６に接続する単一の中間ルーティングワイヤ接続である、マージされたルーティング線セグメントは、ファンアウトノード１３０６において、穴３００の右側のアクティブエリアに対して、複数の平行線に分割され得る。所望であれば、本明細書に記載の方法および回路系は、穴付近のルーティングの混雑を最小限に抑える目的で、穴の周囲または穴を横切ってルーティングされるべき任意のタイプの信号または電力線に拡張されている場合がある。

図１２Ａは、アクティブエリアの外側の穴境界領域にルーティングされた行線および列線を示す上面（レイアウト）図である。図１２Ａに示すように、穴３００付近の行線（例えば、ゲート線Ｇ、走査線、放出線、初期化線、リセット線、基準線、および／または他の行延長制御線）および列線（例えば、データ線Ｄ、正電源線、接地電源線、および／または他の列延長制御線）は、両方とも穴３００を囲む穴境界領域にルーティングされている場合がある。穴境界領域は、一方の側が穴３００の縁部によって画定され、他方の側がアクティブエリアの縁部によって（点線１２０２によって画定されるように）画定され得る。このようにして画定された、穴境界領域およびアクティブエリアは重なり合わない領域である。したがって、穴３００を囲む穴境界領域は、穴境界幅１２０４を示し得る。図９Ｂに関連して上述したように、穴３００の境界でのルーティングの混雑を低減するための技術は、穴境界領域を最小化するのを助けるために（すなわち、穴境界幅を低減するために）使用され得、それによって、アクティブエリアのサイズを増加させる。

アクティブエリアのサイズをさらに最大化するために、図１２Ｂは、行線のみが穴境界領域内にルーティングされ、列線が穴境界領域の外側かつアクティブエリアの内側にルーティングされる別の好適な構成を示す（例えば、アクティブエリア縁部１２１２内にルーティングされ、穴境界領域に延在しないデータ線Ｄを参照されたい）。穴境界領域内の行制御線のみをルーティングすることにより、穴境界幅１２１４をさらに低減することができる。所望であれば、穴３００の周囲にルーティングされた行線をマージしている場合があり、穴境界幅をさらに低減するのを助けることもできる。アクティブエリア内の列線の形成を可能にするために、列線は、画素トランジスタの上の上部金属ルーティング層または画素トランジスタの下の埋め込み金属層内に形成されている場合がある（図１３～図１６に関連する以下の説明を参照されたい）。このようにアクティブエリア内に形成されると、列線は、アクティブエリア内の１つ以上の画素２２の真上または真下にルーティングされている場合がある。一方、穴境界領域内に延在している列線の部分は、ホルダ境界領域内に画素が形成されないため、どの画素とも重複しない。

図１２Ｃは、列線のみが穴境界領域の内側にルーティングされ、行制御線が穴境界領域の外側およびアクティブエリアの内側にルーティングされる、さらに別の好適な配置を示す（例えば、アクティブエリア縁部１２２２の内側にルーティングされ、穴境界領域には延在しない、ゲート線Ｇを参照されたい）。穴境界領域内の列線のみをルーティングすると、穴境界幅１２２４をさらに低減させることができ、したがって、アクティブエリアのサイズを最大化することができる。アクティブエリア内の行制御線の形成を可能にするために、行線は、画素トランジスタの上の上部金属ルーティング層内に、または画素トランジスタの下の埋め込み金属層内に形成されている場合がある（図１３～図１６に関連する以下の説明を参照されたい）。このようにアクティブエリア内に形成されると、行線は、アクティブエリア内の１つ以上の画素２２の真上または真下にルーティングされている場合がある。

図１３は、一実施形態による、例示的なディスプレイスタックアップの側断面図である。図１３に示すように、ディスプレイスタックは、裏材フィルム１３００と、裏材フィルム１３００上に形成された基板１３０２などの基板層とを含み得る。基板１３０２は、ガラス、金属、プラスチック、セラミック、サファイア、または他の好適な基板材料から形成することができる。いくつかの構成では、基板１３０２は、（例として）ポリイミド（ＰＩ）、ポリエチレンテレフタレート（ＰＥＴ）、またはポリエチレンナフタレート（ＰＥＮ）から形成された有機基板であってもよい。基板１３０２の表面は、任意選択的に、１つ以上のバッファ層（例えば、酸化シリコン、窒化シリコンなどの層などの無機バッファ層）で覆われていてもよい。

薄膜トランジスタ（ＴＦＴ）層１３０４を、基板１３０２の上方に形成してもよい。ＴＦＴ層１３０４は、薄膜トランジスタ、薄膜コンデンサ、付随ルーティング回路系、並びに複数の交互の金属ルーディング層および誘電体層内に形成された他の薄膜構造などの薄膜トランジスタ回路系を含んでもよい。有機発光ダイオード（ＯＬＥＤ）層１３０６を、ＴＦＴ層１３０４の上方に形成してもよい。ＯＬＥＤ層１３０６は、カソード層、アノード層、およびカソード層とアノード層との間に介在している発光材料を含んでもよい。

ＴＦＴ層１３０４およびＯＬＥＤ層１３０６に形成された回路系は、封止層１３０８によって保護されてもよい。一例として、封止層１３０８は、第１の無機封止層と、第１の無機封止層上に形成された有機封止層と、有機封止層上に形成された第２の無機封止層とを含んでもよい。このようにして形成された封止層１３０８は、水分および他の潜在的な汚染物質が、層１３０８によって覆われた導電回路系を損傷することを防止するのに役立ち得る。

１つ以上の偏光子フィルム１３１２を、接着剤層１３１０を使用して封止層１３０８の上方に形成してもよい。接着剤１３１０を、高い光透過率を提供する光学的に透明な接着剤（ＯＣＡ）材料を使用して実装してもよい。タッチスクリーンディスプレイ１４のタッチセンサ機能を実装する１つ以上のタッチ層１３１６を、接着剤１３１４（例えば、ＯＣＡ材料）を使用して偏光子フィルム１３１２の上方に形成してもよい。例えば、タッチ層１３１６は、容量性タッチセンサ電極のアレイを集合的に形成する、水平タッチセンサ電極および垂直タッチセンサ電極を含んでもよい。最後に、ディスプレイスタックは、追加の接着剤１３１８（例えば、ＯＣＡ材料）を使用して、タッチ層１３１６の上方に形成されたカバーガラス（ＣＧ）層１３２０でトップオフされてもよい。カバーガラス１３２０は、ディスプレイ１４用の外側保護層として機能し得る。

図１４は、一実施形態による、表示画素２２の例示的なＴＦＴ層１３０４の側断面図である。図１４に示すように、ＴＦＴ層１３０４は、基板１３０２上に形成された埋め込み金属層１４００などの埋め込み導電層を含み得る。埋め込み金属層１４００および基板３０２は、任意選択的に、１つ以上のバッファ層１４０１（例えば、酸化シリコン、窒化シリコンなどの層などの無機バッファ層）で覆われていてもよい。

ポリシリコン層（例えば、低温ポリシリコンすなわち「ＬＴＰＳ」層）は、無機バッファ層１４０１上に形成されており、パターン化されておいり、エッチングされており、ＬＴＰＳ領域１４５２を形成している場合がある。ＬＴＰＳ領域１４５２の２つの対向する端部は、任意選択的に、表示画素内のシリコントランジスタ（例えば、ＬＴＰＳトランジスタ）のソース－ドレイン領域を形成するためにドープ（例えば、ｎドープまたはｐドープ）され得る。一般に、表示画素は、任意の好適な数のシリコントランジスタ（もしあれば）を含み得る。

ゲート絶縁体層１４０４は、バッファ層１４０１およびシリコン領域１４５２上に形成されている場合がある。第１の金属層（例えば、第１のゲート金属層「ＧＥ１」）は、ゲート絶縁体層１４０４の上方に形成されている場合がある。ＧＥ１金属層は、パターン化され、エッチングされて、シリコントランジスタのゲート導体を形成し得る。所望であれば、第１の金属層をパターン化し、エッチングして、表示画素内に１つ以上のコンデンサの端子を形成することもできる。

第１の層間誘電体（ＩＬＤ１）層１４０６は、第１のゲート金属層ＧＥ１およびシリコントランジスタの上方に形成されている場合がある。誘電体層１４０６は、窒化シリコン、酸化シリコン、および他の好適な絶縁材料から形成されている場合がある。第２の金属層（例えば、第２のゲート金属層「ＧＥ２」）は、ＩＬＤ１層１４０６上に形成されている場合がある。第２の金属層は、任意選択的に、表示画素内の１つ以上のコンデンサの別の端子を形成するためにパターン化およびエッチングされ得る。

第２の層間絶縁体（ＩＬＤ２）層１４０８は、第２のゲート金属層ＧＥ２の上方に形成されている場合がある。誘電体層１４０８は、窒化シリコン、酸化シリコン、および他の好適な絶縁材料から形成されている場合がある。バッファ層１４１０などの１つ以上のバッファ層（例えば、酸化シリコン層、窒化シリコン層などの無機バッファ層）は、誘電体層１４０８の上方に形成されている場合がある。

半導体酸化物層（例えば、インジウムガリウム亜鉛酸化物すなわち「ＩＧＺＯ」層）は、バッファ層１４１０の上方に形成されている場合があり、これは、酸化物バッファ層と呼ばれることもある。半導体酸化物層は、パターン化され、エッチングされて、半導体酸化物領域１４６２を形成し得る。半導体酸化物領域１４６２の２つの対向する端部は、任意選択的に、表示画素内に半導体酸化物トランジスタのソース－ドレイン領域を形成するようにドープ（例えば、ｎドープまたはｐドープ）され得る。一般に、表示画素２２は、任意の好適な数の半導体酸化物トランジスタ（もしあれば）を含み得る。

ゲート絶縁体層１４１１などの絶縁体層は、ＩＧＺＯ領域１４６２上に形成されている場合がある。酸化物（第３）ゲート金属層「ＯＧＥ」は、半導体酸化物トランジスタのゲート導体として機能するようにゲート絶縁体層１４１１上に形成されている場合がある。別の層間誘電体（ＯＩＬＤ）層１４１２は、バッファ層１４１０上および半導体酸化物トランジスタの上に形成されている場合がある。画素２２は、半導体酸化物トランジスタを含む必要はない。画素２２がいかなる半導体酸化物トランジスタも含まない構成では、酸化物バッファ層１４１０、半導体酸化物領域１４６２、ゲートライナ１４１１、ＯＧＥ層、および／または酸化物ＩＬＤ層２５１２などの層のうちの１つ以上は、画素２２の製造時に形成されなくてもよい。層ＧＥ２および誘電体層１４０８もまた、コンデンサ構造を形成するために必要でない場合は任意選択である。

シリコントランジスタの上方および半導体酸化物トランジスタの上方の第１の相互接続層は、誘電体層１４１２上に形成されている場合がある。第１の相互接続層に形成された導電性ルーティング構造は、画素２２内の各下にあるトランジスタのソース－ドレイン領域に結合されている場合があり、したがって、第１のソース－ドレイン金属層「ＳＤ１」と呼ばれることがある。

層１４１４などの第１の平坦化（ＰＬＮ１）層は、ＳＤ１金属ルーティング層の上方に形成されている場合がある。第２の相互接続層は、第１の平坦化層１４１４上にさらに形成されている場合がある。第２の相互接続層に形成された導電性ルーティング構造は、ＳＤ１導体に結合されている場合があり、したがって、第２のソース－ドレイン金属層「ＳＤ２」と呼ばれることがある。

層１４１６などの第２の平坦化（ＰＬＮ２）層は、平坦化層１４１４上およびＳＤ２ルーティング金属線の上に形成されている場合がある。平坦化層１４１４および１４１６は、ポリマーなどの有機誘電体材料から形成されている場合がある。対照的に、層１４０４、１４０６、１４０８、１４１０、および１４１２などの有機平坦化層の下の層は、典型的には、窒化ケイ素、酸化ケイ素などの無機誘電体材料から形成される。

アノード１４１８（例えば、画素２２内の有機発光ダイオードのアノード端子）は、第２の平坦化層１４１６の上方に形成されている場合がある。追加の構造が、アノード１４１８の上方に形成されている場合がある。例えば、画素定義層、発光ダイオード発光材料、カソード、および他の画素構造もまた、表示画素２２のスタックアップに含まれ得る。しかしながら、これらの追加の構造は、簡潔にするために省略されている。

図１２Ｂおよび図１２Ｃに関連して上述したように、行線および列線は、任意選択的に、「上部」導電層（すなわち、シリコントランジスタおよび半導体酸化物トランジスタの上方に形成された金属層）を使用して、アクティブエリア内でルーティングされている場合がある。一例として、図１２Ｂに示すようなアクティブエリアの内側にルーティングされたデータ線Ｄは、アノード層１４１８を使用して形成されている場合がある。別の例として、アクティブエリア内にルーティングされた行／列線は、ＳＤ１またはＳＤ２金属層を使用して形成されている場合がある。さらに別の例として、アクティブエリアの内側にルーティングされた行／列線は、１つ以上のタッチセンサ層１３１６（図１３を参照されたい）を使用して形成されている場合がある。これらの上部金属層は、アルミニウム、銅、銀、金、または高い導電率を有する他の好適な材料を使用して形成されている場合がある。

図１２Ｂおよび図１２Ｃに関連して上述したように、行線および列線は、「埋め込まれた」導電層（すなわち、画素シリコントランジスタの下に形成された１つ以上の金属層）を使用して、アクティブエリア内に任意選択的にルーティングされている場合がある。一例として、図１２Ｃに示すようにアクティブエリアの内側にルーティングされたゲート線Ｇは、図１４に示すように、基板１３０２上に直接形成された埋め込み金属層１４００を使用して形成されている場合がある。別の例として、アクティブエリア内にルーティングされた行／列線は、２つの無機バッファ層の間に挟まれた埋め込み金属層を使用して形成されている場合がある（例えば、埋め込み金属層１４００がバッファ層１４０１－１と１４０１－２との間に形成される図１５を参照されたい）。さらに別の例として、アクティブエリア内にルーティングされた行／列線は、基板内に埋設された、または埋め込まれた埋め込み金属層を使用して形成されている場合がある（例えば、埋め込み金属層１４００が無機バッファ層１４０１上に形成され、第１の基板層１３０２－１と第２の基板層１３０２－２との間に埋め込まれている図１６を参照されたい）。

一実施形態によれば、アクティブエリアに形成された表示画素の第１の行、アクティブエリアに形成された表示画素の第２の行、アクティブエリア内の非アクティブ領域、および表示画素の第１の行に結合された第１の行制御線に制御信号を出力し、表示画素の第２の行に結合された第２の行制御線に制御信号を出力するように構成されたディスプレイドライバ回路を含み、第１および第２の行制御線が、非アクティブ領域によってルーティングされているセグメントにマージされている、ディスプレイ回路系が提供される。

別の実施形態によれば、非アクティブ領域は穴を含む。

別の実施形態によれば、非アクティブ領域は貫通穴を含む。

別の実施形態によれば、非アクティブ領域は光学窓を含む。

別の実施形態によれば、マージされたセグメントは、穴の境界の周囲にルーティングされている。

別の実施形態によれば、マージされたセグメントは、穴を直接横切ってルーティングされている。

別の実施形態によれば、ディスプレイドライバ回路は、制御信号を第１および第２の行制御線上に同時に出力するようにさらに構成されている。

別の実施形態によれば、ディスプレイ回路系は、マージされたセグメントに結合されており、第１および第２の行制御線に対する寄生負荷を増加させるように構成されたダミー回路を含む。

別の実施形態によれば、マージされたセグメントは、第１のノードと第２のノードとの間に結合されており、第１のノードは、第１および第２の行制御線に接続されており、マージされたセグメントは、第２のノードにおいて少なくとも第１および第２の追加の行制御線に分割されている。

別の実施形態によれば、ディスプレイ回路系は、表示画素の第１の行に結合された第３の行制御線に追加の制御信号を出力し、表示画素の第２の行に結合された第４の制御線に追加の制御信号を出力するように構成された追加のディスプレイドライバ回路を含み、第３および第４の行制御線は、非アクティブ領域によってルーティングされている追加のセグメントにマージされる。

別の実施形態によれば、非アクティブ領域は、ディスプレイドライバ回路と追加のディスプレイドライバ回路との間に物理的に介在している。

別の実施形態によれば、ディスプレイ回路系は、アクティブエリアに形成された表示画素の第３の行を含み、ディスプレイドライバ回路は、制御信号を表示画素の第３の行に結合された第３の行制御線上に出力ようにさらに構成されており、マージされたセグメントもまた第３の行制御線に接続されている。

別の実施形態によれば、非アクティブ領域は、非アクティブ領域の周囲のアクティブエリアのサイズを増加させるように最適化された先細形状を有する。

別の実施形態によれば、非アクティブ領域は非対称である。

一実施形態によれば、アクティブエリアに形成された表示画素、アクティブエリアによって少なくとも部分的に囲まれた非アクティブ領域、非アクティブ領域の第１の側のアクティブエリアの第１の部分に形成された表示画素の第１のグループに結合された第１のルーティングセグメント、非アクティブ領域の第１の側のアクティブエリアの第１の部分に形成された表示画素の第２のグループに結合された第２のルーティングセグメントを含み、第１および第２のルーティングセグメントが、短絡セグメントを介してノードにおいて接続されており、そして、ノードに接続されており、非アクティブ領域によってルーティングされたマージされたセグメントを含むディスプレイが提供される。

別の実施形態によれば、ディスプレイは、非アクティブ領域の側面上のアクティブエリアの第２の部分に形成された表示画素の第３のグループに結合された第３のルーティングセグメントと、非アクティブ領域の第２の側面上のアクティブエリアの第２の部分に形成された表示画素の第４のグループに結合された第４のルーティングセグメントとを含み、第３および第４のルーティングセグメントは、ファンアウトノードにおいてマージされたセグメントに接続されている。

別の実施形態によれば、第１のルーティングセグメントおよび第３のルーティングセグメントは、表示画素の同じ行に結合される。

別の実施形態によれば、第１のルーティングセグメントは、第２のルーティングセグメントに平行である。

別の実施形態によれば、表示画素の第１のグループおよび表示画素の第２のグループは、アクティブエリア内の表示画素の隣接する行に対応する。

別の実施形態によれば、表示画素の第１のグループおよび表示画素の第２のグループは、アクティブエリア内の表示画素の隣接しない行に対応する。

別の実施形態によれば、非アクティブ領域は、アクティブエリアを増加させるように最適化された先細形状を有する。

一実施形態によれば、アクティブエリア内に形成された画素のアレイと、アクティブエリアによって少なくとも部分的に囲まれた非アクティブ領域であって、アクティブエリアと重複しない境界領域を有する非アクティブ領域と、ディスプレイを横切って第１の方向に延在しており、非アクティブ領域の境界領域に延在している第１のルーティング線と、ディスプレイを横切って第２の方向に延在しており、非アクティブ領域の境界領域に延在していない第２のルーティング線とを含むディスプレイが提供される。

別の実施形態によれば、第２の方向は、第１の方向に対して垂直である。

別の実施形態によれば、第１のルーティング線は、ゲート線を含み、第２のルーティング線は、データ線を含む。

別の実施形態によれば、第１のルーティング線は、データ線を含み、第２のルーティング線は、ゲート線を含む。

別の実施形態によれば、第２のルーティング線は、アノード層を使用して形成されている。

別の実施形態によれば、第２のルーティング線は、ソース－ドレイン金属ルーティング層を使用して形成されている。

別の実施形態によれば、第２のルーティング線は、タッチセンサ層を使用して形成されている。

別の実施形態によれば、第２のルーティング線は、基板層の上方および低温ポリシリコン層の下方に形成された埋め込み金属層を使用して形成されている。

上記は、単に例示であり、様々な修正が、記載の実施形態になされてもよい。上記の実施形態は、個々にまたは任意の組み合わせで実装されてもよい。

Claims (20)

1. アクティブエリアに形成された表示画素の第１の行と、
   前記アクティブエリア内に形成された表示画素の第２の行と、
   前記アクティブエリア内の非アクティブ領域と、
   前記第１の行の表示画素に結合された第１の行制御線に制御信号を出力し、前記第２の行の表示画素に結合された第２の行制御線に前記制御信号を出力するように構成されたディスプレイドライバ回路と、を備え、前記第１および第２の行制御線が、前記非アクティブ領域によってルーティングされているセグメントにマージされている、ディスプレイ回路系。
2. 前記非アクティブ領域が、穴を含む、請求項１に記載のディスプレイ回路系。
3. 前記非アクティブ領域が、貫通穴を含む、請求項２に記載のディスプレイ回路系。
4. 前記非アクティブ領域が、光学窓を含む、請求項２に記載のディスプレイ回路系。
5. 前記マージされたセグメントが、前記穴の境界の周囲にルーティングされている、請求項２に記載のディスプレイ回路系。
6. 前記マージされたセグメントが、前記穴を直接横切ってルーティングされている、請求項２に記載のディスプレイ回路系。
7. 前記ディスプレイドライバ回路が、前記制御信号を前記第１および第２の行制御線に同時に出力するようにさらに構成されている、請求項１に記載のディスプレイ回路系。
8. 前記マージされたセグメントに結合されており、前記第１および第２の行制御線に対する寄生負荷を増加させるように構成されたダミー回路をさらに備える、
   請求項１に記載のディスプレイ回路系。
9. 前記マージされたセグメントが、第１のノードと第２のノードとの間に結合されており、前記第１のノードが、前記第１および第２の行制御線に接続されており、前記マージされたセグメントが、前記第２のノードにおいて少なくとも第１および第２の追加の行制御線に分割されている、請求項１に記載のディスプレイ回路系。
10. 表示画素の前記第１の行に結合された第３の行制御線に追加の制御信号を出力し、表示画素の前記第２の行に結合された第４の行制御線に前記追加の制御信号を出力するように構成された追加のディスプレイドライバ回路をさらに備え、前記第３および第４の行制御線が、前記非アクティブ領域によってルーティングされている追加のセグメントにマージされる、
    請求項１に記載のディスプレイ回路系。
11. 前記非アクティブ領域が、前記ディスプレイドライバ回路と前記追加のディスプレイドライバ回路との間に物理的に介在している、請求項１０に記載のディスプレイ回路系。
12. 前記アクティブエリア内に形成された表示画素の第３の行をさらに備え、前記ディスプレイドライバ回路が、前記制御信号を表示画素の前記第３の行に結合された第３の行制御線に出力するようにさらに構成されており、前記マージされたセグメントもまた、前記第３の行制御線に接続されている、
    請求項１に記載のディスプレイ回路系。
13. 前記非アクティブ領域が、前記非アクティブ領域の周囲の前記アクティブエリアのサイズを増加させるように最適化された先細形状を有する、請求項１に記載のディスプレイ回路系。
14. 前記非アクティブ領域が非対称である、請求項１に記載のディスプレイ回路系。
15. ディスプレイであって、
    アクティブエリアに形成された表示画素と、
    前記アクティブエリアによって少なくとも部分的に囲まれた非アクティブ領域と、
    前記非アクティブ領域の第１の側の前記アクティブエリアの第１の部分に形成された前記表示画素の第１のグループに結合された第１のルーティングセグメントと、
    前記非アクティブ領域の前記第１の側の前記アクティブエリアの前記第１の部分に形成された前記表示画素の第２のグループに結合された第２のルーティングセグメントであって、前記第１および第２のルーティングセグメントが、短絡セグメントを介してノードにおいて接続されている、第２のルーティングセグメントと、
    前記ノードに接続されており、前記非アクティブ領域によってルーティングされているマージされたセグメントと、を備える、ディスプレイ。
16. 前記非アクティブ領域の第２の側の前記アクティブエリアの第２の部分に形成された前記表示画素の第３のグループに結合された第３のルーティングセグメントと、
    前記非アクティブ領域の前記第２の側の前記アクティブエリアの前記第２の部分に形成された前記表示画素の第４のグループに結合された第４のルーティングセグメントと、をさらに備え、前記第３および第４のルーティングセグメントが、ファンアウトノードにおいて前記マージされたセグメントに接続されており、前記第１のルーティングセグメントおよび前記第３のルーティングセグメントが、表示画素の同じ行に結合されている、
    請求項１５に記載のディスプレイ。
17. 前記第１のルーティングセグメントが、前記第２のルーティングセグメントと平行であり、
    表示画素の前記第１のグループおよび表示画素の前記第２のグループは、前記アクティブエリア内の表示画素の隣接または非隣接行に対応している、
    請求項１５に記載のディスプレイ。
18. ディスプレイであって、
    アクティブエリア内に形成された画素のアレイと、
    前記アクティブエリアによって少なくとも部分的に囲まれた非アクティブ領域であって、前記アクティブエリアと重複しない境界領域を有する、非アクティブ領域と、
    前記ディスプレイを横切って第１の方向に延在しており、前記非アクティブ領域の前記境界領域内に延在している第１のルーティング線と、
    前記ディスプレイを横切って第２の方向に延在しており、前記非アクティブ領域の前記境界領域内に延在していない第２のルーティング線と、を備える、ディスプレイ。
19. 前記第２の方向が、前記第１の方向に垂直である、請求項１８に記載のディスプレイ。
20. 前記第２のルーティング線が、アノード層、ソース－ドレイン金属ルーティング層、タッチセンサ層、および基板層の上方かつ低温ポリシリコン層の下方に形成された埋め込み金属層からなるグループから選択された層を使用して形成されている、請求項１８に記載のディスプレイ。

Images