JP2023514614A - リレー制御装置及び方法 - Google Patents

Abstract

本発明の一実施形態によるリレー制御装置及び方法は、システム誤謬が発生してプロセッサがリセットされてもリレーを閉状態に維持できるリレー制御装置及び方法を提供する。したがって、本発明の一実施形態によるリレー制御装置及び方法は、プロセッサがリセットされる場合に複数のリレーの動作状態を維持させ、プロセッサのリセットによる事故を防止することができる。また、所定の時間が経過するまでプロセッサの動作状態がリセット状態であれば、複数のリレーの動作状態をターンオフ状態に変更してシステム資源及びエネルギーの無駄遣いを防止することができる。また、プロセッサの動作状態が回復されれば、プロセッサによって複数のリレーの動作状態を制御することができる。

Description

本発明は、リレー制御装置及び方法に関し、より詳しくは、システム誤謬によってプロセッサがリセットされても複数のリレーの動作状態を維持できるリレー制御装置及び方法に関する。

本出願は、２０２０年１１月１３日付け出願の韓国特許出願第１０－２０２０－０１５２３１６に基づく優先権を主張し、当該出願の明細書及び図面に開示された内容は、すべて本出願に組み込まれる。

最近、ノートブックＰＣ、ビデオカメラ、携帯電話などのような携帯用電子製品の需要が急増し、エネルギー貯蔵用蓄電池、ロボット、衛星などの開発が本格化するにつれ、繰り返して充放電可能な高性能二次電池に対する研究が活発に行われている。

これにより、モバイル機器、電気自動車、ハイブリッド自動車、電力貯蔵装置、無停電電源装置などに関する技術開発及び需要が増加するにつれ、エネルギー源としての二次電池の需要が急増している。特に、電気車両やハイブリッド自動車に使用される二次電池は、高出力、大容量の二次電池であって、これについての研究が盛んに行われている。

また、二次電池に対する多くの需要とともに、二次電池に関わる周辺部品や装置についての研究も共に行われている。すなわち、複数の二次電池を接続して一つのモジュールにしたセルアセンブリ、セルアセンブリの充放電を制御してそれぞれの二次電池の状態をモニタリングするＢＭＳ（Ｂａｔｔｅｒｙ Ｍａｎａｇｅｍｅｎｔ Ｓｙｓｔｅｍ、バッテリー管理システム）、セルアセンブリとＢＭＳとを一つのパックにしたバッテリーパック、セルアセンブリをモータのような負荷と連結するリレーなど、多様な部品と装置に対する研究が行われている。

このようなセルアセンブリと負荷とを連結するリレーは、電源システムに備えられ得る。また、電源システムは、少なくとも一つのリレーを選択的に開閉することでバッテリーと負荷との間の安定的な電源供給を担当し得る。このような電源システムが車両に備えられる場合、電源システムの安全に係わり、車両走行中には、システム的な誤謬によってリレーが開放されることなく、閉まった状態を維持することが重要である。

そこで、当業界では、システムの誤謬にもかかわらず、効果的にリレーを閉状態に維持できる技術が求められている。このような要求条件は、回路の複雑性を増加させる。

本発明は、上記問題点に鑑みてなされたものであり、システム誤謬が発生してもリレーを閉状態に維持できるリレー制御装置及び方法を提供することを目的とする。

本発明の他の目的及び長所は、下記の説明によって理解でき、本発明の実施形態によってより明らかに分かるであろう。また、本発明の目的及び長所は、特許請求の範囲に示される手段及びその組合せによって実現することができる。

本発明の一態様によるリレー制御装置は、第１リレーの動作状態を制御するための第１制御信号及び第２リレーの動作状態を制御するための第２制御信号を出力するように構成されたプロセッサと、プロセッサと接続されてプロセッサの動作状態をモニタリングし、プロセッサの動作状態に応じて第１リレー及び第２リレーの動作状態を維持するためのリテイン（ｒｅｔａｉｎ）信号を出力するように構成されたモニタリング部と、プロセッサから第１制御信号及び第２制御信号を受信し、モニタリング部からリテイン信号を受信し、受信した第１制御信号、第２制御信号及びリテイン信号に基づいて第１リレーの動作状態を制御する第１リレー制御信号及び第２リレーの動作状態を制御する第２リレー制御信号を出力するように構成されたリレー状態決定部と、を含む。

プロセッサは、プロセッサの動作状態に応じてリレー状態決定部から出力されるリレー制御信号を決定する第３制御信号または回復信号をリレー状態決定部にさらに出力するように構成され得る。

リレー状態決定部は、プロセッサから受信した第３制御信号または回復信号の信号レベルに基づいて、第１制御信号、第２制御信号及びリテイン信号のうちの一部を第１リレー制御信号及び第２リレー制御信号として出力するように構成され得る。

プロセッサは、プロセッサの動作状態がリセット状態である場合、第３制御信号をリレー状態決定部に出力するように構成され得る。

プロセッサは、プロセッサの動作状態が回復状態である場合、回復信号をリレー状態決定部に出力するように構成され得る。

回復信号は、信号レベルが第１信号レベルとして出力され、所定の時間が経過した後、信号レベルが第２信号レベルに移行するように構成され得る。

第３制御信号は、第１信号レベルの回復信号が出力される場合、信号レベルが第１信号レベルから第２信号レベルに移行するように構成され得る。

第３制御信号は、第１信号レベルの回復信号が出力されるまで、信号レベルが第１信号レベルを維持するように予め設定され得る。

リレー状態決定部は、プロセッサの動作状態が回復状態である場合、プロセッサから回復信号を受信し、第１リレー制御信号として第１制御信号を出力し、第２リレー制御信号として第２制御信号を出力するように構成され得る。

リレー状態決定部は、プロセッサの動作状態がリセット状態である場合、プロセッサから第１信号レベルの第３制御信号を受信し、第１リレー制御信号及び第２リレー制御信号としてリテイン信号を出力するように構成され得る。

モニタリング部は、プロセッサの動作状態がリセット状態である場合、所定の時間リテイン信号の信号レベルを第２信号レベルとして出力し、所定の時間が経過した後はリテイン信号の信号レベルを第１信号レベルとして出力するように構成され得る。

リレー状態決定部は、リテイン信号の信号レベルが第２信号レベルである場合、第１リレー及び第２リレーの動作状態を維持するように構成され得る。

リレー状態決定部は、リテイン信号の信号レベルが第１信号レベルである場合、第１リレー及び第２リレーの動作状態を変更するように構成され得る。

本発明の他の一態様によるバッテリーパックは、本発明の一態様によるリレー制御装置を含む。

本発明のさらに他の一態様による自動車は、本発明の一態様によるリレー制御装置を含む。

本発明のさらに他の一態様によるリレー制御方法は、プロセッサにおいて、第１リレーの動作状態を制御するための第１制御信号及び第２リレーの動作状態を制御するための第２制御信号を出力する第１信号出力段階と、モニタリング部において、プロセッサと接続されてプロセッサの動作状態をモニタリングし、プロセッサの動作状態に応じて第１リレー及び第２リレーの動作状態を維持するように構成されたリテイン信号を出力する第２信号出力段階と、リレー状態決定部において、第１制御信号、第２制御信号及びリテイン信号に基づいて、第１リレーの動作状態を制御する第１リレー制御信号及び第２リレーの動作状態を制御する第２リレー制御信号を出力するリレー制御信号出力段階と、を含む。

本発明のさらに他の一態様によるリレー制御方法は、第２信号出力段階の後、プロセッサにおいて、リレー状態決定部から出力されるリレー制御信号を決定する第３制御信号または回復信号をさらに出力する第３信号出力または回復信号出力段階をさらに含み得る。

リレー制御信号出力段階は、第３制御信号または回復信号の信号レベルに基づいて、第１制御信号、第２制御信号及びリテイン信号のうちの一部を第１リレー制御信号及び第２リレー制御信号として出力する段階であり得る。

本発明の一態様によれば、プロセッサがリセットされる場合に複数のリレーの動作状態を維持させ、プロセッサのリセットによる事故を防止することができる。

また、本発明の一態様によれば、所定の時間が経過するまでプロセッサの動作状態がリセット状態であれば、複数のリレーの動作状態をターンオフ状態に変更してシステム資源及びエネルギーの無駄遣いを防止することができる。

また、本発明の一態様によれば、プロセッサの動作状態が回復されれば、プロセッサによって複数のリレーの動作状態を制御することができる。

本発明の効果は上述した効果に制限されず、言及されていない本発明の他の効果は請求範囲の記載から当業者により明らかに理解されるだろう。

本明細書に添付される次の図面は、後述する発明の詳細な説明とともに本発明の技術的な思想をさらに理解させる役割をするため、本発明は図面に記載された事項だけに限定されて解釈されてはならない。

本発明の一実施形態によるリレー制御装置を概略的に示した図である。 本発明の一実施形態によるリレー制御装置の例示的構成を概略的に示した図である。 本発明の一実施形態による第３制御信号の信号レベルが第１信号レベルに維持されるときの実施例を概略的に示した図である。 本発明の一実施形態による第３制御信号の信号レベルが第１信号レベルに維持されないときの比較例を概略的に示した図である。 本発明の一実施形態によるプロセッサが回復状態であるときの実施例を概略的に示した図である。 本発明の一実施形態によるリレー状態決定部をより具体的に示した図である。 本発明の一実施形態によるリレー状態決定部の例示的構成を概略的に示した図である。 本発明の一実施形態によるリレー状態決定部の他の例示的構成を概略的に示した図である。 本発明の一実施形態によるリレー制御方法を概略的に示した図である。

本明細書及び特許請求の範囲に使われた用語や単語は通常的や辞書的な意味に限定して解釈されてはならず、発明者自らは発明を最善の方法で説明するために用語の概念を適切に定義できるという原則に則して本発明の技術的な思想に応ずる意味及び概念で解釈されねばならない。

したがって、本明細書に記載された実施形態及び図面に示された構成は、本発明のもっとも望ましい一実施形態に過ぎず、本発明の技術的な思想のすべてを代弁するものではないため、本出願の時点においてこれらに代替できる多様な均等物及び変形例があり得ることを理解せねばならない。

また、本発明の説明において、関連する公知の機能または機能についての具体的な説明が本発明の要旨を不明瞭にし得ると判断される場合、その詳細な説明を省略する。

第１、第２などのように序数を含む用語は、多様な構成要素のうちある一つをその他の要素と区別するために使われたものであり、これら用語によって構成要素が限定されることはない。

明細書の全体において、ある部分がある構成要素を「含む」とするとき、これは特に言及されない限り、他の構成要素を除外するものではなく、他の構成要素をさらに含み得ることを意味する。

また、明細書に記載されたプロセッサのような用語は少なくとも一つの機能や動作を処理する単位を意味し、ハードウェア、ソフトウェア、またはハードウェアとソフトウェアとの組合せで具現され得る。

さらに、明細書の全体において、ある部分が他の部分と「連結（接続）」されるとするとき、これは「直接的な連結（接続）」だけでなく、他の素子を介在した「間接的な連結（接続）」も含む。

以下、添付された図面を参照して本発明の望ましい実施形態を詳しく説明する。

図１は、本発明の一実施形態によるリレー制御装置１００を概略的に示した図である。図２は、本発明の一実施形態によるリレー制御装置１００の例示的構成を概略的に示した図である。

図１を参照すると、本発明の一実施形態によるリレー制御装置１００は、プロセッサ１１０、モニタリング部１２０、及びリレー状態決定部１３０を含み得る。

プロセッサ１１０は、第１リレー２００の動作状態を制御するための第１制御信号ＣＳ１、及び第２リレー３００の動作状態を制御するための第２制御信号ＣＳ２を出力するように構成され得る。

例えば、第１リレー２００及び第２リレー３００は、バッテリーと負荷とを連結するリレーであり得る。より具体的には、第１リレー２００は、ハイサイドリレーとして高電圧側リレーであり得る。そして、第２リレー３００は、ローサイドリレーとして低電圧側リレーであり得る。

プロセッサ１１０は、正常状態であるとき、第１制御信号ＣＳ１を出力して第１リレー２００の動作状態をターンオン状態またはターンオフ状態に制御し得る。そして、プロセッサ１１０は、正常状態であるとき、第２制御信号ＣＳ２を出力して第２リレー３００の動作状態をターンオン状態またはターンオフ状態に制御し得る。ここで、第１リレー２００及び第２リレー３００の各々の動作状態は、第１制御信号ＣＳ１及び第２制御信号ＣＳ２の各々の信号レベルによって制御され得る。

モニタリング部１２０は、プロセッサ１１０と接続されてプロセッサ１１０の動作状態をモニタリングするように構成され得る。

具体的には、モニタリング部１２０は、プロセッサ１１０と通信可能に接続され得る。そして、モニタリング部１２０は、プロセッサ１１０の動作状態が正常状態であるか、それとも、リセット状態であるかをモニタリングし得る。ここで、リセット状態とは、プロセッサ１１０の駆動が再起動する状態を意味する。

例えば、図２の実施形態において、モニタリング部１２０は、プロセッサ１１０と接続され、プロセッサ１１０の動作状態をモニタリングし得る。

また、モニタリング部１２０は、プロセッサ１１０の動作状態に応じて第１リレー２００及び第２リレー３００の動作状態を維持するためのリテイン信号ＲＳを出力するように構成され得る。

具体的には、リテイン信号ＲＳは、第１リレー２００及び第２リレー３００の動作状態を現在状態に維持するための信号であり得る。例えば、第１リレー２００及び第２リレー３００の動作状態がターンオン状態であって、モニタリング部１２０がリテイン信号ＲＳを出力すれば、第１リレー２００及び第２リレー３００の動作状態はターンオン状態に維持され得る。一方、第１リレー２００及び第２リレー３００の動作状態がターンオフ状態であって、モニタリング部１２０がリテイン信号ＲＳを出力すれば、第１リレー２００及び第２リレー３００の動作状態はターンオフ状態に維持され得る。

リレー状態決定部１３０は、プロセッサ１１０から第１制御信号ＣＳ１及び第２制御信号ＣＳ２を受信するように構成され得る。

例えば、図２の実施形態において、リレー状態決定部１３０は、プロセッサ１１０と電気的に接続され、プロセッサ１１０から第１制御信号ＣＳ１及び第２制御信号ＣＳ２を受信し得る。

また、リレー状態決定部１３０は、モニタリング部１２０からリテイン信号ＲＳを受信するように構成され得る。

例えば、図２の実施形態において、リレー状態決定部１３０は、モニタリング部１２０と電気的に接続され、モニタリング部１２０からリテイン信号ＲＳを受信し得る。

リレー状態決定部１３０は、受信した第１制御信号ＣＳ１、第２制御信号ＣＳ２及びリテイン信号ＲＳに基づいて、第１リレー２００の動作状態を制御する第１リレー制御信号ＲＣＳ１及び第２リレー３００の動作状態を制御する第２リレー制御信号ＲＣＳ２を出力するように構成され得る。

ここで、第１リレー制御信号ＲＣＳ１は、第１リレー２００に出力されて第１リレー２００の動作状態を決定する信号である。同様に、第２リレー制御信号ＲＣＳ２は、第２リレー３００に出力されて第２リレー３００の動作状態を決定する信号である。

リレー状態決定部１３０は、第１リレー制御信号ＲＣＳ１として第１制御信号ＣＳ１を選択し、第２リレー制御信号ＲＣＳ２として第２制御信号ＣＳ２を選択し得る。また、リレー状態決定部１３０は、第１リレー制御信号ＲＣＳ１及び第２リレー制御信号ＲＣＳ２としてリテイン信号ＲＳを選択し得る。リレー状態決定部１３０によって選択される第１リレー制御信号ＲＣＳ１及び第２リレー制御信号ＲＣＳ２は、プロセッサ１１０から受信する第３制御信号ＣＳ３によって決定され得る。

具体的には、プロセッサ１１０は、プロセッサ１１０の動作状態に応じてリレー状態決定部１３０から出力されるリレー制御信号を決定する第３制御信号ＣＳ３または回復信号Ｒをさらに出力するように構成され得る。

望ましくは、プロセッサ１１０は、プロセッサ１１０の動作状態がリセット状態である場合、第３制御信号ＣＳ３をリレー状態決定部１３０に出力するように構成され得る。一方、プロセッサ１１０は、プロセッサ１１０の動作状態が回復状態である場合、回復信号Ｒをリレー状態決定部１３０に出力するように構成され得る。ここで、リセット状態とは、プロセッサ１１０が再起動する状態を意味し、回復状態とは、プロセッサ１１０が正常に起動して正常状態を回復した状態を意味する。

例えば、図２の実施形態において、プロセッサ１１０の動作状態がリセット状態になれば、プロセッサ１１０は、リレー状態決定部１３０に第３制御信号ＣＳ３を即時出力し得る。

そして、リレー状態決定部１３０は、プロセッサ１１０から受信した第３制御信号ＣＳ３の信号レベルに基づいて、第１制御信号ＣＳ１、第２制御信号ＣＳ２及びリテイン信号ＲＳのうちの一部を第１リレー制御信号ＲＣＳ１及び第２リレー制御信号ＲＣＳ２として出力するように構成され得る。

ここで、信号レベルは、ローレベルとハイレベルとに区分され得る。ハイレベルは、予め決められた基準レベル以上の信号レベルを意味し、ローレベルは、０以上基準レベル未満の信号レベルを意味し得る。

望ましくは、プロセッサ１１０がリセット状態である場合、第３制御信号ＣＳ３の信号レベルはローレベルを維持するように設定され得る。

リレー状態決定部１３０は、プロセッサ１１０の動作状態がリセット状態である場合、第３制御信号ＣＳ３の信号レベルがハイレベルであるかそれともローレベルであるかによって、第１制御信号ＣＳ１、第２制御信号ＣＳ２及びリテイン信号ＲＳのうちから第１リレー制御信号ＲＣＳ１及び第２リレー制御信号ＲＣＳ２を選択し得る。

他の例として、図２の実施形態において、プロセッサ１１０の動作状態がリセット状態から回復状態になれば、プロセッサ１１０は、リレー状態決定部１３０に回復信号Ｒを即時出力し得る。

プロセッサ１１０から回復信号Ｒが出力される場合、第３制御信号ＣＳ３の信号レベルはローレベルからハイレベルに移行し得る。そして、リレー状態決定部１３０は、プロセッサ１１０の動作状態が回復状態である場合、第１制御信号ＣＳ１を第１リレー制御信号ＲＣＳ１として選択し、第２制御信号ＣＳ２を第２リレー制御信号ＲＣＳ２として選択し得る。すなわち、プロセッサ１１０は、動作状態が回復状態になった場合、回復信号Ｒを出力することで、第１リレー２００及び第２リレー３００の動作状態制御権を回復し得る。

本発明の一実施形態によるリレー制御装置１００は、プロセッサ１１０が突然リセットされる場合にも、第１リレー２００及び第２リレー３００の動作状態が維持されるように制御し得る。例えば、リレー制御装置１００が車両に備えられ、車両の運行中にシステム誤謬によってプロセッサ１１０が不意にリセットされ得る。このような場合、プロセッサ１１０の動作状態がリセット状態であるため、ターンオン状態である第１リレー２００及び第２リレー３００の動作状態をターンオフ状態に変更すると、予期せぬ事故が発生し得る問題がある。したがって、リレー制御装置１００は、プロセッサ１１０がシステム誤謬によってリセットされても、第１リレー２００及び第２リレー３００の動作状態をそのまま維持し、予期せぬ事故を予め防止することができる。

また、リレー制御装置１００は、プロセッサ１１０の動作状態が回復状態に切り換えられた場合、プロセッサ１１０によって第１リレー２００及び第２リレー３００の動作状態を正常に制御することができる。

一方、リレー制御装置１００に備えられたプロセッサ１１０は、本発明で行われる多様な制御ロジックを実行するため、当業界に知られたＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ－Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ、特定用途向け集積回路）、他のチップセット、論理回路、レジスタ、通信モデム、データ処理装置などを選択的に含み得る。また、制御ロジックがソフトウェアとして具現されるとき、プロセッサ１１０は、プログラムモジュールの集合として具現され得る。このとき、プログラムモジュールはメモリに保存され、プロセッサ１１０によって実行され得る。メモリは、プロセッサ１１０の内部または外部に備えられ得、周知の多様な手段でプロセッサ１１０と接続され得る。

望ましくは、回復信号Ｒは、信号レベルが第１信号レベルとして出力され、所定の時間が経過した後、信号レベルが第２信号レベルに移行するように構成され得る。そして、第３制御信号ＣＳ３は、第１信号レベルの回復信号Ｒが出力される場合、信号レベルが第１信号レベルから第２信号レベルに移行するように構成され得る。すなわち、第３制御信号ＣＳ３は、第１信号レベルの回復信号Ｒが出力されるまで、信号レベルが第１信号レベルを維持するように予め設定され得る。ここで、第１信号レベルとは、ローレベルを意味し得る。すなわち、信号レベルは、第１信号レベルであるローレベルと第２信号レベルであるハイレベルとに区分され得る。

例えば、図２の実施形態において、プロセッサ１１０の動作状態がリセット状態であるとき、プロセッサ１１０から出力される第３制御信号ＣＳ３の信号レベルは第１信号レベル（ローレベル）を維持するように設定され得る。

図３は、第３制御信号ＣＳ３の信号レベルが第１信号レベルに維持されるときの実施例を概略的に示した図である。図４は、第３制御信号ＣＳ３の信号レベルが第１信号レベルに維持されないときの比較例を概略的に示した図である。具体的には、図３の実施例及び図４の比較例は、プロセッサ１１０の動作状態がリセット状態であり、回復状態に切り換えられていない場合の例である。

図３及び図４は、経時的に出力される第１制御信号ＣＳ１、第２制御信号ＣＳ２、第３制御信号ＣＳ３、第１出力値Ｑ１、第２出力値Ｑ２、リテイン信号ＲＳ、第１リレー制御信号ＲＣＳ１、及び第２リレー制御信号ＲＣＳ２を示した図である。

図３及び図４において、第１制御信号ＣＳ１、第２制御信号ＣＳ２、第３制御信号ＣＳ３、第１出力値Ｑ１、第２出力値Ｑ２、リテイン信号ＲＳ、第１リレー制御信号ＲＣＳ１、及び第２リレー制御信号ＲＣＳ２のそれぞれの信号レベルまたは出力値は、ローレベルを意味する第１信号レベル及びハイレベルを意味する第２信号レベルとして説明され得る。

また、図３及び図４において、プロセッサ１１０がｔ１時点で１次リセットされ、ｔ２時点で２次リセットされ、ｔ３時点で３次リセットされたと仮定する。

図３の実施例において、第３制御信号ＣＳ３の信号レベルは第１信号レベルに維持されるように設定されたため、プロセッサ１１０が１次リセット、２次リセット及び３次リセットされても、第１リレー制御信号ＲＣＳ１及び第２リレー制御信号ＲＣＳ２は一定に維持され得る。すなわち、第１リレー２００及び第２リレー３００の動作状態が維持され得る。

一方、図４の比較例において、第３制御信号ＣＳ３の信号レベルは、初期は第１信号レベルに維持されるが、以後第２信号レベルに移行し得る。例えば、ｔ１時点で出力された第３制御信号ＣＳ３の信号レベルは第１信号レベルであるが、ｔ１１時点では第３制御信号ＣＳ３の信号レベルが第２信号レベルに移行し得る。これは、図４の比較例では、第３制御信号ＣＳ３の信号レベルが第１信号レベルに維持されるように設定されていないためである。

より具体的には、図４の比較例において、プロセッサ１１０が１次リセットされた場合、すなわち、ｔ１時点～ｔ２時点では第１リレー制御信号ＲＣＳ１及び第２リレー制御信号ＲＣＳ２が一定に維持され得る。すなわち、ｔ１時点～ｔ２時点では、第１リレー２００及び第２リレー３００の動作状態が維持され得る。

一方、プロセッサ１１０が２次以上リセットされた場合、すなわち、ｔ２時点では第１信号レベルを有する第３制御信号ＣＳ３が出力され、リテイン信号ＲＳが出力されても、第１リレー制御信号ＲＣＳ１及び第２リレー制御信号ＲＣＳ２の信号レベルが変更され得る。これは、ｔ２時点で第３制御信号ＣＳ３の信号レベルが第２信号レベルから第１信号レベルに移行することで、フリップフロップ１３１の第１出力値Ｑ１及び第２出力値Ｑ２が変更されたためである。そして、ｔ２１時点において、第３制御信号ＣＳ３の信号レベルは第１信号レベルから第２信号レベルに移行し得る。

その後、プロセッサ１１０がｔ３時点で３次リセットされた場合、ｔ３時点で第３制御信号ＣＳ３の信号レベルは第２信号レベルから第１信号レベルに移行し得る。この場合、フリップフロップ１３１の第１出力値Ｑ１及び第２出力値Ｑ２が再度変更され得る。すなわち、ｔ３時点でプロセッサ１１０が３次リセットされたものの、フリップフロップ１３１の第１出力値Ｑ１及び第２出力値Ｑ２が変更されたため、第１リレー制御信号ＲＣＳ１及び第２リレー制御信号ＲＣＳ２の信号レベルも変更され得る。そして、ｔ３１時点において、第３制御信号ＣＳ３の信号レベルは第１信号レベルから第２信号レベルに移行し得る。

したがって、図４の比較例では、プロセッサ１１０が１次リセットされた場合は第１リレー２００及び第２リレー３００の動作状態を維持して予期せぬ事故を防止できるが、プロセッサ１１０が２次以上リセットされる場合は、第１リレー２００及び第２リレー３００の動作状態を維持できないという問題がある。

一方、図３の実施例のように、本発明の一実施形態によるリレー制御装置１００は、プロセッサ１１０が２次以上リセットされる場合にも、第１リレー２００及び第２リレー３００の動作状態を維持することができる。

リレー状態決定部１３０は、プロセッサ１１０の動作状態が回復状態である場合、プロセッサ１１０から回復信号Ｒを受信し、第１リレー制御信号ＲＣＳ１として第１制御信号ＣＳ１を出力し、第２リレー制御信号ＲＣＳ２として第２制御信号ＣＳ２を出力するように構成され得る。

すなわち、リレー状態決定部１３０は、プロセッサ１１０から第１信号レベルの第３制御信号ＣＳ３を受信しない場合、第１リレー制御信号ＲＣＳ１として第１制御信号ＣＳ１を出力し、第２リレー制御信号ＲＣＳ２として第２制御信号ＣＳ２を出力するように構成され得る。

図５は、本発明の一実施形態によるプロセッサが回復状態であるときの実施例を概略的に示した図である。

具体的には、図５の実施例は、図３の実施例においてｔ４時点でプロセッサ１１０の動作状態が回復状態に切り換えられた場合の実施例である。

図５の実施例において、ｔ４時点でプロセッサ１１０の動作状態がリセット状態から回復状態に切り換えられれば、プロセッサ１１０は、回復信号Ｒを即時出力し得る。この場合、出力される回復信号Ｒの信号レベルは、第１信号レベルであり得る。そして、プロセッサ１１０は、第１信号レベルの回復信号Ｒを出力すると同時に、第３制御信号ＣＳ３の信号レベルを第１信号レベルから第２信号レベルに移行させ得る。

ｔ４時点から所定の時間が経過したｔ５時点で、プロセッサ１１０から出力される回復信号Ｒの信号レベルは第１信号レベルから第２信号レベルに移行し得る。この場合、第１制御信号ＣＳ１及び第２制御信号ＣＳ２の信号レベルは、第１信号レベルから第２信号レベルに移行し得る。また、フリップフロップ１３１の第１出力値Ｑ１及び第２出力値Ｑ２が変更され得る。

望ましくは、プロセッサ１１０からリレー状態決定部１３０に出力される回復信号Ｒの信号レベルが第１信号レベルから第２信号レベルに移行する瞬間、フリップフロップ１３１の第１出力値Ｑ１及び第２出力値Ｑ２の信号レベルが変更され得る。

すなわち、回復信号Ｒ、第１制御信号ＣＳ１、第２制御信号ＣＳ２、第３制御信号ＣＳ３、第１出力値Ｑ１及び第２出力値Ｑ２の信号レベルが、ｔ５時点からはｔ１時点以前と同一になり得る。

したがって、ｔ５時点からは動作状態が回復状態に切り換えられたプロセッサ１１０によって、第１リレー２００及び第２リレー３００の動作状態が制御できる。

すなわち、本発明の一実施形態によるリレー制御装置１００は、プロセッサ１１０が１回以上リセットされる場合は、プロセッサ１１０から出力される第３制御信号ＣＳ３に基づいて第１リレー２００及び第２リレー３００の動作状態を維持することができる。その後、プロセッサ１１０の動作状態が回復状態に切り換えられれば、プロセッサ１１０から出力される回復信号Ｒに基づいて、第１制御信号ＣＳ１、第２制御信号ＣＳ２、第３制御信号ＣＳ３、第１出力値Ｑ１及び第２出力値Ｑ２の信号レベルを元の信号レベルに戻すことで、プロセッサ１１０によって第１リレー２００及び第２リレー３００の動作状態を制御することができる。

一方、リレー状態決定部１３０は、プロセッサ１１０の動作状態がリセット状態である場合、プロセッサ１１０から第１信号レベルの第３制御信号ＣＳ３を受信し、第１リレー制御信号ＲＣＳ１及び第２リレー制御信号ＲＣＳ２としてリテイン信号ＲＳを出力するように構成され得る。

すなわち、リレー状態決定部１３０は、プロセッサ１１０から第１信号レベルの第３制御信号ＣＳ３を受信した場合、第１リレー制御信号ＲＣＳ１及び第２リレー制御信号ＲＣＳ２としてリテイン信号ＲＳを出力するように構成され得る。

望ましくは、プロセッサ１１０の動作状態がリセット状態であるとき、モニタリング部１２０はリレー状態決定部１３０にリテイン信号ＲＳを出力し、プロセッサ１１０はリレー状態決定部１３０に第３制御信号ＣＳ３を出力し得る。

例えば、図３及び図５を参照すると、出力されるリテイン信号ＲＳの信号レベルは第２信号レベルであり、第３制御信号ＣＳ３の信号レベルは第１信号レベルであり得る。

すなわち、リレー状態決定部１３０がプロセッサ１１０から第３制御信号ＣＳ３を受信した場合は、プロセッサ１１０の動作状態がリセット状態であり得る。一方、リレー状態決定部１３０がプロセッサ１１０から第３制御信号ＣＳ３を受信しない場合は、プロセッサ１１０の動作状態が正常状態または回復状態であり得る。

したがって、リレー状態決定部１３０は、第３制御信号ＣＳ３を受信した場合、第１リレー制御信号ＲＣＳ１及び第２リレー制御信号ＲＣＳ２としてリテイン信号ＲＳを出力し、第１リレー２００及び第２リレー３００の動作状態を維持させることができる。一方、リレー状態決定部１３０は、第３制御信号ＣＳ３を受信しない場合、第１リレー制御信号ＲＣＳ１として第１制御信号ＣＳ１を出力し、第２リレー制御信号ＲＣＳ２として第２制御信号ＣＳ２を出力し得る。すなわち、リレー状態決定部１３０は、プロセッサ１１０から受信した第１制御信号ＣＳ１及び第２制御信号ＣＳ２によって、第１リレー２００及び第２リレー３００の動作状態をそれぞれ制御することができる。

モニタリング部１２０は、プロセッサ１１０の動作状態がリセット状態である場合、所定の時間リテイン信号ＲＳの信号レベルを第２信号レベルとして出力するように構成され得る。そして、モニタリング部１２０は、所定の時間が経過した後はリテイン信号ＲＳの信号レベルを第１信号レベルとして出力するように構成され得る。すなわち、プロセッサ１１０の動作状態が所定の時間回復状態に切り換えられない場合、モニタリング部１２０は、リテイン信号ＲＳの信号レベルを第２信号レベルから第１信号レベルに移行し得る。

例えば、モニタリング部１２０は、プロセッサ１１０の動作状態がリセット状態と判断される場合、所定の時間第２信号レベル（ハイレベル）を有するリテイン信号ＲＳを出力し、所定の時間が経過した後は第１信号レベル（ローレベル）を有するリテイン信号ＲＳを出力し得る。

上述したように、第１信号レベルは０を含み得る。すなわち、モニタリング部１２０は、所定の時間第２信号レベルを有するリテイン信号ＲＳを出力し、所定の時間が経過した後はリテイン信号ＲＳを出力しなくてもよい。

リレー状態決定部１３０は、リテイン信号ＲＳの信号レベルが第２信号レベルである場合、第１リレー２００及び第２リレー３００の動作状態を維持するように構成され得る。そして、リレー状態決定部１３０は、リテイン信号ＲＳの信号レベルが第１信号レベルである場合、第１リレー２００及び第２リレー３００の動作状態を変更するように構成され得る。

例えば、図３の実施形態において、ｔ０時点にリテイン信号ＲＳの信号レベルが第２信号レベルから第１信号レベルに変更されると仮定する。そして、プロセッサ１１０の動作状態は継続してリセット状態であると仮定する。この場合、プロセッサ１１０の動作状態がリセット状態であるため、モニタリング部１２０はリレー状態決定部１３０にリテイン信号ＲＳを出力し、プロセッサ１１０はリレー状態決定部１３０に第３制御信号ＣＳ３を出力し得る。ここで、リテイン信号ＲＳは、ｔ１時点からｔ０時点まで第２信号レベルを有し、ｔ０時点以後は第１信号レベルを有し得る。そして、第３制御信号ＣＳ３は、ｔ１時点から第１信号レベルを有し得る。したがって、リレー状態決定部１３０は、ｔ１時点からｔ０時点まで第１リレー制御信号ＲＣＳ１及び第２リレー制御信号ＲＣＳ２として第２信号レベルを有するリテイン信号ＲＳを出力し、第１リレー２００及び第２リレー３００の動作状態をターンオン状態に維持させることができる。そして、リレー状態決定部１３０は、ｔ０時点からは第１リレー制御信号ＲＣＳ１及び第２リレー制御信号ＲＣＳ２として第１信号レベルを有するリテイン信号ＲＳを出力し、第１リレー２００及び第２リレー３００の動作状態をターンオフ状態に変更できる。

すなわち、モニタリング部１２０は、プロセッサ１１０の動作状態がリセット状態である場合、所定の時間のみ第１リレー２００及び第２リレー３００の動作状態がターンオン状態を維持するように、所定の時間第２信号レベルを有するリテイン信号ＲＳを出力し得る。

例えば、プロセッサ１１０のリセットが引き続いて繰り返される場合にも、第１リレー２００及び第２リレー３００の動作状態をターンオン状態に維持できない問題がある。この場合、プロセッサ１１０はリセットされている状態であるため、第１制御信号ＣＳ１、第２制御信号ＣＳ２及び第３制御信号ＣＳ３の信号レベルを変更できない。したがって、モニタリング部１２０は、出力されるリテイン信号ＲＳの信号レベルを変更することで、第１リレー２００及び第２リレー３００の動作状態をターンオフ状態に変更し得る。そして、プロセッサ１１０がリセット状態である場合、第１信号レベルを有する第３制御信号ＣＳ３が続いて出力されるため、第１リレー２００及び第２リレー３００の動作状態はターンオフ状態に維持され得る。したがって、プロセッサ１１０が続いてリセットされる状況におけるシステム資源及びエネルギーの無駄遣いが防止される。

図６は、本発明の一実施形態によるリレー状態決定部１３０をより具体的に示した図である。図７は、本発明の一実施形態によるリレー状態決定部１３０の例示的構成を概略的に示した図である。

図６及び図７を参照すると、リレー状態決定部１３０は、フリップフロップ１３１及びバッファ部１３２を含み得る。

フリップフロップ１３１は、１ビット（Ｂｉｔ）の情報を保管及び維持可能な論理回路である。例えば、図７の実施形態において、フリップフロップ１３１はＤフリップフロップ（Ｄ ｆｌｉｐ－ｆｌｏｐ）であり得る。その他にも、フリップフロップ１３１には、ＲＳフリップフロップ、ＪＫフリップフロップまたはＴフリップフロップが適用され得る。以下、説明の便宜上、フリップフロップ１３１がＤフリップフロップであるとして説明する。

図７の実施形態において、フリップフロップ１３１は、データ端子Ｄ、クロック端子Ｃ、第１出力端子Ｑ及び第２出力端子Ｑ'を含み得る。データ端子Ｄに第２制御信号ＣＳ２が入力され、クロック端子Ｃに第３制御信号ＣＳ３が入力され、第２制御信号ＣＳ２及び第３制御信号ＣＳ３の信号レベルによって第１出力端子Ｑから第１出力値Ｑ１が出力され、第２出力端子Ｑ'から第２出力値Ｑ２が出力され得る。第１出力値Ｑ１及び第２出力値Ｑ２はバッファ部１３２に入力され得る。ここで、第１出力値Ｑ１と第２出力値Ｑ２とは、信号レベルが互いに反対であり得る。すなわち、第１出力値Ｑ１の信号レベルが第１信号レベルであれば、第２出力値Ｑ２の信号レベルは第２信号レベルである。

バッファ部１３２は、プロセッサ１１０から第１制御信号ＣＳ１及び第２制御信号ＣＳ２を受信し得る。また、バッファ部１３２は、フリップフロップ１３１から第１出力値Ｑ１及び第２出力値Ｑ２を受信し、モニタリング部１２０からリテイン信号ＲＳを受信し得る。そして、バッファ部１３２は、第１リレー２００の動作状態を制御する第１リレー制御信号ＲＣＳ１を第１リレー２００に出力し得る。また、バッファ部１３２は、第２リレー３００の動作状態を制御する第２リレー制御信号ＲＣＳ２を第２リレー３００に出力し得る。

リレー状態決定部１３０は、フリップフロップ１３１及びバッファ部１３２を含むことで、プロセッサ１１０の動作状態がリセット状態であっても、第３制御信号ＣＳ３の信号レベル及びリテイン信号ＲＳの信号レベルによって第１リレー２００及び第２リレー３００の動作状態を維持させることができる。

より具体的には、バッファ部１３２は、複数のバッファを含み得る。例えば、バッファ部１３２は、第１バッファ、第２バッファ、第３バッファ及び第４バッファを含み得る。

第１バッファは、リテイン信号ＲＳ及び第１出力値Ｑ１を受信し、第１出力値Ｑ１の信号レベルによってリテイン信号ＲＳの出力可否が決定されるように構成され得る。例えば、第１出力値Ｑ１の信号レベルが第２信号レベル（ハイレベル）であれば、第１バッファからリテイン信号ＲＳが出力され得る。一方、第１出力値Ｑ１の信号レベルが第１信号レベル（ローレベル）であれば、第１バッファからリテイン信号ＲＳが出力されない。

第２バッファは、第１制御信号ＣＳ１及び第２出力値Ｑ２を受信し、第２出力値Ｑ２の信号レベルによって第１制御信号ＣＳ１の出力可否が決定されるように構成され得る。例えば、第２出力値Ｑ２の信号レベルが第２信号レベルであれば、第２バッファから第１制御信号ＣＳ１が出力され得る。一方、第２出力値Ｑ２の信号レベルが第１信号レベルであれば、第２バッファから第１制御信号ＣＳ１が出力されない。

そして、第１バッファの出力ラインと第２バッファの出力ラインとは互いに統合され得る。すなわち、第１バッファ及び第２バッファは、信号レベルが互いに反対である第１出力値Ｑ１及び第２出力値Ｑ２をそれぞれ受信する。したがって、第１バッファからリテイン信号ＲＳが出力される場合、第２バッファから第１制御信号ＣＳ１が出力されない。例えば、第１バッファに入力される第１出力値Ｑ１の信号レベルが第２信号レベル（ハイレベル）である場合、第２バッファに入力される第２出力値Ｑ２の信号レベルは、第１信号レベル（ローレベル）であるためである。

したがって、第１出力値Ｑ１及び第２出力値Ｑ２の信号レベルによって、第１リレー制御信号ＲＣＳ１は、第１制御信号ＣＳ１またはリテイン信号ＲＳとして出力され得る。

そして、プロセッサ１１０がリセット状態である場合、フリップフロップ１３１のクロック端子Ｃに入力される第３制御信号ＣＳ３の信号レベルは、常に第１信号レベルに設定され得る。この場合、フリップフロップ１３１から出力される第１出力値Ｑ１の信号レベルは常に第２信号レベルであり、第２出力値Ｑ２の信号レベルは常に第１信号レベルであり得る。したがって、プロセッサ１１０がリセット状態である場合は、第１リレー制御信号ＲＣＳ１として第１バッファからリテイン信号ＲＳが出力されるため、第１リレー２００の動作状態が維持できる。

一方、プロセッサ１１０が回復状態である場合、フリップフロップ１３１のクロック端子Ｃに入力される第３制御信号ＣＳ３の信号レベルは、第２信号レベルに設定され得る。この場合、フリップフロップ１３１から出力される第１出力値Ｑ１の信号レベルは第１信号レベルであり、第２出力値Ｑ２の信号レベルは第２信号レベルであり得る。したがって、プロセッサ１１０が回復状態である場合は、第１リレー制御信号ＲＣＳ１として第１バッファから第１制御信号ＣＳ１が出力される。すなわち、プロセッサ１１０によって第１リレー２００の動作状態が制御できる。

第３バッファは、第２制御信号ＣＳ２及び第２出力値Ｑ２を受信し、第２出力値Ｑ２の信号レベルによって第２制御信号ＣＳ２の出力可否が決定されるように構成され得る。例えば、第２出力値Ｑ２の信号レベルが第２信号レベルであれば、第３バッファから第２制御信号ＣＳ２が出力され得る。一方、第２出力値Ｑ２の信号レベルが第１信号レベルであれば、第３バッファから第２制御信号ＣＳ２が出力されない。

第４バッファは、リテイン信号ＲＳ及び第１出力値Ｑ１を受信し、第１出力値Ｑ１の信号レベルによってリテイン信号ＲＳの出力可否が決定されるように構成され得る。例えば、第１出力値Ｑ１の信号レベルが第２信号レベル（ハイレベル）であれば、第４バッファからリテイン信号ＲＳが出力され得る。一方、第１出力値Ｑ１の信号レベルが第１信号レベル（ローレベル）であれば、第４バッファからリテイン信号ＲＳが出力されない。

第１バッファ及び第２バッファと同様に、第３バッファの出力ライン及び第４バッファの出力ラインも統合され得る。第３バッファ及び第４バッファは、信号レベルが互いに反対である第２出力値Ｑ２及び第１出力値Ｑ１をそれぞれ受信する。したがって、第３バッファから第２制御信号ＣＳ２が出力される場合、第４バッファからはリテイン信号ＲＳが出力されない。一方、第３バッファから第２制御信号ＣＳ２が出力されない場合、第４バッファからはリテイン信号ＲＳが出力される。すなわち、第２リレー制御信号ＲＣＳ２は、第３バッファから出力される第２制御信号ＣＳ２、または、第４バッファから出力されるリテイン信号ＲＳである。

上述したように、プロセッサ１１０がリセット状態である場合、第３制御信号ＣＳ３の信号レベルに基づいてフリップフロップ１３１から出力される第１出力値Ｑ１の信号レベルは、常に第２信号レベルであり得る。したがって、プロセッサ１１０がリセット状態である場合は、第２リレー制御信号ＲＣＳ２として第４バッファからリテイン信号ＲＳが出力されるため、第２リレー３００の動作状態が維持できる。

一方、プロセッサ１１０が回復状態である場合、フリップフロップ１３１から出力される第１出力値Ｑ１の信号レベルは第１信号レベルであり、第２出力値Ｑ２の信号レベルは第２信号レベルであり得る。したがって、プロセッサ１１０が回復状態である場合は、第２リレー制御信号ＲＣＳ２として第４バッファから第２制御信号ＣＳ２が出力される。すなわち、プロセッサ１１０によって第２リレー３００の動作状態が制御できる。

図８は、本発明の一実施形態によるリレー状態決定部１３０の他の例示的構成を概略的に示した図である。

図６及び図８を参照すると、リレー状態決定部１３０は、ゲート部１３３をさらに含み得る。

ゲート部１３３は、第１リレー２００及び第２リレー３００の少なくとも一つとバッファ部１３２との間に接続されるように構成され得る。

図８の実施形態において、ゲート部１３３は、バッファ部１３２と第２リレー３００との間に接続され得る。ゲート部１３３は、バッファ部１３２から第３リレー制御信号ＲＣＳ３を受信し、モニタリング部１２０からリテイン信号ＲＳを受信し得る。そして、ゲート部１３３は、第３リレー制御信号ＲＣＳ３及びリテイン信号ＲＳの信号レベルに基づいて、第２リレー制御信号ＲＣＳ２を第２リレー３００に出力し得る。

上述した実施形態のように、プロセッサ１１０の動作状態がリセット状態である場合、バッファ部１３２の第４バッファからリテイン信号ＲＳが出力され得る。すなわち、第３リレー制御信号ＲＣＳ３は、第４バッファから出力されたリテイン信号ＲＳであり得る。この場合、ゲート部１３３にはバッファ部１３２及びモニタリング部１２０によるリテイン信号ＲＳが入力されるため、ゲート部１３３から出力される第２リレー制御信号ＲＣＳ２は、リテイン信号ＲＳであり得る。したがって、第２リレー３００にリテイン信号ＲＳが入力され、第２リレー３００の動作状態が維持できる。

本発明によるリレー制御装置１００は、ＢＭＳ（Ｂａｔｔｅｒｙ Ｍａｎａｇｅｍｅｎｔ Ｓｙｓｔｅｍ、バッテリー管理システム）に適用可能である。すなわち、本発明によるＢＭＳは、上述したリレー制御装置１００を含み得る。このような構成において、リレー制御装置１００の各構成要素の少なくとも一部は、従来のＢＭＳに含まれた構成の機能を補完または追加することで具現され得る。例えば、リレー制御装置１００のプロセッサ１１０、モニタリング部１２０及びリレー状態決定部１３０は、ＢＭＳの構成要素として具現され得る。

また、本発明によるリレー制御装置１００は、バッテリーパックに備えられ得る。すなわち、本発明によるバッテリーパックは、上述したリレー制御装置１００及び一つ以上のバッテリーセルを含み得る。また、バッテリーパックは、電装品（リレー、ヒューズなど）及びケースなどをさらに含み得る。

ここで、バッテリーセルは、負極端子及び正極端子を備え、物理的に分離可能な一つの独立したセルを意味する。一例として、一つのパウチ型リチウムポリマーセルがバッテリーセルとして見なされ得る。また、バッテリーパックは、一つ以上のバッテリーセルが直列及び／または並列に接続されて備えられた一つ以上のバッテリーモジュールを含み得る。

また、本発明によるリレー制御装置１００は、自動車に備えられ得る。したがって、リレー制御装置１００は、自動車の走行中にシステム的な誤謬によってプロセッサ１１０がリセットされる場合にも、バッテリーと自動車とを連結するリレーが開放されることなく閉状態に維持されるようにリレーを制御できる。

また、リレー制御装置１００は、プロセッサ１１０が回復した場合、プロセッサ１１０に第１リレー２００及び第２リレー３００の動作状態制御権を直ちに与えることができる。

図９は、本発明の一実施形態によるリレー制御方法を概略的に示した図である。本発明の一実施形態によるリレー制御方法の各段階は、リレー制御装置１００によって実行できる。

図９を参照すると、リレー制御方法は、第１信号出力段階Ｓ１００、第２信号出力段階Ｓ２００、第３信号または回復信号出力段階Ｓ３００、及びリレー制御信号出力段階Ｓ４００を含み得る。

第１信号出力段階Ｓ１００は、第１リレー２００の動作状態を制御するための第１制御信号ＣＳ１、及び第２リレー３００の動作状態を制御するための第２制御信号ＣＳ２を出力する段階であって、プロセッサ１１０によって実行できる。

第２信号出力段階Ｓ２００は、プロセッサ１１０と接続されてプロセッサ１１０の動作状態をモニタリングし、プロセッサ１１０の動作状態に応じて第１リレー２００及び第２リレー３００の動作状態を維持するように構成されたリテイン信号ＲＳを出力する段階であって、モニタリング部１２０によって実行できる。

モニタリング部１２０は、プロセッサ１１０の動作状態をモニタリングし、プロセッサ１１０の動作状態がリセット状態になれば、リレー状態決定部１３０でリテイン信号ＲＳを出力し得る。

第３信号または回復信号出力段階Ｓ３００は、第２信号出力段階Ｓ２００の後に行われ得る。具体的には、第３信号または回復信号出力段階Ｓ３００は、プロセッサ１１０の動作状態に応じてリレー状態決定部１３０から出力されるリレー制御信号を決定する第３制御信号ＣＳ３または回復信号Ｒをさらに出力する段階であって、プロセッサ１１０によって実行できる。

プロセッサ１１０は、動作状態がリセット状態になると直ちに、リレー状態決定部１３０に第３制御信号ＣＳ３を出力し得る。望ましくは、第３制御信号ＣＳ３の信号レベルは、常に第１信号レベル（ローレベル）を維持するように設定され得る。

また、プロセッサ１１０は、動作状態が回復状態になると直ちに、リレー状態決定部１３０に回復信号Ｒを出力し得る。ここで、出力される回復信号Ｒの信号レベルは第１信号レベルであり得る。そして、プロセッサ１１０は、第３制御信号ＣＳ３の信号レベルを第１信号レベルから第２信号レベルに移行させ得る。その後、回復信号Ｒの信号レベルが第１信号レベルから第２信号レベルに移行すれば、第１制御信号ＣＳ１、第２制御信号ＣＳ２、第１出力値Ｑ１及び第２出力値Ｑ２の信号レベルがプロセッサ１１０のリセット以前の状態に回復され得る。

リレー制御信号出力段階Ｓ４００は、第１制御信号ＣＳ１、第２制御信号ＣＳ２及びリテイン信号ＲＳに基づいて、第１リレー２００の動作状態を制御する第１リレー制御信号ＲＣＳ１及び第２リレー３００の動作状態を制御する第２リレー制御信号ＲＣＳ２を出力する段階であって、リレー状態決定部１３０によって実行できる。

より具体的には、リレー制御信号出力段階Ｓ４００は、プロセッサ１１０から受信した第３制御信号ＣＳ３または回復信号Ｒの信号レベルに基づいて、第１制御信号ＣＳ１、第２制御信号ＣＳ２及びリテイン信号ＲＳのうちの一部を第１リレー制御信号ＲＣＳ１及び第２リレー制御信号ＲＣＳ２として出力する段階である。

例えば、プロセッサ１１０の動作状態がリセット状態である場合、第３制御信号ＣＳ３の信号レベルは第１信号レベルであり得る。この場合、第１リレー制御信号ＲＣＳ１及び第２リレー制御信号ＲＣＳ２としてリテイン信号ＲＳが出力され得る。したがって、第１リレー２００及び第２リレー３００は、リテイン信号ＲＳの信号レベルによって動作状態が維持されるか又は変更され得る。

具体的には、第１リレー２００及び第２リレー３００の動作状態がターンオン状態であるとき、プロセッサ１１０がリセットされたと仮定する。この場合、リテイン信号ＲＳの信号レベルは第２信号レベルであり得る。そして、リテイン信号ＲＳが第１リレー２００及び第２リレー３００に入力されるため、第１リレー２００及び第２リレー３００の動作状態はターンオン状態に維持され得る。

その後、所定の時間が経過した後もプロセッサ１１０の動作状態がリセット状態であれば、リテイン信号ＲＳの信号レベルは、第１信号レベルに移行され得る。この場合、リテイン信号ＲＳが第１リレー２００及び第２リレー３００に入力されるため、第１リレー２００及び第２リレー３００の動作状態は、ターンオフ状態に変更され得る。

したがって、本発明の一実施形態によるリレー制御方法は、プロセッサ１１０がリセットされる場合に複数のリレーの動作状態を維持させることで、プロセッサ１１０のリセットによる事故を防止することができる。また、所定の時間が経過するまでプロセッサ１１０の動作状態がリセット状態であれば、複数のリレーの動作状態をターンオフ状態に変更することで、システム資源及びエネルギーの無駄遣いを防止することができる。

他の例として、プロセッサ１１０の動作状態がリセット状態から回復状態に切り換えられた場合、第１信号レベルの回復信号Ｒが出力され、第３制御信号ＣＳ３の信号レベルは第１信号レベルから第２信号レベルに移行し得る。その後、回復信号Ｒの信号レベルが第１信号レベルから第２信号レベルに移行すれば、第１リレー制御信号ＲＣＳ１として第１制御信号ＣＳ１が出力され、第２リレー制御信号ＲＣＳ２として第２制御信号ＣＳ２が出力され得る。したがって、第１リレー２００及び第２リレー３００の動作状態は、プロセッサ１１０によって制御される。

したがって、本発明の一実施形態によるリレー制御方法は、プロセッサ１１０の動作状態が回復した場合、複数のリレーの制御権をプロセッサ１１０が再び回復することで、複数のリレーの動作状態を安定的に制御することができる。

上述した本発明の実施形態は、装置及び方法のみによって具現されるものではなく、本発明の実施形態の構成に対応する機能を実現するプログラムまたはそのプログラムが記録された記録媒体を通じても具現され得、このような具現は上述した実施形態の記載から当業者であれば容易に具現できるであろう。

以上のように、本発明を限定された実施形態と図面によって説明したが、本発明はこれに限定されるものではなく、本発明の属する技術分野で通常の知識を持つ者によって本発明の技術思想と特許請求の範囲の均等範囲内で多様な修正及び変形が可能であることは言うまでもない。

また、上述した本発明は、本発明が属する技術分野で通常の知識を持つ者により、本発明の技術的思想を逸脱しない範囲内で様々な置換、変形及び変更が可能であって、上述した実施形態及び添付の図面によって限定されるものではなく、多様な変形のため各実施形態の全部または一部が選択的に組み合わせられて構成され得る。

１００：リレー制御装置
１１０：プロセッサ
１２０：モニタリング部
１３０：リレー状態決定部
１３１：フリップフロップ
１３２：バッファ部
１３３：ゲート部
２００：第１リレー
３００：第２リレー

Claims (12)

1. 第１リレーの動作状態を制御するための第１制御信号、及び第２リレーの動作状態を制御するための第２制御信号を出力するプロセッサと、
   前記プロセッサと接続されて前記プロセッサの動作状態をモニタリングし、
   前記プロセッサの動作状態に応じて前記第１リレー及び前記第２リレーの動作状態を維持するためのリテイン信号を出力するモニタリング部と、
   前記プロセッサから前記第１制御信号及び前記第２制御信号を受信し、
   前記モニタリング部から前記リテイン信号を受信し、
   受信した前記第１制御信号、前記第２制御信号及び前記リテイン信号に基づいて、前記第１リレーの動作状態を制御する第１リレー制御信号及び前記第２リレーの動作状態を制御する第２リレー制御信号を出力するリレー状態決定部と、を含み、
   前記プロセッサは、
   前記プロセッサの動作状態に応じて前記リレー状態決定部から出力されるリレー制御信号を決定する第３制御信号または回復信号を前記リレー状態決定部にさらに出力し、
   前記リレー状態決定部は、
   前記プロセッサから受信した前記第３制御信号または前記回復信号の信号レベルに基づいて、前記第１制御信号、前記第２制御信号及び前記リテイン信号のうちの一部を前記第１リレー制御信号及び前記第２リレー制御信号として出力する、リレー制御装置。
2. 前記プロセッサは、
   前記プロセッサの動作状態がリセット状態である場合、前記第３制御信号を前記リレー状態決定部に出力し、
   前記プロセッサの動作状態が回復状態である場合、前記回復信号を前記リレー状態決定部に出力する、請求項１に記載のリレー制御装置。
3. 前記回復信号は、
   前記信号レベルが第１信号レベルとして出力され、所定の時間が経過した後、前記信号レベルを第２信号レベルに移行し、
   前記第３制御信号は、
   前記第１信号レベルの前記回復信号が出力される場合、前記信号レベルを前記第１信号レベルから前記第２信号レベルに移行する、請求項２に記載のリレー制御装置。
4. 前記第３制御信号は、
   前記第１信号レベルの前記回復信号が出力されるまで、前記信号レベルが前記第１信号レベルを維持するように予め設定された、請求項３に記載のリレー制御装置。
5. 前記リレー状態決定部は、
   前記プロセッサの動作状態が前記回復状態である場合、前記プロセッサから前記回復信号を受信し、
   前記第１リレー制御信号として前記第１制御信号を出力し、
   前記第２リレー制御信号として前記第２制御信号を出力する、請求項３または４に記載のリレー制御装置。
6. 前記リレー状態決定部は、
   前記プロセッサの前記動作状態が前記リセット状態である場合、前記プロセッサから前記第１信号レベルの前記第３制御信号を受信し、
   前記第１リレー制御信号及び前記第２リレー制御信号として前記リテイン信号を出力する、請求項３から５のいずれか一項に記載のリレー制御装置。
7. 前記モニタリング部は、
   前記プロセッサの動作状態が前記リセット状態である場合、所定の時間前記リテイン信号の信号レベルを第２信号レベルとして出力し、
   前記所定の時間が経過した後は前記リテイン信号の信号レベルを第１信号レベルとして出力する、請求項３から６のいずれか一項に記載のリレー制御装置。
8. 前記リレー状態決定部は、
   前記リテイン信号の信号レベルが前記第２信号レベルである場合、前記第１リレー及び前記第２リレーの動作状態を維持する、請求項３から７のいずれか一項に記載のリレー制御装置。
9. 前記リレー状態決定部は、
   前記リテイン信号の信号レベルが前記第１信号レベルである場合、前記第１リレー及び前記第２リレーの動作状態を変更する、請求項３から８のいずれか一項に記載のリレー制御装置。
10. 請求項１から９のいずれか一項に記載のリレー制御装置を含む、バッテリーパック。
11. 請求項１から９のいずれか一項に記載のリレー制御装置を含む、自動車。
12. プロセッサにおいて、第１リレーの動作状態を制御するための第１制御信号及び第２リレーの動作状態を制御するための第２制御信号を出力する第１信号出力段階と、
    モニタリング部において、前記プロセッサと接続されて前記プロセッサの動作状態をモニタリングし、前記プロセッサの動作状態に応じて前記第１リレー及び前記第２リレーの動作状態を維持するリテイン信号を出力する第２信号出力段階と、
    リレー状態決定部において、前記第１制御信号、前記第２制御信号及び前記リテイン信号に基づいて、前記第１リレーの動作状態を制御する第１リレー制御信号及び前記第２リレーの動作状態を制御する第２リレー制御信号を出力するリレー制御信号出力段階と、を含み、
    前記第２信号出力段階の後、前記プロセッサにおいて、前記プロセッサの動作状態に応じて前記リレー状態決定部から出力されるリレー制御信号を決定する第３制御信号または回復信号をさらに出力する第３信号または回復信号出力段階をさらに含み、
    前記リレー制御信号出力段階は、前記第３制御信号または前記回復信号の信号レベルに基づいて、前記第１制御信号、前記第２制御信号及び前記リテイン信号のうちの一部を前記第１リレー制御信号及び前記第２リレー制御信号として出力する段階である、リレー制御方法。

Images