JP2023511769A - 水溶性有機‐無機ハイブリッドマスク配合物及びその用途 - Google Patents

水溶性有機‐無機ハイブリッドマスク配合物及びその用途 Download PDF

Info

Publication number
JP2023511769A
JP2023511769A JP2022546605A JP2022546605A JP2023511769A JP 2023511769 A JP2023511769 A JP 2023511769A JP 2022546605 A JP2022546605 A JP 2022546605A JP 2022546605 A JP2022546605 A JP 2022546605A JP 2023511769 A JP2023511769 A JP 2023511769A
Authority
JP
Japan
Prior art keywords
mask
metal compound
semiconductor wafer
water
cations
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022546605A
Other languages
English (en)
Inventor
ウェンコアン リー，
ジェームス エス． パパヌ，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2023511769A publication Critical patent/JP2023511769A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0275—Photolithographic processes using lasers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Optics & Photonics (AREA)
  • Dicing (AREA)
  • Inorganic Compounds Of Heavy Metals (AREA)

Abstract

水溶性有機‐無機ハイブリッドマスク及びマスク配合物、並びに半導体ウエハをダイシングする方法が説明される。一実施例では、ウエハの個片化プロセス用のマスクが、固体成分及び水をベースとする水溶性マトリクスを含む。ｐ‐ブロック金属化合物、ｓ‐ブロック金属化合物、又は遷移金属化合物が、水溶性マトリックス全体に溶解する。【選択図】図１

Description

関連出願の相互参照
本出願は、令和２年１月３０日に出願された米国非仮出願第16/777,610号の優先権を主張し、その全内容は、参照により本明細書に組み込まれる。
本開示の実施形態は、半導体処理の分野に関し、特に、各ウエハがその上に複数の集積回路を有する複数の半導体ウエハをダイシングする方法に関する。
半導体ウエハの処理では、集積回路が、シリコン又は他の半導体材料から構成されるウエハ（基板とも称される）上に形成される。一般的には、集積回路を形成するために、半導電性、導電性、又は絶縁性のいずれかである、様々な材料の層が利用される。これらの材料は、集積回路を形成するために、様々な周知のプロセスを使用して、ドープされ、堆積され、エッチングされる。各ウエハは、処理されて、ダイとして知られる集積回路を含む多数の個片領域を形成する。
集積回路形成プロセスに続いて、ウエハは、パッケージ化されるため、又は、より大型の回路内でパッケージ化されていない形態で使用されるために、「ダイシングされ（diced）」て、互いとは別個のダイに分離される。ウエハをダイシングするために使用される２つの主な技法は、スクライビングとソーイングである。スクライビングでは、先端がダイヤモンドのスクライバが、予め形成されたスクライブラインに沿って、ウエハ表面の端から端まで移動する。このようなスクライブラインは、ダイ間のスペースに沿って延在する。これらのスペースは、一般的に「ストリート（street）」と称される。ダイヤモンドのスクライバは、ストリートに沿って、ウエハ表面に浅いキズ（scratch）を形成する。ローラなどで圧力が印加されると、ウエハはスクライブラインに沿って分離する。ウエハの割れ目は、ウエハ基板の結晶格子構造に従う。スクライビングは、厚さが約１０ミル（千分の１インチ）以下のウエハ向けに使用され得る。もっと厚いウエハをダイシングするには、現時点では、ソーイングが好ましい方法である。
ソーイングでは、高い毎分回転数で回転する、先端がダイヤモンドの切断ソーが、ウエハ表面に接触し、ストリートに沿ってウエハを切断する。ウエハはフィルムフレームに張り渡された接着フィルムなどの支持部材に装着され、切断ソーが、垂直ストリートと水平ストリートの両方に繰り返し当たる。スクライビングとソーイングのいずれにおいても問題となるのは、ダイの切断エッジに沿って、チップ及び溝（gouge）が形成され得ることである。加えて、亀裂が形成され、ダイのエッジから基板の中まで伝播して、集積回路が動作不能になる可能性もある。結晶構造の＜１１０＞方向においては、正方形又は長方形のダイの片側しかスクライビングできないので、スクライビングに関してはチッピング（欠け）と亀裂形成が特に問題となる。結果として、ダイの別の側の割れ（cleaving）により、ぎざぎざの分離線がもたらされる。チッピング及び亀裂の形成により、集積回路への損傷を防止するためには、ウエハ上でダイ間が更に離隔する（例えば、チップ及び亀裂が実際の集積回路から一定の距離を保つ）ことが必要になる。この離隔要件の結果として、標準サイズのウエハにあまり多くのダイを形成することができなくなり、回路のために使用できるはずであったウエハの面積が無駄になる。切断ソーを使用することで、半導体ウエハの面積（real estate）の無駄は悪化する。切断ソーの刃の厚さは、およそ１５ミクロンである。このため、切断ソーによって生じた切断部周辺の亀裂やその他の損傷によって集積回路が悪影響を受けないようにするためには、しばしば、各ダイの回路を６０から５００ミクロン離さなければならない。更に、切断後、各ダイを十分に洗浄して、ソーイングプロセスによって生じた粒子及び他の汚染物質を取り除く必要がある。
プラズマダイシングも使用されてきたが、これにも制約があり得る。例えば、プラズマダイシングの実装を阻む制約の１つはコストであり得る。レジストをパターニングするための標準的なリソグラフィ工程により、実装費用は大変高額になり得る。プラズマダイシングの実装の障害となる可能性があるもう１つの制約は、ストリートに沿ってダイシングをするときに、一般的に見られる金属（例えば、銅）をプラズマエッチングすることによって、製造上の問題又はスループットの限界が引き起こされ得るということである。
本開示の実施形態は、半導体ウエハをダイシングするための方法及び装置を含む。
一実施形態では、ウエハ個片化プロセス用のマスクが、固体成分及び水をベースとする水溶性マトリクスを含む。ｐ‐ブロック金属化合物、ｓ‐ブロック金属化合物、又は遷移金属化合物が、水溶性マトリックス全体に溶解する。水溶性ポリマー及び金属化合物は、以下の条件を満たす必要がある。
別の一実施形態では、複数の集積回路を含む半導体ウエハをダイシングする方法が、半導体ウエハの上にマスクを形成することを含む。マスクは、固体成分及び水をベースとする水溶性マトリックス、並びに、水溶性マトリックス全体に溶解したｐ‐ブロック金属化合物、ｓ‐ブロック金属化合物、又は遷移金属化合物を含む。マスク及び半導体ウエハの一部分は、レーザースクライビングプロセスでパターニングされて、集積回路間の領域において間隙を有するパターニングされたマスク及び半導体ウエハ内の対応するトレンチを提供する。半導体ウエハは、パターニングされたマスクの間隙を通してプラズマエッチングされて、トレンチを延長し、集積回路を個片化する。パターニングされたマスクは、プラズマエッチング中に集積回路を保護する。
別の一実施形態では、複数の集積回路を含む半導体ウエハをダイシングするための方法が、半導体ウエハの上にマスクを形成することを含む。マスクは、固体成分及び水をベースとする水溶性マトリックス、並びに、水溶性マトリックス全体に溶解したｐ‐ブロック金属化合物、ｓ‐ブロック金属化合物、又は遷移金属化合物を含む。マスクはパターニングされ、半導体ウエハの集積回路はプラズマエッチングプロセスで個片化される。パターニングされたマスクは、プラズマエッチング中に集積回路を保護する。
本開示の一実施形態による、複数の集積回路を含む半導体ウエハをダイシングする方法の動作を表しているフローチャートである。 本開示の一実施形態による、図１のフローチャートの動作１０２に対応する、半導体ウエハをダイシングする方法を実行中の、複数の集積回路を含む半導体ウエハの断面図を示す。 本開示の一実施形態による、図１のフローチャートの動作１０４に対応する、半導体ウエハをダイシングする方法を実行中の、複数の集積回路を含む半導体ウエハの断面図を示す。 本開示の一実施形態による、図１のフローチャートの動作１０６に対応する、半導体ウエハをダイシングする方法を実行中の、複数の集積回路を含む半導体ウエハの断面図を示す。 本開示の一実施形態による、重量による材料比、シリコン内のエッチングされたトレンチの深さ、エッチング中のマスク損失、及びエッチング選択性のパラメータを含む表である。 本開示の一実施形態による、半導体ウエハ又は基板のストリート領域に使用されてよい材料の積層体の断面図を示す。 図５Ａ～図５Ｄは、本開示の一実施形態による、半導体ウエハをダイシングする方法における様々な動作の断面図を示す。 図５Ａ～図５Ｄは、本開示の一実施形態による、半導体ウエハをダイシングする方法における様々な動作の断面図を示す。 図５Ａ～図５Ｄは、本開示の一実施形態による、半導体ウエハをダイシングする方法における様々な動作の断面図を示す。 図５Ａ～図５Ｄは、本開示の一実施形態による、半導体ウエハをダイシングする方法における様々な動作の断面図を示す。 本開示の一実施形態による、ウエハ又は基板をレーザー及びプラズマダイシングするためのツールレイアウトのブロック図を示す。 本開示の一実施形態による、例示的なコンピュータシステムのブロック図を示す。
各ウエハが上に複数の集積回路を有する、複数の半導体ウエハをダイシングする方法が説明される。以下の説明では、本開示の実施形態を完全に理解できるように、エッチング耐性マスク材料及び処理、レーザースクライビング条件、並びにプラズマエッチング条件及び材料レジームなどの、多数の具体的な詳細が説明される。本開示の実施形態が、これらの具体的な詳細がなくとも実施され得ることは、当業者には明らかであろう。他の事例では、本開示の実施形態を不必要に不明瞭にしないために、集積回路の製造といった周知の態様については、詳細に説明していない。更に、図面で示されている様々な実施形態は例示的な表現であり、必ずしも縮尺どおりには描かれていないことが、理解されるべきである。
１以上の実施形態は、特に、エッチングマスクのプラズマ損傷、エロージョン、消費、エッチング、又は厚さ損失を低減させるために、エッチング選択性を向上させ、ウエハへのプラズマ損傷を防止するよう、金属化合物を使用することを対象とする。実施形態は、電子デバイスウエハの個片化又はダイシングのためのレーザー及びエッチングによるウエハダイシングアプローチ及びツーリング向けに適用可能であってよい。
文脈を提供すると、ポリビニルアルコールなどのほとんどの水溶性ポリマーは、プラズマエッチング処理に対して高い耐性を有さない。他方、良好なエッチング耐性を有する芳香族ポリマーは、典型的には、水に溶解しない。水溶性を犠牲にすることなく、エッチングマスクの選択性を高めることが有利であろう。エッチング選択性は、エッチングプロセス中のマスク損失の量に対する、除去される基板材料（例えば、Si）の量の比として規定されてよい。水溶性ポリマーは、通常、選択性が比較的低く、水溶性を犠牲にすることなくエッチングマスクの選択性を向上するために有利であってよい。上記の問題に対処するための最新技術のアプローチは、水溶性ポリマー及び粒子分散液（particle dispersion）を有する複合マスクの実装を含む。粒子分散液をベースとするそのようなマスクは、真に水溶性ではなく、しばしば短い貯蔵寿命（shelf life）を伴う。更に、粒子分散液は、通常、狭いpH範囲の安定性を有する。最後に、そのような乾燥マスクは、再溶解又は再分散することができない。
本開示の一実施形態によれば、プラズマダイシングのための水溶性有機‐無機ハイブリッドマスク及びマスク配合物が説明される。そのようなハイブリッドマスクは高いエッチング選択性を有し、水溶性である。特定の一実施形態では、有機‐無機ハイブリッドマスクが、水溶性ポリマー及び金属化合物から構成される。ハイブリッドマスクのハロゲン系のエッチングプロセス、特にフッ素系のエッチングプロセスに対するエッチング選択性は、ポリマーのみのマスクよりも約１０倍高い。ハイブリッドマスクは、高度に透明であり、水に再溶解することができる。本明細書で説明される実施形態の利点は、水溶性であり、長い貯蔵寿命を有し、より良好な透明性を有し、広いpH範囲で安定である、高いエッチング選択性を有するエッチングマスクを提供する。実施形態は、水溶性のダイシングマスクにおけるエッチング耐性の向上に対する、潜在的な需要に対処するものであってよい。特定の一実施例では、金属化合物が溶解したポリビニルアルコール（PVA）マトリックスが、エッチングマスクとして提供される。
文脈を提供すると、ウエハを個々のダイに個片化する最中に、ウエハは、ダイ間のダイシングストリートに沿ってカット又は切断される。従来、ダイシングは、機械式の切断ソーによって実行されてきた。しかし、モバイルデバイス及び他のテクノロジードライバは、亀裂、層間剥離、及びチッピングという欠陥を低減させるために、より先進的な個片化アプローチを必要としてよい。レーザー及びエッチングによるウエハダイシングアプローチは、基板に水溶性の保護コーティングを付加し、レーザースクライビングによって除去される、ストリート領域内の任意のデバイス試験層を除去して、典型的にはシリコン（Si）である、下にある基板材料を開くことを含んでよい。露出したSiは、次いで、その厚さ全体にわたってプラズマエッチングされ、ウエハが個別のダイへと個片化される。保護コーティングは、脱イオン（DI）水ベースの洗浄動作で除去される。環境を考慮して、及び処理が容易であることから、水溶性の保護コーティングが望ましいだろう。このような水溶性コーティングは、主に、プラズマエッチングステップ中にエッチングマスクとして、また、レーザースクライビング中に発生する任意の破片（デブリ：debris）を収集する層として使用され得る。
更なる文脈を提供すると、フェムト秒レーザーが、プロセスのレーザースクライビング部分において好適であってよい。ナノ秒や他の長いパルスレーザーとは異なり、フェムト秒レーザーは、関連する超短パルスのために熱効果がほとんどない。フェムト秒レーザーの別の利点は、吸収性、反射性、及び透明な材料を含む大部分の材料を除去する能力であってよい。代表的なウエハには、反射及び吸収性の金属、透明である誘電体、大部分のレーザー光を吸収するシリコン基板がある。水溶性保護コーティングは、完全に又はほとんど透明である。マスク層へのレーザー結合を強化するために、マスク配合物に染料を添加してもよいが、マスク層は、光学的整列などのために透明であってもよいことを理解されたい。これらの列挙された材料は、フェムト秒レーザーによってアブレーションすることができる。
以下で説明する多くの実施形態が、フェムト秒レーザースクライビングに関連しているが、他の実施形態では、他のタイプのレーザービームによるレーザースクライビングもまた、本明細書で説明されるマスキング材料と適合性があるということは、理解すべきである。以下で説明する多くの実施形態がメタライズ（金属化）された特徴を有するスクライビングストリートに関連しているが、他の実施形態では、金属フリーのスクライビングストリートが検討され得ることも、また理解すべきである。
このように、本開示の一態様では、水溶性有機‐無機ハイブリッドマスクが、半導体ウエハを個片化集積回路にダイシングするために、レーザースクライビングプロセスとプラズマエッチングプロセスとの組み合わせに基づく個片化プロセス用に使用される。図１は、本開示の一実施形態による、複数の集積回路を含む半導体ウエハをダイシングする方法の動作を表すフローチャート１００である。図２A～図２Cは、本開示の一実施形態による、フローチャート１００の動作に対応する、半導体ウエハをダイシングする方法を実行中の、複数の集積回路を含む半導体ウエハの断面図を示している。
フローチャート１００の動作１０２及び対応する図２Ａを参照すると、半導体ウエハ又は基板２０４上にマスク２０２が形成される。マスク２０２は、半導体ウエハ２０４の表面上に形成された集積回路２０６をカバーし、保護する。マスク２０２はまた、集積回路２０６の各々の間に形成された、介在するストリート２０７もカバーする。一実施形態では、マスク２０２が、固体成分及び水をベースとする水溶性マトリックス、並びに、水溶性マトリックス全体に溶解したｐ‐ブロック金属化合物、ｓ‐ブロック金属化合物、又は遷移金属化合物を含む。
一実施形態では、水溶性マトリックスが、ポリビニルアルコール（PVA）系水溶性マトリックスであり、PVAは固体成分である。別の一実施形態では、水溶性マトリックス用の固体成分が、ポリエチレンオキシド、ポリエチレングリコール、ポリアクリル酸、ポリアクリルアミド、ポリスチレン‐マレイン酸コポリマー、ヒドロキシエチルセルロース、及びヒドロキシエチルデンプンから成る群から選択される。一実施形態では、水溶性マトリクスが、約１０～４０重量％の固体成分、及び残りの水を含む。
一実施形態では、半導体ウエハ２０４の上にマスク２０２を形成することが、半導体ウエハ２０４上にマスク２０２をスピンコーティングすることを含む。他のアプローチは、スロットダイコーティング、スプレーコーティングなどを含んでよい。特定の一実施形態では、コーティングの前に、ウエハのより良好な濡れ性及びコーティングを可能とするために、プラズマ又は化学的前処理が行われる。
一実施形態では、マスク２０２が、水性媒体に容易に溶解可能であるという点で水溶性マスクである。例えば、一実施形態では、堆積直後の状態の水溶性マスク２０２が、アルカリ性溶液、酸性溶液、又は脱イオン水のうちの１以上に対して可溶性を持つ材料で構成されている。別の一実施形態では、堆積された直後の状態の水溶性マスク２０２が、イソプロピルアルコールなどの極性有機溶媒に可溶である。
一実施形態では、マスク２０２が、以下の動作を使用して製作される。すなわち、（１）ポリビニルアルコール、ポリビニルピロリドン、ポリエチレンオキシド、ポリエチレングリコール、又はポリアクリルアミドなどの水溶性ポリマーを水に溶解し、（２）二塩基性酢酸アルミニウム（aluminum acetate dibasic）などの金属化合物を水に溶解し、（３）ポリマー溶液及び金属化合物溶液を混合する。更なる動作が、他の添加物を追加することを含んでよい。一実施形態では、アニオンが酢酸アニオン（CH3COO-）であり、金属化合物が二塩基性である。金属化合物の金属は、ｐ‐ブロック金属（アルミニウム若しくはスズなど）、s‐ブロック金属（カリウム若しくはカルシウムなど）、又は遷移金属（銅、ニッケル、銀、若しくはクロムなど）であってよい。このようなｐ‐ブロック金属化合物若しくはｓ‐ブロック金属化合物又は遷移金属化合物は、金属酸化物と区別されてよい。
一実施形態では、マスク２０２の組成物が、水溶性ポリマーを含み、その例としては、ポリ（ビニルアルコール）PVA、ポリ（ビニルピロリドン）PVP、ポリ（エチレンオキシド）PEO、ポリ（エチレングリコール）PEG、ポリアクリルアミド、ポリ（2-エチル-2-オキサゾリン）が挙げられる。マスク２０２の組成物は、アルミニウム、スズ、銅、ニッケル、銀、又はクロムなどの、フッ素によってエッチングされ得ない金属からの水溶性金属化合物を更に含んでよい。マスク２０２の組成物は、pHを調整するために、接着促進剤、消泡剤、光吸収剤、及び／又はアミンなどの他の添加物を更に含んでよい。一実施形態では、水溶性ポリマー及び金属化合物が、以下の要件を満たす。すなわち、（１）水中で均質な溶液を生成する、（２）溶液を乾燥させると、得られたものが、良好な光学的透明度及び透明性を有する均質なフィルムを生成する。特定の一実施形態では、マスク２０２が、水溶性ポリマー、及び、ポリ（ビニルアルコール）と二塩基性酢酸アルミニウムとの組み合わせの金属化合物である。
本開示の一実施形態によれば、マスク２０２は、固体成分及び水をベースとする水溶性マトリックス、並びに、水溶性マトリックス全体に溶解したｐ‐ブロック金属化合物、ｓ‐ブロック金属化合物、又は遷移金属化合物を含む。一実施形態では、ｐ‐ブロック金属化合物が、アルミニウムカチオン又はスズカチオンを含む。一実施形態では、ｓ‐ブロック金属化合物が、カリウムカチオン又はカルシウムカチオンを含む。一実施形態では、遷移金属化合物が、銅カチオン、ニッケルカチオン、銀カチオン、又はクロムカチオンを含む。一実施形態では、ｐ‐ブロック金属化合物、ｓ‐ブロック金属化合物、又は遷移金属化合物が、酢酸アニオンを含む。一実施形態では、水溶性マトリックスの固体成分が、ポリ（ビニルアルコール）（PVA）である。このような一実施形態では、水溶性マトリックスが、ポリ（ビニルピロリドン）を更に含む。このような一実施形態では、水溶性マトリックスが、染料、腐食防止剤、又はpH調整剤を更に含む。
一実施形態では、半導体ウエハ又は基板２０４が、製作プロセスに耐えるのに適しており且つその上に半導体処理層が適切に堆積されてよい材料で構成されている。例えば、一実施形態では、半導体ウエハ又は基板２０４が、例えば結晶シリコン、ゲルマニウム、又はシリコン／ゲルマニウムなどであるがそれらに限定されない、IV族系材料で構成されている。特定の一実施形態では、半導体ウエハ２０４を提供することが、単結晶シリコン基板を提供することを含む。特定の一実施形態では、単結晶シリコン基板が、不純物原子でドープされる。別の一実施形態では、半導体ウエハ又は基板２０４が、例えば、発光ダイオード（LED）の製作に使用されるIII‐V材料基板といった、III‐V材料で構成されている。
一実施形態では、半導体ウエハ又は基板２０４が、集積回路２０６の一部分として、半導体デバイスのアレイを上部又は内部に配置している。こうした半導体デバイスの実施例は、限定しないが、シリコン基板内で製作されて誘電体層内に封入された、メモリデバイス又は相補型金属酸化物半導体（CMOS）トランジスタを含む。複数の金属インターコネクトが、デバイス又はトランジスタの上、及び周辺の誘電体層内に形成されてよく、デバイス又はトランジスタを電気的に結合して集積回路２０６を形成するために使用されてよい。ストリート２０７を構成している材料は、集積回路２０６を形成するために使用されている材料と類似し又は同一であってよい。例えば、ストリート２０７は、誘電体材料層、半導体材料層、及びメタライズ層で構成されてよい。一実施形態では、ストリート２０７のうちの１以上が、集積回路２０６の実際のデバイスと同様の試験デバイスを含む。
任意選択的な一実施形態では、マスク２０２が、マスクのレーザーパターニングの前にベークされる。一実施形態では、マスク２０２が、マスク２０２の含水量を低減させるためにベークされる。特定の一実施形態では、マスク２０２が、摂氏約４０から１００度の範囲の温度でベークされる。一実施形態では、ベーキングが、ホットプレート技法、若しくはウエハの前側（例えば、基板キャリアを使用する場合にはテープ装着されていない側）から印加される熱（光）放射、又は他の適切な技法を用いて実行される。
フローチャート１００の動作１０４及び対応する図２Ｂを参照すると、間隙２１０を有するパターニングされたマスク２０８を提供するために、マスク２０２が、レーザースクライビングプロセスによってパターニングされ、集積回路２０６間の半導体ウエハ又は基板２０４の領域を露出させる。このように、レーザースクライビングプロセスは、集積回路２０６間に元々形成されているストリート２０７の材料を除去するために使用される。本開示の一実施形態によれば、図２Ｂでも描かれているように、レーザースクライビングプロセスによるマスク２０２のパターニングには、集積回路２０６間の半導体ウエハ２０４の領域内に部分的にトレンチ２１２を形成することが更に含まれる。
一実施形態では、マスク２０２が、ガウスレーザービームでパターニングされるが、非ガウスビームが使用されてもよい。更に、ビームは、静止していてもよいし又は回転していてもよい。一実施形態では、レーザースクライビングプロセス用のレーザー源として、フェムト秒ベースのレーザーが使用される。例えば、一実施形態では、可視スペクトルに紫外線（UV）と赤外線（IR）の範囲を加えた（合わせて広帯域の光学スペクトルとなる）波長を有するレーザーを使用して、フェムト秒ベースのレーザー、すなわちフェムト秒（１０－１５秒）の大きさのパルス幅を有するレーザーが提供される。一実施形態では、アブレーションが、波長に依存するものではないか又は実質的に依存するものではなく、ゆえに、マスク２０２のフィルム、ストリート２０７のフィルム、及び（場合によっては）半導体ウエハ又は基板２０４の一部分のフィルムなどの、複合フィルムに適している。
フェムト秒領域であることが寄与しているレーザービームのプロファイルを使用することによって、より長いパルス幅の場合（例えばナノ秒の処理）と対比して、熱損傷の問題が軽減されるか除去されるということは、理解するべきである。レーザースクライビング中の損傷が除去又は緩和されるのは、低エネルギーの再結合又は熱平衡の欠如によるものであってよい。チッピング、微小亀裂、及び層間剥離を最小限に抑えるレーザースクライビング及びダイシングプロセスを成功させて、クリーンなレーザースクライビング切断を実現するためには、ビームプロファイルといったようなレーザーパラメータの選択が重要になり得るということも、また理解されるべきである。レーザースクライビング切断がクリーンになればなるほど、最終的なダイ個片化のために実行され得るエッチングプロセスは、より円滑になる。半導体デバイスのウエハでは、通常、その上に種々の材料タイプ（例えば、導体、絶縁体、半導体）及び種々の厚さの、多数の機能層が配置される。こうした材料は、限定しないが、ポリマーといったような有機材料、金属、又は二酸化ケイ素及び窒化ケイ素といったような無機誘電体を含んでよい。
ウエハ又は基板上に配置された個々の集積回路の間のストリートは、集積回路自体と類似又は同一の層を含んでいてよい。例えば、図４は、本開示の一実施形態による、半導体ウエハ又は基板のストリート領域に使用され得る、材料の積層体の断面図を示している。
図４を参照すると、ストリート領域４００は、シリコン基板の最上部４０２、第１の二酸化ケイ素層４０４、第１のエッチング停止層４０６、（例えば、二酸化ケイ素の誘電率４．０よりも低い誘電率を有する）第１の低誘電率（low K）誘電体層４０８、第２のエッチング停止層４１０、第２の低誘電率誘電体層４１２、第３のエッチング停止層４１４、非ドープ石英ガラス（USG）層４１６、第２の二酸化ケイ素層４１８、並びに（マスク２０２に関連して上述されたマスクなどの）スクライビング及び／又はエッチングマスク４２０を含む。銅メタライゼーション４２２が、第１のエッチング停止層４０６と第３のエッチング停止層４１４との間に、第２のエッチング停止層４１０を貫通して配置されている。特定の一実施形態では、第１のエッチング停止層４０６、第２のエッチング停止層４１０、及び第３のエッチング停止層４１４が、窒化ケイ素で構成されているが、低誘電率誘電体層４０８及び４１２は、炭素ドープされた酸化ケイ素材料で構成されている。
（ナノ秒ベースの照射といった）従来型のレーザー照射下では、ストリート４００の材料が、光吸収及びアブレーションのメカニズムの点で、全く異なった挙動を示す。例えば、二酸化ケイ素といった誘電体層は、通常条件下で、商用利用可能な全てのレーザー波長に対して、基本的に透過性を有している。対照的に、金属、有機物（例えば、低誘電率材料）、及びケイ素は、特にナノ秒ベースの照射に応答して、きわめて容易に光子を結合することができる。一実施形態では、二酸化ケイ素の層、低誘電率材料の層、及び銅の層について、二酸化ケイ素の層を低誘電率材料の層及び銅の層に先立ってアブレーション（除去）することでこれらをパターニングするのに、フェムト秒ベースのレーザースクライビングプロセスが使用される。
レーザービームがフェムト秒ベースのレーザービームである場合、一実施形態では、適切なフェムト秒ベースのレーザープロセスは、通常、様々な材料において非線形相互作用をもたらす、高いピーク強度（放射照度）によって特徴付けられる。こうした一実施形態では、フェムト秒レーザー源が、約１０フェムト秒から５００フェムト秒の範囲、但し好ましくは１００フェムト秒から４００フェムト秒の範囲のパルス幅を有する。一実施形態では、フェムト秒レーザー源が、約１５７０ナノメートルから２００ナノメートルの範囲、但し好ましくは約５４０ナノメートルから２５０ナノメートルの範囲の波長を有する。一実施形態では、レーザー及びそれに対応する光学システムが、加工面に、約３ミクロンから１５ミクロンの範囲、但し好ましくは約５ミクロンから１０ミクロンの範囲、又は１０～１５ミクロンの間の焦点（focal spot）を提供する。
一実施形態では、レーザー源が、約２００kHzから１０MHzの範囲、但し好ましくは約５００kHzから５MHzの範囲の、パルス繰り返し率を有する。一実施形態では、レーザー源が、約０．５μJから１００μJの範囲、但し好ましくは約１μJから５μJの範囲の、パルスエネルギーを加工面に供給する。一実施形態では、レーザースクライビングプロセスが、ワークピース面に沿って、約５００mm／秒から５m／秒の範囲、但し好ましくは約６００mm／秒から２m／秒の範囲のスピードで進む。
スクライビングプロセスは、１回のみの通過で、又は複数回の通過で行われ得るが、一実施形態では、好ましくは１～２回の通過によって行われる。一実施形態では、ワークピースのスクライビング深さが、約５ミクロンから５０ミクロンの範囲の深さ、好ましくは約１０ミクロンから２０ミクロンの範囲の深さである。一実施形態では、生成されたレーザービームのカーフ幅が、約２ミクロンから１５ミクロンの範囲、但し、シリコンウエハのスクライビング／ダイシングにおいては、（デバイス／シリコンのインターフェースで測定して）好ましくは約６ミクロンから１０ミクロンの範囲である。
レーザーパラメータは、例えば、無機誘電体（例えば二酸化ケイ素）のイオン化を実現し、且つ、無機誘電体が直接アブレーションされる前に下層の損傷によって層間剥離及びチッピング（欠け）が生じるのを最小限に抑えるのに、十分に高いレーザー強度を提供する、といった利益及び利点によって選択されてよい。また、パラメータは、アブレーションの幅（例えば、カーフ幅など）及び深さを正確に制御することで、産業上の用途にとって有意義なプロセススループットを提供するように選択されてもよい。
レーザースクライビングが、マスクをパターニングするのと共に、ダイを個片化するためにウエハ又は基板を完全に貫通してスクライブするのにも使用されるケースでは、上記のレーザースクライビングの後でダイシング処理又は個片化処理が停止され得ることは、理解すべきである。このようなアプローチによれば、一実施形態では、複数の集積回路を含む半導体ウエハをダイシングする方法が、半導体ウエハの上にマスクを形成することを含む。マスクは、固体成分及び水をベースとする水溶性マトリックス、並びに、水溶性マトリックス全体に溶解したｐ‐ブロック金属化合物、ｓ‐ブロック金属化合物、又は遷移金属化合物を含む。マスクはパターニングされ、半導体ウエハの集積回路はプラズマエッチングプロセスで個片化される。レーザースクライビングは、個片化を完了する。
したがって、一実施形態では、個片化を行うためのプラズマエッチングなどの更なる個片化処理は必要とされない。しかし、以下の実施形態は、レーザースクライビングのみが完全な個片化のために実施されない場合に考慮される。
任意選択的な一実施形態では、レーザースクライビングプロセスに続いて、且つ、プラズマエッチングによる個片化プロセスに先立って、中間のマスク開口形成後洗浄工程が実施される。一実施形態では、マスク開口形成後洗浄工程が、プラズマベースの洗浄プロセスである。一実施例では、以下で説明されるように、プラズマベースの洗浄プロセスが、間隙２１０によって露出された基板２０４のトレンチ２１２に対して非反応性である。
一実施形態によると、プラズマベースの洗浄処理は、洗浄プロセス中、露出された領域がエッチングされないか、又はごくわずかしかエッチングされないという点において、基板２０４の露出された領域に対して非反応性である。そうした一実施形態では、非反応性ガスのプラズマによる洗浄のみが使用される。例えば、マスクの凝縮とスクライビングされた開口の洗浄との両方の目的で、高度にバイアスされたプラズマ処理を実行するために、Ar又は別の非反応性ガス（若しくは混合物）が使用される。このアプローチは、マスク２０２のような水溶性マスクに適していてよい。別のこうした一実施形態では、別々の、マスク凝縮（表面層の緻密化）動作、及びスクライビングされたトレンチの洗浄動作が使用される。例えば、先ず、マスク凝縮の目的で、高度にバイアスされたAr又は非反応ガス（若しくは混合物）によるプラズマ処理が実行され、続いてレーザースクライビングされたトレンチの、Ar＋SF6によるプラズマ洗浄が実行される。マスク材料が厚すぎてArの洗浄がトレンチの洗浄に十分でない場合では、この実施形態が適切であり得る。この場合、マスクの金属化合物は、SF6を含むプラズマ洗浄工程中にエッチング耐性を提供してよい。
フローチャートの動作１０６及びそれに対応する図２Cを参照すると、半導体ウエハ２０４は、集積回路２０６を個片化するために、パターニングされたマスク２０８の間隙２１０を通じてエッチングされる。本開示の一実施形態によれば、半導体ウエハ２０４をエッチングすることは、図２Ｃで描かれているように、レーザースクライビングプロセスで最初に形成されたトレンチ２１２をエッチングすることによって、最終的には半導体ウエハ２０４を貫通して完全にエッチングすることを含む。パターニングされたマスク２０８は、プラズマエッチング中に集積回路を保護する。
本開示の一実施形態によれば、間隙を貫通して半導体ウエハをプラズマエッチングすることは、単結晶シリコンウエハをエッチングすることを含む。そのような一実施形態では、単結晶シリコンウエハのエッチング速度とマスク２０２のエッチング速度との比が、プラズマエッチング中、約３６：１～１４０：１の範囲である。一実施形態では、マスク２０２が、固体成分及び水に基づく水溶性マトリックス、並びに、水溶性マトリックス全体に溶解したｐ‐ブロック金属化合物、ｓ‐ブロック金属化合物、又は遷移金属化合物を含む。このような一実施形態では、半導体ウエハをプラズマエッチングすることが、フッ素系エッチング化学物質を使用することを含み、ｐ‐ブロック金属化合物、ｓ‐ブロック金属化合物、又は遷移金属化合物は、フッ素系エッチング化学物質に耐性がある。
一態様では、２：１のポリマーと金属化合物との比を有するハイブリッドマスクの（例えば、フッ素系化学物質に対する）エッチング選択性が、ポリマーのみのマスクのエッチング選択性よりも約１０倍高い。様々な例示的な組成を提供するために、図３は、本開示の一実施形態による、重量による材料比、シリコンにおけるエッチングされたトレンチ深さ、エッチング中のマスク損失、及びエッチング選択性のパラメータを含む表３００である。表３００では、PVAがポリ（ビニルアルコール）であり、PVPがポリ（ビニルピロリドン）であり、Alがホウ酸によって安定化された二塩基性酢酸アルミニウムである。表３００を参照すると、金属化合物とポリマーとの比は、ポリマーに対する金属化合物の高い比が高いエッチング選択性を提供することを示すが、ポリマーに対する金属化合物の比が高すぎる場合、乾燥膜は不均一になり、光学的透明度を失う。一実施形態では、二塩基性酢酸アルミニウムとPVAとの比は、１：１未満である。
比較マスク材料のエッチング選択性は、（１）異なる材料でベアSiウエハをコーティングし、ベークを実行すること、（２）マスク材料を開くためにレーザースクライビングすること、（３）エッチング中にコーティングした直後の状態を維持するためにマスクの小さなエリアをカプトンテープで覆うこと、（４）Si内の所望のトレンチエッチング深さを実現するためにプラズマエッチングすること、（５）カプトンテープを除去すること、並びに（６）走査型電子顕微鏡写真（SEM）画像、及び、Siエッチング深さ及びマスク材料厚さのエッチング前（カプトンテープ下）及びエッチング後（カプトンテープ外）の測定値を、得るためにウエハをサンプルに劈開／断面化すること、によって測定されてよい。
一実施形態では、レーザースクライビングプロセスを用いてマスク２０２をパターニングすることが、集積回路間の半導体ウエハの領域内にトレンチを形成することを含み、半導体ウエハをプラズマエッチングすることが、トレンチを延長させて、対応するトレンチ延長部を形成することを含む。こうした一実施形態では、トレンチの各々が幅を有しており、対応するトレンチ延長部の各々が幅を有している。
一実施形態では、半導体ウエハ２０４のエッチングが、プラズマエッチングプロセスを使用することを含む。一実施形態では、シリコン貫通電極式のエッチング処理が使用される。例えば、特定の一実施形態では、半導体ウエハ２０４の材料のエッチング速度が、毎分２５ミクロンを上回る。ダイ個片化プロセスのプラズマエッチングの部分に、超高密度プラズマ源が使用されてよい。このようなプラズマエッチングプロセスを実施するのに適切な処理チャンバの一例は、米国カリフォルニア州サニーベールのアプライドマテリアルズから入手可能なApplied Centura（登録商標）Silvia（商標）Etchシステムである。Applied Centura（登録商標）Silvia（商標）Etchシステムは、容量性RF結合と誘導性RF結合を組み合わせたものである。これによって、容量性結合のみで可能であったよりも更に独立してイオン密度とイオンエネルギーを制御することができ、それと共に磁気強化による改良さえも得ることができる。この組み合わせによって、イオン密度をイオンエネルギーから効果的に切り離して、かなりの低圧においても、潜在的に損傷を与え得る高いDCバイアスレベルを用いることなしに、比較的高密度のプラズマを実現することが可能になる。これにより、並外れて広い処理ウインドウがもたらされる。しかし、シリコンをエッチングできる任意のプラズマエッチングチャンバが使用されてよい。例示的な一実施形態では、基本的に正確なプロファイル制御と、基本的に波形状（scallop）を有しない側壁とを維持しつつ、単結晶シリコン基板又はウエハ２０４を、従来のシリコンエッチング速度の約４０％よりも速いエッチング速度でエッチングするために、ディープシリコンエッチングが使用される。特定の一実施形態では、シリコン貫通電極式のエッチングプロセスが使用される。エッチングプロセスは、一般的には、SF6、C4F8、CHF3、XeF2といったフッ素系のガスである反応ガス、又は比較的速いエッチング速度でシリコンをエッチングすることができる何らかの他の反応ガスから生成される、プラズマに基づいている。一実施形態では、水溶性のパターニングされたマスク２０８は、図２Ｃに示すとおり、また以下でより詳細に記載されるように、個片化プロセスの後で除去される。別の一実施形態では、図２Ｃに関連して説明されるプラズマエッチング動作が、基板２０４を貫通してエッチングするために、従来型のボッシュ式の堆積／エッチング／堆積プロセスを採用する。通常、ボッシュ式プロセスは、３つの下位動作（sub-operation）から構成される。すなわち、堆積、指向性ボンバードエッチング、及び等方性化学エッチングが、シリコンが貫通エッチングされるまで、多数回の繰り返し（サイクル）で実行される。
一実施形態では、個片化プロセスに続いて、パターニングされたマスク２０８が除去される。一実施形態では、パターニングされたマスク２０８が、水溶液を使用して除去される。そのような一実施形態では、パターニングされたマスク２０８が、熱水処理といった熱水性処理（hot aqueous treatment）によって除去される。特定の一実施形態では、パターニングされたマスク２０８が、摂氏約４０～１００度の範囲の温度で、熱水処理によって除去される。特定の一実施形態では、パターニングされたマスク２０８が、摂氏約８０～９０度の範囲の温度で、熱水処理によって除去される。水の温度が高ければ高いほど、熱水処理に必要な時間は少なくてよいということが、理解されるべきである。本発明の一実施形態によれば、パターニングされたマスク２０８の除去を補助するため、エッチング後に、プラズマ洗浄プロセスもまた実行されてよい。
水処理の温度がより低いと、それによって他の条件が受益し得るということが、理解されるべきである。例えば、ダイシングするウエハが、より高温の水処理によって（例えば粘着力の喪失を通じて）影響され得るダイシングテープ上で支持されている場合では、比較的低い水処理温度が、比較的高い水処理温度の場合と比べてより長い期間にわたって用いられてよい。こうした一実施形態では、水処理は、室温（すなわち水が加熱されていない）と摂氏約４０度未満の温度と間で行われる。こうした特定の一実施形態では、パターニングされたマスク２０８が、摂氏約３５～４０度の範囲の温度で、温水処理によって除去される。
したがって、再びフローチャート１００及び図２Ａ～図２Ｃを参照すると、ウエハダイシングは、マスク２０２を通して、ウエハストリート（メタライゼーションを含む）を通して、及び部分的にシリコン基板へとアブレーションするために、初期アブレーションによって実行されてよい。次いで、ダイ個片化は、後続のシリコン貫通ディーププラズマエッチングによって完了されてよい。本開示の一実施形態による、ダイシングされる材料積層体の特定の一実施例が、図５Ａから図５Ｄに関連して以下で説明される。
図５Ａを参照すると、レーザーアブレーション及びプラズマエッチングによるハイブリッドなダイシング向けの材料積層体が、マスク層５０２、デバイス層５０４、及び基板５０６を含む。マスク層５０２、デバイス層５０４、及び基板５０６は、支持テープ５１０に固定されたダイ接着フィルム５０８の上に配置されている。他の実施形態では、標準的なダイシングテープへの直接結合が使用される。一実施形態では、マスク５０２が、マスク２０２に関連して上述されたようなものである。デバイス層５０４は、（銅層といった）１以上の金属層及び（炭素ドープされた酸化物層といった）１以上の低誘電率誘電体層の上に配置された（二酸化ケイ素といった）無機誘電体層を含む。デバイス層５０４は、集積回路間に配列されたストリートも含む。ストリートは、集積回路と同一又は類似の層を含む。基板５０６は、バルク単結晶シリコン基板である。一実施形態では、マスク５０２が、上述されたような熱処理又はベーク５９９を使用して製作される。一実施形態では、マスク５０２が、上述のような水溶性有機‐無機ハイブリッドマスクである。
一実施形態では、バルク単結晶シリコン基板５０６が、ダイ接着フィルム５０８に固定されるのに先立って、裏側から薄化（thinning）される。薄化は、裏側研削プロセスによって実行されてよい。一実施形態では、バルク単結晶シリコン基板５０６が、約５０～１００ミクロンの範囲の厚さまで薄化される。一実施形態では、薄化が、レーザーアブレーション及びプラズマエッチングのダイシングプロセスに先立って実施されることに留意するのは重要である。一実施形態では、エッチングマスク５０２が、約１～５ミクロンの範囲の厚さを有しており、デバイス層５０４は、約２～３ミクロンの範囲の厚さを有している。一実施形態では、ダイ接着フィルム５０８（又は、上側接着層及びベースフィルムから成るダイシングテープといった、薄化されたか若しくは薄型のウエハ若しくは基板を支持テープ５１０に接合可能な、任意の適切な代替物）が、約１０～２００ミクロンの範囲の厚さを有する。
図５Ｂを参照すると、マスク５０２、デバイス層５０４、及び基板５０６の一部分が、レーザースクライビングプロセス５１２でパターニングされ、基板５０６内にトレンチ５１４を形成する。
図５Ｃを参照すると、シリコン貫通ディーププラズマエッチングプロセス５１６を使用して、トレンチ５１４をダイ接着フィルム５０８まで下に延長し、ダイ接着フィルム５０８の最上部を露出させて、シリコン基板５０６を個片化している。シリコン貫通ディーププラズマエッチングプロセス５１６中に、デバイス層５０４がマスク５０２によって保護される。
図５Ｄを参照すると、個片化プロセスは、ダイ接着フィルム５０８をパターニングし、支持テープ５１０の最上部を露出して、ダイ接着フィルム５０８を個片化することを更に含んでよい。一実施形態では、ダイ接着フィルムが、レーザープロセス又はエッチングプロセスによって個片化される。更なる実施形態は、続いて、支持テープ５１０から基板５０６の個片化された部分を（例えば、個々の集積回路として）取り外すことを含んでよい。一実施形態では、個片化されたダイ接着フィルム５０８が、基板５０６の個片化された部分の裏側に保持される。代替的な一実施形態では、基板５０６が約５０ミクロンよりも薄い場合、更なるプラズマプロセスを使用することなしに基板５０６を完全に個片化するために、レーザースクライビングプロセス５１２が使用される。実施形態は、マスク５０２をデバイス層５０４から除去することを更に含んでよい。マスク５０２の除去は、パターニングされたマスク２０８の除去に関して上述されたようなものであり得る。
単一のプロセスツールが、耐エッチング性の水溶性マスクを用いたレーザービームアブレーション／プラズマエッチング個片化プロセスにおける動作の多く又は全てを実行するように構成されてよい。例えば、図６は、本開示の一実施形態による、ウエハ又は基板のレーザー及びプラズマダイシング用のツールレイアウトのブロック図を示している。
図６を参照すると、プロセスツール６００が、複数のロードロック６０４が連結されているファクトリインターフェース６０２（ＦＩ）を含む。ファクトリインターフェース６０２に、クラスタツール６０６が連結されている。クラスタツール６０６は、プラズマエッチングチャンバ６０８といった、１以上のプラズマエッチングチャンバを含む。レーザースクライビング装置６１０もまた、ファクトリインターフェース６０２に連結されている。プロセスツール６００の全体設置面積は、一実施形態では、図６で描かれているように、約３５００ミリメートル（３．５メートル）×約３８００ミリメートル（３．８メートル）であってよい。
一実施形態では、レーザースクライビング装置６１０が、フェムト秒ベースのレーザービームを提供するように構成されたレーザーアセンブリを収容している。一実施形態では、このレーザーが、レーザー及びエッチング個片化プロセスのうちのレーザーアブレーション部分、例えば上述のレーザーアブレーションプロセスを実行するのに適切である。一実施形態では、レーザースクライビング装置６１０には、レーザーに対してウエハ若しくは基板（又はそのキャリア）を動かすよう構成された、移動可能な載物台もまた含まれる。特定の一実施形態では、レーザーもまた移動可能である。レーザースクライビング装置６１０の全体設置面積は、一実施形態では、図６で描かれているように、約２２４０ミリメートル×約１２７０ミリメートルであってよい。
一実施形態では、１以上のプラズマエッチングチャンバ６０８が、複数の集積回路を個片化するために、パターニングされたマスク内の間隙を通じてウエハ又は基板をエッチングするよう構成されている。こうした一実施形態では、１以上のプラズマエッチングチャンバ６０８が、ディープシリコンエッチングプロセスを実行するように構成されている。特定の一実施形態では、１以上のプラズマエッチングチャンバ６０８が、米国カリフォルニア州サニーベールのアプライドマテリアルズから入手可能なApplied Centura（登録商標）Silvia（商標）Etchシステムである。エッチングチャンバは、単結晶シリコン基板又はウエハの上又は中に収容される個片化された集積回路を作製するのに使用されるディープシリコンエッチング用に、特別に設計されてよい。一実施形態では、シリコンエッチング速度を高めるために、プラズマエッチングチャンバ６０８内に高密度プラズマ源が含まれている。一実施形態では、個片化又はダイシングプロセスの製造スループットを高くすることが可能なように、プロセスツール６００のクラスタツール６０６の部分に、２つ以上のエッチングチャンバが含まれている。
ファクトリインターフェース６０２は、レーザースクライビング装置６１０を備えた外部製造設備とクラスタツール６０６との間のインターフェースとなるのに適切な大気ポートであってよい。ファクトリインターフェース６０２は、（前面開口型統一ポッドといった）ストレージユニットから、クラスタツール６０６若しくはレーザースクライビング装置６１０のいずれかへ又はその両方へと、ウエハ（若しくはそのキャリア）を搬送するためのアーム又はブレードを備えた、ロボットを含んでよい。
クラスタツール６０６は、個片化の方法における機能を実行するのに適切な他のチャンバを含んでよい。例えば、一実施形態では、堆積及び／又はベークチャンバ６１２が含まれる。堆積及び／又はベークチャンバ６１２は、ウエハ又は基板のレーザースクライビングに先立って、ウエハ又は基板のデバイス層の上又は上方にマスクを堆積させるように構成されてよい。こうしたマスク材料は、上述されたように、ダイシングプロセスに先立ってベークされてよい。このようなマスク材料は、以下でも説明されるように水溶性であってよい。このようなマスクは、水溶性マトリックス全体に溶解したｐ‐ブロック金属化合物、ｓ‐ブロック金属化合物、又は遷移金属化合物を含んでよい。
再び図６を参照すると、一実施形態では、湿式ステーション６１４が含まれる。湿式ステーションは、以下で説明されるように、基板若しくはウエハのレーザースクライビング及びプラズマエッチング個片化プロセスに続いて、又はレーザースクライビングのみの個片化プロセスに続いて、水溶性マスクを除去するための室温若しくは熱水性処理を実行する洗浄に適していてよい。一実施形態では、図示されていないが、プロセスツール６００の構成要素として、計測ステーションも含まれる。洗浄チャンバが、洗浄プロセスに物理的構成要素を追加してマスクの溶解速度を上げる、原子化されたミスト及び／又はメガソニックノズルのハードウェアを含み得る。他の実施形態では、別個のシステム／モジュールが、コーティング、ベーク、及び／又は洗浄（マスク除去）動作のために使用される。
本開示の実施形態は、指示命令が記憶されているマシン可読媒体を含んでよいコンピュータプログラム製品又はソフトウェアとして提供されてよく、これらの指示命令は、コンピュータシステム（又は他の電子デバイス）を、本開示の実施形態によるプロセスを実行するようにプログラミングするために使用されてよい。一実施形態では、コンピュータシステムは、図６に関連して説明されているプロセスツール６００に結合されている。マシン可読媒体が、マシン（例えば、コンピュータ）によって可読な形態で情報を記憶又は送信するための、あらゆる機構を含む。例えば、マシン可読（例えば、コンピュータ可読）媒体は、マシン（例えば、コンピュータ）可読記憶媒体（例えば、読み出し専用メモリ（ROM）、ランダムアクセスメモリ（RAM）、磁気ディスク記憶媒体、光記憶媒体、フラッシュメモリデバイスなど）、マシン（例えば、コンピュータ）可読伝送媒体（電気的形態、光学的形態、音響的形態、又はその他の伝播される信号の形態（例えば、赤外線信号、デジタル信号など））などを含む。
図７は、本明細書で説明される方法のうちの任意の１以上をマシンに実行させるための一組の指示命令が内部で実行されてよい、コンピュータシステム７００という例示的な形態のマシンの概略図を示している。代替的な実施形態では、マシンが、ローカルエリアネットワーク（LAN）、イントラネット、エクストラネット、又はインターネットにおいて、他のマシンに接続（例えばネットワーク化）されていてよい。マシンは、クライアントサーバネットワーク環境においてサーバ若しくはクライアントマシンとして機能してよく、又は、ピアツーピア（若しくは分散）ネットワーク環境においてピアマシンとして機能してよい。このマシンは、パーソナルコンピュータ（PC）、タブレットPC、セットトップボックス（STB）、携帯型情報端末（PDA）、携帯電話、ウェブ機器、サーバ、ネットワークルータ、スイッチ若しくはブリッジ、又は、当該マシンによって実行される動作を規定する（シーケンシャルな若しくはそれ以外の）一組の指示命令を実行可能な任意のマシンであってよい。更に、単一のマシンが図示されているが、「マシン」という用語は、本明細書で説明される方法のうちの任意の１以上を実行するために、一組の（又は複数組の）指示命令を、個別に又は合同して実行する、マシン（例えば、コンピュータ）の任意の集合体を含んでいるとも解釈されるべきである。
例示的なコンピュータシステム７００は、バス７３０を介して互いに通信する、プロセッサ７０２、メインメモリ７０４（例えば、読み出し専用メモリ（ROM）、フラッシュメモリ、同期DRAM（SDRAM）、又はランバスDRAM（RDRAM）といったダイナミックランダムアクセスメモリ（DRAM）など）、スタティックメモリ７０６（例えば、フラッシュメモリ、スタティックランダムアクセスメモリ（SRAM）など）、及び補助メモリ７１８（例えば、データ記憶デバイス）を含む。
プロセッサ７０２は、マイクロプロセッサ、中央処理装置などといった、１以上の汎用処理デバイスを表す。より具体的には、プロセッサ７０２が、複合命令セット演算（CISC）マイクロプロセッサ、縮小命令セット演算（RISC）マイクロプロセッサ、超長命令語（VLIW）マイクロプロセッサ、他の命令セットを実装するプロセッサ、又は命令セットの組み合わせを実装するプロセッサであってよい。プロセッサ７０２は、特定用途向け集積回路（ASIC）、フィールドプログラマブルゲートアレイ（FPGA）、デジタル信号プロセッサ（DSP）、ネットワークプロセッサなどといった、１以上の特殊用途処理装置であってもよい。プロセッサ７０２は、本明細書で説明される動作を実施するための、処理論理７２６を実行するように構成されている。
コンピュータシステム７００は、ネットワークインターフェースデバイス７０８を更に含んでよい。コンピュータシステム７００は、ビデオディスプレイユニット７１０（例えば液晶ディスプレイ（LCD）、発光ダイオードディスプレイ（LED）、又は陰極線管（CRT））、英数字入力装置７１２（例えば、キーボード）、カーソル制御装置７１４（例えば、マウス）、及び信号生成装置７１６（例えば、スピーカ）も、また含んでいてよい。
補助メモリ７１８は、本明細書で説明される方法又は機能のうちの任意の１以上を具現化する１以上の組の指示命令（例えば、ソフトウェア７２２）が保存されている、マシンアクセス可能記憶媒体（又は具体的にはコンピュータ可読記憶媒体）７３２を含んでいてよい。ソフトウェア７２２は、コンピュータシステム７００によって実行されている最中、完全に又は少なくとも部分的にメインメモリ７０４及び／又はプロセッサ７０２の内部に常駐していてもよい。メインメモリ７０４及びプロセッサ７０２も、マシン可読記憶媒体を構成している。このソフトウェア７２２は更に、ネットワークインターフェースデバイス７０８を介して、ネットワーク７２０上で送信又は受信されてよい。
マシンアクセス可能記憶媒体７３２は、例示的な一実施形態では単一媒体として示されているが、「マシン可読記憶媒体」という用語は、１以上の組の指示命令を保存する、単一の又は複数の媒体（例えば、集中データベース若しくは分散データベース、及び／又はそれに関連付けられたキャッシュ及びサーバ）を含むものであると解釈すべきである。「マシン可読記憶媒体」という用語は、マシンによって実行される一組の指示命令であって、本開示の方法のうちの任意の１以上をマシンに実行させる指示命令を、記憶又は符号化することが可能なあらゆる媒体を含むとも解釈すべきである。したがって、「マシン可読記憶媒体」という用語は、固体メモリ、光媒体、及び磁気媒体を含むが、それらに限定されないと解釈すべきである。
本開示の一実施形態によれば、マシンアクセス可能記憶媒体は、本明細書で説明される方法のうちの１以上などのような、複数の集積回路を有する半導体ウエハをダイシングする方法を、データ処理システムに実行させる指示命令を記憶している。
したがって、水溶性有機‐無機ハイブリッドマスクを実装する、レーザースクライビングプロセス及びプラズマエッチングプロセスを使用するマスク配合物及びハイブリッドウエハダイシングアプローチが開示されている。

Claims (20)

  1. ウエハ個片化プロセスのためのマスクであって、
    固体成分及び水をベースとする水溶性マトリックス、並びに
    前記水溶性マトリックス全体に溶解したｐ‐ブロック金属化合物、ｓ‐ブロック金属化合物、又は遷移金属化合物を含む、マスク。
  2. 前記ｐ‐ブロック金属化合物が、アルミニウムカチオン若しくはスズカチオンを含み、又は、前記ｓ‐ブロック金属化合物が、カリウムカチオン若しくはカルシウムカチオンを含む、請求項１に記載のマスク。
  3. 前記遷移金属化合物が、銅カチオン、ニッケルカチオン、銀カチオン、又はクロムカチオンを含む、請求項１に記載のマスク。
  4. 前記ｐ‐ブロック金属化合物、前記ｓ‐ブロック金属化合物、又は前記遷移金属化合物が、酢酸アニオンを含む、請求項１に記載のマスク。
  5. 前記水溶性マトリックスの前記固体成分が、ポリ（ビニルアルコール）（PVA）である、請求項１に記載のマスク。
  6. 前記水溶性マトリックスが、ポリ（ビニルピロリドン）、染料、腐食防止剤、又はpH調整剤を更に含む、請求項５に記載のマスク。
  7. 複数の集積回路を備える半導体ウエハをダイシングする方法であって、
    前記半導体ウエハの上にマスクを形成することであって、前記マスクは、固体成分及び水をベースとする水溶性マトリックスを含み、前記マスクは、前記水溶性マトリックス全体に溶解したｐ‐ブロック金属化合物、ｓ‐ブロック金属化合物、又は遷移金属化合物を含む、マスクを形成すること、
    前記マスク及び前記半導体ウエハの一部分を、レーザースクライビングプロセスでパターニングして、前記集積回路間の領域において間隙を有するパターニングされたマスク及び前記半導体ウエハ内の対応するトレンチを提供すること、並びに
    前記パターニングされたマスクの前記間隙を通じて前記半導体ウエハをプラズマエッチングして、前記トレンチを延長し、前記集積回路を個片化することを含み、前記パターニングされたマスクは、前記プラズマエッチング中に前記集積回路を保護する、方法。
  8. 前記半導体ウエハをプラズマエッチングすることが、フッ素系エッチング化学物質を使用することを含み、前記ｐ‐ブロック金属化合物、前記ｓ‐ブロック金属化合物、又は前記遷移金属化合物が、前記フッ素系エッチング化学物質に対して耐性を有する、請求項７に記載の方法。
  9. 前記ｐ‐ブロック金属化合物が、アルミニウムカチオン若しくはスズカチオンを含み、又は、前記ｓ‐ブロック金属化合物が、カリウムカチオン若しくはカルシウムカチオンを含み、又は、前記遷移金属化合物が、銅カチオン、ニッケルカチオン、銀カチオン、若しくはクロムカチオンを含む、請求項７に記載の方法。
  10. 前記ｐ‐ブロック金属化合物、前記ｓ‐ブロック金属化合物、又は前記遷移金属化合物が、酢酸アニオンを含む、請求項７に記載の方法。
  11. 前記水溶性マトリックスの前記固体成分が、ポリ（ビニルアルコール）（PVA）であり、前記水溶性マトリックスが、ポリ（ビニルピロリドン）を更に含む、請求項７に記載の方法。
  12. 前記半導体ウエハをプラズマエッチングすることが、単結晶シリコンウエハをプラズマエッチングすることを含み、前記プラズマエッチング中、前記単結晶シリコンウエハのエッチング速度と前記マスクのエッチング速度との比が、約３６：１～１４０：１の範囲である、請求項７に記載の方法。
  13. 前記半導体ウエハの上に前記マスクを形成する前に、前記半導体ウエハ上にプラズマ前処理又は化学的前処理を実行して、前記半導体ウエハ上の前記マスクの濡れ性及びコーティングを向上させることを更に含む、請求項７に記載の方法。
  14. 前記半導体ウエハをプラズマエッチングした後で、前記パターニングされたマスクを水溶液を使用して除去することを更に含む、請求項７に記載の方法。
  15. 前記マスクをパターニングした後で、前記パターニングされたマスク内の前記間隙を通じて前記半導体ウエハをプラズマエッチングして、前記集積回路を個片化する前に、前記半導体ウエハ内の前記トレンチをプラズマ洗浄プロセスで洗浄することを更に含む、請求項７に記載の方法。
  16. 複数の集積回路を備える半導体ウエハをダイシングする方法であって、
    半導体ウエハの上にマスクを形成することであって、前記マスクは、固体成分及び水をベースとする水溶性マトリックスを含み、前記マスクは、前記水溶性マトリックス全体に溶解したｐ‐ブロック金属化合物、ｓ‐ブロック金属化合物、又は遷移金属化合物を含む、マスクを形成すること、並びに
    前記マスクをパターニングし、プラズマエッチングプロセスで前記半導体ウエハの前記集積回路を個片化することを含み、パターニングされた前記マスクは、前記プラズマエッチング中に前記集積回路を保護する、方法。
  17. 前記ｐ‐ブロック金属化合物が、アルミニウムカチオン若しくはスズカチオンを含み、又は、前記ｓ‐ブロック金属化合物が、カリウムカチオン若しくはカルシウムカチオンを含み、又は、前記遷移金属化合物が、銅カチオン、ニッケルカチオン、銀カチオン、若しくはクロムカチオンを含み、前記ｐ‐ブロック金属化合物、前記ｓ‐ブロック金属化合物、又は前記遷移金属化合物が、酢酸アニオンを含む、請求項１６に記載の方法。
  18. 前記水溶性マトリックスの前記固体成分が、ポリ（ビニルアルコール）（PVA）であり、前記水溶性マトリックスが、ポリ（ビニルピロリドン）を更に含む、請求項１６に記載の方法。
  19. 前記半導体ウエハの上に前記マスクを形成することが、前記半導体ウエハ上に前記マスクをスピンコーティングすることを含む、請求項１６に記載の方法。
  20. 前記マスクをパターニングし、前記プラズマエッチングプロセスで前記半導体ウエハの前記集積回路を個片化した後で、パターニングされた前記マスクを水溶液を使用して除去することを更に含む、請求項１６に記載の方法。
JP2022546605A 2020-01-30 2021-01-06 水溶性有機‐無機ハイブリッドマスク配合物及びその用途 Pending JP2023511769A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/777,610 US11211247B2 (en) 2020-01-30 2020-01-30 Water soluble organic-inorganic hybrid mask formulations and their applications
US16/777,610 2020-01-30
PCT/US2021/012352 WO2021154468A1 (en) 2020-01-30 2021-01-06 Water soluble organic-inorganic hybrid mask formulations and their applications

Publications (1)

Publication Number Publication Date
JP2023511769A true JP2023511769A (ja) 2023-03-22

Family

ID=77062723

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022546605A Pending JP2023511769A (ja) 2020-01-30 2021-01-06 水溶性有機‐無機ハイブリッドマスク配合物及びその用途

Country Status (7)

Country Link
US (2) US11211247B2 (ja)
EP (1) EP4097755A4 (ja)
JP (1) JP2023511769A (ja)
KR (1) KR20220132628A (ja)
CN (1) CN115053328A (ja)
TW (1) TW202147394A (ja)
WO (1) WO2021154468A1 (ja)

Family Cites Families (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4049944A (en) 1973-02-28 1977-09-20 Hughes Aircraft Company Process for fabricating small geometry semiconductive devices including integrated components
JPS57211146A (en) * 1981-06-23 1982-12-24 Fuji Photo Film Co Ltd Photopolymerizable composition
US5593606A (en) 1994-07-18 1997-01-14 Electro Scientific Industries, Inc. Ultraviolet laser system and method for forming vias in multi-layered targets
JPH09216085A (ja) 1996-02-07 1997-08-19 Canon Inc 基板の切断方法及び切断装置
US6426484B1 (en) 1996-09-10 2002-07-30 Micron Technology, Inc. Circuit and method for heating an adhesive to package or rework a semiconductor die
US5920973A (en) 1997-03-09 1999-07-13 Electro Scientific Industries, Inc. Hole forming system with multiple spindles per station
JP3230572B2 (ja) 1997-05-19 2001-11-19 日亜化学工業株式会社 窒化物系化合物半導体素子の製造方法及び半導体発光素子
US6020093A (en) * 1998-05-13 2000-02-01 Toyo Gosei Kogyo, Ltd. Photosensitive compounds, photosensitive resin compositions, and pattern formation method making use of the compounds or compositions
US6057180A (en) 1998-06-05 2000-05-02 Electro Scientific Industries, Inc. Method of severing electrically conductive links with ultraviolet laser output
JP2001110811A (ja) 1999-10-08 2001-04-20 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP4387007B2 (ja) 1999-10-26 2009-12-16 株式会社ディスコ 半導体ウェーハの分割方法
JP2001144126A (ja) 1999-11-12 2001-05-25 Matsushita Electric Ind Co Ltd 半導体装置の製造方法および半導体装置
JP2001148358A (ja) 1999-11-19 2001-05-29 Disco Abrasive Syst Ltd 半導体ウェーハ及び該半導体ウェーハの分割方法
US6887804B2 (en) 2000-01-10 2005-05-03 Electro Scientific Industries, Inc. Passivation processing over a memory link
CN1276495C (zh) 2000-01-10 2006-09-20 电子科学工业公司 以具超短脉冲宽度的激光脉冲的脉冲串处理存储器链路的激光器系统及方法
TW504425B (en) 2000-03-30 2002-10-01 Electro Scient Ind Inc Laser system and method for single pass micromachining of multilayer workpieces
US6593542B2 (en) 2000-07-12 2003-07-15 Electro Scientific Industries, Inc. UV laser system and method for single pulse severing of IC fuses
US6676878B2 (en) 2001-01-31 2004-01-13 Electro Scientific Industries, Inc. Laser segmented cutting
US6759275B1 (en) 2001-09-04 2004-07-06 Megic Corporation Method for making high-performance RF integrated circuits
US6642127B2 (en) 2001-10-19 2003-11-04 Applied Materials, Inc. Method for dicing a semiconductor wafer
JP3910843B2 (ja) 2001-12-13 2007-04-25 東京エレクトロン株式会社 半導体素子分離方法及び半導体素子分離装置
US6706998B2 (en) 2002-01-11 2004-03-16 Electro Scientific Industries, Inc. Simulated laser spot enlargement
WO2003071591A1 (fr) 2002-02-25 2003-08-28 Disco Corporation Procede de subdivision de plaquettes semi-conductrices
KR100451950B1 (ko) 2002-02-25 2004-10-08 삼성전자주식회사 이미지 센서 소자 웨이퍼 소잉 방법
JP2003257896A (ja) 2002-02-28 2003-09-12 Disco Abrasive Syst Ltd 半導体ウェーハの分割方法
JP2005523583A (ja) 2002-04-19 2005-08-04 エグシル テクノロジー リミテッド パルスレーザを用いる、基板のプログラム制御ダイシング
JP2004031526A (ja) 2002-06-24 2004-01-29 Toyoda Gosei Co Ltd ３族窒化物系化合物半導体素子の製造方法
US6582983B1 (en) 2002-07-12 2003-06-24 Keteca Singapore Singapore Method and wafer for maintaining ultra clean bonding pads on a wafer
JP4286497B2 (ja) 2002-07-17 2009-07-01 新光電気工業株式会社 半導体装置の製造方法
JP3908148B2 (ja) 2002-10-28 2007-04-25 シャープ株式会社 積層型半導体装置
JP2004273895A (ja) 2003-03-11 2004-09-30 Disco Abrasive Syst Ltd 半導体ウエーハの分割方法
JP2004322168A (ja) 2003-04-25 2004-11-18 Disco Abrasive Syst Ltd レーザー加工装置
JP4231349B2 (ja) 2003-07-02 2009-02-25 株式会社ディスコ レーザー加工方法およびレーザー加工装置
JP4408361B2 (ja) 2003-09-26 2010-02-03 株式会社ディスコ ウエーハの分割方法
US7128806B2 (en) 2003-10-21 2006-10-31 Applied Materials, Inc. Mask etch processing apparatus
JP4471632B2 (ja) 2003-11-18 2010-06-02 株式会社ディスコ ウエーハの加工方法
JP2005203541A (ja) 2004-01-15 2005-07-28 Disco Abrasive Syst Ltd ウエーハのレーザー加工方法
US7459377B2 (en) 2004-06-08 2008-12-02 Panasonic Corporation Method for dividing substrate
US7687740B2 (en) 2004-06-18 2010-03-30 Electro Scientific Industries, Inc. Semiconductor structure processing using multiple laterally spaced laser beam spots delivering multiple blows
JP4018088B2 (ja) 2004-08-02 2007-12-05 松下電器産業株式会社 半導体ウェハの分割方法及び半導体素子の製造方法
US7199050B2 (en) 2004-08-24 2007-04-03 Micron Technology, Inc. Pass through via technology for use during the manufacture of a semiconductor device
JP4018096B2 (ja) 2004-10-05 2007-12-05 松下電器産業株式会社 半導体ウェハの分割方法、及び半導体素子の製造方法
JP4288229B2 (ja) 2004-12-24 2009-07-01 パナソニック株式会社 半導体チップの製造方法
US7875898B2 (en) 2005-01-24 2011-01-25 Panasonic Corporation Semiconductor device
JP2006253402A (ja) 2005-03-10 2006-09-21 Nec Electronics Corp 半導体装置の製造方法
JP4478053B2 (ja) 2005-03-29 2010-06-09 株式会社ディスコ 半導体ウエーハ処理方法
JP4285455B2 (ja) 2005-07-11 2009-06-24 パナソニック株式会社 半導体チップの製造方法
JP4599243B2 (ja) 2005-07-12 2010-12-15 株式会社ディスコ レーザー加工装置
JP4769560B2 (ja) 2005-12-06 2011-09-07 株式会社ディスコ ウエーハの分割方法
JP4372115B2 (ja) 2006-05-12 2009-11-25 パナソニック株式会社 半導体装置の製造方法、および半導体モジュールの製造方法
JP4480728B2 (ja) 2006-06-09 2010-06-16 パナソニック株式会社 Ｍｅｍｓマイクの製造方法
JP4544231B2 (ja) 2006-10-06 2010-09-15 パナソニック株式会社 半導体チップの製造方法
JP4840174B2 (ja) 2007-02-08 2011-12-21 パナソニック株式会社 半導体チップの製造方法
JP4840200B2 (ja) 2007-03-09 2011-12-21 パナソニック株式会社 半導体チップの製造方法
KR100841463B1 (ko) * 2008-01-14 2008-06-25 주식회사 나노테크닉스 폴리비닐알콜의 가교결합제, 이를 이용하여 제조되는폴리비닐알콜 제품 및 이를 제조하는 방법
US7859084B2 (en) 2008-02-28 2010-12-28 Panasonic Corporation Semiconductor substrate
WO2009126907A2 (en) 2008-04-10 2009-10-15 Applied Materials, Inc. Laser-scribing platform and hybrid writing strategy
US8642448B2 (en) 2010-06-22 2014-02-04 Applied Materials, Inc. Wafer dicing using femtosecond-based laser and plasma etch
US20140057414A1 (en) 2012-08-27 2014-02-27 Aparna Iyer Mask residue removal for substrate dicing by laser and plasma etch
KR101896710B1 (ko) * 2012-08-29 2018-09-10 동우 화인켐 주식회사 레이저 다이싱용 웨이퍼 보호막 조성물
US20140273401A1 (en) 2013-03-14 2014-09-18 Wei-Sheng Lei Substrate laser dicing mask including laser energy absorbing water-soluble film
US20150011073A1 (en) 2013-07-02 2015-01-08 Wei-Sheng Lei Laser scribing and plasma etch for high die break strength and smooth sidewall
US9224650B2 (en) 2013-09-19 2015-12-29 Applied Materials, Inc. Wafer dicing from wafer backside and front side
US9312177B2 (en) 2013-12-06 2016-04-12 Applied Materials, Inc. Screen print mask for laser scribe and plasma etch wafer dicing process
US11158540B2 (en) * 2017-05-26 2021-10-26 Applied Materials, Inc. Light-absorbing mask for hybrid laser scribing and plasma etch wafer singulation process
JP2019071333A (ja) * 2017-10-06 2019-05-09 株式会社ディスコ ウエーハの加工方法

Also Published As

Publication number Publication date
EP4097755A1 (en) 2022-12-07
EP4097755A4 (en) 2024-03-06
US20210242014A1 (en) 2021-08-05
US20220076944A1 (en) 2022-03-10
WO2021154468A1 (en) 2021-08-05
US11764061B2 (en) 2023-09-19
US11211247B2 (en) 2021-12-28
KR20220132628A (ko) 2022-09-30
TW202147394A (zh) 2021-12-16
CN115053328A (zh) 2022-09-13

Similar Documents

Publication Publication Date Title
JP7181899B6 (ja) ハイブリッドレーザスクライビングおよびプラズマエッチングウエハ個片化プロセスのための光吸収マスク
JP6727335B2 (ja) レーザスクライビング／プラズマエッチングによるハイブリッドのウエハ個片化処理用エッチングマスク
JP2022191302A (ja) 分割ビームのレーザスクライビングプロセスとプラズマエッチングプロセスとを使用する、ハイブリッドなウエハダイシングの手法
WO2015134227A1 (en) Approaches for cleaning a wafer during hybrid laser scribing and plasma etching wafer dicing processes
JP7109564B2 (ja) マルチパスレーザスクライビングプロセスとプラズマエッチングプロセスを使用したハイブリッドウエハダイシングアプローチ
KR20180120281A (ko) 회전 빔 레이저 스크라이빙 프로세스 및 플라즈마 식각 프로세스를 사용하는 하이브리드 웨이퍼 다이싱 접근법
JP7470104B2 (ja) 中間ブレークスルー処理を用いたハイブリッドレーザスクライビング及びプラズマエッチング手法を使用するウエハダイシング
US20220108908A1 (en) Shadow ring kit for plasma etch wafer singulation process
JP2023531441A (ja) ハイブリッドなレーザスクライビング及びプラズマエッチングアプローチを用いたウエハダイシングにおけるレーザスクライビングトレンチ開口制御
JP2022544924A (ja) 均一な回転ビームのレーザスクライビング処理およびプラズマエッチング処理を用いるハイブリッドウエハダイシング手法
JP2022544148A (ja) 空間的に複数の焦点を合わせるレーザビームのレーザスクライビング処理およびプラズマエッチング処理を用いるハイブリッドウエハダイシング手法
JP7402312B2 (ja) 能動的に焦点を合わせるレーザビームのレーザスクライビング処理およびプラズマエッチング処理を用いるハイブリッドウエハダイシング手法
JP2023505675A (ja) レーザースクライビング及びプラズマエッチングによるハイブリッドなウエハ個片化プロセスのための電流漏れを低減した静電チャック
US11764061B2 (en) Water soluble organic-inorganic hybrid mask formulations and their applications

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240104