JP2023172730A - 炭化珪素半導体装置の製造方法 - Google Patents

炭化珪素半導体装置の製造方法 Download PDF

Info

Publication number
JP2023172730A
JP2023172730A JP2022084740A JP2022084740A JP2023172730A JP 2023172730 A JP2023172730 A JP 2023172730A JP 2022084740 A JP2022084740 A JP 2022084740A JP 2022084740 A JP2022084740 A JP 2022084740A JP 2023172730 A JP2023172730 A JP 2023172730A
Authority
JP
Japan
Prior art keywords
support substrate
sic
wafer
silicon carbide
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022084740A
Other languages
English (en)
Inventor
崇 辻
Takashi Tsuji
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2022084740A priority Critical patent/JP2023172730A/ja
Publication of JP2023172730A publication Critical patent/JP2023172730A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

【課題】コストを低減させることができる炭化珪素半導体装置の製造方法を提供すること。【解決手段】ＳｉＣ支持基板１のおもて面に形成した複数のトレンチをＳｉＣ膜５で塞ぐことで、互いに隣り合うトレンチ同士が連結されてなる複数の空洞６を含むＳｉＣＯＮウェハ２２を作製する。互いに隣り合う空洞６間には、ＳｉＣ膜５が柱状に残ってなるＳｉＣピラー７が形成される。ＳｉＣ膜５におもて面素子構造８を形成した後、ＳｉＣＯＮウェハ２２のＳｉＣ膜５側の面をガラス支持基板２４に接着して固定する。その後、ＳｉＣピラー７を上下に分断して、ＳｉＣＯＮウェハ２２を、ガラス支持基板２４に固定された部分と、ＳｉＣ支持基板１と、に分離する。ＳｉＣＯＮウェハ２２のうち、ガラス支持基板２４に固定された部分は、ＳｉＣ膜５で構成され、所定デバイスが作製されるＳｉＣウェハ２５となる。分離後のＳｉＣ支持基板２６（ＳｉＣ支持基板１）は再利用される。【選択図】図８

Description

この発明は、炭化珪素半導体装置の製造方法に関する。
従来、炭化珪素半導体装置の作製（製造）には、製造工程中や試験工程中における半導体ウェハの破損を抑制するための機械的な支持基板として、３５０μｍ～５００μｍの厚さで１×１０18／ｃｍ3以上の高不純物濃度のｎ+型の４Ｈ－ＳｉＣ（炭化珪素の四層周期六方晶）単結晶基板が用いられる。このｎ+型支持基板上にｎ-型ドリフト領域となるｎ-型エピタキシャル層をエピタキシャル成長させ、当該ｎ-型エピタキシャル層中に所定の素子構造を形成することで各種パワーデバイスが作製される。
例えば、縦型ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：金属－酸化膜－半導体の３層構造からなる絶縁ゲートを備えたＭＯＳ型電界効果トランジスタ）において、ｎ+型支持基板は、機械的な支持を目的とする以外に、半導体チップの裏面を形成してｎ+型ドレイン領域となり、ドレイン電極に電気的に接続される。このため、ｎ+型支持基板は、可能な限り薄い厚さでかつ高不純物濃度とし、可能な限り基板抵抗を低くすることが望ましい。
従来の炭化珪素半導体装置の製造方法として、ｎ+型支持基板上にｎ+型支持基板の主面に平行な方向に長い平板状の複数の空洞を含んだｎ-型エピタキシャル層を形成した半導体ウェハを作製し、ｎ-型エピタキシャル層の空洞上の部分に素子構造を形成した後、空洞を通るように半導体ウェハをダイシングすることで、半導体ウェハからｎ-型エピタキシャル層の空洞上の部分を分離して半導体チップ状に個片化する方法が提案されている（例えば、下記特許文献１参照。）。
内部に空洞を含む半導体ウェハの作製方法として、ｎ+型支持基板上にエピタキシャル成長させたｎ-型エピタキシャル層に複数のトレンチを形成した後、エッチング効果のあるガスと、ＳｉＣ膜の成膜の原料であるシリコン（Ｓｉ）を含むガスおよび炭素（Ｃ）を含むガスと、を同時に導入してトレンチ側壁をエッチングしながら、ｎ-型エピタキシャル層をさらにエピタキシャル成長させることで、複数のトレンチの開口部をそれぞれ塞ぐとともに、互いに隣り合うトレンチ同士をつなげて、ｎ-型エピタキシャル層の内部に平板状の空洞を形成する方法が提案されている（例えば、下記特許文献１，２参照。）。
内部に空洞を含む半導体ウェハの別の作製方法として、炭化珪素単結晶からなる半導体ウェハに複数のトレンチを形成した後、水素雰囲気での熱処理により半導体ウェハの表面を流動させて、トレンチの開口部を塞ぐとともに、互いに隣り合うトレンチ同士をつなげて空洞を形成する方法が提案されている（例えば、下記特許文献３参照。）。下記特許文献３では、熱処理により半導体ウェハ内部に温度勾配を形成して低温側から高温側へと空洞を移動させることで、半導体ウェハを再結晶化させて高品質化している。
また、炭化珪素を材料とした半導体ウェハの作製法として、支持基板上に形成したＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）構造等の多層構造体を、支持基板中に水素イオン注入により形成した脆弱層を境に当該支持基板から分離して多層構造の半導体ウェハとする方法が提案されている（例えば、下記特許文献４，５参照。）。下記特許文献４，５では、多層構造体を分離した後に残る支持基板を、当該支持基板の表面に残る脆弱層や凹凸を除去してから再度製造工程に投入して再利用することが開示されている。
特開２０１９－０１２８０１号公報 特開２０１８－０３７５６１号公報 特開２００３－０９５７９７号公報 特開２０００－３４９２６６号公報 特開２００５－５３７６８５号公報
しかしながら、炭化珪素単結晶は、原料を２０００℃に近い高温度で昇華させて気相から直接固相を得る昇華法によって成長させるため、シリコン（Ｓｉ）のような液相成長（液相から固相を得る）と比べて成長速度が遅い。また、昇華法による単結晶成長では、炉内の温度勾配を大きくすることで成長速度を早くすることができるが、炭化珪素単結晶の成長において炉内の温度勾配を大きくすると結晶品質が悪くなるため、成長速度を早めることができない。このため、炭化珪素単結晶基板の単価が高く、製造コストが高くなる。上記特許文献１では、半導体ウェハから分離した半導体チップの厚さが薄くなりすぎることで、その後、半導体チップの裏面に行う製造工程や、半導体チップの試験工程において半導体チップに割れや折れ、クラック等の破損が生じやすく、チップ単価が高くなる。
この発明は、上述した従来技術による課題を解消するため、コストを低減させることができる炭化珪素半導体装置の製造方法を提供することを目的とする。
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる炭化珪素半導体装置の製造方法は、次の特徴を有する。炭化珪素からなる半導体支持基板におもて面から所定深さの複数のトレンチを形成する第１工程を行う。前記半導体支持基板のおもて面に炭化珪素膜をエピタキシャル成長させて、前記トレンチの開口部を塞ぐとともに、複数の前記トレンチ同士を連結させることで空洞を形成し、前記空洞を含むＳｉＣＯＮウェハを作製する第２工程を行う。前記炭化珪素膜に所定の素子構造を形成する第３工程を行う。前記空洞を境にして前記ＳｉＣＯＮウェハを、前記素子構造が形成された前記炭化珪素膜からなる半導体ウェハと、前記半導体支持基板と、に分離する分離工程を行う。前記第１工程では、前記半導体支持基板の複数の領域区分にそれぞれ複数の前記トレンチを形成する。前記第２工程では、同一の前記領域区分内のすべての前記トレンチを連結させて前記領域区分ごとに１つの前記空洞を形成するとともに、互いに隣り合う前記空洞間に前記炭化珪素膜を柱状に残してなる半導体ピラーを形成する。前記分離工程では、すべての前記半導体ピラーを分断することで、前記ＳｉＣＯＮウェハを前記半導体ウェハと前記半導体支持基板とに分離する。
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記分離工程では、加圧した水を局所的に噴射して前記ＳｉＣＯＮウェハの側面から前記ＳｉＣＯＮウェハに衝突させることで前記半導体ピラーを分断することを特徴とする。
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記第１工程では、前記第２工程において前記半導体ピラーを１０μｍ以上の高さで形成可能な前記所定深さで前記トレンチを形成する。前記第２工程では、前記炭化珪素膜の厚さを前記空洞上の部分で１５μｍ以上とする。前記分離工程では、前記水を４０μｍ以下の直径で噴射して前記ＳｉＣＯＮウェハの側面から前記ＳｉＣＯＮウェハの前記空洞に対向する部分に衝突させることを特徴とする。
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記第１工程では、前記第２工程において前記半導体ピラーを１０μｍ以上の高さで形成可能な前記所定深さで前記トレンチを形成する。前記第２工程では、前記炭化珪素膜の厚さを前記空洞上の部分で１５μｍ以上とする。前記分離工程では、前記水を４０μｍ以下の直径のスリットを通して前記ＳｉＣＯＮウェハの側面から前記ＳｉＣＯＮウェハの前記空洞に対向する部分に衝突させることを特徴とする。
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記第３工程の後、前記分離工程の前に、前記ＳｉＣＯＮウェハの前記空洞上の部分をガラス支持基板の凹部の内部に収容した状態で、前記ＳｉＣＯＮウェハの前記炭化珪素膜側の表面を前記凹部の内部で接着剤層を介して前記ガラス支持基板に接着して固定する接着工程をさらに含むことを特徴とする。
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記分離工程では、前記半導体ピラーに応力を与えることで前記半導体ピラーを分断することを特徴とする。
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記分離工程では、超音波振動によって前記半導体ピラーに前記応力を与えることを特徴とする。
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記分離工程では、レーザー光照射によって前記半導体ピラーに前記応力を与えることを特徴とする。
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記半導体ウェハの前記半導体支持基板との分離面に、前記素子構造の裏面電極となる金属支持基板を接合する接合工程をさらに含む。前記金属支持基板は、１００μｍ以上の厚さのアルミニウム板であることを特徴とする。
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記接合工程では、前記半導体ウェハの前記半導体支持基板との分離面に、半田層を介して前記金属支持基板を半田接合することを特徴とする。
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記分離工程では、前記半導体ウェハの前記半導体支持基板との分離面に前記半導体ピラーの残部による凹凸が生じる。前記接合工程では、前記半導体ウェハの前記半導体支持基板との分離面の前記凹凸を前記半田層で埋めることを特徴とする。
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記接合工程では、前記半田層を５０μｍ以上の厚さで形成することを特徴とする。
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記分離工程の後、前記接合工程の前に、前記半導体ウェハの前記半導体支持基板との分離面に、最表面をニッケル膜とした金属膜を形成する第４工程をさらに含む。前記金属支持基板は、表面がニッケルめっき膜で被覆されている。前記接合工程では、前記ニッケルめっき膜に半田を塗布し、前記金属支持基板に前記半田による前記半田層を介して前記半導体ウェハの前記金属膜を形成した面を押し付けた状態で前記半田層をリフローすることを特徴とする。
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記分離工程の後、前記接合工程の前に、前記半導体ウェハの前記半導体支持基板との分離面に、最表面をアルミニウム膜とした金属膜を形成する第４工程をさらに含む。前記金属支持基板は、前記金属膜との接合面の中心線平均粗さが１μｍ四方の単位面積当たり０．７ｎｍ以下である。前記接合工程は、前記金属膜の表面を平坦化して、前記金属膜の表面の中心線平均粗さを１μｍ四方の単位面積当たり０．７ｎｍ以下にする工程と、前記金属膜の平坦化した表面に前記金属支持基板を常温接合する工程と、を含むことを特徴とする。
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記金属支持基板は、前記接合面を除く表面がニッケルめっき膜で被覆されていることを特徴とする。
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記第３工程の後、前記分離工程の前に、前記ＳｉＣＯＮウェハの前記炭化珪素膜側の表面を接着剤層を介してガラス支持基板に接着して固定する接着工程と、前記接合工程の後、前記半導体ウェハから前記接着剤層および前記ガラス支持基板を剥離する剥離工程と、をさらに含むことを特徴とする。
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記半導体支持基板の前記半導体ウェハとの分離面を前記第１工程で利用可能な平坦面にする再生工程をさらに含む。前記第１工程では、前記再生工程を経た前記半導体支持基板を用いることを特徴とする。
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記半導体支持基板の前記半導体ウェハとの分離面を前記第１工程で利用可能な平坦面にする第１再生工程と、前記第１再生工程を経た前記半導体支持基板同士を貼り合わせてなる貼り合わせ基板を作製する第１貼り合わせ工程と、をさらに含む。前記第１工程では、前記貼り合わせ基板を前記半導体支持基板として用いることを特徴とする。
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記第１貼り合わせ工程では、前記貼り合わせ基板となる２枚の前記半導体支持基板のうちの一方の第１半導体支持基板の主面に溝を形成した後に、他方の第２半導体支持基板を前記第１半導体支持基板の前記溝を形成した主面に貼り合わせることで前記貼り合わせ基板を形成する。前記第１工程では、前記貼り合わせ基板の前記第１半導体支持基板側の主面に前記トレンチを形成する。前記第２工程では、前記貼り合わせ基板の前記第１半導体支持基板側の主面に前記炭化珪素膜をエピタキシャル成長させる。前記分離工程を経た前記貼り合わせ基板の前記半導体ウェハとの分離面を前記第１工程で利用可能な平坦面にする第２再生工程と、前記第２再生工程において前記貼り合わせ基板の前記半導体ウェハとの分離面に前記溝が露出された場合に、前記貼り合わせ基板の前記半導体ウェハとの分離面を前記溝が消失するまで平坦化して前記第２半導体支持基板のみを残し、当該第２半導体支持基板に前記第１再生工程を経た新たな前記半導体支持基板を貼り合わせて新たな前記貼り合わせ基板を作製する第２貼り合わせ工程と、をさらに含むことを特徴とする。
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記第１工程では、前記第１工程において前記トレンチ形成したトレンチピラーのうち、前記第２工程時のエピタキシャル成長時に前記空洞となる領域に該当する前記トレンチピラーの幅をＷPILとし、前記トレンチピラーの前記炭化珪素膜の部分の高さＤEPIとし、前記トレンチピラーの側面と結晶方位＜１１－２０＞とのなす角度をαとし、前記半導体支持基板のおもて面と基底面とのなす角度をβとしたときに、下記（１）式を満たすレイアウトで前記トレンチを形成することを特徴とする。
Figure 2023172730000002
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記第１工程では、前記半導体支持基板のおもて面側から見てストライプ状に前記トレンチピラーが残るレイアウトで前記トレンチを形成することを特徴とする。
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記第１工程では、前記半導体支持基板のおもて面側から見て格子状に前記トレンチピラーが残るレイアウトで前記トレンチを形成することを特徴とする。
上述した発明によれば、ＳｉＣ支持基板（半導体支持基板）を用いて作製したＳｉＣＯＮウェハから炭化珪素膜の部分を分離して、所定デバイス（炭化珪素半導体装置）を作製するためのＳｉＣウェハ（半導体ウェハ）とすることができる。ＳｉＣウェハは、ＳｉＣ支持基板を含まないか、ほぼ含まない。このため、分離後のＳｉＣ支持基板の総消失量を少なくすることができる。分離後のＳｉＣ支持基板は、ウェハ流動に機械的に耐えられない薄さになるまで繰り返し再利用することができる。
本発明にかかる炭化珪素半導体装置の製造方法によれば、コストを低減させることができるという効果を奏する。
実施の形態１にかかる炭化珪素半導体装置の製造方法の概要を示すフローチャートである（その１）。 実施の形態１にかかる炭化珪素半導体装置の製造途中の状態を示す平面図である。 図２の領域区分内のレイアウト例を示す平面図である。 実施の形態１にかかる炭化珪素半導体装置の製造途中の状態を模式的に示す断面図である（その１）。 実施の形態１にかかる炭化珪素半導体装置の製造途中の状態を模式的に示す断面図である（その２）。 実施の形態１にかかる炭化珪素半導体装置の製造途中の状態を模式的に示す断面図である（その３）。 実施の形態１にかかる炭化珪素半導体装置の製造途中の状態を模式的に示す断面図である（その４）。 実施の形態１にかかる炭化珪素半導体装置の製造途中の状態を模式的に示す断面図である（その５）。 実施の形態１にかかる炭化珪素半導体装置の製造途中の状態を模式的に示す断面図である（その６）。 実施の形態１にかかる炭化珪素半導体装置の製造途中の状態を模式的に示す断面図である（その７）。 実施の形態１にかかる炭化珪素半導体装置の製造途中の状態を模式的に示す断面図である（その８）。 実施の形態１にかかる炭化珪素半導体装置の製造途中の状態を模式的に示す断面図である（その９）。 実施の形態１にかかる炭化珪素半導体装置の製造途中の状態を模式的に示す断面図である（その１０）。 実施の形態１にかかる炭化珪素半導体装置の製造途中の状態を模式的に示す断面図である（その１１）。 実施の形態１にかかる炭化珪素半導体装置の製造途中の状態を模式的に示す断面図である（その１２）。 実施の形態１にかかる炭化珪素半導体装置の製造途中の状態を模式的に示す断面図である（その１３）。 実施の形態１にかかる炭化珪素半導体装置の製造途中の状態を模式的に示す断面図である（その１４）。 実施の形態１にかかる炭化珪素半導体装置の製造途中の状態を模式的に示す断面図である（その１５）。 実施の形態１にかかる炭化珪素半導体装置の製造方法の概要を示すフローチャートである（その２）。 実施の形態１にかかる炭化珪素半導体装置の製造途中の状態を模式的に示す断面図である（その１６）。 実施の形態２にかかる炭化珪素半導体装置の製造方法の概要を示すフローチャートである。 実施の形態２にかかる炭化珪素半導体装置の製造途中の状態を模式的に示す断面図である（その１）。 実施の形態２にかかる炭化珪素半導体装置の製造途中の状態を模式的に示す断面図である（その２）。 実施の形態３にかかる炭化珪素半導体装置の製造途中の状態を示す平面図である。 図２４の切断線Ｂ－Ｂ’における断面構造を示す断面図である。 実施の形態３にかかる炭化珪素半導体装置の製造途中の状態の別例を示す平面図である。 図２６のＳｉＣ膜のエピタキシャル成長時の状態を模式的に示す平面図である。 図２７の切断線Ｃ－Ｃ’における断面構造を示す断面図である。 実施の形態４にかかる炭化珪素半導体装置の製造方法の概要を示すフローチャートである。 実施の形態４にかかる炭化珪素半導体装置の製造途中の状態を示す平面図である（その１）。 実施の形態４にかかる炭化珪素半導体装置の製造途中の状態を示す平面図である（その２）。 実施の形態１にかかる炭化珪素半導体装置の構造例を示す断面図である。
以下に添付図面を参照して、この発明にかかる炭化珪素半導体装置の製造方法の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋および－は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。本明細書では、ミラー指数の表記において、“－”はその直後の指数につくバーを意味しており、指数の前に“－”を付けることで負の指数を表している。
（実施の形態１）
実施の形態１にかかる炭化珪素半導体装置の製造方法について説明する。図１，１９は、実施の形態１にかかる炭化珪素半導体装置の製造方法の概要を示すフローチャートである。図２は、実施の形態１にかかる炭化珪素半導体装置の製造途中の状態を示す平面図である。図２には、図４のＳｉＣ支持基板１を主面側から見た状態を示す。図３は、図２の領域区分内のレイアウト例を示す平面図である。図４～１８，２０は、実施の形態１にかかる炭化珪素半導体装置の製造途中の状態を模式的に示す断面図である。
まず、図２～４に示すように、４Ｈ－ＳｉＣ等の炭化珪素（ＳｉＣ）単結晶からなる半導体支持基板（以下、ＳｉＣ支持基板とする）１を用意する。ＳｉＣ支持基板１の直径および厚さｔ１は、例えばそれぞれ８インチおよび５００μｍ程度である。ＳｉＣ支持基板１は、結晶方位を示す例えばオリエンテーションフラット（エッジ端の一部に設けられた直線状の切り欠け）２またはノッチ（エッジ端の一部に設けられたＶ字状の切り欠け：不図示）を有する。ＳｉＣ支持基板１のオリエンテーションフラット２と平行な方向が示す結晶方位は例えば［１１－２０］である（図２参照）。
ＳｉＣ支持基板１上に各種パターンを形成するためのマスクパターンの位置合わせの基準としてオリエンテーションフラット２（またはノッチ）が用いられる。ＳｉＣ支持基板１のオリエンテーションフラット２の形成保証精度は１度以内であることが好ましい。その理由は、後述するトレンチ３の形成方向を制限するための所定角度がオリエンテーションフラット２の形成保証精度に基づいて定まるため、オリエンテーションフラット２の形成保証精度がよいほど、この所定角度を小さくすることができるからである。
ＳｉＣ支持基板１のおもて面は、後述するＳｉＣ膜（炭化珪素膜）５を略均一な厚さでエピタキシャル成長させることができる程度に平坦化されている。ＳｉＣ支持基板１の裏面は、各種製造装置のステージに吸着保持可能な程度に平坦化されている。ＳｉＣ支持基板１の外周は、面取りされてベベル形状となっていてもよい。ＳｉＣ支持基板１として、製造工程で１回以上使用した後述するＳｉＣ支持基板２６（図８参照）を後述する方法によって再生させたＳｉＣ支持基板２７（図２０参照）を用いてもよい。
次に、ＳｉＣ支持基板１を、例えば有機洗浄やＲＣＡ洗浄（強酸および高塩基溶液を用いたウェット洗浄）により洗浄する。次に、ＳｉＣ支持基板１のおもて面に、例えばプラズマ化学気相成長（ＣＶＤ：Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）等により酸化シリコン（ＳｉＯ2）膜等の酸化膜２１を形成する。酸化膜２１は、後の工程でトレンチ３を形成するためのエッチング用マスクとして用いる。このため、酸化膜２１の厚さは、トレンチ３を形成するためのエッチングによって消失しない厚さとする。
次に、フォトリソグラフィおよびドライエッチングにより酸化膜２１を選択的に除去して、酸化膜２１の、トレンチ３の形成領域に対向する部分を開口する。これによって、酸化膜２１はトレンチ３のパターンに開口される。トレンチ３を形成するためのマスクパターンの位置合わせは、ＳｉＣ支持基板１のオリエンテーションフラット２を基準とする。酸化膜２１のドライエッチングとして、例えば反応性イオンエッチング（ＲＩＥ：Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）などの異方性エッチングなどが挙げられる。
次に、酸化膜２１の残部をマスクとして、ＳｉＣ支持基板１をおもて面から所定の深さｄ１までドライエッチングしてトレンチ３を形成する（ステップＳ１：第１工程）。トレンチ３の深さｄ１は、例えば３０μｍ以下程度の範囲内である。トレンチ３は、所定の結晶方位に平行な直線状の平面形状とする。トレンチ３のパターンは、例えば、トレンチ３の短手方向の幅ｗ１（ライン幅）が２．５μｍ以上５μｍ以下程度の範囲内であり、同一の領域区分４内で互いに隣り合うトレンチ３間の間隔ｗ２が１μｍ以上３μｍ以下の範囲内である。
トレンチ３の形成方向について図２を用いて説明する。図２には、ＳｉＣ支持基板１のおもて面の結晶面を（０００１）とし、裏面の結晶面を（０００－１）とし、オリエンテーションフラット２が示す結晶方位を［１１－２０］とした例を示す。図２には、ＳｉＣ支持基板１の結晶方位［１１－２０］、［１－１００］、［－１－１２０］、［－１１００］を矢印で示す。結晶方位［１１－２０］は、図２において右向きの矢印によって表される。結晶方位［－１－１２０］は、図２において左向きの矢印によって表される。
結晶方位［１－１００］は、図２において下向きの矢印によって表される。結晶方位［－１１００］は、図２において上向きの矢印によって表される。結晶方位［１１－２０］は、結晶方位［－１－１２０］と逆向きである。また、結晶方位［１１－２０］は、結晶方位［１－１００］および結晶方位［－１１００］と直交する。結晶方位［１－１００］は、結晶方位［－１１００］と逆向きである。また、結晶方位［１－１００］は、結晶方位［－１－１２０］および結晶方位［１１－２０］と直交する。
ＳｉＣ支持基板１をマトリクス状に区分した矩形状の平面形状の複数の領域区分４に、それぞれＳｉＣ支持基板１のおもて面側から見てストライプ状に複数のトレンチ３が形成される（図２，３参照）。図２において実線がトレンチ３である。領域区分４のサイズは、トレンチ３のパターンを露光可能なサイズであり、ステッパー（露光装置）の性能に基づいて決定される。互いに隣り合う領域区分４同士のトレンチ３間の最短距離ｗ３は、同一の領域区分４内で互いに隣り合うトレンチ３間の間隔ｗ２よりも広い。
また、トレンチ３の形成方向（すなわちトレンチ３の長手方向）は、結晶方位＜１１－２０＞から所定角度θ以上ずらした方向である。例えば、トレンチ３の形成方向は、結晶方位［１１－２０］から結晶方位［－１１００］または結晶方位［１－１００］に所定角度θ以上ずらした方向である。換言すると、トレンチ３の形成方向は、結晶方位［１１－２０］から結晶方位［－１１００］と結晶方位［１－１００］とにそれぞれ所定角度θ回転させた方向の範囲に含まれない方向である。
ここで、所定角度θは、ＳｉＣ支持基板１のオリエンテーションフラット２の形成保証精度に基づいて定まる。例えば、ＳｉＣ支持基板１のオリエンテーションフラット２の形成保証精度が１度以内の場合については、所定角度θを５度とする。ＳｉＣ支持基板１のオリエンテーションフラット２の形成保証精度が５度以内の場合については、所定角度θを９度とする。本実施の形態では、ＳｉＣ支持基板１のオリエンテーションフラット２の形成保証精度が１度以内として、所定角度θを５度として以降説明する。
また、トレンチ３の形成方向は、トレンチ３の側壁の結晶面がＳｉＣ支持基板１のｍ面にならないような方向であり、具体的にはＳｉＣ支持基板１のｍ面から±５度以上ずらした範囲に含まれる方向である。ここで、ｍ面は、炭化珪素の結晶面｛１０－１０｝である。結晶面｛１０－１０｝は、（１－１００）、（０－１１０）、（－１０１０）、（－１１００）、（０１－１０）、（１０－１０）の６面である。結晶方位＜１１－２０＞に垂直な結晶面がｍ面である。
換言すると、結晶方位［１１－２０］に垂直な結晶面と、結晶方位［１１－２０］から６０度おきにずらした結晶方位に垂直な結晶面と、がｍ面である。結晶方位［１１－２０］から６０度おきにずらした結晶方位は図２に示す第１破線である。第１破線から±５度以内の範囲は第２破線によって表される。トレンチ３の形成方向がＳｉＣ支持基板１のｍ面からずれていることで、後述するステップＳ２の処理時に、同一の領域区分４に形成されたすべてのトレンチ３同士が繋がって略平板形状の断面形状の空洞６が形成される。
ここで、ＳｉＣ支持基板１には、ｍ面のように安定して結晶を成長させることができる結晶面もあれば、安定して結晶を成長させることができない結晶面なども存在する。図２において丸印で囲われた領域に形成されたトレンチ３の形成方向は、ｍ面から５度以内の範囲に含まれる方向である。図２において丸印で囲われた領域に形成されたトレンチ３の側壁はほぼｍ面となる。この場合、後述するステップＳ２の処理時にトレンチ３の側壁にＳｉＣ膜が安定して結晶成長するため、トレンチ３の側壁がエッチングされにくい。
後述するステップＳ２の処理時にトレンチ３の側壁がエッチングされにくいと、互いに隣り合うトレンチ３同士を連結させることが難しく、空洞６の形成が困難である。一方、トレンチ３の形成方向がｍ面と第２破線とによって表される範囲に含まれない方向である場合、ｍ面と第２破線とによって表される範囲に含まれる方向である場合に比べて、トレンチ３の側壁で珪素（Ｓｉ）原子や炭素（Ｃ）原子が移動しやすいため、後述するステップＳ２の処理時にトレンチ３の側壁がエッチングされやすくなる。
次に、図５に示すように、例えばフッ化水素（ＨＦ）溶液などにより酸化膜２１を除去した後、ＳｉＣ支持基板１を洗浄する。次に、エッチング効果のあるガスと、炭化珪素（ＳｉＣ）の原料ガスと、ドーパントとなるガスと、を含むガス雰囲気下での熱処理により、ＳｉＣ支持基板１のおもて面にＳｉＣ膜５をエピタキシャル成長させることで、空洞６を内部に含むＳｉＣＯＮ（ＳｉＣ Ｏｎ Ｎｏｔｈｉｎｇ）構造の半導体ウェハ（以下、ＳｉＣＯＮウェハとする）２２を作製する（ステップＳ２：第２工程）。
ステップＳ２の熱処理は、例えばＣＶＤやハライド気相成長（ＨＶＰＥ：Ｈａｌｉｄｅ Ｖａｐｏｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ）法を用いた熱処理であってもよい。エッチング効果のあるガスとしては、例えば塩化水素（ＨＣｌ）ガスや塩素（Ｃｌ2）ガスが挙げられる。ＳｉＣの原料ガスは、珪素を含むガスおよび炭素を含むガスである。珪素を含むガスとしては、例えばモノシラン（ＳｉＨ4）ガスが挙げられる。炭素を含むガスとしては、例えばプロパン（Ｃ3Ｈ8）ガスが挙げられる。
ＳｉＣ膜５は、後述する半導体チップ（以下、ＳｉＣチップとする）３０（図１７参照）の裏面側の裏面構造として残るため、当該裏面構造に応じた積層構造および導電型でエピタキシャル成長させる。ドーパントとなるガスとしては、ｐ型ＳｉＣ膜をエピタキシャル成長させる場合には例えばトリメチルアルミニウム（Ｔｒｉｍｅｔｈｙｌａｌｕｍｉｎｉｕｍ：ＴＭＡ）ガスが挙げられ、ｎ型ＳｉＣ膜をエピタキシャル成長させる場合には例えば窒素（Ｎ2）ガスが挙げられる。
図５には、ＳｉＣチップ３０に後述する図３２に例示するＭＯＳＦＥＴを作製する場合を示しており、ＳｉＣ支持基板１のおもて面上に、ＳｉＣ膜５として、ｎ+型ドレイン領域７１となるｎ+型エピタキシャル層３１と、ｎ-型ドリフト領域７２となるｎ-型エピタキシャル層３２と、をこの順にエピタキシャル成長させている。ｎ+型ドレイン領域７１の不純物濃度は、例えば１×１０18／ｃｍ3以上程度である。ｎ-型ドリフト領域７２の不純物濃度は、例えば１×１０15／ｃｍ3以上１×１０16／ｃｍ3以下程度である。
ＳｉＣ膜５の成膜条件は、例えば、トレンチ３の側壁において、ＳｉＣの堆積量＞ＳｉＣのエッチング量が成立するような条件である。ＳｉＣの堆積量とは、単位時間あたりに、トレンチ３の側壁と直交する方向（横方向）に厚さが増すようにトレンチ３の側壁上に成膜されるＳｉＣ膜の横方向の厚さである。ＳｉＣのエッチング量とは、単位時間あたりに、トレンチ３の側壁が当該側壁に垂直な方向にエッチングされる横方向の厚さ（トレンチ３の側壁上に成膜されたＳｉＣ膜がエッチングされる横方向の厚さも含む）である。
エッチング効果のあるガスのガス量が少ないと、ＳｉＣ支持基板１のおもて面に堆積されるＳｉＣ膜５の厚さが厚くなると同時に、トレンチ３の側壁のエッチング量が少なくなり、トレンチ３同士が繋がりにくくなる。そこで、エッチング効果のあるガスのガス量は、ＳｉＣの堆積量がＳｉＣのエッチング量より若干多くなるようなガス量のうち最大量とする。これにより、各トレンチ３の開口部が塞がってなる微細な空洞（ボイド）が複数形成されるとともに、当該ボイド同士が繋がって平板状の断面形状の空洞６が形成される。
ｎ型のＳｉＣ膜５を成膜するために、例えば、キャリアガスとして水素（Ｈ2）ガスと、ＳｉＣ膜の原料ガスとしてＳｉＨ4ガスおよびＣ3Ｈ8ガスと、エッチング効果のあるガスとしてＨＣｌガスと、ドーパントとなるガスとしてＮ2ガスと、を導入する。このとき、熱処理温度を例えば１６３５℃以上１６６５℃以内程度の範囲内とし、熱処理時間を５時間以上７時間以内の範囲内にすることがよい。ステップＳ２の熱処理時間によってトレンチ３の開口部を塞ぐＳｉＣ膜（以下、閉塞エピ膜とする）の厚さを調整可能である。
具体的には、例えば熱処理温度を１６５０℃とし、熱処理時間を６時間程度とする。また、ＳｉＨ4ガスの流量、Ｃ3Ｈ8ガスの流量、およびＨＣｌガスの流量を、それぞれ、例えば３６ｓｃｃｍ（ｓｔａｎｄａｒｄ ｃｕｂｉｃ ｃｅｎｔｉｍｅｔｅｒ ｐｅｒ ｍｉｎｕｔｅ）、１２ｓｃｃｍおよび６ｓｃｃｍとする。これによって、ＳｉＣ膜の原料ガスによってトレンチ３の開口部が塞がって各トレンチ３がボイドになり、エッチング効果のあるガスによってトレンチ３の側壁（ボイドの側壁）が抉られてボイド間が繋がる。
結晶方位［１１－２０］とトレンチ３の形成方向とのずれ量（結晶方位［１１－２０］とトレンチ３の形成方向とのなす角度）が大きくなるほど、トレンチ３の側壁がエッチング効果のあるガスによって抉られる量が大きくなる。トレンチ３の側壁がエッチングされると、トレンチ３ごとに微細な空洞（ボイド）が発生する。結晶方位［１１－２０］とトレンチ３の形成方向とのずれ量が大きくなると、トレンチ３の側壁が抉られる量が大きくなり、互いに隣り合うボイド間が繋がりやすくなる。
このようにして、ＳｉＣ支持基板１上にＳｉＣ膜５をエピタキシャル成長させてなるＳｉＣＯＮウェハ２２が作製される。ＳｉＣ膜５のエピタキシャル成長中に、トレンチ３の開口部付近でトレンチ３の側壁に対して斜め方向にＳｉＣ膜５が成長して各トレンチ３の開口部がそれぞれ塞がってボイドが形成されるとともに、トレンチ３の側壁（ボイドの側壁）がエッチングされて同一の領域区分４内すべてのトレンチ３同士が繋がる。例えば、ｎ+型エピタキシャル層３１がトレンチ３の開口部を塞ぐ閉塞エピ膜となる。
これによって、ＳｉＣＯＮウェハ２２の内部に、ＳｉＣ支持基板１とＳｉＣ膜５との界面を跨ぐように、各領域区分４にそれぞれ１つの空洞６が形成される。領域区分４ごとに空洞６を形成することができるため、ＳｉＣＯＮウェハ２２の内部に複数の空洞６を同時に形成可能である。空洞６は、複数のトレンチ３同士が繋がることでＳｉＣ支持基板１のおもて面に平行な方向に長い平板状の断面形状となる。空洞６は、ＳｉＣＯＮウェハ２２の端部（側面）に達して一部が開いた断面形状となってもよい。
空洞６の高さｔ３は、トレンチ３の深さｄ１によって適宜変更可能であり、例えば１０μｍ以上程度である。空洞６の、トレンチ３の短手方向に平行な方向の長さｘ１は、ＳｉＣ支持基板１の領域区分４に形成するトレンチ３の数によって適宜変更可能である。空洞６の、トレンチ３の長手方向に平行な方向の長さは、トレンチ３の長手方向の長さによって適宜変更可能である。ＳｉＣ支持基板１の領域区分４のサイズを調整することで、同一の領域区分４に形成可能なトレンチ３の最大数やトレンチ３の形成方向の最大の長さなどが決まり、領域区分４に形成可能な空洞６の最大サイズを適宜変更可能である。
また、上述したように互いに隣り合う領域区分４間の最短距離ｗ３が同一の領域区分４内で互いに隣り合うトレンチ３間の間隔ｗ２よりも広いことで、互いに隣り合う領域区分４の空洞６同士は繋がらない。互いに隣り合う空洞６間には、ＳｉＣ膜５およびＳｉＣ支持基板１が柱状に残ってＳｉＣピラー（半導体ピラー）７が形成される。空洞６の内部に露出するＳｉＣ膜５の表面（空洞６の上面）は、所定デバイスが作製される半導体ウェハ（以下、ＳｉＣウェハとする）２５（図８参照）の裏面となる。
ＳｉＣピラー７は、後述するステップＳ３およびステップＳ４の処理時に変形しない（空洞６が潰れない）程度に機械的強度を有し、かつ後述するステップＳ５の処理によって上下に分断（ＳｉＣ膜５側とＳｉＣ支持基板１側とに分断）可能な幅に設定される。ＳｉＣピラー７の幅は、領域区分４の配置によって適宜設定可能である。ＳｉＣピラー７の高さは、空洞６の高さｔ３と同程度である。ＳｉＣピラー７は、ステップＳ５の処理によって上下に分断されることで、ＳｉＣウェハ２５の裏面と分離後のＳｉＣ支持基板２６（図８参照）のおもて面とに残る。
ＳｉＣピラー７の配置は任意に設定可能であるが、ＳｉＣチップ３０（図１７参照）に残ったＳｉＣピラー７はＳｉＣチップ３０の内部抵抗（基板抵抗）となる。このため、ＳｉＣピラー７がＳｉＣチップ３０の外周部（ＳｉＣチップ３０の端部と活性領域との間の部分）に位置するように、ＳｉＣ支持基板１の領域区分４の配置が設定されてもよい。ＳｉＣピラー７がＳｉＣチップ３０の主電流が流れる中央の活性領域から外れた外周部に位置することで、ＳｉＣチップ３０に作製される所定デバイスのオン抵抗を低減させることができる。
具体的には、ＳｉＣピラー７をＳｉＣチップ３０の外周部に位置させるには、例えば、ＳｉＣ支持基板１の領域区分４を、ＳｉＣウェハ２５の各チップ領域に対応する部分にそれぞれ１つずつ配置すればよい。領域区分４のサイズは、チップ領域の活性領域に対応する部分の全域を含むサイズとする。これによって、ＳｉＣＯＮウェハ２２においてＳｉＣウェハ２５の各チップ領域に対応する部分に、それぞれＳｉＣチップ３０の活性領域のサイズ以上のサイズである１つの平板状の断面形状の空洞６を形成することができる。
ＳｉＣウェハ２５の各チップ領域に対応する部分にそれぞれ活性領域のサイズ以上のサイズの１つの空洞６が形成されることで、ＳｉＣピラー７は、ＳｉＣウェハ２５の各チップ領域の外周部（チップ領域の端部と活性領域との間の部分）に対応する部分か、またはＳｉＣウェハ２５のダイシングラインに対応する部分に形成される。これによって、ＳｉＣピラー７がＳｉＣチップ３０の活性領域に配置されないため、ＳｉＣチップ３０に作製される所定デバイスの内部抵抗を低減させることができる。
チップ領域とは、所定デバイスが作製される後述するＳｉＣウェハ２５がダイシングラインに沿って切断されることで個片化されＳｉＣチップ３０となる部分である。チップ領域は、例えば、略矩形状の平面形状を有し、ＳｉＣウェハ２５にマトリクス状に複数配置される。ダイシングラインは、互いに隣り合うチップ領域間に、チップ領域の周囲を囲む格子状に形成される。活性領域は、ＳｉＣチップ３０に作製された所定デバイスがオン状態のときに主電流が流れる領域であり、例えば略矩形状の平面形状を有する。
上述したＳｉＣＯＮウェハ２２の形成方法は、トレンチ３をＳｉＣ支持基板１に形成すること以外は上記特許文献１，２と同様である。本実施の形態１においては、後述するようにＳｉＣＯＮウェハ２２は空洞６を境としてＳｉＣウェハ２５とＳｉＣ支持基板１とに分離されるため、ＳｉＣウェハ２５に作製される所定デバイスにＳｉＣ支持基板１が含まれない。ＳｉＣＯＮウェハ２２の分離後に、ＳｉＣ膜５の、ＳｉＣ支持基板１（分離後のＳｉＣ支持基板２６：図８参照）に残る部分は廃棄される。
したがって、分離後のＳｉＣ支持基板２６に可能な限りＳｉＣ膜５が残らないことがよい。仮に、トレンチ３をＳｉＣ膜５に形成した場合、ＳｉＣ膜５の内部に空洞６が形成される可能性が高い。この場合、ＳｉＣ支持基板１と空洞６との間にＳｉＣ膜５が存在するため、分離後のＳｉＣ支持基板２６のおもて面の全面にＳｉＣ膜５が残る。分離後のＳｉＣ支持基板２６上に残るＳｉＣ膜５の厚さ分だけ余分に厚くＳｉＣ膜５をエピタキシャル成長させたこととなるため、材料コストが高くなるとともに、かつ処理時間が長くなる。
本実施の形態１のようにトレンチ３をＳｉＣ支持基板１に形成することで、ＳｉＣ支持基板１とＳｉＣ膜５との界面を跨ぐように空洞６が形成される。ＳｉＣ支持基板１と空洞６との間にＳｉＣ膜５が存在しないため、ＳｉＣ膜５の、分離後のＳｉＣ支持基板２６のおもて面に残る破棄される部分を少なくすることができる。また、ＳｉＣ膜５を必要な厚さ分（エピタキシャル層３１，３２の厚さ分）だけエピタキシャル成長させればよい。このため、処理時間やＳｉＣ膜５の材料コストを低減させることができる。
また、ＳｉＣ支持基板１とＳｉＣ膜５との界面を跨ぐように空洞６が形成されることで、ＳｉＣ膜５のエピタキシャル成長中にＳｉＣ支持基板１とＳｉＣ膜５との界面（ＳｉＣ支持基板１の基底面）からＳｉＣ膜５中に成長する結晶欠陥が空洞６によって遮断される。このため、ＳｉＣ膜５中の結晶欠陥密度を低減させることができる。ＳｉＣ膜５の空洞６上の部分の厚さｔ２がＳｉＣウェハ２５の厚さとなる。ＳｉＣウェハ２５の厚さは、例えば２０μｍ程度と比較的に薄くなる。
ＳｉＣ膜５としてｎ+型ドレイン領域７１となるｎ+型エピタキシャル層３１をエピタキシャル成長させることに代えて、後述するステップＳ５の処理後、後述するステップＳ６の処理前に、ステップＳ５の処理で分離されるＳｉＣウェハ２５の裏面へのイオン注入によりｎ+型ドレイン領域７１を形成してもよい。ＳｉＣ膜５の厚さや、ＳｉＣ膜５の積層構造、ＳｉＣ膜５の積層構造を構成するエピタキシャル層の導電型および不純物濃度は、ＳｉＣウェハ２５の利用用途に応じて適宜決定すればよく、特に限定しない。
次に、図６に示すように、ＳｉＣＯＮウェハ２２のおもて面側に、一般的な方法により、ゲート構造、おもて面電極、層間絶縁膜およびパッシベーション膜等の所定のおもて面素子構造８を形成する（ステップＳ３：第３工程）。ここでは、ＳｉＣＯＮウェハ２２は、ＳｉＣ膜５側の主面をおもて面とし、ＳｉＣ支持基板１側の主面を裏面とする。おもて面素子構造８は、ＳｉＣウェハ２５の各チップ領域に対応する部分にそれぞれ形成される。図６には、おもて面素子構造８の一部を図示し、残りの各部を図示省略する。
次に、図７に示すように、ＳｉＣＯＮウェハ２２のおもて面に接着剤層２３を介してガラス支持基板２４を貼り付けて、ＳｉＣＯＮウェハ２２のおもて面の全面をガラス支持基板２４に固定する（ステップＳ４：接着工程）。ガラス支持基板２４は、例えばＳｉＣ支持基板１の直径以上の直径を有する略円形の平面形状のガラス板である。接着剤層２３は、後述する半田層１３のリフロー時の加熱温度で変質しない耐熱性を有する接着剤か、または半田層１３がリフローを始める低温度で接着力が弱くなる接着剤で形成される。
次に、図８に示すように、空洞６を境にして、ＳｉＣＯＮウェハ２２を、ガラス支持基板２４に固定された部分（上部）と、ＳｉＣ支持基板１（下部：以下、分離後のＳｉＣ支持基板２６とする）と、に分離する（ステップＳ５：分離工程）。ＳｉＣＯＮウェハ２２のうち、ガラス支持基板２４に固定された部分は、ＳｉＣ膜５（エピタキシャル層３１，３２）で構成され、所定デバイス（後述する炭化珪素半導体装置１０：図１７，３２参照）が作製されるＳｉＣウェハ２５となる。ＳｉＣウェハ２５の直径は、例えばＳｉＣ支持基板１の直径と略同じである。
ＳｉＣウェハ２５は、ガラス支持基板２４に固定された主面をおもて面とし、ＳｉＣ膜５側の主面（ｎ+型エピタキシャル層３１の表面）を裏面とする。ＳｉＣウェハ２５の裏面には、ＳｉＣピラー７の残部による凹凸が生じている。ＳｉＣ支持基板１は、ＳｉＣウェハ２５に残らないか、またはＳｉＣピラー７の部分にわずかに残る程度である。分離後のＳｉＣ支持基板２６のおもて面には、ＳｉＣピラー７の残部による凹凸が生じている。分離後のＳｉＣ支持基板２６は、再利用可能である。分離後のＳｉＣ支持基板２６の再生方法（図１９，２０参照）については後述する。
ステップＳ５の処理においては、例えば加圧ポンプで加圧した水をノズルから噴射して対象物に衝突させることで対象物を切断するウォータージェット法を用いる。具体的には、図９に示すように、ＳｉＣＯＮウェハ２２の裏面をステージ（不図示）に吸着保持させ、例えば２０ＭＰａ以上６０ＭＰａ以下程度に加圧した水４３を中空円柱状のノズル４１を通して噴射しＳｉＣＯＮウェハ２２の側面（端部）からＳｉＣＯＮウェハ２２の空洞６に対向する部分に衝突させることで、ＳｉＣピラー７を略中間の高さ位置で上下に分断する。
このとき、ＳｉＣＯＮウェハ２２は、ＳｉＣＯＮウェハ２２の中心を基準として円周方向に回転４０させる。これによって、加圧した水４３をＳｉＣＯＮウェハ２２の側面の全周にわたって衝突させることができ、ＳｉＣＯＮウェハ２２の側面に最も近いＳｉＣピラー７からＳｉＣＯＮウェハ２２の中心側のＳｉＣピラー７まで順次すべてのＳｉＣピラー７が分断される。すべてのＳｉＣピラー７が分断されることで、ＳｉＣＯＮウェハ２２がＳｉＣウェハ２５とＳｉＣ支持基板２６とに分離される。
ノズル４１は、筒状であり、開口部４２がＳｉＣＯＮウェハ２２の側面から空洞６に対向するようにＳｉＣＯＮウェハ２２の側面に対向する位置に配置される。ノズル４１の開口部４２の直径φ１は、例えば１００μｍ以下程度であり、ＳｉＣＯＮウェハ２２の空洞６の高さｔ３よりも広くてもよいし狭くてもよい。ノズル４１の中心軸（ノズル４１の開口部４２の中心）は、ＳｉＣＯＮウェハ２２の空洞６の中間の高さ位置（すなわちＳｉＣピラー７の中間の高さ位置）に一致させることがよい。
ノズル４１から噴出する水４３は、ＳｉＣＯＮウェハ２２の側面に最も近いＳｉＣピラー７からその奥のＳｉＣピラー７へと順次分断しながら流速を減衰していき、少なくともＳｉＣＯＮウェハ２２の中心に達する。図９には、水４３の水流方向を左向きの矢印で示す（図１０～１１においても同様）。空洞６が一部開いた断面形状である場合、空洞６の一部開いた部分が空洞６への水４３の侵入経路や空洞６内の水４３の排出経路となり、ＳｉＣウェハ２５に局所的に圧力がかかることを抑制することができる。
また、図１０に示すように、ノズル４４の開口部４５の直径φ２を例えば４０μｍ以下程度と狭くすることで、ノズル４４から噴出する水４３の径を絞ってもよい。空洞６の高さ（すなわちＳｉＣピラー７の高さ）ｔ３は１０μｍ以上程度であり、ＳｉＣ膜５の空洞６上の部分の厚さｔ２は１５μｍ以上程度である。空洞６の中間の高さ位置から接着剤層２３までの距離は２０μｍ以上となるため、ノズル４４の開口部４５の直径φ２が４０μｍ以下であれば、空洞６の中間の高さ位置に中心軸を一致させたノズル４４の開口部４５は接着剤層２３に対向しない。
このようにＳｉＣＯＮウェハ２２の空洞６の中間の高さ位置に中心軸を一致させたノズル４４から噴出する水４３の径を絞ることで、比較的脆弱な接着剤層２３に水４３が当たらないため、接着剤層２３の崩れやガラス支持基板２４の剥離を防止することができる。ノズル４４の開口部４５の直径φ２は、ＳｉＣＯＮウェハ２２の空洞６の高さｔ３以下であってもよい。ノズル４４を用いたＳｉＣＯＮウェハ２２の分断方法は、ノズル４４の開口部４５の直径φ２を狭くした以外は図９のノズル４１を用いる場合と同様である。
また、図１１に示すように、ノズル４１から噴出する水４３がＳｉＣＯＮウェハ２２の側面に到達するまでの間に、当該水４３を略円形の平面形状のスリット（微小孔）４７に通すことでその噴出径を絞ってもよい。スリット４７の直径（幅）φ３は、例えば４０μｍ以下程度である。スリット４７は、例えば、ＳｉＣＯＮウェハ２２の側面とノズル４１との間に配置した、水４３の衝突に耐え得る硬質材料の平板４６に形成される。スリット４７の中心は、ＳｉＣＯＮウェハ２２の空洞６の中間の高さ位置に一致させることがよい。
また、図１２に示すように、ガラス支持基板２９に設けた凹部２８にＳｉＣＯＮウェハ２２の空洞６よりもＳｉＣ膜５側の部分が収容されるように、ＳｉＣＯＮウェハ２２のおもて面に接着剤層２３を介してガラス支持基板２９を貼り付けてもよい。ガラス支持基板２９はＳｉＣＯＮウェハ２２の空洞６よりもＳｉＣ膜５側の部分を囲み、ガラス支持基板２９の凹部２８の開口端（ガラス支持基板２９の下端）はＳｉＣＯＮウェハ２２の側面でＳｉＣ膜５に対向する。ガラス支持基板２９の凹部２８には接着剤層２３が充填される。
ガラス支持基板２９によってＳｉＣＯＮウェハ２２の空洞６よりもＳｉＣ膜５側の部分が囲まれているため、ノズル４１から噴出された水４３の一部はガラス支持基板２９によって遮られてＳｉＣＯＮウェハ２２に達しない。すなわち、ガラス支持基板２９によってノズル４１から噴出された水４３の径が絞られ、ノズル４１から噴出された水４３を、ガラス支持基板２９の下端よりも下の部分でＳｉＣＯＮウェハ２２の側面から空洞６に対向する部分に衝突させることができる。
ガラス支持基板２９の凹部２８の内部にＳｉＣＯＮウェハ２２の一部が収容されるようにＳｉＣＯＮウェハ２２のおもて面に接着剤層２３を介してガラス支持基板２９を貼り付けるには、例えば、図１３に示すように、ＳｉＣＯＮウェハ２２を内部に収容可能な高さ調整のためのスペーサー４８を用意する。スペーサー４８の上面は、ＳｉＣＯＮウェハ２２の空洞６の上面よりも高い位置にある。スペーサー４８は、ガラス支持基板２９の直径と略同じ直径の中空円柱状であり、上面でガラス支持基板２９の外周全周を保持する。
スペーサー４８の内部に裏面を下にしてＳｉＣＯＮウェハ２２を収容し、ＳｉＣＯＮウェハ２２のおもて面に接着剤を塗布した後、ガラス支持基板２９によってスペーサー４８の中空部を塞ぐように、凹部２８を下にしてガラス支持基板２９の外周をスペーサー４８に載せて押し付ける。これによって、ガラス支持基板２９の凹部２８の内部にＳｉＣＯＮウェハ２２の空洞６よりもＳｉＣ膜５側の部分を収容した状態で、ＳｉＣＯＮウェハ２２のおもて面に接着剤層２３を介してガラス支持基板２９を貼り付けることができる。
図１１，１２に示すＳｉＣＯＮウェハ２２の分離方法においては、図９と同様のノズル４１を用いることができる。上述したように、ＳｉＣＯＮウェハ２２の側面とノズル４１との間に配置したスリット４７（図１１）や、接着剤層２３を保護するように凹部２８を設けたガラス支持基板２９（図１２）によっても、ノズル４１から噴出された水４３の径を絞ることができるため、ノズル４１の開口部４２の直径φ１が４０μｍ超であっても、接着剤層２３の崩れやガラス支持基板２４，２９の剥離を防止することができる。
ステップＳ５の処理において、ウォータージェット法（ＳｉＣピラー７に水４３を衝突させること）に代えて、ＳｉＣピラー７に機械的ストレス（応力）を与えてもよい。ＳｉＣピラー７を機械的ストレスによって上下に分断（ＳｉＣウェハ２５側とＳｉＣ支持基板２６側とに分断）する方法として、例えば、超音波振動を与えてＳｉＣピラー７を上下に分断する方法や、レーザー光照射によるレーザーアブレーションによって形成したダメージ層を境にＳｉＣピラー７を上下に分断する方法が挙げられる。
次に、図１４に示すように、ＳｉＣウェハ２５の裏面（ＳｉＣ支持基板２６との分離面）上に図示省略するモリブデン（Ｍｏ）膜やニッケル（Ｎｉ）膜を形成してレーザーアニールすることによってシリサイド化して、ＳｉＣウェハ２５の裏面にオーミック接触するシリサイド膜を形成する。さらに、ＳｉＣウェハ２５の裏面のシリサイド膜上に金属膜９を形成する（ステップＳ６：第４工程）。金属膜９は、最表面がＮｉ膜であり、例えばＮｉ膜の単層構造か、またはチタン（Ｔｉ）膜およびＮｉ膜をこの順に積層した２層構造とする。
金属膜９の表面には下層のＳｉＣ膜５の表面（ＳｉＣ支持基板２６との分離面）に残るＳｉＣピラー７に応じた凹凸が生じるが、金属膜９の表面の凹凸は後述するようにステップＳ７の処理において半田層１３（図１５参照）に埋もれる。このため、ＳｉＣウェハ２５の裏面を研磨せず、ＳｉＣウェハ２５の裏面にＳｉＣピラー７を残したままでもよい。ステップＳ５のＳｉＣウェハ２５の分離後に、ＳｉＣウェハ２５の裏面をＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：化学機械研磨）等により平坦化してもよい。
次に、図１５に示すように、ＳｉＣウェハ２５の裏面上の金属膜９に、半田層１３を介してアルミニウム（Ａｌ）支持基板（金属支持基板）１１を半田接合する（ステップＳ７：接合工程）。図１５では、金属膜９および半田層１３を１層で図示する。Ａｌ支持基板１１は、例えばＳｉＣウェハ２５の直径以上の直径を有する略円形の平面形状のＡｌ板である。Ａｌ支持基板１１の少なくとも両主面は、めっき処理等により半田濡れ性の高いＮｉ膜（ニッケルめっき膜）１２で覆われている。図１５には、Ａｌ支持基板１１の全表面を覆うＮｉ膜１２を示す。
Ａｌ支持基板１１のおもて面のＮｉ膜１２上には、ＳｉＣウェハ２５の接合前に予め半田を塗布し、Ａｌ支持基板１１のおもて面に当該半田による半田層１３を介してＳｉＣウェハ２５の裏面（金属膜９の表面）を押し付けた状態で、Ａｌ支持基板１１を加熱して半田層１３をリフローさせる。これによって、ＳｉＣウェハ２５の裏面の金属膜９とＡｌ支持基板１１のおもて面とが半田層１３を介して半田接合（圧着）される。金属膜９の表面にＳｉＣピラー７によって生じた凹凸は、５０μｍ以上の厚さの半田層１３に埋もれる。
Ａｌ支持基板１１は、ＳｉＣウェハ２５に作製される所定デバイスの裏面電極となるとともに、ＳｉＣウェハ２５の機械的強度を高くする機能を有する。Ａｌ支持基板１１の厚さｔ４は、例えば１００μｍ以上５００μｍ以下程度であり、従来スパッタ等により形成されるＡｌ電極層の厚さ（通常５～１０μｍ程度）よりも厚い。このため、従来方法よりもＳｉＣウェハ２５の機械的強度を高くすることができる。Ａｌ支持基板１１の厚さｔ４が５００μｍ以下であれば、以降の工程において既存の製造装置を用いることができる。
Ａｌ支持基板１１の厚さｔ４を厚くするほど、Ａｌ支持基板１１の主面（後述する絶縁基板１６との接合面：図１８参照）からの放熱性が低くなり、かつダイシング困難となるが、Ａｌ支持基板１１の側面からの放熱性が高くなる。このため、Ａｌ支持基板１１の側面からの放熱性を高くする場合、Ａｌ支持基板１１の厚さｔ４は最大で１ｍｍ程度であることがよい。裏面電極となる金属支持基板は、熱伝導率が高くかつ加工容易であればよく、Ａｌ支持基板１１に代えて銅（Ｃｕ）等を金属材料とした金属支持基板を用いてもよい。
次に、図１６に示すように、例えばガラス支持基板２４および接着剤層２３を有機溶剤に浸漬して接着剤層２３を溶融することで、ＳｉＣウェハ２５からガラス支持基板２４を剥離する（ステップＳ８：剥離工程）。ステップＳ８の処理において、ＳｉＣウェハ２５からガラス支持基板２４を物理的に剥離してもよい。物理的剥離とは、加熱して接着剤層２３を熱劣化させたり柔らかくしたりすることで剥離することである。例えば、半田層１３がリフローを始める低温度で接着力が弱くなる接着剤を用いて接着剤層２３が形成されてもよい。
半田層１３がリフローし始める低温度で接着力が弱くなるような接着剤を用いて接着剤層２３が形成されている場合、ステップＳ７の処理において、半田層１３がリフローし始める低温度で、ＳｉＣウェハ２５とＡｌ支持基板１１とを半田層１３を介して仮接合するとともに、ＳｉＣウェハ２５とガラス支持基板２４とを接着する接着剤層２３の接着力を弱くしてからステップＳ８の処理を行い、その後、所定温度で半田層１３をリフローしてＳｉＣウェハ２５とＡｌ支持基板１１とを完全に半田接合してもよい。
次に、ＳｉＣウェハ２５の電気特性試験をウェハ状態のまま行う（ステップＳ９）。ＳｉＣウェハ２５の電気特性試験としては、素子のオン電圧、しきい電圧および各端子間のリーク電流等を評価し、規格から外れ異常と判断したＳｉＣチップ３０をスクリーニングする試験が挙げられる。
次に、Ａｌ支持基板１１の裏面にダイシングテープ（不図示）を貼り付ける。ダイシングテープは、Ａｌ支持基板１１の直径と略同じ直径の略円形の平面形状を有する。ダイシングテープは、シート状の基材の少なくとも片面に粘着剤層が形成されてなり、粘着剤層によってＡｌ支持基板１１に貼り付けられる。ダイシングテープの基材は、例えば、放射線透過性を有するプラスチックフィルムである。粘着剤層は、例えば、紫外線や電子線などにより硬化する放射線硬化型の粘着剤で形成される。
次に、図１７に示すように、ダイシングテープ側の面を下にしてＳｉＣウェハ２５をステージ（不図示）に載置して、ＳｉＣウェハ２５をダイシングラインに沿ってダイシング（切断）して個々のＳｉＣチップ３０に個片化する（ステップＳ１０）。ダイシングテープを用いることによって、ダイシングブレードによってダイシングテープに切り込みが入るようにＳｉＣウェハ２５のおもて面からＳｉＣウェハ２５を深さ方向に貫通する深さまで切断する切削加工（フルカット）を採用することができる。
次に、ダイシングテープからＳｉＣチップ３０をピックアップする。このとき、例えば、放射線照射によりダイシングテープの粘着剤層を硬化させて粘着性を低下させることで、ダイシングテープからのＳｉＣチップ３０の剥離が容易となる。これによって、ＳｉＣチップ３０は、おもて面側に炭化珪素半導体装置１０の所定のおもて面素子構造８が形成され、裏面に裏面電極となるＡｌ支持基板１１を有する。ＳｉＣチップ３０とＡｌ支持基板１１との間の金属膜９の内部にＳｉＣピラー７が残っていてもよい。
次に、ＳｉＣチップ３０の電気特性試験を行う（ステップＳ１１）。ステップＳ１１の処理において、例えば、一般的な信頼性試験によってＳｉＣチップ３０のオン電圧特性や耐圧特性、リーク電流特性等の電気特性を検査する。次に、図１８に示すように、一般的なモジュール組立工程により、ＳｉＣチップ３０の裏面のＡｌ支持基板１１（Ａｌ支持基板１１の裏面のＮｉ膜１２）を回路基板１７のおもて面の導電性板１５に半田層１４を介して半田接合する（ステップＳ１２）。
これによって、回路基板１７のおもて面上に１つ以上のＳｉＣチップ３０を実装した半導体モジュールが完成する。ＳｉＣチップ３０の半田層１４のリフロー時の温度は、例えば２９０℃以上３００℃以下程度である。回路基板１７は、絶縁基板１６の両面にそれぞれ導電性板を有する積層基板である。図１８には、絶縁基板１６のおもて面の導電性板１５のみを示す。導電性板１５は、絶縁基板１６のおもて面に１つ以上接合されて所定の回路パターンをなす銅（Ｃｕ）箔である。
導電性板１５は、例えば、直接接合（Ｄｉｒｅｃｔ Ｃｏｐｐｅｒ Ｂｏｎｄｉｎｇ）法を用いて絶縁基板１６に直接接合されてもよい。絶縁基板１６の裏面の導電性板（不図示）は、絶縁基板１６の裏面の全体に形成された金属箔である。絶縁基板１６の裏面の導電性板は、放熱板である金属ベース基板（不図示）のおもて面にはんだ接合されている。絶縁基板１６の材料は、電気絶縁性や熱伝導性に優れた材料であり、例えばアルミナ（Ａｌ2Ｏ3）、窒化アルミニウム（ＡｌＮ）、窒化シリコン（ＳｉＮ）などが挙げられる。
金属ベース基板の裏面は、冷却ベース部（不図示）に接合されてもよい。冷却ベース部には、複数の放熱フィン部（不図示）が櫛歯状に設けられている。ＳｉＣチップ３０や回路基板１７の回路パターン（導電性板１５）で発生した熱は、冷却ベースを介して放熱フィン部（不図示）へ伝導され放散される。金属ベース基板の周縁に樹脂成形されたケース（不図示）の下端が接着され、ＳｉＣチップ３０がケース内に収容される。ＳｉＣチップ３０は、ケースに一体成形された外部接続用端子（不図示）に電気的に接続される。
次に、上述したステップＳ５の処理で分離されたＳｉＣ支持基板２６の再生方法について、図１９，２０を参照して説明する。まず、図２０に示すように、一般的なラッピング装置（シート状の基材に比較的粗い研磨材が接着されてなる例えば研磨布やサンドペーパー等）を用いて、ＳｉＣ支持基板２６のおもて面（ＳｉＣウェハ２５との分離面）を比較的早い速度で粗研磨（ラッピング）することで、ＳｉＣ支持基板２６のおもて面に残るＳｉＣピラー７の残部による突起（凸部）を除去する（ステップＳ２１）。
ステップＳ２１の処理によるＳｉＣ支持基板２６のおもて面の研磨量（研磨により除去される厚さ）は例えば１０μｍ程度である。これによって、ＳｉＣ支持基板２６のおもて面のＳｉＣピラー７による５μｍ程度の高さの突起が比較的短時間で除去される。図２０に示す下向きの矢印がＳｉＣ支持基板２６の研磨方向である。ＳｉＣ支持基板２６の両主面をラッピングしてもよい。この場合、ＳｉＣ支持基板２６の両主面の研磨量はそれぞれ１０μｍ程度であり、ＳｉＣ支持基板２６の厚さは合計で２０μｍ程度薄くなる。
ＳｉＣ支持基板２６の裏面には、上述した実施の形態１にかかる炭化珪素半導体装置の製造方法（図１～１８参照）の製造工程中に堆積物（デポ）等の異物が付着する場合がある。この場合、ＳｉＣ支持基板２６の裏面を各種製造装置でステージに吸着保持することができない虞がある。ステップＳ２１の処理においてＳｉＣ支持基板２６の裏面をラッピングすることで、ＳｉＣ支持基板２６の裏面の異物等が除去され、ＳｉＣ支持基板２６の裏面を各種製造装置のステージに吸着保持可能な状態にすることができる。
次に、一般的な研磨装置を用いて、ＳｉＣ支持基板２６の中心を基準として円周方向に回転させたＳｉＣ支持基板２６のおもて面にダイヤモンドスラリー（水または油などの液体に粒子状の微小なダイヤモンドを混ぜた研磨剤）を滴下し、ＳｉＣ支持基板２６のおもて面に回転する研磨盤を押し付けることで、ＳｉＣ支持基板２６のラッピング加工されたおもて面を研磨（ポリッシング）して平坦化する（ステップＳ２２）。ステップＳ２２の処理によるＳｉＣ支持基板２６のおもて面の研磨量は例えば２μｍ程度である。
次に、ＣＭＰによりＳｉＣ支持基板２６のおもて面を研磨して、ＳｉＣ支持基板２６のおもて面にポリッシング加工により生じたダメージ層を除去するとともに、ＳｉＣ支持基板２６のおもて面を最終的な平坦面にする（ステップＳ２３）。ステップＳ２３によりＳｉＣ支持基板２６を再生後、実施の形態１にかかる炭化珪素半導体装置の製造方法（図１参照）でのウェハ流動に用いる。ＳｉＣ支持基板２６のステップＳ２３の処理後に残る部分（以下、再生後のＳｉＣ支持基板とする）２７は、実施の形態１にかかる炭化珪素半導体装置の製造方法（図１参照）でのウェハ流動に機械的に耐えられない程度に薄くなるまで、ステップＳ２１からステップＳ２３までの処理を繰り返し行ってステップＳ１の処理においてＳｉＣ支持基板１として繰り返し利用される。
再生後のＳｉＣ支持基板２７の外周を面取してベベル形状にしてもよい。ステップＳ２３の処理によるＳｉＣ支持基板２６のおもて面の研磨量は例えば０．５μｍ程度である。ＳｉＣ支持基板２６のおもて面の総研磨量（厚さ）ｔ１１は、ステップＳ２１の処理が片面ラップの場合に１２．５μｍ程度であり、ステップＳ２１の処理が両面ラップの場合に２２．５μｍ程度である。ＳｉＣ支持基板１のうち、ＳｉＣＯＮウェハ２２の作製に使用される部分の厚さ（トレンチ３の深さｄ１に相当）は２５μｍ程度である。
したがって、ステップＳ１からステップＳ５までの処理（ＳｉＣウェハ２５の製造工程：図１）と、ステップＳ２１からステップＳ２３までの処理（分離後のＳｉＣ支持基板２６の再生工程：図１９）と、を一巡することで、ＳｉＣ支持基板１（再生後のＳｉＣ支持基板２７）の総消失量は最大で４７．５μｍ程度である。ＳｉＣ支持基板１は、再生後の厚さｔ１２が３００μｍ以上程度であればウェハ流動に機械的に耐え得るため、初期の厚さｔ１が５００μｍ程度である場合に最低でも計５回使用可能である。
以上、説明したように、実施の形態１によれば、ＳｉＣ支持基板を用いて作製したＳｉＣＯＮウェハからＳｉＣ膜の部分を分離して、所定デバイスを作製するためのＳｉＣウェハとする。ＳｉＣウェハは、ＳｉＣ支持基板を含まないか、またはほぼ含まない。このため、分離後のＳｉＣ支持基板の総消失量は少ない。分離後のＳｉＣ支持基板はウェハ流動に機械的に耐えられない薄さになるまで繰り返し再利用することができ、ＳｉＣ支持基板を繰り返し再利用した回数分だけ、材料コストを低減させることができる。
例えば、ＳｉＣ支持基板上に所定のエピタキシャル層をエピタキシャル成長させた半導体ウェハをＤＩＳＣＯ（登録商標：ディスコ）社のＫＡＢＲＡ（登録商標：カブラ）技術を用いて、ＳｉＣ支持基板とＳｉＣウェハとに分離する場合、半導体ウェハの主面からＳｉＣ支持基板内の所定深さにレーザー照射により発生させた複数のクラックを半導体ウェハのおもて面に平行な方向につなげて分離層（ＫＡＢＲＡ層）を形成し、当該分離層を起点としてＳｉＣ支持基板とＳｉＣウェハとに分離（スライシング）する。
このＫＡＢＲＡ技術を用いる場合、半導体ウェハに照射したレーザーが乱反射すると分離層を形成することができないため、レーザーが乱反射しないように、ＳｉＣ支持基板の外周を面取りしてベベル形状にする必要がある。このため、再生後のＳｉＣ支持基板を用いる場合、ＳｉＣ支持基板の外周を面取りするための加工工程が増える。また、半導体ウェハの主面に素子構造が形成されている場合、半導体ウェハに照射したレーザーが素子構造で乱反射して分離層を形成することができない虞がある。
また、ＫＡＢＲＡ技術を用いる場合、レーザー照射によりＳｉＣ支持基板内に形成されるクラックによる分離層の厚さが１９０μｍ程度となり、ＳｉＣ支持基板が分離層の厚さ分だけ消失してしまう。一方、実施の形態１によれば、ＳｉＣ支持基板１の総消失量（厚さ）は、上述したようにＳｉＣ支持基板のおもて面の総研磨量と、ＳｉＣＯＮウェハの作製に使用される部分の厚さと、を合わせて４７．５μｍ程度であり、ＳｉＣ支持基板の再利用回数を増やすことができるため、材料コストを低減させることができる。
また、例えば、ＳｉＣＯＸＳ（登録商標：サイコックス）社やＳｏｉｔｅｃ（登録商標：ソイテック）社では、水素イオン注入により内部に脆弱層を形成したＳｉＣ単結晶基板にＳｉＣ多結晶基板を貼り合わせた後に当該脆弱層を除去することで、この貼り合わせ基板からＳｉＣ多結晶基板を含むＳｉＣウェハを分離している。一方、実施の形態１によれば、高価なＳｉＣ多結晶基板を用いずに、安価なＡｌ支持基板を用いてＳｉＣＯＮウェハから分離したＳｉＣウェハの機械的強度を高くすることができる。
例えば、ＳｉＣウェハ表面にプローブ針を接触させて素子構造の電気特性を検査する際にＳｉＣウェハの破損が低減されることが本発明者により確認されている。また、実施の形態１によれば、安価なＡｌ支持基板を用いてＳｉＣウェハの機械的強度を高くすることで、材料コストを低減させることができる。また、ＳｉＣウェハの機械的強度が高くなることで、ＳｉＣウェハの割れや折れ、クラック等の破損を低減することができる。これにより、チップ単価を低減させることができる。
また、実施の形態１によれば、ＳｉＣウェハ裏面を平坦化することなく、ＳｉＣウェハの裏面にＳｉＣピラーを残したまま、裏面電極となるＡｌ支持基板を半田接合することができる。また、ＳｉＣＯＮウェハの空洞となるトレンチのレイアウトを適宜調整することで、ＳｉＣチップの裏面にＳｉＣピラーが残らないか、またはＳｉＣチップの内部抵抗の増加が抑制される位置にＳｉＣピラーを配置することができる。さらに、ＳｉＣチップにＳｉＣ支持基板を用いないので、ＳｉＣチップのオン抵抗等の電気特性を改善し、かつ工程数を少なくして製造コストを低減させることができる。
（実施の形態２）
実施の形態２にかかる炭化珪素半導体装置の製造方法について説明する。図２１は、実施の形態２にかかる炭化珪素半導体装置の製造方法の概要を示すフローチャートである。図２２，２３は、実施の形態２にかかる炭化珪素半導体装置の製造途中の状態を模式的に示す断面図である。図２２，２３には、それぞれ図２１のステップＳ３７，Ｓ３８の状態を示している。図２１のステップＳ３１～Ｓ３６の処理は、それぞれ実施の形態１のステップＳ１～Ｓ６の処理と同じである。
図２１のステップＳ３９～Ｓ４３の処理は、それぞれ実施の形態１のステップＳ８～Ｓ１２の処理と同じである。図２１のステップＳ３１の状態は、実施の形態１の図２～４と同様である。図２１のステップＳ３２～Ｓ３６の状態は、それぞれ実施の形態１の図５～８，１４と同様である。図２１のステップＳ３９，Ｓ４１，Ｓ４３の状態は、それぞれ実施の形態１の図１６～１８の金属膜９の断面形状およびＮｉ膜１２をそれぞれ図２３の金属膜９の断面形状およびＮｉ膜（ニッケルめっき膜）１８に代えたものである。
実施の形態２にかかる炭化珪素半導体装置の製造方法が実施の形態１にかかる炭化珪素半導体装置の製造方法（図１参照）と異なる点は、ＳｉＣウェハ２５の裏面とＡｌ支持基板１１のおもて面との接合方法を、半田接合に代えて常温接合とした点である。常温接合とは、接合する両対象部材の表面（接合面）に超高真空下において常温（例えば２５℃程度）でアルゴン（Ａｒ）イオンリミングを行うことで表面酸化膜（酸化アルミニウム（Ａｌ2Ｏ3）膜）を除去してから当該対象部材同士を常温下で直接接合することである。
Ａｒイオンリミングとは、Ａｒイオン照射により表面を削る（Ａｒスパッタ）またはＡｒイオン照射によって表面をエッチングすることによって対象部材表面の結晶原子の結合を切断して、対象部材表面に結晶原子の未結合手（ダングリングボンド）を形成する（結晶原子を活性状態にする）ことである。
常温接合時、ＳｉＣウェハ２５の裏面とＡｌ支持基板１１のおもて面とを押し付けるように、ＳｉＣウェハ２５およびＡｌ支持基板１１に圧力をかける（圧着する）ことが望ましい。ＳｉＣウェハ２５の裏面とＡｌ支持基板１１のおもて面とを押し付ける圧力は、例えば、０．１ＭＰａ以上１０ＭＰａ以下程度であることがよい。Ａｒイオンリミング時の温度と、ＳｉＣウェハ２５の裏面とＡｌ支持基板１１のおもて面とを接触させるときの温度と、を常温よりも高くしてもよい。
具体的には、実施の形態２においては、まず、ステップＳ３１からステップＳ３６までの処理をそれぞれ実施の形態１のステップＳ１からステップＳ６までの処理と同様に行う。ステップＳ３６の処理において形成する金属膜９は、最表面がＡｌ膜であり、例えばＡｌ膜の単層構造か、またはチタン膜およびＡｌ膜をこの順に積層した２層構造とする。次に、図２２に示すように、金属膜９の表面には下層のＳｉＣ膜５の表面に残るＳｉＣピラー７に応じて生じた凹凸を除去して、金属膜９の表面を平坦化する（ステップＳ３７）。
ステップＳ３７の処理によって、金属膜９の表面の中心線平均粗さＲａ（ＪＩＳＢ０６０１に規定）が１μｍ四方の単位面積当たり０．７ｎｍ以下になるまで、金属膜９の表面を平坦化することがよい。金属膜９の表面の中心線平均粗さＲａが上記範囲内になればよく、ステップＳ３７において金属膜９の表面にラッピング、ポリッシングおよびＣＭＰをこの順に行ってもよいし、金属膜９の表面の凹凸が小さい場合にはラッピングやポリッシングを省略してもよい。金属膜９の表面にＳｉＣピラー７が露出されてもよい。
ステップＳ３７の処理に代えて、ステップＳ３５の処理後、ＳｉＣウェハ２５の裏面をラッピングしてＳｉＣピラー７の残部を除去し、続けてポリッシングおよびＣＭＰをこの順に行ってＳｉＣウェハ２５の裏面を平坦化してから、ＳｉＣウェハ２５の裏面にオーミック接触するシリサイド膜を形成する工程と、シリサイド膜上に金属膜９を形成する工程（ステップＳ３６の処理）と、を行ってもよい。この場合においても、金属膜９の表面の中心線平均粗さＲａが上記範囲内になっていればよい。
次に、ＳｉＣウェハ２５の裏面とＡｌ支持基板１１のおもて面とを常温接合する（ステップＳ３８）。ステップＳ３８の処理において、Ａｌ支持基板１１のおもて面（ＳｉＣウェハ２５との接合面）はＡｌ表面であり、中心線平均粗さＲａが１μｍ四方の単位面積当たり０．７ｎｍ以下の範囲内である。Ａｌ支持基板１１の裏面は、めっき処理等によりＮｉ膜１８で覆われている。Ｎｉ膜１８で全表面が覆われたＡｌ支持基板１１を、おもて面のみＮｉ膜１８を除去してＡｌ表面を露出させてから用いてもよい。
金属膜９の表面（接合面）およびＡｌ支持基板１１のおもて面（接合面）の中心線平均粗さＲａを上記範囲内にすることで、ＳｉＣウェハ２５の裏面とＡｌ支持基板１１のおもて面とを常温接合しやすくなる。また、金属膜９の表面およびＡｌ支持基板１１のおもて面の中心線平均粗さＲａを上記範囲内にすることで、常温接合時にＳｉＣウェハ２５の裏面とＡｌ支持基板１１のおもて面とを押し付けるようにＳｉＣウェハ２５およびＡｌ支持基板１１に圧力をかけやすくなる。
その後、ステップＳ３９からステップＳ４３までの処理をそれぞれ実施の形態１のステップＳ８からステップＳ１２までの処理と同様に行うことで、回路基板１７のおもて面上に１つ以上のＳｉＣチップ３０を実装した半導体モジュールが完成する。ステップＳ３９の処理において、ＳｉＣウェハ２５とＡｌ支持基板１１とを半田層１３を介して常温で局所的に接合してからステップＳ３８の処理を行い、その後、半田層１３を所定温度でリフローさせることでＳｉＣウェハ２５とＡｌ支持基板１１とを完全に半田接合してもよい。
また、上述したステップＳ３５の処理で分離されたＳｉＣ支持基板２６は、実施の形態１と同様の再生方法（図１９，２０参照）によっておもて面（ＳｉＣウェハ２５との分離面）に残るＳｉＣピラー７の残部を除去するとともに平坦化する。再生後のＳｉＣ支持基板２７は、実施の形態２にかかる炭化珪素半導体装置の製造方法（図２１参照）でのウェハ流動に機械的に耐えられない薄さになるまでＳｉＣ支持基板１として繰り返し利用される。
以上、説明したように、実施の形態２によれば、素子構造が形成されたＳｉＣウェハと、裏面電極となるＡｌ支持基板と、を常温接合する場合においても、実施の形態１と同様の効果を得ることができる。
（実施の形態３）
実施の形態３にかかる炭化珪素半導体装置の製造方法について説明する。図２４は、実施の形態３にかかる炭化珪素半導体装置の製造途中の状態を示す平面図である。図２５は、図２４の切断線Ｂ－Ｂ’における断面構造を示す断面図である。実施の形態３にかかる炭化珪素半導体装置の製造方法は、実施の形態１にかかる炭化珪素半導体装置の製造方法（図１参照）において、ステップＳ１の処理で形成するトレンチ３（図２，４参照）のレイアウト条件を設定したものである。
具体的には、実施の形態３においては、まず、実施の形態１と同様にステップＳ１の処理を行って、ＳｉＣ支持基板１のおもて面から所定の深さｄ１（図４参照）のトレンチ３を形成する。図２４に示すように、トレンチ３の形成方向（すなわちトレンチ３の長手方向）は、ＳｉＣ支持基板１のおもて面側から見て結晶方位＜１－１００＞から所定角度ずらした方向であり、ＳｉＣ支持基板１の各領域区分４（図２参照）に、ＳｉＣ支持基板１のおもて面側から見てストライプ状に複数のトレンチ３が形成される。
図２５の一点鎖線で示す部分は、ボイド５５が形成される前までのトレンチ３の断面形状である。上述したように、領域区分４内のトレンチ３は、ステップＳ２の処理中に開口部が塞がってボイド５５となる。このとき、ＳｉＣ支持基板１およびＳｉＣ膜５の、同一の領域区分４内で互いに隣り合うトレンチ３間の柱状に残る部分（以下、トレンチピラーとする）５３の短手方向の幅（トレンチ３間の間隔）ＷPILの条件は、実施の形態１の同一の領域区分４内で互いに隣り合うトレンチ３間の間隔ｗ２（図４参照）と同様である。トレンチ３の短手方向の幅ｗ１（ライン幅）の条件は、実施の形態１と同様である。
互いに隣り合う領域区分４同士のトレンチ３間の最短距離ｗ３（図４参照）の条件は、実施の形態１と同様である。これに加えて、トレンチピラー５３の側面５４と結晶方位＜１１－２０＞とのなす角度α（すなわちトレンチ３の形成方向）は、トレンチピラー５３の短手方向の幅ＷPIL、トレンチピラー５３のエピ高さＤEPIおよびＳｉＣ支持基板１のオフ角βに基づいて下記（２）式を満たす。トレンチピラー５３の側面５４は、トレンチ３の側壁（長手方向に平行な側壁）である。
Figure 2023172730000003
上記（２）式は、後の工程（ステップＳ２の処理：図１参照）でＳｉＣ支持基板１上にＳｉＣ膜５をエピタキシャル成長させる際に、ＳｉＣ支持基板１の基底面に存在する基底面転位（ＢＰＤ：Ｂａｓａｌ Ｐｌａｎｅ Ｄｉｓｌｏｃａｔｉｏｎ）５１（細い破線）や、ＳｉＣ支持基板１の基底面からＳｉＣ膜５内に拡張する貫通転位（ＴＤ：Ｔｈｒｅａｄｉｎｇ Ｄｉｓｌｏｃａｔｉｏｎ）５２（細い実線）等の結晶欠陥をトレンチピラー５３間に形成される後述するボイド（微細な空洞）５５で遮断するための条件である。
貫通転位は、貫通らせん転位（ＴＳＤ：Ｔｈｒｅａｄｉｎｇ Ｓｃｒｅｗ Ｄｉｓｌｏｃａｔｉｏｎ）と、貫通刃状転位（ＴＥＤ：Ｔｈｒｅａｄｉｎｇ Ｅｄｇｅ Ｄｉｓｌｏｃａｔｉｏｎ）と、に大別される。炭化珪素単結晶であるＳｉＣ支持基板１は、貫通らせん転位を３００個／ｃｍ2～６００個／ｃｍ2程度、貫通刃状転位を２０００個／ｃｍ2～５０００個／ｃｍ2程度、基底面転位を５００個／ｃｍ2～３０００個／ｃｍ2程度と、結晶欠陥を多く含む。
これは、ＳｉＣチップ３０のサイズが例えば５ｍｍ四方である場合、ＳｉＣチップ３０内に、貫通らせん転位が７５個／ｃｍ2～１５０個／ｃｍ2程度、貫通刃状転位が５００個／ｃｍ2～１２５０個／ｃｍ2程度、基底面転位が１２５個／ｃｍ2～７５０個／ｃｍ2程度含まれる計算となる。このため、ＭＯＳＦＥＴの主接合が逆バイアスされるオフ時に結晶欠陥がリーク電流の経路となってリーク電流の増加やアバランシェ降伏が起きる絶縁破壊電界強度の低下を引き起こしたり、ＭＯＳＦＥＴの主接合の順バイアス時に積層欠陥が成長してオン抵抗が増加したりする等の問題が起きる。
実施の形態３においては、上記（１）式を満たすレイアウト条件でトレンチ３を形成して、ＳｉＣ支持基板１からＳｉＣ膜５への結晶欠陥の拡張を抑制している。ＳｉＣ支持基板１のオフ角βは、ＳｉＣ支持基板１のおもて面と基底面とのなす角度であり、例えば４度程度である。これに加えて、ステップＳ２の処理で空洞６（図５参照）が形成されるように、トレンチ３のレイアウト条件として、トレンチ３の短手方向の幅ｗ１と、トレンチピラー５３の短手方向の幅ＷPILと、が上述した所定条件に設定される。
トレンチピラー５３の側面５４と結晶方位＜１１－２０＞とのなす角度αが２．５度以下である場合、各トレンチをボイド５５にすることができるが、互いに隣り合うトレンチ３同士がつながらないことが本発明者により確認されている。一方、トレンチピラー５３の側面５４と結晶方位＜１１－２０＞とのなす角度αが５度以上９０度以下程度であれば、互いに隣り合うトレンチ３同士を連結させて平板状の断面形状の空洞６（図５参照）を形成することができることが本発明者により確認されている。
トレンチピラー５３のエピ高さＤEPIとは、ステップＳ２の処理でＳｉＣ支持基板１上にエピタキシャル成長させるＳｉＣ膜５のうち、ＳｉＣ支持基板１の、互いに隣り合うトレンチ３間の部分（ステップＳ２の処理前のトレンチピラー）５３ａ上に柱状に成長してトレンチピラー５３となる部分（ステップＳ２の処理で高さが増した部分）５３ｂの高さである。ステップＳ２の処理前のトレンチピラー５３（５３ａ）の高さＤTRNは、ステップＳ２の処理前のトレンチ３の深さｄ１と等しい。
次に、実施の形態１と同様にステップＳ２の処理を行って、ＳｉＣ支持基板１上にＳｉＣ膜５をエピタキシャル成長させる。このとき、ＳｉＣ膜５は、エッチング効果のあるガスによってエッチングされながらエピタキシャル成長する。このため、図２５に示すように、ＳｉＣ膜５は、まず、ＳｉＣ支持基板１の、互いに隣り合うトレンチ３間の部分（ステップＳ２の処理前のトレンチピラー）５３ａ上にのみ柱状に成長する。これによって、トレンチピラー５３の高さが増して、トレンチ３の深さが深くなる。
トレンチピラー５３は、ＳｉＣ支持基板１の部分５３ａを下部とし、ＳｉＣ膜５の部分５３ｂを上部とした２層構造となる。トレンチピラー５３の最終的な高さは、ステップＳ２の処理前のトレンチピラー５３（５３ａ）の高さＤTRNと、トレンチピラー５３のエピ高さＤEPIと、の総和である。トレンチピラー５３のエピ高さＤEPIが所定高さになると、ＳｉＣ膜５は、横方向へ成長してトレンチ３の開口部を塞ぐ。各トレンチ３の開口部がそれぞれ塞がって、トレンチ３がボイド５５となる。
上述したように、トレンチ３が上記（１）式を満たすレイアウト条件で形成されているため、ＳｉＣ支持基板１からＳｉＣ膜５へ拡張する基底面転位５１や貫通転位５２等の結晶欠陥がボイド５５によって遮断される。このため、ＳｉＣ膜５の、トレンチピラー５３となる部分５３ｂを除く部分（後述するステップＳ５の処理で分離されるＳｉＣウェハ２５（図８参照）となる部分）にＳｉＣ支持基板１から結晶欠陥が拡張することを抑制することができる。
その後、実施の形態１と同様に、エッチング効果のあるガスによってボイド５５の側壁（トレンチピラー５３の側面）が抉られることでトレンチピラー５３が消失し、同一の領域区分４内のすべてボイド５５間が繋がって平板状の断面形状の空洞６（図５参照）が形成される。これによって、空洞６を内部に含むＳｉＣＯＮウェハ２２（図５参照）が作製される。その後、実施の形態１と同様に、ステップＳ３からステップＳ１２までの処理と同様に行うことで、実施の形態１と同様に半導体モジュール（図１８参照）が完成する。なお、互いに隣り合う領域区分４同士のトレンチ３間の最短距離ｗ３（図４参照）の条件も、上記（２）式を満たすのがよい。
実施の形態３にかかる炭化珪素半導体装置の製造方法の別例について説明する。図２６は、実施の形態３にかかる炭化珪素半導体装置の製造途中の状態の別例を示す平面図である。図２６には、ＳｉＣ支持基板１のおもて面側から見たトレンチ３（ボイド５５）およびトレンチピラー５３のレイアウトの別例を示す。図２７は、図２６のＳｉＣ膜のエピタキシャル成長時の状態を模式的に示す平面図である。図２８は、図２７の切断線Ｃ－Ｃ’における断面構造を示す断面図である。
図２６～２８に示す実施の形態３にかかる炭化珪素半導体装置の製造方法が図２４，２５に示す実施の形態３にかかる炭化珪素半導体装置の製造方法と異なる点は、ＳｉＣ支持基板１のおもて面側から見て少なくとも結晶方位＜１－１００＞から所定角度ずらした２方向に延在して格子状をなすトレンチピラー５３を配置する点である。トレンチピラー５３は、結晶方位＜１－１００＞から所定角度ずらした２方向に延在して格子状をなしていればよく、さらに他の結晶方向に延在する部分を有していてもよい。
例えば、トレンチピラー５３が結晶方位＜１－１００＞から所定角度ずらした２方向のみに延在する格子状をなす場合、ステップＳ１（図１参照）の処理において、平方四辺形状（好ましくは４辺すべての長さの等しいひし形状）の平面形状のトレンチ３をマトリクス状に配置すればよい。図２６には、ひし形状の平面形状のトレンチ３を示す。トレンチピラー５３が３つ以上の結晶方向に延在して格子状をなす場合、この３つ以上の結晶方向に結晶方位＜１－１００＞が含まれていてもよい。
例えば、トレンチピラー５３がストライプ状である場合（図２４，２５参照）、ＳｉＣ膜５がトレンチ３の開口部を塞ぐように横方向に成長する際に、トレンチ３の開口部は、トレンチ３の両側壁（トレンチピラー５３の両側面５４）が徐々に近づくように閉塞していき、最終的にはトレンチ３の略中央の１直線上でほぼ同時に閉塞する。このとき、互いに隣り合うトレンチピラー５３間の略中央に、トレンチピラー５３が延在する方向に直線状に基底面転位５１や貫通転位５２等の結晶欠陥が高密度に残る虞がある。
一方、図２６～２８に示すようにトレンチピラー５３を格子状とすることで、ＳｉＣ膜５は、図２８に１点鎖線で示すトレンチ３の開口部を塞ぐように横方向に成長する際に、トレンチ３の各頂点部（図２７ではひし形状の平面形状のトレンチ３の４つの頂点）から当該トレンチ３の内側へ向かって（図２７，２８に白抜き矢印で示す方向）エピタキシャル成長する。このとき、トレンチ３の開口部は、平面形状を維持したまま徐々に面積（表面積）が小さくなるように閉塞していき、最終的にはトレンチ３の略中央の１点で閉塞する。
したがって、閉塞エピ膜（ＳｉＣ膜５のうち、トレンチ３の開口部を塞ぐ部分）に結晶欠陥が残る部分を、トレンチピラー５３に周囲を囲まれてマトリクス状に点在する各部分（図２７ではひし形状の平面形状の部分）の略中央の１点に抑制することができる。このため、トレンチピラー５３がストライプ状である場合と比べて、結晶欠陥の転位密度を低減させることができる。図２７には、トレンチ３の開口部が徐々に閉塞する様子を、トレンチ３内に図示する細線の複数のひし形で示している。
実施の形態２にかかる炭化珪素半導体装置の製造方法（図２１～２３参照）に実施の形態３を適用して、ステップＳ３１の処理において形成するトレンチ３のレイアウト条件を実施の形態３と同様に設定してもよい。
以上、説明したように、実施の形態３によれば、実施の形態１，２と同様の効果を得ることができる。また、実施の形態３によれば、素子構造が形成されたＳｉＣウェハの転位密度を、従来のＳｉＣウェハと比べて１桁程度低減（すなわち転位密度が１／１０倍）させることができる。
（実施の形態４）
実施の形態４にかかる炭化珪素半導体装置の製造方法について説明する。図２９は、実施の形態４にかかる炭化珪素半導体装置の製造方法の概要を示すフローチャートである。図３０，３１は、実施の形態４にかかる炭化珪素半導体装置の製造途中の状態を示す平面図である。図３０には、図２９のステップＳ５１～Ｓ５３の状態を示している。図２９のステップＳ５１～Ｓ５３の処理は、それぞれ実施の形態１（図１９参照）のステップＳ２１～Ｓ２３の処理と同じである。図３１には、図２９のステップＳ５５の状態を示している。
実施の形態４にかかる炭化珪素半導体装置の製造方法は、ＳｉＣＯＮウェハ２２からＳｉＣウェハ２５を分離した後に残るＳｉＣ支持基板１（分離後のＳｉＣ支持基板２６：図８参照）の再生方法が実施の形態１にかかる炭化珪素半導体装置の製造方法（図１９，２０参照）と異なる。具体的には、実施の形態４においては、まず、実施の形態１と同様に、ステップＳ１からステップＳ１２までの処理と同様に行うことで所定の半導体モジュールを作製する（図１～１８参照）。
ステップＳ５の処理で分離されたＳｉＣ支持基板２６について、ステップＳ５１からステップＳ５３までの処理をそれぞれ実施の形態１のステップＳ２１からステップＳ２３までの処理と同様に行う（第１再生工程）。図３０に示す下向きの矢印がＳｉＣ支持基板２６の研磨方向である。次に、ステップＳ２３の処理後に残る再生後のＳｉＣ支持基板２７の厚さｔ１２が実施の形態１にかかる炭化珪素半導体装置の製造方法（図１参照）でのウェハ流動に機械的に耐えられない厚さであるか否かを判断する（ステップＳ５４）。
ステップＳ５４の処理において再生後のＳｉＣ支持基板２７の厚さｔ１２がウェハ流動に機械的に耐えられる厚さである場合（ステップＳ５４：Ｎｏ）、実施の形態１と同様にＳｉＣ支持基板１として繰り返し利用される。一方、ステップＳ５４の処理において再生後のＳｉＣ支持基板２７の厚さｔ１２がウェハ流動に機械的に耐えられない程度に薄い場合（ステップＳ５４：Ｙｅｓ）、当該厚さｔ１２の薄い再生後のＳｉＣ支持基板２７同士を貼り合わせることで１枚のＳｉＣ貼り合わせ基板６１を作製する（ステップＳ５５：第１貼り合わせ工程）。
例えば、上述したように、ステップＳ１からステップＳ５までの処理（ＳｉＣウェハ２５の製造工程：図１）と、ステップＳ５１からステップＳ５３までの処理（ＳｉＣ支持基板１（分離後のＳｉＣ支持基板２６）の再生工程）と、を一巡するごとに、ＳｉＣ支持基板１（再生後のＳｉＣ支持基板２７）の厚さは４７．５μｍ程度ずつ薄くなる。ＳｉＣ支持基板１は、５巡回の再生工程までの総消失量ｔ１０が２００μｍとなり、初期の厚さｔ１が５００μｍ程度である場合に３００μｍ程度の厚さｔ１２となる。
半導体モジュールの製造工程（ステップＳ１からステップＳ１２までの処理）はロット（所定の製品個数単位）ごとに行うため、１回の半導体モジュールの製造工程に複数枚のＳｉＣ支持基板１が投入され、同じ厚さまで薄くなった分離後のＳｉＣ支持基板２６（図８参照）が複数枚生じる。このため、これらすべてのＳｉＣ支持基板２６を再生し、再生後のＳｉＣ支持基板２７の厚さｔ１２がウェハ流動に機械的に耐えられない厚さ（例えば３００μｍ程度）となったときに、ステップＳ５５の処理を行う。
ステップＳ５５の処理においては、このようにウェハ流動に機械的に耐えられない程度に厚さｔ１２が薄くなった再生後のＳｉＣ支持基板２７（以下、上部基板（第１半導体支持基板）２７ａとする）の裏面を、同じロットの製造工程で用いられウェハ流動に機械的に耐えられない程度に厚さｔ１２が薄くなった他の再生後のＳｉＣ支持基板２７（以下、下部基板（第２半導体支持基板）２７ｂとする）のおもて面に貼り合わせて１枚のＳｉＣ貼り合わせ基板６１を作製する。上部基板２７ａと下部基板２７ｂとの貼り合わせは、例えば常温接合によって行う。
これによって、６００μｍ程度（＝３００μｍ×２枚）の厚さのＳｉＣ貼り合わせ基板６１をＳｉＣ支持基板１としてステップＳ１の処理に投入することができる。これによって、ウェハ流動に機械的に耐えられない程度に厚さｔ１２が薄くなった再生後のＳｉＣ支持基板２７をさらに厚さｔ１２が薄くなるまで（例えば５０μｍ程度）使用することができる。上部基板２７ａと下部基板２７ｂとは、互いのオリエンテーションフラット２（図２参照、またはノッチ）の位置を合わせて貼り合わせる。
ＳｉＣ貼り合わせ基板６１は、ウェハ流動に機械的に耐えられない厚さになるまでステップＳ５１からステップＳ５３までの処理と同じ処理（第２再生工程）を繰り返し行ってステップＳ１の処理においてＳｉＣ支持基板１として再利用される。このとき、ＳｉＣ貼り合わせ基板６１のおもて面（上部基板２７ａ側の主面）に上部基板２７ａと下部基板２７ｂとの接合面が部分的に露出された時点で、ＳｉＣ貼り合わせ基板６１の上部基板２７ａの部分を除去して下部基板２７ｂのみの状態にする。その理由は、次の通りである。
ＳｉＣ貼り合わせ基板６１のおもて面に上部基板２７ａと下部基板２７ｂとの接合面が露出された場合、当該露出した接合面の端部でＳｉＣ貼り合わせ基板６１のおもて面の結晶方向が変化する。この場合、ＳｉＣ貼り合わせ基板６１のおもて面にエピタキシャル成長させたＳｉＣ膜５に小傾角粒界などの結晶欠陥が発生し、炭化珪素半導体装置１０でリーク電流が増加する原因となる。このため、上部基板２７ａと下部基板２７ｂとの接合面が露出したＳｉＣ貼り合わせ基板６１はＳｉＣ支持基板１として用いないことがよい。
マスクパターンの位置合わせは、例えば、後述するマーカー６２を基準とするか、またはＳｉＣウェハ２５を作製するための所定処理（ステップＳ１からステップＳ５までの処理：図１参照）が行われる上部基板２７ａのオリエンテーションフラット２（図２参照）やノッチを基準として行う。下部基板２７ｂのオリエンテーションフラット２は用いないため、上部基板２７ａと下部基板２７ｂとを貼り合わせるにあたって互いのオリエンテーションフラット２（図２参照）またはノッチの位置が異なっていてもよい。
ＳｉＣ貼り合わせ基板６１は、ステップＳ５１からステップＳ５３までの処理中に上部基板２７ａと下部基板２７ｂとの接合面を検出するための基準となるマーカー６２を有することが好ましい。具体的には、マーカー６２は、例えば、上部基板２７ａのおもて面と下部基板２７ｂの裏面とを接合する前に上部基板２７ａの裏面を部分的にエッチングして形成された所定深さの溝であり、上部基板２７ａの裏面の複数個所（例えば中央に１箇所および外周に沿って４箇所）またはこれら複数個所を含む所定パターンに設けられる。
ＳｉＣ貼り合わせ基板６１の再利用および再生を繰り返すことで、ＳｉＣ貼り合わせ基板６１のおもて面にマーカー６２が一部でも露出された場合に、マーカー６２がすべて消失するまでＳｉＣ貼り合わせ基板６１のおもて面を研磨する。これによって、ＳｉＣ貼り合わせ基板６１は、上部基板２７ａの部分がすべて除去されて、下部基板２７ｂのみの状態となる。この使用後の下部基板２７ｂは、ウェハ流動に機械的に耐えられない厚さであるため、新たなＳｉＣ貼り合わせ基板６１を形成するための部材として再利用される。
新たなＳｉＣ貼り合わせ基板６１は、ステップＳ５５の処理と同様に作製される（第２貼り合わせ工程）。使用後の下部基板２７ｂは、新たなＳｉＣ貼り合わせ基板６１において再度下部基板２７ｂとしてもよいが、上部基板２７ａとすることがよい。ＳｉＣ支持基板２７は、下部基板２７ｂとして繰り返し使うと、傷や付着物などによって表面状態が悪くなったり、結晶欠陥が成長して内部状態が悪くなり割れやすくなる虞がある。このため、使用後の下部基板２７ｂは、状態が悪くなる前に、新たなＳｉＣ貼り合わせ基板６１の上部基板２７ａとして用いてＳｉＣウェハ２５を作製するための所定処理によって消費されることがよい。
実施の形態２にかかる炭化珪素半導体装置の製造方法（図２１～２３参照）に実施の形態４を適用して、ＳｉＣ貼り合わせ基板６１をＳｉＣ支持基板１としてステップＳ３１の処理に投入してもよい。実施の形態３にかかる炭化珪素半導体装置の製造方法（図１，２４～２８参照）に実施の形態４を適用して、ＳｉＣ貼り合わせ基板６１をＳｉＣ支持基板１としてステップＳ１の処理に投入してもよい。
以上、説明したように、実施の形態４によれば、実施の形態１～３と同様の効果を得ることができる。また、実施の形態４によれば、ウェハ流動に機械的に耐えられない程度に厚さが薄くなった再生後のＳｉＣ支持基板同士を貼り合わせてＳｉＣ貼り合わせ基板を作製し、当該ＳｉＣ貼り合わせ基板をＳｉＣ支持基板として用いる。これによって、ＳｉＣ支持基板をさらに薄くなるまで再利用することができるため、ＳｉＣ支持基板の破棄する部分を少なくすることができる。このため、材料コストを低減させることができる。
（実施の形態５）
実施の形態５として、実施の形態１にかかる炭化珪素半導体装置の製造方法（図１参照）を用いて作製（製造）される炭化珪素半導体装置１０（図１７参照）の構造例について説明する。図３２は、実施の形態１にかかる炭化珪素半導体装置の構造例を示す断面図である。ここでは、実施の形態１にかかる炭化珪素半導体装置の製造方法を用いる場合を例に説明するが、実施の形態２～４にかかる炭化珪素半導体装置の製造方法を用いて作製される炭化珪素半導体装置１０の構造例も図３２と同様である。
図３２に示す炭化珪素半導体装置１０は、炭化珪素（ＳｉＣ）を半導体材料として用いたＳｉＣチップ３０のおもて面側にトレンチゲート構造を備えた縦型ＭＯＳＦＥＴである。ＳｉＣチップ３０は、実施の形態１のステップＳ５の処理でＳｉＣＯＮウェハ２２から分離されたＳｉＣウェハ２５（図８，１６参照）を個片化してなる。ＳｉＣチップ３０は、例えば、おもて面の結晶面を（０００１）、いわゆるＳｉ面とし、裏面の結晶面を（０００－１）、いわゆるＣ面とする。
ＳｉＣチップ３０は、実施の形態１のＳｉＣ膜５（図１７参照）で構成され、エピタキシャル層３１，３２をこの順に積層してなる。ＳｉＣチップ３０は、ｎ-型エピタキシャル層３２側の主面をおもて面とし、ｎ+型エピタキシャル層３１側の主面を裏面とする。ＳｉＣチップ３０の裏面にＳｉＣピラー７（図１７参照）が残っていてもよい。図３２には、活性領域の１つの単位セル（素子の構成単位）のみを示すが、活性領域には同一構造の複数の単位セルが隣接して配置される。活性領域の周囲を囲むエッジ終端領域については図示省略する。
エッジ終端領域は、活性領域とチップ端部（ＳｉＣチップ３０の端部）との間の領域であり、ＳｉＣチップ３０のおもて面側の電界を緩和して耐圧を保持する。耐圧とは、リーク電流が過度に増大せず、ＭＯＳＦＥＴが誤動作や破壊を起こさない限界の電圧である。エッジ終端領域には、例えば、接合終端（ＪＴＥ：Ｊｕｎｃｔｉｏｎ Ｔｅｒｍｉｎａｔｉｏｎ Ｅｘｔｅｎｓｉｏｎ）構造やフィールドリミッティングリング（ＦＬＲ：Ｆｉｅｌｄ Ｌｉｍｉｔｉｎｇ Ｒｉｎｇ）構造などの一般的な耐圧構造が配置される。
エピタキシャル層３１，３２は、それぞれｎ+型ドレイン領域７１およびｎ-型ドリフト領域７２である。トレンチゲート構造は、ｐ型ベース領域７３、ｎ+型ソース領域７４、ｐ++型コンタクト領域７５、ゲートトレンチ７６、ゲート絶縁膜７７およびゲート電極７８で構成される。ｐ型ベース領域７３は、ＳｉＣチップ３０のおもて面とｎ-型ドリフト領域７２との間に設けられている。ｐ型ベース領域７３は、例えば、ｎ-型エピタキシャル層３２の内部にイオン注入により形成された拡散領域である。
ｐ型ベース領域７３は、ｎ-型エピタキシャル層３２上にエピタキシャル成長されてＳｉＣチップ３０を構成するｐ型エピタキシャル層であってもよい。この場合、当該ｐ型エピタキシャル層の表面がＳｉＣチップ３０のおもて面となる。ｐ型ベース領域７３とｎ-型ドリフト領域７２との間において、ゲートトレンチ７６の底面よりもｎ+型ドレイン領域７１側（ＳｉＣチップ３０の裏面側）に深い位置に、ｎ型電流拡散領域８０、ｐ+型領域８１，８２およびｎ+型領域８３がそれぞれ選択的に設けられている。
ｎ型電流拡散領域８０、ｐ+型領域８１，８２およびｎ+型領域８３は、ｎ-型エピタキシャル層３２の内部にイオン注入により形成された拡散領域である。ｎ型電流拡散領域８０は、キャリアの広がり抵抗を低減させる、いわゆる電流拡散層（ＣＳＬ：Ｃｕｒｒｅｎｔ Ｓｐｒｅａｄｉｎｇ Ｌａｙｅｒ）である。ｎ型電流拡散領域８０は、ｐ+型領域８１，８２に隣接し、上面（ＳｉＣチップ３０のおもて面側の面）でｐ型ベース領域７３に接し、下面（ＳｉＣチップ３０の裏面側の面）でｎ-型ドリフト領域７２に接する。
ｎ型電流拡散領域８０は、ＳｉＣチップ３０のおもて面に平行な方向にゲートトレンチ７６まで達して、ゲート絶縁膜７７に接する。ｎ型電流拡散領域８０は設けられていなくてもよい。ｎ型電流拡散領域８０を設けない場合、ｎ型電流拡散領域８０に代えて、ｎ-型ドリフト領域７２が互いに隣り合うゲートトレンチ７６間をｐ型ベース領域７３まで達してｐ型ベース領域７３に接し、ＳｉＣチップ３０のおもて面に平行な方向にゲートトレンチ７６まで達してゲート絶縁膜７７に接する。
ｐ+型領域８１，８２は、後述するソース電極８５の電位に固定されており、ＭＯＳＦＥＴ（炭化珪素半導体装置１０）のオフ時に空乏化して（もしくはｎ型電流拡散領域８０を空乏化させて、またはその両方）、ゲート絶縁膜７７にかかる電界を緩和させる機能を有する。ｐ+型領域８１は、ｐ型ベース領域７３と離れて設けられ、深さ方向にゲートトレンチ７６の底面に対向する。ｐ+型領域８１は、図示省略する部分でｐ+型領域８２に部分的に連結されることで、ソース電極８５に電気的に接続されている。
ｐ+型領域８１は、ゲートトレンチ７６の底面でゲート絶縁膜７７に接してもよいし、ゲートトレンチ７６の底面から離れていてもよい。ｐ+型領域８１の幅は、ゲートトレンチ７６の幅と同じか、またはゲートトレンチ７６の幅よりも広い。ｐ+型領域８１の幅をゲートトレンチ７６の幅よりも広くすることで、ｐ+型領域８１は深さ方向にゲートトレンチ７６の底面コーナー部（側壁と底面との境界）にも対向する。これによって、ゲートトレンチ７６の底面付近の電界緩和効果がさらに高くなる。
ｐ+型領域８２は、互いに隣り合うゲートトレンチ７６間に、ゲートトレンチ７６およびｐ+型領域８１と離れて設けられている。ｐ+型領域８２は、上面でｐ型ベース領域７３に接し、ｐ型ベース領域７３を介してソース電極８５に電気的に接続される。ｎ+型領域８３は、ｐ+型領域８２とｎ-型ドリフト領域７２との間に、これらの領域に接して設けられている。ｎ+型領域８３により、ゲートトレンチ７６の底面のｐ+型領域８１で確保される耐圧が、互いに隣り合うゲートトレンチ７６間のｐ+型領域８２で確保される耐圧よりも高くなる。
ＳｉＣチップ３０のおもて面とｐ型ベース領域７３との間に、ｎ+型ソース領域７４およびｐ++型コンタクト領域７５がそれぞれ選択的に設けられている。ｎ+型ソース領域７４およびｐ++型コンタクト領域７５は、ｎ-型エピタキシャル層３２の内部にイオン注入により形成された拡散領域である。ｎ-型エピタキシャル層３２の、ｎ型電流拡散領域８０、ｐ+型領域８１，８２、ｎ+型領域８３、ｐ型ベース領域７３、ｎ+型ソース領域７４およびｐ++型コンタクト領域７５を除く部分がｎ-型ドリフト領域７２である。
ｐ型ベース領域７３がｐ型エピタキシャル層で構成される場合、ｎ+型ソース領域７４およびｐ++型コンタクト領域７５は、ｐ型ベース領域７３となるｐ型エピタキシャル層の内部にイオン注入により形成された拡散領域である。当該ｐ型エピタキシャル層の、ｎ+型ソース領域７４およびｐ++型コンタクト領域７５を除く部分がｐ型ベース領域７３となり、ｎ-型エピタキシャル層３２の、ｎ型電流拡散領域８０、ｐ+型領域８１，８２およびｎ+型領域８３を除く部分がｎ-型ドリフト領域７２となる。
ｎ+型ソース領域７４およびｐ++型コンタクト領域７５は、ｐ型ベース領域７３に接して設けられ、ＳｉＣチップ３０のおもて面においてソース電極８５にオーミック接触する。ｎ+型ソース領域７４は、ｐ++型コンタクト領域７５よりもゲートトレンチ７６側に設けられ、ゲートトレンチ７６の側壁でゲート絶縁膜７７に接する。ｐ++型コンタクト領域７５は設けられていなくてもよい。この場合、ｐ++型コンタクト領域７５に代えて、ｐ型ベース領域７３がＳｉＣチップ３０のおもて面でソース電極８５に接する。
ゲートトレンチ７６は、ＳｉＣチップ３０のおもて面から深さ方向にｎ+型ソース領域７４およびｐ型ベース領域７３を貫通してｎ型電流拡散領域８０（ｎ型電流拡散領域８０を設けない場合はｎ-型ドリフト領域７２）に達する。ゲートトレンチ７６は、ｐ+型領域８１の内部で終端していてもよい。ゲートトレンチ７６の内壁に沿ってゲート絶縁膜７７が設けられている。ゲート絶縁膜７７はｍ面上に形成することが好ましく、例えばゲートトレンチ７６の側壁がｍ面である。
ゲートトレンチ７６の内部には、ゲート絶縁膜７７上にゲート電極７８が設けられている。層間絶縁膜７９は、ＳｉＣチップ３０のおもて面の全面に設けられ、ゲート電極７８を覆う。層間絶縁膜７９のコンタクトホールには、ｎ+型ソース領域７４およびｐ++型コンタクト領域７５（ｐ++型コンタクト領域７５を設けない場合はｐ型ベース領域７３）が露出されている。ソース電極８５は、層間絶縁膜７９のコンタクトホールを埋め込むように、ＳｉＣチップ３０のおもて面のほぼ全面に設けられている。
ソース電極８５は、層間絶縁膜７９のコンタクトホールにおいてＳｉＣチップ３０のおもて面にオーミック接触して、ｎ+型ソース領域７４、ｐ++型コンタクト領域７５およびｐ型ベース領域７３に電気的に接続されている。ソース電極８５と層間絶縁膜７９との間に、バリアメタル８４が設けられていてもよい。バリアメタル８４は、例えば、ソース電極８５からゲート電極７８側への金属原子の拡散を防止する機能や、バリアメタル８４を挟んで対向する領域間での相互反応を防止する機能を有する。
上述したトレンチゲート構造、ｎ型電流拡散領域８０、ｐ+型領域８１，８２およびｎ+型領域８３、層間絶縁膜７９、バリアメタル８４、ソース電極８５および図示省略するパッシベーション膜等が実施の形態１のおもて面素子構造８に相当する。ｎ型電流拡散領域８０、ｐ+型領域８１，８２およびｎ+型領域８３は、例えば、ｎ-型エピタキシャル層３２を複数段に分けてエピタキシャル成長させながら各段の所定位置にイオン注入により形成することで所定深さに配置することができる。
ＳｉＣチップ３０の裏面に、実施の形態１のステップＳ５の処理でＳｉＣＯＮウェハ２２からＳｉＣウェハ２５を分離した際にＳｉＣウェハ２５の裏面に残るＳｉＣピラー７（図８，１７参照）が残っていてもよい。ドレイン電極８６は、ＳｉＣチップ３０の裏面の全面に設けられている。ドレイン電極８６は、ｎ+型ドレイン領域７１にオーミック接触して、ｎ+型ドレイン領域７１に電気的に接続されている。ドレイン電極８６は、実施の形態１の金属膜９、Ａｌ支持基板１１およびＮｉ膜１２（図１７参照）に相当する。
以上、説明したように、実施の形態５によれば、実施の形態１～４にかかる炭化珪素半導体装置の製造方法を用いて縦型ＭＯＳＦＥＴを作製することができる。
以上において本発明は、上述した実施の形態に限らず、本発明の趣旨を逸脱しない範囲で種々変更可能である。例えば、ＳｉＣウェハとなるエピタキシャル層の導電型や、ＳｉＣウェハに作製される素子構造を適宜変更することで各種炭化珪素半導体装置に適用可能である。例えば、各実施の形態にかかる炭化珪素半導体装置の製造方法を用いて、ＭＯＳＦＥＴに代えて、ショットキーバリアダイオード（ＳＢＤ：Ｓｃｈｏｔｔｋｙ Ｂａｒｒｉｅｒ Ｄｉｏｄｅ）や縦型ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲート型バイポーラトランジスタ）等を作製してもよい。
以上のように、本発明にかかる炭化珪素半導体装置の製造方法は、電力変換装置や種々の産業用機械などの電源装置などに使用されるパワー半導体装置に有用である。
１ ＳｉＣ支持基板
２ オリエンテーションフラット
３ トレンチ
４ ＳｉＣ支持基板の領域区分
５ ＳｉＣ膜
６ ＳｉＣＯＮウェハの空洞
７ ＳｉＣピラー
８ おもて面素子構造
９ 金属膜
１０ 炭化珪素半導体装置
１１ Ａｌ支持基板
１２，１８ Ｎｉ膜
１３，１４ 半田層
１５ 導電性板
１６ 絶縁基板
１７ 回路基板
２１ 酸化膜（酸化膜マスク）
２２ ＳｉＣＯＮウェハ
２３ 接着剤層
２４，２９ ガラス支持基板
２５ ＳｉＣウェハ
２６ 分離後のＳｉＣ支持基板
２７ 再生後のＳｉＣ支持基板
２７ａ ＳｉＣ貼り合わせ基板の上部基板
２７ｂ ＳｉＣ貼り合わせ基板の下部基板
２８ ガラス支持基板の凹部
３０ ＳｉＣチップ
３１ ｎ+型エピタキシャル層
３２ ｎ-型エピタキシャル層
４０ ＳｉＣＯＮウェハの回転
４１，４４ ノズル
４２，４５ ノズルの開口部
４３ ノズルの開口部から噴出する水
４６ 平板
４７ 平板のスリット
４８ 高さ調整のためのスペーサー
５１ ＳｉＣ支持基板の基底面転位
５２ ＳｉＣ支持基板の貫通転位
５３ トレンチピラー
５３ａ トレンチピラーのＳｉＣ支持基板の部分
５３ｂ トレンチピラーのＳｉＣ膜の部分
５４ トレンチピラーの側面
５５ ボイド
６１ ＳｉＣ貼り合わせ基板
６２ ＳｉＣ貼り合わせ基板のマーカー
７１ ｎ+型ドレイン領域
７２ ｎ-型ドリフト領域
７３ ｐ型ベース領域
７４ ｎ+型ソース領域
７５ ｐ++型コンタクト領域
７６ ゲートトレンチ
７７ ゲート絶縁膜
７８ ゲート電極
７９ 層間絶縁膜
８０ ｎ型電流拡散領域
８１，８２ ｐ+型領域
８３ ｎ+型領域
８４ バリアメタル
８５ ソース電極
８６ ドレイン電極
ＤEPI トレンチピラーのエピ高さ
ＤTRN ＳｉＣ膜のエピタキシャル成長前のトレンチピラーの高さ
ＷPIL トレンチピラーの短手方向の幅
ｄ１ トレンチの深さ
ｔ１，ｔ１２ ＳｉＣ支持基板の厚さ
ｔ２ ＳｉＣ膜の空洞上の部分の厚さ
ｔ３ 空洞の高さ
ｔ４ Ａｌ支持基板の厚さ
ｔ１０ ＳｉＣ支持基板の総消失量
ｔ１１ ＳｉＣ支持基板の総研磨量
ｗ３ 互いに隣り合う領域区分同士のトレンチ間の最短距離
α トレンチピラーの側面と結晶方位＜１１－２０＞とのなす角度
β ＳｉＣ支持基板のオフ角
θ 所定角度

Claims (22)

  1. 炭化珪素からなる半導体支持基板におもて面から所定深さの複数のトレンチを形成する第１工程と、
    前記半導体支持基板のおもて面に炭化珪素膜をエピタキシャル成長させて、前記トレンチの開口部を塞ぐとともに、複数の前記トレンチ同士を連結させることで空洞を形成し、前記空洞を含むＳｉＣＯＮウェハを作製する第２工程と、
    前記炭化珪素膜に所定の素子構造を形成する第３工程と、
    前記空洞を境にして前記ＳｉＣＯＮウェハを、前記素子構造が形成された前記炭化珪素膜からなる半導体ウェハと、前記半導体支持基板と、に分離する分離工程と、
    を含み、
    前記第１工程では、前記半導体支持基板の複数の領域区分にそれぞれ複数の前記トレンチを形成し、
    前記第２工程では、同一の前記領域区分内のすべての前記トレンチを連結させて前記領域区分ごとに１つの前記空洞を形成するとともに、互いに隣り合う前記空洞間に前記炭化珪素膜を柱状に残してなる半導体ピラーを形成し、
    前記分離工程では、すべての前記半導体ピラーを分断することで、前記ＳｉＣＯＮウェハを前記半導体ウェハと前記半導体支持基板とに分離することを特徴とする炭化珪素半導体装置の製造方法。
  2. 前記分離工程では、加圧した水を局所的に噴射して前記ＳｉＣＯＮウェハの側面から前記ＳｉＣＯＮウェハに衝突させることで前記半導体ピラーを分断することを特徴とする請求項１に記載の炭化珪素半導体装置の製造方法。
  3. 前記第１工程では、前記第２工程において前記半導体ピラーを１０μｍ以上の高さで形成可能な前記所定深さで前記トレンチを形成し、
    前記第２工程では、前記炭化珪素膜の厚さを前記空洞上の部分で１５μｍ以上とし、
    前記分離工程では、前記水を４０μｍ以下の直径で噴射して前記ＳｉＣＯＮウェハの側面から前記ＳｉＣＯＮウェハの前記空洞に対向する部分に衝突させることを特徴とする請求項２に記載の炭化珪素半導体装置の製造方法。
  4. 前記第１工程では、前記第２工程において前記半導体ピラーを１０μｍ以上の高さで形成可能な前記所定深さで前記トレンチを形成し、
    前記第２工程では、前記炭化珪素膜の厚さを前記空洞上の部分で１５μｍ以上とし、
    前記分離工程では、前記水を４０μｍ以下の直径のスリットを通して前記ＳｉＣＯＮウェハの側面から前記ＳｉＣＯＮウェハの前記空洞に対向する部分に衝突させることを特徴とする請求項２に記載の炭化珪素半導体装置の製造方法。
  5. 前記第３工程の後、前記分離工程の前に、前記ＳｉＣＯＮウェハの前記空洞上の部分をガラス支持基板の凹部の内部に収容した状態で、前記ＳｉＣＯＮウェハの前記炭化珪素膜側の表面を前記凹部の内部で接着剤層を介して前記ガラス支持基板に接着して固定する接着工程をさらに含むことを特徴とする請求項２に記載の炭化珪素半導体装置の製造方法。
  6. 前記分離工程では、前記半導体ピラーに応力を与えることで前記半導体ピラーを分断することを特徴とする請求項１に記載の炭化珪素半導体装置の製造方法。
  7. 前記分離工程では、超音波振動によって前記半導体ピラーに前記応力を与えることを特徴とする請求項６に記載の炭化珪素半導体装置の製造方法。
  8. 前記分離工程では、レーザー光照射によって前記半導体ピラーに前記応力を与えることを特徴とする請求項６に記載の炭化珪素半導体装置の製造方法。
  9. 前記半導体ウェハの前記半導体支持基板との分離面に、前記素子構造の裏面電極となる金属支持基板を接合する接合工程をさらに含み、
    前記金属支持基板は、１００μｍ以上の厚さのアルミニウム板であることを特徴とする請求項１に記載の炭化珪素半導体装置の製造方法。
  10. 前記接合工程では、前記半導体ウェハの前記半導体支持基板との分離面に、半田層を介して前記金属支持基板を半田接合することを特徴とする請求項９に記載の炭化珪素半導体装置の製造方法。
  11. 前記分離工程では、前記半導体ウェハの前記半導体支持基板との分離面に前記半導体ピラーの残部による凹凸が生じ、
    前記接合工程では、前記半導体ウェハの前記半導体支持基板との分離面の前記凹凸を前記半田層で埋めることを特徴とする請求項１０に記載の炭化珪素半導体装置の製造方法。
  12. 前記接合工程では、前記半田層を５０μｍ以上の厚さで形成することを特徴とする請求項１０に記載の炭化珪素半導体装置の製造方法。
  13. 前記分離工程の後、前記接合工程の前に、前記半導体ウェハの前記半導体支持基板との分離面に、最表面をニッケル膜とした金属膜を形成する第４工程をさらに含み、
    前記金属支持基板は、表面がニッケルめっき膜で被覆されており、
    前記接合工程では、前記ニッケルめっき膜に半田を塗布し、前記金属支持基板に前記半田による前記半田層を介して前記半導体ウェハの前記金属膜を形成した面を押し付けた状態で前記半田層をリフローすることを特徴とする請求項１０に記載の炭化珪素半導体装置の製造方法。
  14. 前記分離工程の後、前記接合工程の前に、前記半導体ウェハの前記半導体支持基板との分離面に、最表面をアルミニウム膜とした金属膜を形成する第４工程をさらに含み、
    前記金属支持基板は、前記金属膜との接合面の中心線平均粗さが１μｍ四方の単位面積当たり０．７ｎｍ以下であり、
    前記接合工程は、
    前記金属膜の表面を平坦化して、前記金属膜の表面の中心線平均粗さを１μｍ四方の単位面積当たり０．７ｎｍ以下にする工程と、
    前記金属膜の平坦化した表面に前記金属支持基板を常温接合する工程と、を含むことを特徴とする請求項９に記載の炭化珪素半導体装置の製造方法。
  15. 前記金属支持基板は、前記接合面を除く表面がニッケルめっき膜で被覆されていることを特徴とする請求項１４に記載の炭化珪素半導体装置の製造方法。
  16. 前記第３工程の後、前記分離工程の前に、前記ＳｉＣＯＮウェハの前記炭化珪素膜側の表面を接着剤層を介してガラス支持基板に接着して固定する接着工程と、
    前記接合工程の後、前記半導体ウェハから前記接着剤層および前記ガラス支持基板を剥離する剥離工程と、をさらに含むことを特徴とする請求項９に記載の炭化珪素半導体装置の製造方法。
  17. 前記半導体支持基板の前記半導体ウェハとの分離面を前記第１工程で利用可能な平坦面にする再生工程をさらに含み、
    前記第１工程では、前記再生工程を経た前記半導体支持基板を用いることを特徴とする請求項１に記載の炭化珪素半導体装置の製造方法。
  18. 前記半導体支持基板の前記半導体ウェハとの分離面を前記第１工程で利用可能な平坦面にする第１再生工程と、
    前記第１再生工程を経た前記半導体支持基板同士を貼り合わせてなる貼り合わせ基板を作製する第１貼り合わせ工程と、
    をさらに含み、
    前記第１工程では、前記貼り合わせ基板を前記半導体支持基板として用いることを特徴とする請求項１に記載の炭化珪素半導体装置の製造方法。
  19. 前記第１貼り合わせ工程では、前記貼り合わせ基板となる２枚の前記半導体支持基板のうちの一方の第１半導体支持基板の主面に溝を形成した後に、他方の第２半導体支持基板を前記第１半導体支持基板の前記溝を形成した主面に貼り合わせることで前記貼り合わせ基板を形成し、
    前記第１工程では、前記貼り合わせ基板の前記第１半導体支持基板側の主面に前記トレンチを形成し、
    前記第２工程では、前記貼り合わせ基板の前記第１半導体支持基板側の主面に前記炭化珪素膜をエピタキシャル成長させ、
    前記分離工程を経た前記貼り合わせ基板の前記半導体ウェハとの分離面を前記第１工程で利用可能な平坦面にする第２再生工程と、
    前記第２再生工程において前記貼り合わせ基板の前記半導体ウェハとの分離面に前記溝が露出された場合に、前記貼り合わせ基板の前記半導体ウェハとの分離面を前記溝が消失するまで平坦化して前記第２半導体支持基板のみを残し、当該第２半導体支持基板に前記第１再生工程を経た新たな前記半導体支持基板を貼り合わせて新たな前記貼り合わせ基板を作製する第２貼り合わせ工程と、をさらに含むことを特徴とする請求項１８に記載の炭化珪素半導体装置の製造方法。
  20. 前記第１工程では、前記第１工程において前記トレンチ形成したトレンチピラーのうち、前記第２工程時のエピタキシャル成長時に前記空洞となる領域に該当する前記トレンチピラーの幅をＷPILとし、前記トレンチピラーの前記炭化珪素膜の部分の高さＤEPIとし、前記トレンチピラーの側面と結晶方位＜１１－２０＞とのなす角度をαとし、前記半導体支持基板のおもて面と基底面とのなす角度をβとしたときに、下記（１）式を満たすレイアウトで前記トレンチを形成することを特徴とする請求項１に記載の炭化珪素半導体装置の製造方法。
    Figure 2023172730000004
  21. 前記第１工程では、前記半導体支持基板のおもて面側から見てストライプ状に前記トレンチピラーが残るレイアウトで前記トレンチを形成することを特徴とする請求項２０に記載の炭化珪素半導体装置の製造方法。
  22. 前記第１工程では、前記半導体支持基板のおもて面側から見て格子状に前記トレンチピラーが残るレイアウトで前記トレンチを形成することを特徴とする請求項２０に記載の炭化珪素半導体装置の製造方法。
JP2022084740A 2022-05-24 2022-05-24 炭化珪素半導体装置の製造方法 Pending JP2023172730A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2022084740A JP2023172730A (ja) 2022-05-24 2022-05-24 炭化珪素半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022084740A JP2023172730A (ja) 2022-05-24 2022-05-24 炭化珪素半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2023172730A true JP2023172730A (ja) 2023-12-06

Family

ID=89029282

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022084740A Pending JP2023172730A (ja) 2022-05-24 2022-05-24 炭化珪素半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2023172730A (ja)

Similar Documents

Publication Publication Date Title
CN102074571B (zh) 半导体器件及半导体器件的制造方法
CN103493206B (zh) Iii-n器件结构和方法
TWI741094B (zh) 具有整合式夾鉗二極體之橫向高電子遷移率電晶體
JP6791274B2 (ja) 炭化ケイ素積層基板およびその製造方法
KR20080002644A (ko) ＧａＮ 박막 접합 기판 및 그 제조 방법과, ＧａＮ계반도체 디바이스 및 그 제조 방법
JP2011192954A (ja) 半導体ウェハ、及び半導体装置の製造方法
JP6004561B2 (ja) 炭化珪素半導体素子の製造方法
JP2016009706A (ja) 半導体デバイスの製造方法、半導体基板および半導体デバイス
JP7118069B2 (ja) 縦型パワーデバイスのための方法およびシステム
CN110521004B (zh) 半导体装置
WO2019004469A1 (ja) 半導体素子基板の製造方法
JP5564799B2 (ja) 窒化ガリウム系半導体電子デバイスを作製する方法
JP2017059598A (ja) ウェーハ及び半導体装置
WO2011092893A1 (ja) 炭化珪素基板の製造方法
JP6794896B2 (ja) 酸化ガリウム半導体装置の製造方法
JP5904276B2 (ja) 半導体装置
JP2023172730A (ja) 炭化珪素半導体装置の製造方法
CN116856051A (zh) 降低外延层破碎几率的金刚石基氮化镓晶圆的制备方法
JP2017139266A (ja) 複合基板、半導体装置、およびこれらの製造方法
US11881406B2 (en) Method of manufacturing a semiconductor device and semiconductor wafer
WO2017158747A1 (ja) エピタキシャル基板の製造方法および半導体装置の製造方法
US20230116208A1 (en) Manufacturing method of semiconductor device
JP2021082773A (ja) 半導体装置、半導体装置の製造方法、及び、電界効果型トランジスタ
JP2023043833A (ja) 炭化ケイ素基板およびその製造方法