JP2023157593A - 光スイッチ - Google Patents

Abstract

【課題】光スイッチの製造工程で、１枚のウェファ上に設置できる要素ＳＷ回路の数には限度がある。より大規模な光スイッチを実現するため、ノンブロッキング機能を担保しながら、より少ない要素ＳＷ回路でより大規模な光スイッチが望まれている。【解決手段】従来技術の光スイッチと比べて、より少ない要素ＳＷ回路で、ノンブロッキングで大規模な光スイッチを実現する回路トポロジーと実装形態を提供する。回路トポロジーの点で、３段Ｃｌｏｓ型光スイッチにおいて、１段目、３段目ブロックで、異なる構成のサブスイッチを混在させる。実装形態の点で、光スイッチの全要素スイッチ回路を１つのウェファ上に作製し、複数のスイッチ領域と複数の導波路領域を交互に、ジグザグ状に配置する。各要素ＳＷ回路のヒータへの電気配線をウェファ面の内部側に配置した複数の表面実装型コネクタへ集線する。ウェファ利用効率を高め、製造コストを減らす。【選択図】 図１０

Description

本発明は、光通信ネットワークで利用される光スイッチに関する。

光スイッチは、光通信ネットワークのキーデバイスである。近年急激に増加している通信トラフィックを処理するために、より大規模な光スイッチが求められている。光スイッチの重要な性能指数は、１つのスイッチによって制御可能な入力数と出力数、すなわち入力ポートと出力ポートの数である。ポート数の多い大規模な光スイッチでは、同時に、多くの光信号の経路を切り替えることが可能となる。

光スイッチの大規模化については、導波路を用いた多入力多出力光スイッチが有望とされている。光スイッチは、２入力２出力（２×２）の多くの要素スイッチ回路（以下、要素ＳＷ回路）を組み合わせて構成される。石英（ＳｉＯ₂）系導波路は光信号の伝搬損失が小さいため、石英系導波路を用いた光スイッチは、信号光が多くの要素ＳＷ回路を通過しても良好な特性が得られる（非特許文献１）。

光スイッチに求められる重要な機能の１つは、大規模化して多入力多出力となってもノンブロッキングの状態を維持することである。ノンブロッキングとは、任意の入力ポートからの信号光を、未使用の出力ポートに切り替える際、既に接続済みの入力ポートと出力ポートの間のパスおよびこのパスを通過する光信号に影響を与えないことを言う。

実際の光スイッチの製造工程において、１枚のウェファ上に設置できる要素ＳＷ回路の数には限度がある。より大規模な光スイッチを実現するためには、上述のノンブロッキング機能を担保しながら、より少ない要素ＳＷ回路でより大規模な多入力多出力光スイッチを実現する、新たな回路トポロジーや実装構成が重要である。

Takashi Goh, Mitsuho Yasu, Kuninori Hattori, Akira Himeno, Masayuki Okuno, and Yasuji Ohmori,"Low Loss and High Extinction Ratio Strictly Nonblocking 16×16 Thermooptic Matrix Switch on 6-in Wafer Using Silica-Based Planar Lightwave Circuit Technology", IEEE J. Lightwave Technol., vol. 19, no. 3, pp.371-379, 2001年 S. Sohma, T. Watanabe, N. Ooba, M. Itoh, T. Shibata and H. Takahashi, "Silica-based PLC Type 32x32 Optical Matrix Switch,"2006 European Conference on Optical Communications, 2006年, pp. 1-2, doi: 10.1109/ECOC.2006.4801113 C. Clos, "A study of non-blocking switching networks," in The Bell System Technical Journal, vol. 32, no. 2, pp. 406-424, March 1953年, doi: 10.1002/j.1538-7305.1953.tb01433.x Ai Yanagihara, Keita Yamaguchi, Takashi Goh, Kenya Suzuki, Surface Mount Technology for Silica based Planar Lightwave Circuit and Its Application to Compact 16×16 Multicast Switch, IEICE Transactions on Electronics 2020年 T. Shibata et al., "Silica-Based Waveguide-Type 16x16 Optical Switch Module Incorporating Driving Circuits", in IEEE Photonics Technology Letters, vol. 15, no. 9, pp. 1300-1302, Sept. 2003年 Yohei Sakamaki, Takashi Saida, Toshikazu Hashimoto, Shin Kamei, and Hiroshi Takahashi, "Loss Reduction of Waveguide Crossings by Wavefront Matching Method and Their Application to Integrated Optical Circuits," J. Lightwave Technol., vol. 27, no. 13, pp. 2257-2263, 2009年７月

本発明は、ウェファ内の要素ＳＷ回路の数を減らしながら、ノンブロッキングで大規模な光スイッチを、効率的な製造工程で実現する回路トポロジーと実装形態を提供する。

本発明の１つの実施態様は、Ｍ個の入力ポートおよびＮ個の出力ポートを有する３段Ｃｌｏｓ型の光スイッチであって、複数のサブスイッチからなる１段目であって、ｍ個の入力ポートを有する第１の構成のサブスイッチと、ｍとは異なる数の入力ポートを有する第２の構成のサブスイッチとを含む、１段目と、前記１段目の前記複数のサブスイッチの出力ポートが接続され、複数のサブスイッチを含む２段目と、前記２段目の前記複数のサブスイッチの出力ポートが接続され、複数のサブスイッチからなる３段目であって、ｎ個の出力ポートを有する第３の構成のサブスイッチと、ｎとは異なる数の出力ポートを有する第４の構成のサブスイッチとを含む、３段目とを備え、前記サブスイッチの各々は、複数の要素スイッチ回路を含み、前記要素スイッチ回路は、縦続接続された２以上のマッハツッンダ干渉計と、各々のマッハツッンダ干渉計の一方のアーム導波路上に形成されたヒータとを含み、前記１段目、前記２段目および前記３段目のすべてのサブスイッチが単一のウェファに配置されており、前記要素スイッチ回路が、各段において１つ以上のスイッチ領域に分けて形成され、隣接するスイッチ領域を接続する導波路のみで構成される導波路領域が、前記スイッチ領域と交互に配置され、前記スイッチ領域および前記導波路領域が、当該光スイッチの入力側から前記１段目、前記２段目、前記３段目の順に出力側に向かってジグザグ状に配置されており、前記ヒータを駆動する電気配線を集線して外部と接続をするコネクタが、異なる段にある前記スイッチ領域にまたがって配置されていることを特徴とする光スイッチである。

ウェファ内の要素ＳＷ回路の数を減らし、ノンブロッキングで大規模な光スイッチを、効率的に実現する。

従来技術の３段Ｃｌｏｓ型光スイッチの回路構成を示す図である。 サブＳＷのポート数と所要要素ＳＷ回路数Ｓとの関係を示すグラフである。 ６４×６４構成でサブＳＷのポート数ｎを変えてＳを比較した図である。 １段目、３段目で異なる構成のサブＳＷが混在した構成例を示す図である。 対称構成で、異なる構成のサブＳＷが混在した別の例を示す図である。 非対称構成で、異なる構成のサブＳＷが混在した別の例を示す図である 本開示の異なるサブＳＷが混在した光スイッチの回路構成を示す図である。 本開示の光スイッチのウェファ上の要素ＳＷ回路配置を説明する図である。 本開示の光スイッチの導波路領域の構成を拡大して示す図である。 本開示光スイッチのウェファ上で電気コネクタ配置を説明する図である。 本開示の光スイッチにおける要素ＳＷ回路の構成を示す図である。

本開示の光スイッチは、従来技術の光スイッチと比べて、より少ない要素ＳＷ回路で、ノンブロッキングで大規模な光スイッチを実現する回路トポロジーと実装形態を提供する。回路トポロジーの点では、３段Ｃｌｏｓ型光スイッチの１段目および３段目ブロックにおいて、異なる構成のサブスイッチ（サブＳＷ）を混在させている。実装形態の点では、光スイッチの全要素ＳＷ回路を１つのウェファ上に作製し、複数のスイッチ領域と複数の導波路領域を交互に、ジグザグ状に配置し、各要素ＳＷ回路のヒータへの電気配線をウェファ面の内部側に配置したコネクタへ集線する。ウェファの利用効率を高めて、製造コストを減らすこともできる。以下、従来技術の光スイッチと対比をしながら、本開示の光スイッチの構成を説明する。

既に述べたように、石英基板を使用した導波路デバイスでは優良な光学特性を得ることができる。一方で、Ｓｉ基板上に導波路を形成するＳｉフォトニクスを使用した導波路デバイスと比較すると、要素ＳＷ回路を小型化するのが難しい。後述する要素ＳＷ回路をマッハツェンダー干渉計（ＭＺＩ:Mach-Zehnder Interferometer）によって作成する場合、非特許文献２にあるように石英基板上では、１チップで３２×３２程度のスイッチ規模のものが最大である。

非特許文献３は、光スイッチを３段Ｃｌｏｓ型にすることにより、大規模なスイッチを構成する要素スイッチ回路数を減らすことができると報告されている。この３段Ｃｌｏｓ型光スイッチでは、大規模な多入力多出力光スイッチは、より小規模な多入力多出力光スイッチに分割して構成される。大規模な光スイッチを構成する最小単位の小規模な多入力多出力スイッチをサブスイッチ（以下、サブＳＷ）と呼ぶ。

図１は、従来技術の３段Ｃｌｏｓ型光スイッチの回路構成を示した図である。光スイッチ１００は、Ｍ個の入力ポートとＮ個の出力ポートを有し、１段目ブロック１０１、２段目ブロック１０２、３段目ブロック１０３で構成される。図１の光スイッチ１００において、１段目ブロック１０１は、ｐ個のｍ×ｋサイズのサブＳＷ１０４－１で、２段目ブロック１０２は、ｋ個のｐ×ｑサイズのサブＳＷ１０４－２で、３段目ブロック１０３は、ｑ個のｋ×ｎサイズのサブＳＷ１０４－３でそれぞれ構成される。図１の３段Ｃｌｏｓ型光スイッチ１００で、ノンブロッキングとなる条件は下の式となることが知られている。
ｋ≧ｍ＋ｎ＋１ 式（１）

サブＳＷは、その（入力ポート数）×（出力ポート数）の数の要素ＳＷ回路を含んでいる。光スイッチのポート数Ｍ、Ｎ、各段のサブＳＷの数ｐ、ｋ、ｑおよびサブＳＷのポート数ｍ、ｎと、必要な要素ＳＷ回路数Ｓとの関係は、次式で計算される。

ここで光スイッチの入力ポートと出力ポートが同数、すなわちＭ＝Ｎとして、さらにｍ＝ｎ、ｐ＝ｑとすると、要素ＳＷ回路数Ｓは次式となる。

例えば石英系導波路では、ＭＺＩが要素ＳＷ回路として使用されることが多く、光スイッチにおけるクロストーク特性を改善するダブルゲート構成も用いられる。ダブルゲート構成では、１つの要素ＳＷ回路を２つの２×２ＳＷ（または１×２ＳＷ、２×１ＳＷ）で構成し、必要な要素ＳＷ回路数は、式（３）のＳをさらに２倍して、２Ｓとなる。

図２は、３段Ｃｌｏｓ型光スイッチにおけるサブＳＷのポート数と所要要素ＳＷ回路数Ｓとの関係を示すグラフである。図１に示した３段Ｃｌｏｓ型光スイッチにおいて、入力ポートと出力ポートの数が等しく、光スイッチが対称構造、すなわちＭ＝Ｎ、ｍ＝ｎ、ｐ＝ｑの場合を考える。必要な要素ＳＷ回路数Ｓは、式（２）に示した通りである。

図２の（ａ）は、サブＳＷのポート数ｎが光スイッチのポート数Ｎの約数である場合の、サブＳＷのポート数ｎと要素ＳＷ回路数Ｓとの関係を示している。図２の（ｂ）は、サブＳＷのポート数ｎと指標Ｓ／Ｎ²との関係を示している。いずれも、光スイッチの全体規模をパラメータ（Ｎ×Ｎ、Ｎ＝１６，３２，６４，１２８）として示している。（ｂ）における指標Ｓ／Ｎ²は、要素ＳＷ回路数Ｓと、光スイッチ全体のポート数Ｎの２乗の比を表しており、光スイッチの全体規模に対する要素ＳＷ回路数の比に対応する。指標Ｓ／Ｎ²が小さければ、相対的により少ない数の要素ＳＷ回路で効率的に光スイッチを構成できることになる。光スイッチを複数段のブロックに分けるＣｌｏｓ型ではなく、通常のＰＩＬＯＳＳ構成の光スイッチなどでは、指標Ｓ／Ｎ²は１となる。

図２の（ａ）を参照すれば、光スイッチのポート数Ｎを固定した場合、必要な要素ＳＷ回路数Ｓは、サブＳＷのポート数ｎのある値で最小となる。例えば１２８×１２８の光スイッチ構成では、サブＳＷのポート数ｎは８で最小となる。１６×１６の光スイッチでは、３段Ｃｌｏｓ型構成を採用しても要素スイッチ回路数Ｓは減らず、３２×３２の光スイッチでも要素ＳＷ回路数Ｓの減少の効果は限定的であることが分かる。

また図２の（ｂ）を参照すると、指標Ｓ／Ｎ²の減少は３２×３２よりも大きい規模の光スイッチで確認できる。通常のＰＩＬＯＳＳ構成に代えて３段Ｃｌｏｓ型構成を採用するためには、指標Ｓ／Ｎ²が少なくとも１を下回ることが必要である。大規模な光スイッチ回路を収めるためには、ウェファ径は大きい方が良く、例えば６インチ以上であることが望ましい。このような大口径なウェファで、同時に、現実的な光集積回路の製造プロセス考慮した例として、図１に示した６４×６４規模の３段Ｃｌｏｓ型光スイッチの全要素ＳＷ回路を収める場合について以下述べる。

図３は、６４×６４サイズの光スイッチで要素ＳＷ回路数Ｓの内訳をサブＳＷのポート数ｎを変えた構成パターンを比較した表を示す。図１で入力ポートと出力ポートの数が等しく（Ｍ＝Ｎ＝６４）、光スイッチが対称構造の場合で、サブＳＷのポート数ｎ（２，４，８，１６，３２）を変えたときの各段における要素ＳＷ回路数を示している。図３の表に示した構成は、図２で示した６４×６４の曲線のプロット点に対応している。ｎ＝４のとき、Ｎ²＝４０９６ に対して Ｓ／Ｎ²＝０．６５６３ となって、ＰＩＬＯＳＳ構成の光スイッチに対して要素ＳＷ回路数を３５％程度減らす効果がある。

発明者らは、６４×６４光スイッチにおける上述の最適化によって、ＰＩＬＯＳＳ構成と比べ要素ＳＷ回路数を３５％減らした構成に対して、さらに要素ＳＷ回路の数を減らす光スイッチの構成を検討した。実装形態上の新規な構成も組み合わせることによって、光スイッチの大規模化を効率的な製造工程で実現する。着目したのは、第１に回路トポロジーにおける要素ＳＷ回路数の改善であり、第２に実装形態における電気配線の占有面積の改善である。

上述の図１～図３に示した３段Ｃｌｏｓ型光スイッチの最適化では、光スイッチの構成を入力側および出力側で同数のポートを有するＮ×Ｎの対称構造に限定していた。また、１段目ブロックおよび３段目ブロックのサブＳＷのポート数ｎを、光スイッチのポート数Ｎの約数として、すべてのサブＳＷを同一構成としていた。図３の表において、要素ＳＷ回路数および指標Ｓ／Ｎ²が最小となるｎ＝４の場合でも、要素ＳＷ回路の総数は２６８８にもなる。後述するように、多数の要素ＳＷ回路の各々に対しては、それぞれのヒータを制御するための電気配線が必要である。ヒータと、光スイッチチップの外部の制御信号源との効率的な接続を行うため、要素ＳＷ回路の数の多くの電気配線を集線する多ピンコネクタが必須となる。要素ＳＷ回路数を減らすのと同時に、コネクタの数を減らすことができれば、光スイッチの製造コストを減らすこともできる。

そこで６４×６４の光スイッチで、１段目および３段目ブロックのそれぞれにおいて、ポート数ｎが４のサブＳＷと、４とは異なるポート数ｎ´のサブＳＷを混在させる検討を行った。１段目および３段目ブロックのそれぞれで構成の異なるサブＳＷを組み合わせた場合と、図３に示した各段において同一構成のサブＳＷを使用した従来技術の構成との比較を行った。簡単のため、１段目ブロックおよび３段目ブロックとの間では、サブＳＷが光スイッチの回路トポロジーが対称な構造を持つものとして検討した。例えば１段目のサブＳＷがｎ×ｐの構成ならば、対応する３段目のサブＳＷをｐ×ｎの構成とした。

図４は、１段目および３段目ブロックで、それぞれ異なる構成のサブＳＷが混在した光スイッチの構成例を示す。入力ポート数Ｍと出力ポートＮを６４としたとき、３段Ｃｌｏｓ型の１段目ブロックで、入力ポート数ｎ＝４の１個のサブＳＷ（第１の構成）と、入力ポート数ｎ´＝５の１２個のサブＳＷ（第２の構成）を混在させている。また３段Ｃｌｏｓ型の３段目ブロックで、出力ポート数ｎ＝４の１個のサブＳＷ（第３の構成）と、出力ポート数ｎ´＝５の１２個のサブＳＷ（第４の構成）を混在させている。

ポート数ｎのサブＳＷと、異なる構成のポート数ｎ´のサブＳＷが混在した光スイッチにおいて、ノンブロッキングとなる条件は下の式となる。ここでＭＡＸ（ｎ）は、ｎとｎ´の大きいほうの値である。
ｋ≧ｎ＋ＭＡＸ（ｎ）－１ 式（４）

サブＳＷのポート数は、図１を参照すれば１段目ブロック１０１のサブＳＷについては、光スイッチ入力側にあるポート数（図１のｍに相当）、３段目ブロックのサブＳＷ１０３については、光スイッチ出力側のポート数（図１のｎに相当）である。１段目ブロックのサブＳＷと３段目ブロックのサブＳＷは、対称な構造を持つものとしている。

図４に示したように、１段目および３段目ブロックで、それぞれ異なる構成のサブＳＷが混在した構成によって、要素ＳＷ回路の総数はＳ＝２６４０となる。図３の表で示した、１段目および３段目ブロックの全サブＳＷがポート数ｎ＝４の同一構成（４×７、７×４）の場合と比べ、要素ＳＷ回路の総数を４８減らすことができる。１段目および３段目ブロックにおいて、異なる構成のサブＳＷを混在させる効果は、サブＳＷが混在した他の構成パターンにおいても確認できる。

図５は、Ｍ＝Ｎ＝６４の対称構成の場合であって、１段目および３段目ブロックでそれぞれ異なる構成のサブＳＷが混在した光スイッチの別の構成パターン例を示す。図５の表の各パラメータは、Ｍ＝Ｎとして、後述する図８の定義の通りである。図５に示した表において、１段目ブロックに、ｍ₁×ｋ₁、ｍ₂×ｋ₂の２種類のサブＳＷが混在し、３段目ブロックに、ｋ₁×ｎ₁、ｋ₂×ｎ₂の２種類のサブＳＷが混在する場合の構成パターンを示している。図３のｍ＝ｎ＝４でｋ＝７の同一構成（４×７、７×４）のサブＳＷのみを備えた場合と、要素ＳＷ回路の数を比較している。要素ＳＷ回路の総数を減らすことのできる、異なる構成のサブＳＷが混在した様々な構成パターンが存在していることがわかる。

図６は、Ｍ＝６４、Ｎ＝１２８の非対称構成の場合であって、１段目および３段目ブロックでそれぞれ異なる構成のサブＳＷが混在した光スイッチの構成パターン例を示す。図の表の各パラメータも、後述する図８の定義の通りである。上述の図４および図５では、Ｍ＝Ｎ＝６４であって入力ポートと出力ポートが同数の、対称構造の光スイッチについて、サブＳＷを混在させることによる効果を示した。図６では、入力ポート数Ｍ＝６４の１段目ブロックに、ｐ₁個のｍ₁×ｋ₁、ｐ₂個のｍ₂×ｋ₂の２種類の構成のサブＳＷが混在している（ただしｍ₁＞ｍ₂）。また出力ポート数Ｎ＝１２８の３段目ブロックに、ｑ₁個のｋ₁×ｎ₁、ｑ₂個のｋ₂×ｎ₂の２種類の構成のサブＳＷが混在している（ただしｎ₁＞ｎ₂）。入力ポートと出力ポートの数が異なる非対称構成の光スイッチでも、要素ＳＷ回路の総数を減らすことのできる、異なる構成のサブＳＷが混在した様々な構成パターンが存在していることがわかる。

図７は、本開示の異なる構成のサブＳＷが混在した３段Ｃｌｏｓ型光スイッチの回路構成を示す図である。光スイッチ１０は、Ｍ個の入力ポートとＮ個の出力ポートを有し、１段目ブロック１１、２段目ブロック１２、３段目ブロック１３で構成される。図１に示した従来技術の光スイッチとの構成の相違点は、１段目および３段目のそれぞれにおいて、異なる構成のサブＳＷが混在していることである。１段目ブロックでは、ｍ₁×ｋ₁の構成のサブＳＷ１１－１と、ｍ₂×ｋ₂の構成のサブＳＷ１１－２の２種類を含む。３段目ブロック１３では、ｋ₁×ｎ₁の構成のサブＳＷ１３－１と、ｋ₂×ｎ₂の構成のサブＳＷ１３－２の２種類を含む。入力ポート数Ｍはｍ₁×ｐ₁＋ｍ₂×ｐ₂となり、出力ポート数Ｎはｎ₁×ｑ₁＋ｎ₂×ｑ₂となる。サブＳＷのポート数ｋ₁、ｋ₂は、ポート数ｍ₁、ｍ₂、ｎ₁、ｎ₂との間で次式を満たすものとする。

尚、２段目ブロック１２においても、１段目および３段目の異なる構成のサブＳＷが混在した構成に適合するため、異なる構成のサブＳＷが含まれることになる。

図４～図６に示した各構成の光スイッチにおける要素ＳＷ回路数の減少により、以下に述べる本開示の光スイッチの実装形態の特徴とあいまって、光スイッチの大規模化と製造コストの低減の効果を発揮することが理解されるだろう。以下、図７に示した本開示の異なる構造のサブＳＷが混在した光スイッチの実装形態の様々な特徴について説明する。

図８は、本開示の光スイッチのウェファ上での配置構成を示す図である。一例を挙げれば石英基板によるウェファ２００上における光スイッチの要素ＳＷ回路の大まかな配置が示されている。本開示の光スイッチは、図１に示した従来技術の３段Ｃｌｏｓ型光スイッチ１００において、１段目ブロック１０１、３段目ブロック１０３のそれぞれにおいて、異なる構成のサブＳＷを混在させている点のみ相違している。３段Ｃｌｏｓ型の光スイッチの３段構成のブロックの大まかな配置の点では差異は無い。

本開示の光スイッチでは、６４×６４の光スイッチの全要素ＳＷ回路は、図８の上方の矢印で示した入力点２２１－１から下方の出力点２２１－２の間で、複数の領域が連なってジグザグ状（つづら折り状）に配置されている。斜線でハッチングされた６つのスイッチ（ＳＷ）領域２１１－１、２１１－２、２１２－１、２１２－２、２１３－１、２１３－２には、サブＳＷを構成する複数の要素ＳＷ回路が、概ねマトリックス状に配置されている。詳細は図１１とともに後述するが、要素ＳＷ回路は、少なくともＭＺＩ、ＭＺＩ間を接続する導波路およびヒータを含む。各ＳＷ領域の入力側または出力側にある、曲げ部分を含む７つの導波路領域２１４ａ～１４ｇは、隣接するＳＷ領域のそれぞれの端部にある要素ＳＷ回路の間を接続する導波路のみで構成されている。したがって本開示の光スイッチは、Ｃｌｏｓ型光スイッチの要素ＳＷ回路が構成段（１段目、２段目、３段目）の順に複数のＳＷ領域に分けて形成されている。隣接するＳＷ領域を接続する導波路のみで構成される導波路領域が、ＳＷ領域と交互に配置され、これらのＳＷ領域および導波路領域が入力側から出力側に向かってジグザグ状に配置されている。

再び図８を参照してジグザグ状の配置の詳細について述べれば、コの字状に折り返す導波路領域２１４ｂを挟んだ２つのＳＷ領域２１１－１、２１１－２には、３段Ｃｌｏｓ型光スイッチの１段目ブロックの、異なる構成が混在したサブＳＷが配置される。ＳＷ領域２１１－２に続いて、コの字状に折り返す形状で、１段目と２段目ブロックの間を接続する導波路領域２１４ｃが配置される。同様に導波路領域２１４ｄを挟んだ２つのＳＷ領域２１２－１、２１２－２には、２段目ブロックのサブＳＷが配置される。ＳＷ領域２１２－２に続いて、コの字状に折り返す形状で、２段目と３段目ブロックの間を接続する導波路領域２１４ｅが配置される。同様に、導波路領域２１４ｆを挟んだ２つのＳＷ領域２１３－１、２１３－２には、３段目ブロックの、異なる構成が混在したサブＳＷが配置される。

図８のウェファ上の構成では、各段のサブＳＷが、それぞれ２つのＳＷ領域に分けて配置されているが、これは光回路配置の一例であって、図８のＳＷ領域の分け方に限定はされない。各段でのＳＷ領域の数を１つまたは３つ以上にすることもできるし、ＳＷ領域の数が段によって異なっていても良い。

本開示の光スイッチは、さらにジグザグ状に配置されたＳＷ領域の間を接続する、折り返し構造の導波路領域を備えることで、信号のクロストークを抑える構成を実現できる。３段Ｃｌｏｓ型光スイッチの構成では、図１に示したように各段の間で経路に交差が発生する。この経路の交差をウェファ面上の２次元の導波路で実現する場合、導波路が交差することになり、経路間で信号光が漏れ出すことでクロストークが発生する。交差部でのクロストークを抑えるためには２つの導波路の交差角をできるだけ大きくする必要がある（非特許文献６）。

図９は、本開示の光スイッチの導波路領域を拡大した構成を示す図である。図８に示したウェファ２００の一部のみを示しており、２つのＳＷ領域２３０－１、２３０－２を接続する導波路領域２３１を、右側に拡大して示している。２つのＳＷ領域を接続する複数の導波路は、いずれもコの字状に折り返す構造を持っている。一般に、光導波路では光信号を低損失に伝搬させるために、所定の値以上の曲げ半径を持たせる必要があり、交差角を大きく取るためには交差のために使用するウェファ内の領域が広くなる。本開示の光スイッチの配置によれば、導波路領域２３１が本来的に持っているにおける折り返しによって、必要な大きな角度の曲げ角度を実現できる。そして、導波路領域２３１に交差部２３２を配置することでクロストーク低減のために回路面積を増やすことなく、交差角を最大にすることができる。図９の拡大図から明らかなように、すべて交差部において２つの導波路が９０度で直交するように配置が可能であって、本開示の光スイッチでは経路間で信号光のクロストークがほとんど生じない。

さらに本開示の光スイッチは、電気配線およびその取り出し構成においても、特徴を持っている。再び図８を参照すれば、光スイッチを含むウェファ２００は、ダイシング線２２３－１、２２３－２において切断され、装置の別の基板上に実装される。装置上では、入力点２２１－１、出力点２２１－２で、ダイシング線で切断した端面において、６４本の光ファイバの束が接続されることになる。図８には示していないが、ウェファにおける要素ＳＷ回路のＭＺＩの導波路とは別の層で、各要素ＳＷ回路のヒータに対して制御用の電気配線が構成される。

光スイッチにおいて、各要素スイッチ回路は独立して制御する必要がある。そのためには、各要素ＳＷ回路に対して、ウェファ上の電気配線およびケーブルもしくはフレキシブルプリント回路基板（ＦＰＣ)等を介した、制御信号を送出する制御装置との電気接続が必要である。ウェファ上の電気配線への接続は、チップの周辺部に設けられたパッドへのワイヤーボンディングを用いた方法が一般的である。しかしながらこの方法では、各要素スイッチ回路からチップ周辺部まで電気配線を延ばす必要があり、電気配線のためにチップ上で大きな面積を使用してしまう。光スイッチが大規模化して要素スイッチ回路の数Ｓが増えれば、電気配線のためだけに使われる面積も増える（非特許文献４）。電気配線は、ウェファの利用効率を下げ、チップサイズ、ウェファ径を大きくしてしまう。ウェファのコストや製造工程のコストを上げる要因ともなる。

図８に示した本開示の光スイッチでは、要素ＳＷ回路が作製される６つのＳＷ領域２１１－１、２１１－２、２１２－１、２１２－２、２１３－１、２１３－２の上に表面実装（ＳＭＴ）タイプの電気コネクタを実装し、電気コネクタを介して各要素スイッチ回路との外部の制御装置などとの電気接続を行う。この実装方法によって、電気配線によるチップサイズ、ウェファ径の増大や、ウェファの利用効率の無駄を解消・軽減することができる。
図１０は、本開示の光スイッチのウェファ上の電気コネクタ配置を説明する図である。ウェファ２２０上における６つのＳＷ領域および７つの導波路領域は、図８に示したもの同一である。各要素ＳＷ回路への電気配線を集線するために、ＳＭＴ型のコネクタがウェファの面上に配置され、コネクタの外形を９つの点線領域２３０１－～２３０－９で示している。コネクタの実装は、ウェファ２００に対してリフロー半田付けなどの工程を実施して行われる。図１０のコネクタの外形を示す点線の近くに、ウェファ面上に作成された電極パッドとコネクタのピンが半田接続される。図１０のようにＳＭＴ型コネクタを配置する場合、嵌合するＦＰＣケーブル側のコネクタとの挿抜がウェファ面に対して垂直に可能なコネクタを利用できる。ＦＰＣケーブル側のコネクタ形状がＬ型であれば、ウェファ面に平行に挿抜する形態であっても良い。

本開示の光スイッチは、１つのウェファ上に光スイッチのすべての要素ＳＷ回路を搭載し、さらに１つの段にある要素ＳＷ回路を複数のＳＷ領域に分けて配置している。図８で説明したように、複数のＳＷ領域２１１－１～２１３－２が、導波路領域２１４ａ～２１４ｇと交互に、ジグザグ状に配置されることで、１つのＳＷ領域は、同じ段内または隣の段にある別のＳＷ領域と近接して配置される。３段Ｃｌｏｓ型の光スイッチのすべての要素ＳＷ回路は、ウェファ面内でまとまって配置されている。ウェファ面の内部側において、隣り合う段のＳＷ領域の上にまたがって複数のＳＭＴ型コネクタを配置することによって、集約的な電気配線を実現できる。複数のＳＭＴ型コネクタの各々が、少なくとも２つのＳＷ領域を横断するように配置されることで、同一段内でまたは異なる段にまたがってコネクタを共有することができる。

ウェファの周辺部にコネクタを配置する従来技術の構成に比べて、電気配線もコンパクトに配置することが可能となる。ウェファ周辺部への電気配線の引き回しが不要となり、電気配線のための領域を備える必要もない。円形のウェファの面積を無駄なく使用することができるため、ウェファの利用率を非常に高くできる。ウェファを大口径化する必要が無く、むしろ小径のウェファを利用可能となるため、光集積回路の製造プロセスの点でも、十分に安定した実績のある工程を利用することができる。１段目および３段目ブロックにおいて異なる構成のサブＳＷを混在させて、要素ＳＷ回路数を減らすとともに、上述のコネクタ配置を採用することで、光スイッチ全体の製造コストを抑えることができる。

図１１は、本開示の光スイッチにおける要素ＳＷ回路の構成を示す図である。図１１は、３段Ｃｌｏｓ型の光スイッチを、マトリックススイッチで構成する場合の、要素ＳＷ回路を示している。光スイッチとして高い消光比を得るためには、マトリックススイッチの各交差点に対応する要素ＳＷ回路で、消光比を高くする必要がある。高い消光比を実現する要素ＳＷ回路は、複数のＭＺＩを並列または縦列に接続することで実現することができる（非特許文献５）。図１１の（ａ）および（ｂ）は、いずれも縦列接続した２つのＭＺＩによるダブルゲート構成の要素ＳＷ回路である。

図１１を参照すれば、ダブルゲートの要素ＳＷ回路３００ａ、３００ｂは、いずれも２つのＭＺＩ３０１、３０２を含む。１つのＭＺＩ３０１は、入力カプラ３０７ａ、２本のアーム導波路、出力カプラ３０７ｂから構成される。各ＭＺＩの一方のアーム導波路上にはヒータ３０４－１、３０４－２が形成されている。図１１の（ａ）および（ｂ）は、要素ＳＷ回路の２つのヒータへの電気配線の異なる例を示している。図１１の（ａ）はヒータを並列接続で駆動する電気配線３０５－１、３０５－２を示し、（ｂ）はヒータを直接接続で駆動する電気配線３０６を示している。いずれの電気配線の場合も、電気配線の両端に制御電圧３０３を印可することで、ヒータにより一方の導波路の光路長を変えて、出力ポートを切り替えることができる。縦列接続された複数のＭＺＩは、常に同時にＯＮ／ＯＦＦされる。ヒータを電気的に直列接続することにより、要素ＳＷ回路当たりで取り出す電極を少なくすることが可能である。このような電気接続は、ウェファ上で電気配線が占める領域面積を抑え、光スイッチのチップ小型化にも寄与する。

図１１に示した要素ＳＷ回路の制御には、２つの電気配線が必要だが、一方の端子を接地してヒータを駆動する場合には、要素ＳＷ回路当たり１つの電気配線で済む。図８に示した６４×６４の規模の光スイッチでは、１段目および３段目において、構成の異なるサブＳＷを組み合わせた場合、図４で示したように要素ＳＷ回路の総数Ｓは２６４０個である。ここで、ピン数が８０個のＳＭＴ型コネクタを使用し、ヒータの電気配線の一方を接地して各ＳＭＴコネクタの１つのピンを接地に利用した場合、コネクタの総数は３４となる。これは、図３に示した従来技術構成のように１段目および３段目のサブＳＷを同一構成のもので構成した場合の総数３５と比べて、コネクタの数を減らすこともできる。

上述の実装形態の説明では、３段Ｃｌｏｓ型の光スイッチを例に説明をしたが、３段以外の段数の異なるＣｌｏｓ型の光スイッチにおいて、１段目（入力側）および最終段（出力側）で、異なる構成のサブＳＷを混在させても良い。また、要素ＳＷ回路の数を減らす効果は、入力側または出力側の一方だけで異なる構成のサブＳＷを混在させても良い。また、上述の３段Ｃｌｏｓ型の光スイッチの実装構造例は、入力ポートＭと出力ポートＮを同数の場合で説明したが、図６で説明したようにＭとＮが異なる非対称構成の光スイッチの場合であっても同様に適用できる。

以上詳細に説明したように、本開示の光スイッチによって、従来技術と比べより少ない要素ＳＷ回路で、ノンブロッキングで大規模な光スイッチを実現する回路トポロジーと実装形態を提供する。

本発明は、光通信に使用される光スイッチに利用できる。

Claims (5)

1. Ｍ個の入力ポートおよびＮ個の出力ポートを有する３段Ｃｌｏｓ型の光スイッチであって、
   複数のサブスイッチからなる１段目であって、ｍ個の入力ポートを有する第１の構成のサブスイッチと、ｍとは異なる数の入力ポートを有する第２の構成のサブスイッチとを含む、１段目と、
   前記１段目の前記複数のサブスイッチの出力ポートが接続され、複数のサブスイッチを含む２段目と、
   前記２段目の前記複数のサブスイッチの出力ポートが接続され、複数のサブスイッチからなる３段目であって、ｎ個の出力ポートを有する第３の構成のサブスイッチと、ｎとは異なる数の出力ポートを有する第４の構成のサブスイッチとを含む、３段目と
   を備え、
   前記サブスイッチの各々は、複数の要素スイッチ回路を含み、前記要素スイッチ回路は、縦続接続された２以上のマッハツッンダ干渉計と、各々のマッハツッンダ干渉計の一方のアーム導波路上に形成されたヒータとを含み、
   前記１段目、前記２段目および前記３段目のすべてのサブスイッチが単一のウェファに配置されており、
   前記要素スイッチ回路が、各段において１つ以上のスイッチ領域に分けて形成され、隣接するスイッチ領域を接続する導波路のみで構成される導波路領域が、前記スイッチ領域と交互に配置され、前記スイッチ領域および前記導波路領域が、当該光スイッチの入力側から前記１段目、前記２段目、前記３段目の順に出力側に向かってジグザグ状に配置されており、
   前記ヒータを駆動する電気配線を集線して外部と接続をするコネクタが、異なる段にある前記スイッチ領域にまたがって配置されている
   ことを特徴とする光スイッチ。
2. 前記入力ポートの数Ｍおよび前記出力ポートの数Ｎが等しく、前記サブスイッチの入力ポートの数ｍおよび前記出力ポートの数ｎが等しいことを特徴とする請求項１に記載の光スイッチ。
3. Ｍ＝Ｎ＝６４であり、
   前記１段目は、１つの４×８スイッチおよび１２の５×９スイッチを含み、
   前記２段目は、８の１３×１３スイッチおよび１つの１２×１２スイッチを含み、
   前記３段目は、１つの８×４スイッチおよび１２の９×５スイッチを含むことを特徴とする請求項２に記載の光スイッチ。
4. 前記ウェファの材料は、石英(ＳｉＯ₂)であることを特徴とする請求項１乃至３いずれかに記載の光スイッチ。
5. 隣接する２つの前記スイッチ領域の間の前記導波路領域において、異なる導波路が９０度の交差角で交差することを特徴とする請求項１乃至３いずれかに記載の光スイッチ。

Images