JP3842511B2 - 多重ポート・カプラを使用する光学的空間スイッチ - Google Patents
多重ポート・カプラを使用する光学的空間スイッチ Download PDFInfo
- Publication number
- JP3842511B2 JP3842511B2 JP2000040397A JP2000040397A JP3842511B2 JP 3842511 B2 JP3842511 B2 JP 3842511B2 JP 2000040397 A JP2000040397 A JP 2000040397A JP 2000040397 A JP2000040397 A JP 2000040397A JP 3842511 B2 JP3842511 B2 JP 3842511B2
- Authority
- JP
- Japan
- Prior art keywords
- switch
- order
- optical
- phase control
- control elements
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/0001—Selecting arrangements for multiplex systems using optical switching
Description
【発明の属する技術分野】
本発明は、光ファイバ通信システム用の光学的スイッチに関し、特に、スイッチを適当に設定することにより、入力信号の出力転送(ルーティング、経路)のすべての可能な組合せを行うことができる光学的空間スイッチに関する。
【0002】
【従来の技術、及び、発明が解決しようとする課題】
空間分割スイッチは、無線通信ネットワークの中枢部材である。例えば、空間分割スイッチおよび時分割スイッチの組合せは、北米電気通信ネットワークで使用されているAT&T ESS(登録商標)電子スイッチの中核をなすものである。
【0003】
光ファイバ通信の進歩および、それに伴い、キャリヤ・ビット速度および通常のファイバ・ケーブル・カウントの急速な増大およびネットワークが複雑になるにつれて、中間で光学的信号を電子信号に変換しないで、一組の入力から一組の出力へ転送する、光学的領域で動作する空間分割スイッチへの関心が高まってきている。ヒントン他の著書は、これら光学的空間分割スイッチへの優れた入門書である[参考文献4]。(本明細書の末尾の参考文献の章に、参考文献に番号をつけて詳しく紹介してある。列挙したすべての参考文献は、引用によって本明細書の記載に援用する。
【0004】
ヒントン他が報告しているように、高次の空間分割スイッチ、すなわち、多数の入力を持つ空間分割スイッチは、通常、指定の方法で相互に接続している、もっと小さな素子の空間スイッチからできている。スイッチの次数が増大するにつれて、高次のスイッチのスイッチ素子の数が、すぐに非常に多くなることも理解できる。また、信号経路の交差の数も増大する。このような二つの事情があるので、スイッチを実際に製造するのは困難であり、この困難は、スイッチの次数が増えるにつれてますます増大する。
【0005】
今日まで、実際に製造された最も高次の空間スイッチは、ニオブ酸リチウム材システム[参考文献7]、およびドーピングしたシリカ導波管材料システム[参考文献8]による、16×16の次数のものである。参考文献7は、三段のネットワーク・アーキテクチャの形に接続されている23のモジュールを備え、モジュール接続ファブリック内に、308の導波管クロスオーバーおよび42の交差を持つ、全部で448個の2×2の次数の指向性カプラ導波管スイッチを含む16×16の次数のスイッチを記載している。参考文献8は、一つのシリカ導波管基板上に、二重のマッハ・ツェンダー2×2の次数のスイッチング素子の16×16の次数のマトリックスを使用する16×16の次数のスイッチを記載している。
【0006】
実用上の立場からいえば、空間分割スイッチのスイッチ素子の数はできるだけ少ないことが望ましいし、上記スイッチ素子を相互に接続する転送ファブリックはできるだけ簡単であることが望ましい。高次のスイッチを実用化する場合、スイッチ・ファブリックは、全体のスイッチ動作を行うために、後で相互に接続される個々のスイッチ・モジュールからできていることが望ましい。そうすることにより、スイッチ・ファブリック全体が、一つのモジュールの構造をしている場合に起こる高い密集状態が軽減される。密集の度合が高くなると、必然的にチップの歩留まりが悪くなり、必要なモジュールの電気的および熱的管理の複雑さおよび制限が増大する。スイッチ・モジュールそれ自身は、通常、高次のスイッチ・ファブリックを形成している多数のスイッチ素子を備え、また、数個の上記独立高次スイッチを含むことができる。スイッチを全体的に優れたものにするための設計技術の目的は、個々のスイッチ・モジュール内におけるスイッチ・ファブリックの複雑さと、スイッチ・モジュール間の相互接続の複雑さとの間で、最適な折り合いをつけることである。モジュール内および一つの導波管基板上のスイッチ・ファブリックの複雑さが増大すると、それにつれて、電気的および熱的管理がより複雑になり、予想ウエハの歩留まりが低下する。しかし、その場合は、スイッチ・ファブリック全体を形成するための、スイッチ・モジュールの間に設置しなければならない相互接続の数は少なくなる。モジュールでのスイッチング機能の次数が低くなり、または複雑さが軽減すると、モジュールの電気的および熱的集積密度の制限が緩和されるが、相互接続ファブリックはもっと複雑なものになる。
【0007】
マーフィ他が記載している16×16の次数の拡張一般化シャッフル(EGS)ネットワーク・スイッチは、このような折り合いの一例を示す。この16×16の次数のスイッチ・ファブリックは、三段ネットワークの39個のスイッチ・モジュールで実行された448の基本的2×2の次数のスイッチ素子を備える。それぞれが(7個の2×2の次数のスイッチ素子を備える)、二つの1×8の次数のスイッチを含む16個のモジュールは、ネットワーク7の第一のコラムを形成し、それぞれが、(4コラムのバニアン・アーキテクチャに32個の2×2の次数のスイッチ素子を備える)16×16の次数のスイッチ機能を行う7個のモジュールは、中央コラムを形成し、それぞれが、二つの1×8の次数のスイッチを含む最後の16個のモジュールは、第三のコラムを形成する。これら39個のモジュールを相互に接続しているファイバ・ネットワークは、比較的簡単に形成することができ、ネットワークの第一段および第二段との間には、112の接続が行われ、第二段と第三段の間には、もう一つの112の接続が行われる。これらすべての接続は、簡単な幾何学的模様に配列されている。7個の中央スイッチ・モジュールの導波管スイッチ・ファブリックは、それぞれ、44個の導波管クロスオーバーを含み、第一コラムおよび第三ネットワーク・コラムの導波管スイッチ・ファブリックは、導波管クロスオーバーを全然含んでいない。しかし、この16×16の次数のEGSスイッチ・ファブリックが必要とする膨大な数の信号クロスオーバーは、スイッチ・モジュールをリンクするファイバ接続により形成される。このことは非常に有利である。何故なら、ファイバのクロスオーバーは、損失がなく、クロストークは無視することができる程度のものだからである。一方、導波管スイッチを支持する基板上の、導波管内の信号の交点の場合は、いつでもある程度の信号の損失が生じ、ある程度の信号のクロストークが起こる。それ故、16×16の次数のEGSスイッチ・ファブリックは、スイッチ・モジュール間を相互に接続するために、ファイバを使用することにより、導波管相互接続の複雑さおよびそれによる潜在的な性能の低下を抑えながら、導波管基板上に多くのスイッチ素子を集積するという利点を得るために、適度の数のスイッチ・モジュールに分割されてきた。
【0008】
一つの基板上で行われる、またスイッチング・ネットワークのモジュールとして、それ自身の上、または他の部材と一緒にパッケージされる場合がある、一本または複数のスイッチ・ファブリックの配置を考慮して、設計の際には、能動スイッチング素子の数、信号が通過する素子の数、およびチップ上の信号導波管の交差の数を最も少なくするための努力が払われる。
【0009】
上記16X16の次数の空間スイッチは、個々の2×2の次数のスイッチ素子からなる。より高次の基本的スイッチ素子を入手することができる場合には、全体のスイッチを形成するのに、上記素子の数をもっと少なくすることができることは明らかである。ゴーの場合には[参考文献8]、例えば、16×16の次数のスイッチ・マトリックス・アレーは、(それぞれが、スイッチング動作の際に高い消光比を達成するために、二重の二つの2×2の次数のマッハ・ツェンダー干渉計を備える)256個の2×2の次数のスイッチ・ユニットを使用するが、基本的スイッチ素子が、4×4の次数のスイッチである場合には、スイッチ素子の数は64だけですむ。マーフィの場合には[参考文献7]、1×8の次数の基本スイッチ素子が入手できれば、ファブリックの第一および最後のコラムで使用するスイッチ素子の数は、224から32になり、4×4の次数の基本スイッチ素子を入手できれば、中央コラムに必要な素子の数は、224から70(14個の4×4の次数の素子および56個の2×2の次数の素子)になり、素子全体の数は、現在の448から102に減少する。スイッチ・ユニットとして高次の素子を使用すれば、必要な素子の全部の数が非常に少なくなることは明らかである。
【0010】
1975に最初に注目された[参考文献9]、多重モード干渉(MMI)カプラと呼ばれる多重ポート導波管デバイスの一つの形式は、その自己結像の特性のために、過去数年にわたってかなり注目された[参考文献10、11、12]。この特性というのは、多重モード部分の入力への光学的視野を、入力面からハッキリと定義された光学的経路の長さのところに、多重モード導波管に沿って、さらに再結像するというものである。これらの自己映像は、導波管の断面の入力フィールドの設置位置、および映像面への光学的経路の長さにより、一つである場合もあるし、複数である場合もある。自己映像の最も簡単な発生は、恐らく、多重モード導波管部分に沿って、距離L1,1のところに生じる入力フィールドの一つの自己映像であろう。この場合、L1,1=3π/(β0−β1)であり、β0およびβ1は、多重モード導波管の最も低い一次モードの伝播定数である。N個の複数の映像は、距離LN,Mのところで得られる。この場合、LN,M=(M/N)3π/(β0−β1)であり、Mは、MおよびNが共通の分母を持たないような整数である[参考文献12]。
【0011】
導波管デバイスにおいては、入力フィールドが制限され、通常、また入力フィールドは、単一モード入力導波管により供給される。N×Nの次数のMMIカプラの場合には、N個の出力を発生する入力ガイドを設置することができる位置がN個存在する。均等電力スプリッタの場合には、N個の出力信号の間の違いは、その相対位相だけである。バックマンが、出力の位相関係を含む、N×Nの次数のMMIカプラを詳細に説明している[参考文献12]。
【0012】
多重モード干渉カプラの多重結像特性は、小型の2×2の次数のカプラおよび1×Nの次数の電力スプリッタとしての、MMIカプラを使用して利用された[参考文献14、15]。
【0013】
MMI結像カプラの動作は、光の伝播に関して対称であるので、同じ相対強度およびある相対位相を持つ、そのN個の出力ポート光学的フィールドに提供された1×Nの次数のカプラは、同じ信号のこれらの出力に現われた時、反対の動作の一つの入力フィールドに対応する一つの新しいフィールドを供給するように、これらのフィールドを結合する。これらの入力信号の相対位相を、反対の動作の異なる入力位置からのものに対応するものに変化させた場合には、出力が後者のポートにスイッチされる。このようにして、スイッチング動作が行われる。
【0014】
このスイッチング動作は、10個の各出力ポートへ光信号をスイッチする目的で、入力信号の相対位相を制御するために、10×10の次数のMMIへの、10の各入力上の位相変調装置を持つ1×10の次数のMMI電力スプリッタから10個の信号の供給を受ける10×10の次数のMMIカプラを使用するGaAs/AlGaAs材料システムで1×10の次数のスイッチに対して実際に行われた[参考文献16]。(上記論文の名称に、「10×10の次数の」スイッチが使用されているが、第二の10×10の次数のMMIに入力を供給するために、10×10の次数のMMIカプラを使用しても、機能はもとの通りで変わらない。InP材料システムでの1×4の次数のスイッチの実行が、接続アーム上に位相制御部分を持つ二つの4×4の次数のMMIカプラを使用して実際に行われた[参考文献17]。この場合には、同様に、第一のMMIカプラは、電力分割を行い、位相制御は、第二のMMIへの、これらの電力が等しい入力の相対位相を設定する。位相制御を適当に設定することにより、出力を4個の出力ポートのどれかにスイッチすることができる。
【0015】
本発明者は、MMIをベースとするカプラが、集積電力スプリッタおよびスイッチ素子で使用するのに特に適していることに気がついた。何故なら、上記カプラは、異なる出力ポートに信号を転送する自己結像を行うために、干渉に依存しているけれども、この結像動作は、偏光に対する感度は非常に低く、製造プロセスに通常つきものの、デバイスの大きさおよび組成の変化に高い許容範囲を持つからである。上記カプラは、また、広い光学的帯域で動作する[参考文献13]。
【0016】
1×4の次数のInPをベースとするスイッチ基準の場合には[参考文献17]、二つのコラム転送装置−選択装置の、実行した1×4の次数のMMIをベースとするスイッチからできている、厳格に非ブロッキングな4×4の次数のスイッチが提案された[参考文献4]。この装置は、8個の1×4の次数のスイッチと、16個のスイッチ素子相互接続を必要とする。
【0017】
「厳格な非ブロッキング」スイッチとは、任意のアイドル入力が、スイッチ・ファブリック内に、すでに存在する接続の配置がどうであろうとも、何時でも、入力アイドル出力に接続することができるスイッチである。接続性が低い場合は、「広い意味での非ブロッキング」であると報告されているが、その場合には、すべての接続が、特定のアルゴリズムに従って設定されている場合には、任意のアイドル入力を入力アイドル出力に接続することができ、また、「再配置可能な非ブロッキング」であるとも報告されていて、その場合には、現在の接続を再配置できる場合、アイドル入力をアイドル出力に接続することができる。それ故、厳格な非ブロッキング・スイッチ・アーキテクチャは、入力ラインと出力ラインに接続する際に最も柔軟性に富んでいて、通常、最も望ましいタイプのスイッチである。それ自身厳格に非ブロッキングでないコンポーネント・スイッチ・モジュールから、厳格な非ブロッキング・ネットワークを形成することができるし、それ自身厳格に非ブロッキングなスイッチ・モジュールを使用して、厳格な非ブロッキング・ネットワークを構成することもできる。
【0018】
【課題を解決するための手段】
本発明は、MMIをベースとするスイッチ素子を使用するN×Nの次数のブロッキング・スイッチ・モジュールを提供する。この装置は、スイッチング動作を行うのに最小限度の制御素子しか必要としないし、信号導波管の交差を使用しない。スイッチ制御の設定は、設定手順用の簡単で透明なアルゴリズムにより決定される。種々の上記開示の非ブロッキングなN×Nスイッチのモジュールを備える、非常に高次のスイッチ・ファブリックが考えられる。「N」の適当な数値の決定は、個々のスイッチ・モジュールの性能と、関連するモジュール相互接続ファブリックの必要な複雑さとを折り合わせる実際上の考慮事項である。非ブロッキングなMMIをベースとするスイッチ装置から作ることができる空間スイッチ・ファブリックは、より高次の空間−波長−時間スイッチの任意の組合せを形成するために、波長分割スイッチおよび時分割スイッチの両方と組合せることができる。
【0019】
【発明の実施の形態】
この説明は三つの部分に分かれている。第一部においては、本発明の光学的スイッチで構成部材として使用されるN×Nの次数の多重モード干渉カプラ(MMIカプラ)の性質および動作について説明する。第二部においては、本発明の光学的スイッチで構成部材として使用することができる従来の光学的スイッチについて説明する。第三部においては、本発明の光学的スイッチについて説明する。
【0020】
本発明の利点、性質および種々の他の特徴は、添付の図面に詳細に示す例示としての実施形態を考慮すれば、さらに完全に理解することができるだろう。
【0021】
なお、これらの図面は本発明の概念を説明するためのものであって、正確に縮尺されていないことを理解されたい。図面全体を通して、類似の素子には同じ参照番号がつけてある。
【0022】
I.MMIカプラ
図1は、導波管の自由なスラブ領域11、および単一モードの導波管ポート12を備えるN個の出力のMMIカプラ10である。入力ポートはN個、出力ポートもN個ある。バックマンが、出力信号の相対位相、および出力、入力およびカプラ導波管部分の間の寸法の関係について記載している[参考文献12]。図2は、N=3である場合を示す。この場合、光学的出力信号の相対位相は、{0、−π、−2π/3}である。すべての出力の電力は同じであり、(スイッチ損失を無視した場合)、入力電力の1/3である。
【0023】
図3は、反対の動作を行っている図2のMMIカプラである。図2に示すように、同じ電力の信号が、同じ位相関係で(しかし、符号は反対で)三つの入力に供給されると、信号出力は、一番上の出力1から得られる。
【0024】
同じように、信号が入力2に供給された時、入力位相を図2のMMIカプラのr.h.s.からの信号に対応させると、図3の出力2から信号が得られる。図2の入力3および図3の出力3についても同じことがいえる。図4は、必要な位相関係の表である。
【0025】
II.従来のスイッチ
図5(A)は、位相制御素子52(F1、F2、...、FN)を含む接続リンク51により、MMIをベースとする二つのカプラ10Aおよび10Bを直列に接続することにより形成した従来のスイッチ50である。第二のMMIカプラの入力の間の相対位相だけが関連しているので、一つの位相制御素子(例えば、F1)を省略することができ、N−1位相制御素子だけあればよい。その後で、N−1位相制御素子を適当に設定することによって、i.h.s.MMIカプラの、N個の入力ポートの中の任意のものに対する入力を、r.h.s.MMIカプラの、r.h.s.上のN個の出力の中の任意のものにスイッチすることができる。下の図5(b)はそのことを示す。
【0026】
位相制御素子を別の物理的方法で実行することができ、導波管構造体に使用する材料システムに依存することもできる。半導体をベースとする導波管の場合には、電気光学効果またはキャリヤ効果を使用することもできる。ニオブ酸リチウム・ガイドの場合には、電気光学的な位相変化を使用することができる。ドーピングしたシリカ・ガイドの場合には、必要な位相変化を起こさせるために、熱光学効果を使用することができる。偏光に感じないようにしておくために、位相制御素子は偏光から影響を受けないものでなければならない。
【0027】
図5のスイッチは、i.h.s.MMIカプラへの信号入力を、r.h.s.MMIカプラの任意の出力に転送することができる。中間の制御素子52を、それぞれ上記のように設定することにより、i.h.s.MMIカプラの他の入力への信号を他のr.h.s.MMIカプラの出力に転送することができる。図6は、N=3である場合の、この転送を示す表である。可能なスイッチ位置は、三つだけである。
【0028】
完全な接続性を得るためには、N!のスイッチ状態が必要である。スイッチ状態のこの完全な設定は、同じMMIカプラと、位相制御素子とを接続することにより行うことができる。N×Nの次数のスイッチの場合には、段階毎に、N−1個の位相コントローラのN−1の段階が必要になる。図7は、3!=6状態を必要とする3×3の次数のスイッチに対するものである。この場合、それぞれ、二つの相互接続導波管リンク51上に制御素子52を持つ、二つの位相制御段階が、三つの3×3の次数のMMIカプラ10A、10B、10Cの間に使用される。図8は、このスイッチ装置用の転送表である。
【0029】
各スイッチ状態は、位相制御素子の三つの個々の組合せを持つことが分かった。出力スイッチングを行う場合には、異なる経路を通って、カスケード構成の格子を通過する各信号の異なる成分は、相互に同じ位相で指定の出力に到着しなければならない。各MMIカプラは、π/Nの倍数の相対位相で、その出力を供給し、MMIカプラ格子の端部の所の出力ポートは、位相が同じである信号成分、モジューロ2πの供給を受けなければならないので、位相制御素子は、π/Nの倍数である位相修正を行わなければならない。各段階毎にN−1の次数の位相制御素子のN−1の段を持つN×Nの次数のスイッチの場合には、2N(N−1)2の潜在的位相制御設定の全部が可能である。いくつかの連結しているMMIカプラ素子の間の相互作用は、このすべての数を、各入力信号を、一つの別々の出力ラインにスイッチングする解の組に制限する。図7および図8の3×3の次数のスイッチの場合には、全部で18の有効なスイッチ設定が可能である。そのため、3!、すなわち、6の一意のスイッチ設定の際に、冗長係数は3となる。
【0030】
連結しているN×Nの次数のMMIカプラ・スイッチは、N×Nのスイッチング機能のすべてを供給することができるが、あるスイッチング段階の位相制御素子と、他の段階の位相制御素子との間に発生する相互作用が複雑になるとともに、任意の特定のスイッチ構成を行うために必要な、制御素子の設定の決定のアルゴリズムが複雑になり、そのため、実際のデバイス内の位相制御素子設定を決定する効率的で有効な手段が使えなくなる。このことは、N×Nのスイッチング構成は、より簡単なものであることが好ましいことを意味する。
【0031】
III.本発明の光学的空間スイッチ
図9は、一単位ずつ増大するスイッチ寸法のシーケンシャルなシリーズを形成する、接続された一連の光学的スイッチ91(2×2)、91(3×3)、...91(N×N)を備える本発明の簡単なN×Nの次数の非ブロッキング光学的スイッチ90である。非ブロッキングであるということは、スイッチを適当に設定することにより、入力信号の出力転送のすべての可能な組合せを行うことができることを意味する。(図5(a)および図5(b)に示すように)複数の各位相制御素子を含む複数の光学的経路により相互に接続された一組の多重ポート自己結像多重モード干渉カプラを備えるスイッチ91の一つまたはそれ以上、好適には、全部が、図5(a)または図5(b)に示すように、スイッチングされることが好ましい。第一のスイッチ91(2×2)は、2×2の次数のスイッチであり、第二のスイッチは、(3×3)の次数のスイッチである。スイッチの大きさは、最後のスイッチがN×Nの次数になるまで、1単位ずつ増大する。実際の実施形態の場合には、Nは、通常、4に等しいか4より大きく、好適には、8に等しいか8より大きいことが好ましい。
【0032】
図9のスイッチの行動を研究している際に、本発明者達は下記のことに気がついた。すなわち、図5に示し、図6で説明したタイプの、3×3の次数のMMIカプラが供給する出力転送の組合せを図10の可能な転送の組合せの全部の組と検討し、比較した場合、二つの入力ラインに供給される入力信号を単に交換するだけで、別の転送の組合せが得られることが分かる。図10に上記のことを示すが、この場合、入力ポート1は固定状態に維持され、その後で、各組合せに対して、入力ポート2および3が交換される場合が追加される。交換した組合せはイタリック体で示してある。
【0033】
それ故、入力2および3を逆にする場合を含めることにより、3!のスイッチ状態の完全な組が達成されることが分かる。コントローラの異なる設定により、3×3の次数の一つの入力が、異なる出力ポートに転送されるという事実、および上記各設定の場合、ある固定状態で、他の二つの入力が、残りの二つの出力ポートに転送されるという事実を考えれば、このことが不可避であることを理解することができる。しかし、これら二つの入力は、3×3の次数の二つの入力ポートに送ることができ、その後で、これら二つの入力に対する二つの可能な入力転送組合せの両方にアクセスすることができる。
【0034】
図9のように、後に4×4の次数のスイッチング段を追加することにより、スイッチ・モジュールの大きさを4×4に増大した場合にも、同じことがいえる。4×4の次数のスイッチング段の、四つの各転送設定の場合には、一番上の一つの入力信号がある出力に転送され、その下の残りの三つの入力は、ある指定の方法で、他の三つの出力に転送される。これら三つの入力は、すべての可能な組合せで、4×4の次数のスイッチング段の入力に送られるように、再配置することができ、その後で、これら三つの入力に対するすべての転送の可能性を達成することができ、4×4の次数のスイッチ全体の四つの入力のすべての転送組合せにアクセスすることができる。下の三つの入力の上記組合せは、今説明したように、2×2の次数および3×3の次数のスイッチング段のカスケードにより供給される。
【0035】
図11(A)は、2×2および3×3の次数のスイッチング素子のカスケードを備える、完全に構成可能な3×3の次数のスイッチを詳細に示し、図11(B)は、上記の2×2、3×3および4×4の次数の素子のカスケードを備える、完全に構成可能な4×4の次数のスイッチである。
【0036】
このようにして、図5のタイプのN−1の次数のスイッチング素子をカスケード接続することにより、N×Nの次数の非ブロッキング・スイッチを実行することができる。この場合、スイッチング素子の次数は、図9に示すように、2×2から(N−1)×(N−1)に増大する。
【0037】
この増大するカスケード・スイッチ・アーキテクチャが必要とする位相制御素子の数は、N(N−1)/2であることが分かる。それ故、(相対位相だけが重要であり、そのため、一つの接続リンクは、制御素子を持つ必要がないという事実を認識して)各N×Nの段で使用されるN−1の次数の素子の場合には、16×16の次数のスイッチ、丁度120の制御素子が必要になる。この数は、図7の格子スイッチ装置が必要とする(N−1)2、すなわち、225の制御、およびゴーのスイッチのような、マトリックス・スイッチが必要とするN2、すなわち、256の制御よりかなり少ない。
【0038】
図12は、図11の3×3の次数の非ブロッキング・スイッチに対するスイッチング表である。この表は、図10の表を拡張したものであり、図11の装置に示す、3×3の次数のスイッチング段への入力2および3の反対の動作を行う2×2の次数のスイッチング段の制御素子の位相設定をハッキリと示す。図12を見れば、対称にしなければならないという事情が、位相制御素子が使用する組合せ状態の数を制限していることが分かる。これらは、カスケード内の個々の位相素子の許容できる状態を決定する同じ対称についての考慮である。図示の場合には、3×3素子の次数の位相制御素子が使用する三つの異なる状態があり、3!のスイッチ状態に対する、2×2の次数の素子が使用する二つの状態がある。実際には、電気制御回路の場合は、個々の各位相制御素子を別々に設定するのではなく、すでに選択したスイッチ状態に従って、位相コントローラの組合せを設定することができる。3×3の次数のスイッチの上記例の場合には、これは3×3の段に対する三つの制御設定、および2×2段の二つの設定に対応する。それ故、全体で3×3のスイッチの6の転送設定に対応して、全体で2×3、すなわち、6の制御設定が必要である。
【0039】
実際には、スイッチ・ファブリックの位相制御素子は、その動作特性を予め知ることができるほどに十分な精度で製造されない。その性能は、スイッチ・モジュール全体の行動から推定して、形成後に決定しなければならない。図7の格子スイッチの場合には、(または、一般的にいって、個々のスイッチング素子へアクセスすることができない複雑なマトリックス・スイッチの場合には)、各段の制御素子の間の相互作用が複雑で、任意の所与の制御素子の個々の特性は、完全なスイッチ・ファブリックの全体の性能から、強制的で不透明な方法で、抽出しなければならない。純然たる対比の場合、図9の装置の個々のスイッチ素子の性能は、一番上の一つの入力ポートに送られた信号の転送行動をチェックすることにより、相互に別々にチェックすることができる。個々の各スイッチ素子は、簡単に外部からチェックすることができ、N×Nの次数のスイッチ全体の制御素子は、簡単なアルゴリズムにより設定することができる。
【0040】
簡単な設定手順は、入力2から入力Nに入力を供給しないで、入力1に信号を送ることからスタートする。その後で、最後のN×Nの次数のスイッチ素子の制御素子が構成され、その結果、入力信号をそのN個の各出力ポートに転送することができる。N個の出力に入力信号を順次転送することによって、スイッチのN−1番目の段の、このN×Nの次数のMMIをベースとするスイッチ素子の、N−1の次数の個々の制御素子をその最適な数値にすることができる。この最後のスイッチ素子上の制御素子を最適化した状態で、入力ライン1上の入力信号を除去して、入力ライン2上の信号により置き換えることができる。この信号は(N−1)×(N−1)の次数のスイッチ素子に直接送られ、その後で最後のN×Nの次数のスイッチ素子を通る。最後のN×Nの次数のスイッチ素子の制御素子を最適化し、既知の状態に設定した状態で、(N−1)×(N−1)の次数のスイッチ上の制御素子を、そのスイッチの転送状態を通して最適化することができる。この(N−1)×(N−1)の次数のスイッチング段の制御素子が最適化されると、(N−2)×(N−2)の次数のスイッチの制御素子を最適化することができる。2×2の次数のスイッチのソラトリ(solatory)制御素子が最適化されるまで、同じ動作が反復して行われる。このようにして、完全に非ブロッキングなN×Nの次数のスイッチの、すべてのN(N−1)/2を容易に最適化することができる。
【0041】
導波管の交点では、何時でも、送信された信号電力の中の一部の損失が起こり、また、光の一部が一つの経路からの他の経路に漏洩すると、ある程度のクロストークが起こる。導波管の交点は、また屈曲に関連する損失を引き起こさないで、転送をするために、導波管を大きな半径で曲げなければならないので、かなりのデバイス面積を必要とする。それ故、スイッチ素子の導波管の交点は、そうすることができる場合には、できるだけ小さくしなければならない。非ブロッキングのN×Nの次数の転送スイッチの開示の実施形態は、従来のN×Nの次数のスイッチング素子とは反対に、導波管の交点を全然持っていないので、非常に有利である。
【0042】
隣接するスイッチの多重モード干渉領域は、接続のための光学的導波管経路を中間に使用しないで、一緒に結合することができることが分かる。そのため、デバイスの構造がさらに小型になり、光学的挿入損失が少なくなるという利点も生じる。図13は、3×3の次数のスイッチ用の上記装置を示す。一緒に結合しているスラブ領域130は、2×2の次数のスイッチの10Bカプラ、および3×3の次数のスイッチの10Aカプラの代わりをするものである。
【0043】
クロストークを低減するためには、前の光学的スイッチング・ユニットから散乱した迷光を捕捉し、完全に除去するために、シーケンシャルなスイッチング素子の間に、光学的な吸収マトリックス分散構造体を意図的に導入することが有利であることが分かる。上記の吸収構造体または分散構造体は、適当にデポジット、または成長した材料、またはエッチングのような、適当な製造プロセスにより形成された小さな反射面を導入することにより、供給することができる。上記構造体は、相互に接続している光学的経路から光学的に離れているが、迷光が、後に設置してある多重モード・カプラ領域に入り込むのをほぼ阻止するように設置される。図14は、実施可能な装置を示す。この図の場合には、吸収構造体140は、連続しているカスケード状のスイッチ91の間に有利に配置されている。
【0044】
シリカの平面導波管[参考文献1]、イオン交換ガラス、および誘電導波管[参考文献2]または半導体をベースとする導波管[参考文献3]のような任意の便利な平面導波管材料システムを使用することができる。
【0045】
多重ポート・カプラを接続している素子上で、位相制御を行う手段としては、種々のものがあり、使用する導波管材料システムにより異なる。半導体をベースとする導波管の場合には、光学的位相制御は、半導体帯域の縁部の電圧による移動、または接続導波管の一部へのキャリヤ注入(または、空乏)により行うことができる。ニオブ酸リチウムのような誘電導波管の場合には、導波管位相制御部分の屈折率を変化させるために供給電圧を使用することができる。シリカをベースとする導波管の場合には、熱光学的加熱が使用される。この場合には、導波管位相制御部分が加熱され、導波管の屈折率の結果としての変化により、光学的位相の変化が起こる。この発明は、任意の特定の平面導波管材料システムに制限されるものではなく、多重ポート・カプラを接続している導波管内で位相制御を行う、任意の特定の手段に制限されるものでもないことを理解されたい。
【0046】
本発明を、その平面の実施形態を参照しながら説明してきたが、本発明は、多重層平面導波管デバイス、または溶融ファイバ・デバイス、またはバルク光学的デバイスが供給することができるような三次元システムでの実施形態も含むことを理解されたい。
【0047】
本発明は、本明細書に記載する基本的スイッチ素子の通常の使用による相互接続により形成されるすべての「高次」の空間スイッチ・アーキテクチャを含むことを理解されたい。
【0048】
今まで詳細に説明してきた空間スイッチング機能の他に、光学的波長の予め定めた倍数により変化させるためのスイッチを備える、リンクされているMMIカプラの間の相互接続の光学的経路の長さを変化させることにより、上記スイッチの送信機能を波長により変化するようにすることができる。そうすることにより、波長選択素子を供給し、上記のように[参考文献18、19、20、21]、波長分割マルチプレクサを形成する。スイッチング機能を導入することにより、合成波長および空間スイッチが形成される。波長分割および空間分割スイッチング機能を供給するために、スイッチング・ファブリックを形成することができる。
上記スイッチ・アーキテクチャは、高次の空間スイッチの一部、時間領域および波長領域内でも、スイッチングを行うその実行構成部材を含むことができるスイッチを形成することができる。
【0049】
<参考文献>
1.1997年、アカデミック・プレス社発行の、I.P.カミノフおよびT.L.コッホ編集の、「光ファイバ無線通信IIIB」の第8章、Y.P.リーおよびC.H.ヘンリー著の「シリコン光学的ベンチ導波管技術」
2.1997年、アカデミック・プレス社発行の、I.P.カミノフおよびT.L.コッホ編集の、「光ファイバ無線通信IIIB」の第9章、F.ハインズマン、S.K.コロトキおよびJ.J.バセルカ著の「ニオブ酸リチウム集積光学」
3.1995年、アカデミック・プレス社発行の、M.ダジェナイス、R.F.レヘンリーおよびJ.クロー編集の、「集積オプトエレクトロニクス」掲載の、T.L.コッホおよびU.コレン著の「光子集積回路」
4.1993年、アカデミック・プレス社発行の、J.E.ミドウンタ編集の、「スイッチングの際のフォトニクス、II巻:システム」の第3章、H.S.ヒントン、J.R.エリクソン、T.J.クローナンおよびG.W.リチャーズ著の「空間分割スイッチング」
5.1997年、アジソン−ウズリ社発行の、S.ケシャフの「コンピュータ・ネットワーク形成への工学的アプローチ」の第8章、「スイッチング」
6.1998年、R.ラマスワミおよびK.N.シバラジャン、モーガン・カウフマン著の「光学的ネットワーク形成」
7.1996年、「ジャーナル・オブ・光波技術」14号、352−358ページ掲載の、E.J.マーフィ、T.O.マーフィ、A.F.アムブローズ、R.W.アービン、B.H.リー、P.ペン、G.W.リチャーズおよびA.ヨリンクス著の「16×16ストラクトリ・非ブロッキング導波光学的スイッチング・システム」
8.1998年、「フォトニクス技術レター」掲載の、T.ゴ、M.ヤス、K.服部、A.姫野、M.奥野およびY.大森著の「低損失および高消光比のシリカをベースとする高度に非ブロッキングな16×16熱光学的マトリックス・スイッチ」
9.1975年、「光学的通信」13号、259−264ページ掲載の、R.ウルリッチ著の「光学的導波管内での位相の一致による結像」
10.1992年、「ジャーナル・オブ・光波技術」10号、1843−50ページ掲載の、L.ソルダノ、F.B.ビールマン、M.K.シュミット、B.H.バビーク、A.H.ヅボストおよびE.C.M.ペニング著の「多重モード干渉に基づく平面単一モード光学的カプラ」
11.1995年、「ジャーナル・オブ・光波技術」13号、615−627ページ掲載の、L.ソルダノおよびE.ペニングス著の「自己結像に基づく光学的多重モード干渉デバイス:原理と応用」
12.1994年、「応用光学」33号、3905−3911ページ掲載の、M.バックマン、P.A.ベッセおよびH.メルチオ著の「位相関係を含むN×N多重モード干渉カプラの一般的な自己結像特性」
13.1994年、「ジャーナル・オブ・光波技術」12号、1004−9ページ掲載の、P.A.ベッセ、M.バックマン、H.メルチオ、L.B.ソルダノ、およびM.K.シュミット著の「光学的帯域幅および多重モード干渉カプラの製造」
14.1991年、「応用物理学レター」59号、1926−28ページ掲載の、E.C.M.ペニングス、R.J.デン、A.シェレー、R.バット、T.R.ヘイズ、N.C.アンドレアダキス、M.K.シュミット、L.B.ソルダノ、およびR.J.ホーキンズ著の「多重モード干渉による自己結像に基づくInP上の非常に小型で低損失の指向性カプラ」
15.1992年、「応用物理学レター」61号、1754−56ページ掲載の、R.M.ジェンキンズ、J.M.ヒートン、D.R.ウイト、J.T.パーカ、J.C.H.バーベック、およびK.P.ヒルトン著の「GaAs/AlGaAsでの、対称モード混合を使用する新規な1対N法集積光学的ビーム分割装置」
16.1994年、「応用物理学レター」64号、684−6ページ掲載の、R.M.ジェンキンズ、J.M.ヒートン、D.R.ウイト、J.T.パーカ、J.C.H.バーベック、G.W.スミス、およびK.P.ヒルトン著の「自己結像単一モードGaAs/AlGaAs導波管を使用する新規な1×NおよびN×N集積光学的スイッチ」
17.1994年、光学的通信に関するヨーロッパ会議、ECOCの議事録、519−522ページ掲載の、M.バックマン、Ch.ナドラ、P.A.ベッセ、およびH.メルチオ著の「InGaAsP/InPの、小型の偏光多重脚の1×4マッハ・ツェンダー・スイッチ」
18.1994年、イタリアのジェノヴァでの集積光学に関するヨーロッパ会議、ECIO’94の議事録、275−8ページ掲載の、C.ヴァン・ダム、M.R.アマースフールト、G.M.テン・ケイト、F.P.G.M.ヴァン・ハム、M.K.シュミット、P.A.ベッセ、M.バックマン、およびH.メルチオ著の「一般化したMMI−MZI構成を使用する新規なInPをベースとする位相アレー波長デマルチプレクサ」
19.1995年、「フォトニクス技術レター」7号、1034−36ページ掲載の、リュースチュンおよびA.スドボ著の「多重モード干渉カプラに基づく8チャネル波長分割マルチプレクサ」
20.1995年、「光学および量子エレクトロニクス」27号、909−920ページ掲載の、バッチマン、P.A.ベッセ、Ch.ナドラ、およびH.メルチオ著の「多重モード干渉カプラに基づく多重脚のマッハ・ツェンダー干渉計の集積プリズム解釈」
21.1997年、「応用光学」36号、5097−5108ページ掲載の、M.R.パイアムおよびR.I.マクドナルド著の「多重モード干渉カプラを使用する位相アレー波長分割マルチプレクサの設計」
【図面の簡単な説明】
【図1】本発明の光学的スイッチで構成部材として使用される従来のN×Nの次数のMMIカプラの性質と動作を示す図である。
【図2】本発明の光学的スイッチで構成部材として使用される従来のN×Nの次数のMMIカプラの性質と動作を示す図である。
【図3】本発明の光学的スイッチで構成部材として使用される従来のN×Nの次数のMMIカプラの性質と動作を示す図である。
【図4】本発明の光学的スイッチで構成部材として使用される従来のN×Nの次数のMMIカプラの性質と動作を示す図である。
【図5】Aは、本発明の光学的スイッチで構成部材として使用される従来の光学的スイッチの性質と動作を示す図である。
Bは、本発明の光学的スイッチで構成部材として使用される従来の光学的スイッチの性質と動作を示す図である。
【図6】本発明の光学的スイッチで構成部材として使用される従来の光学的スイッチの性質と動作を示す図である。
【図7】本発明の光学的スイッチで構成部材として使用される従来の光学的スイッチの性質と動作を示す図である。
【図8】本発明の光学的スイッチで構成部材として使用される従来の光学的スイッチの性質と動作を示す図である。
【図9】本発明の空間分割光学的スイッチを示す図である。
【図10】図9のスイッチの出力スイッチ状態の図表である。
【図11】Aは、図9のスイッチの例示としての実施形態を示す図である。
Bは、図9のスイッチの例示としての実施形態を示す図である。
【図12】図11Aおよび図11Bの実施形態用のスイッチング図表である。
【図13】隣接する多重モード干渉領域が一緒に結合している光学的スイッチの他の実施形態を示す図である。
【図14】迷光を捕捉し、吸収するための光学的吸収領域を含む光学的スイッチの他の実施形態を示す図である。
Claims (15)
- スイッチの大きさが1単位ずつ増大する一連の接続された光学的スイッチを備えるNxNの次数の非ブロッキング光学的ルーティングスイッチであって、
前記接続された光学的スイッチのうちの少なくとも2つのものが各々
一組の多重ポート自己結像多重モード干渉カプラと、
前記カプラを接続する複数の光学的経路と、
前記各相互接続経路内の複数の位相制御素子とを備えることを特徴とする非ブロッキング光学的ルーティングスイッチ。 - 請求項1に記載のスイッチにおいて、前記二つの接続している光学的スイッチが、3×3の次数のスイッチに接続している2×2の次数のスイッチを備えるスイッチ。
- 請求項1に記載のスイッチにおいて、前記接続している各光学的経路が、位相制御素子を含むスイッチ。
- 請求項1に記載のスイッチにおいて、前記相互接続経路の中の一つを除いて、すべての経路が、位相制御素子を含むスイッチ。
- 請求項1に記載のスイッチにおいて、前記接続している光学的スイッチ、および前記接続している光学的経路が、共通の導波材料システムに設けられているスイッチ。
- 請求項5に記載のスイッチにおいて、前記共通の導波材料システムが、シリカ平面光波システムであるスイッチ。
- 請求項5に記載のスイッチにおいて、前記共通の導波材料システムが、半導体材料システムであるスイッチ。
- 請求項7に記載のスイッチにおいて、前記半導体導波材料システムが、InP/InGaAsP材料システムであるスイッチ。
- 請求項3に記載のスイッチにおいて、前記位相制御素子の中の少なくとも一つが、熱的に調整することができるスイッチ。
- 請求項3に記載のスイッチにおいて、前記位相制御素子の中の少なくとも一つが、電気光学的に調整することができるスイッチ。
- 請求項3に記載のスイッチにおいて、前記位相制御素子の中の少なくとも一つが、キャリヤ注入により調整することができるスイッチ。
- 請求項1に記載のスイッチにおいて、さらに、前記第一の光学的に接続しているスイッチが発生する散乱放射を吸収または分散するための光学的に吸収または分散するための構造体を備えるスイッチ。
- Nが4と等しいか、4より大きい請求項1に記載のスイッチ。
- 請求項1に記載のスイッチにおいて、
前記複数の位相制御素子が、π/Nの倍数である位相修正を有するよう構成されているスイッチ。 - 請求項1に記載のスイッチにおいて、
前記複数の位相制御素子が、所望のスイッチ状態に実質的に同時に構成されているスイッチ。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/253,398 US6253000B1 (en) | 1999-02-19 | 1999-02-19 | Optical space switches using multiport couplers |
US09/253398 | 1999-02-19 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000244952A JP2000244952A (ja) | 2000-09-08 |
JP3842511B2 true JP3842511B2 (ja) | 2006-11-08 |
Family
ID=22960110
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000040397A Expired - Fee Related JP3842511B2 (ja) | 1999-02-19 | 2000-02-18 | 多重ポート・カプラを使用する光学的空間スイッチ |
Country Status (4)
Country | Link |
---|---|
US (1) | US6253000B1 (ja) |
EP (1) | EP1030533B1 (ja) |
JP (1) | JP3842511B2 (ja) |
DE (1) | DE60023048T2 (ja) |
Families Citing this family (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SE513095C2 (sv) * | 1998-10-02 | 2000-07-10 | Ericsson Telefon Ab L M | Förfarande och anordning för WDM-sändning och -mottagning |
US6721508B1 (en) | 1998-12-14 | 2004-04-13 | Tellabs Operations Inc. | Optical line terminal arrangement, apparatus and methods |
US6366717B1 (en) * | 2000-03-22 | 2002-04-02 | Marconi Communications, Inc. | Apparatus for distributing optical fiber transmission paths |
US6366716B1 (en) * | 2000-06-15 | 2002-04-02 | Nortel Networks Limited | Optical switching device |
US7054310B1 (en) | 2000-09-14 | 2006-05-30 | Ciena Corporation | Methods and apparatuses for providing multiple services from any slot in a SONET system having multiple slots |
US6944190B1 (en) | 2000-09-14 | 2005-09-13 | Ciena Corporation | Methods and apparatuses for serial transfer of SONET framed data between components of a SONET system |
WO2002025320A2 (en) * | 2000-09-19 | 2002-03-28 | David Nir | Integrated optical switching device |
US6788837B2 (en) * | 2001-03-27 | 2004-09-07 | Intel Corporation | Method and apparatus for interleaving and switching an optical beam in a semiconductor substrate |
US6603893B1 (en) * | 2001-03-27 | 2003-08-05 | Intel Corporation | Method and apparatus for switching an optical beam in a semiconductor substrate |
US7013070B2 (en) * | 2002-06-04 | 2006-03-14 | Intel Corporation | Method and apparatus for switching an optical beam between first and second waveguides in a semiconductor substrate layer |
US20040037558A1 (en) * | 2002-08-20 | 2004-02-26 | Nortel Networks Limited | Modular high-capacity switch |
US7242866B2 (en) * | 2002-08-29 | 2007-07-10 | Intel Corporation | Methods and apparatus for switching N optical input signals to M optical outputs |
WO2005093571A1 (en) * | 2004-03-05 | 2005-10-06 | Virginia Tech Intellectual Properties, Inc. | Hardware object request broker on a chip for generating separate control and data channels for improved throughput efficiency |
WO2005093572A1 (en) * | 2004-03-05 | 2005-10-06 | Virginia Tech Intellectual Properties, Inc. | Non-centralized middleware channel structures for improved throughput efficiency |
US7286731B2 (en) * | 2004-04-29 | 2007-10-23 | Lucent Technologies Inc. | Monolithically integrated optical coupler with substantially no splitting loss |
US7437026B2 (en) * | 2004-09-22 | 2008-10-14 | Intel Corporation | Three dimensional semiconductor based optical switching device |
US8023822B2 (en) * | 2005-02-10 | 2011-09-20 | Pirelli & C. S.P.A. | Optical band splitter/combiner device comprising a three-arms interferometer |
US20150086158A1 (en) * | 2013-09-26 | 2015-03-26 | Mitsubishi Electric Corporation | Multi-Mode Phase-Shifting Interference Device |
EP2908449A1 (en) * | 2014-02-18 | 2015-08-19 | Alcatel Lucent | Device for transmitting and/or modulating optical signals with passive phase shifters |
KR102559579B1 (ko) * | 2015-09-03 | 2023-07-25 | 삼성전자주식회사 | 광 변조기 및 이를 이용하는 데이터 처리 시스템 |
JP6992265B2 (ja) * | 2017-03-23 | 2022-01-13 | セイコーエプソン株式会社 | 表示装置および表示装置の制御方法 |
US10481333B2 (en) * | 2017-07-06 | 2019-11-19 | Macom Technology Solutions Holdings, Inc. | Athermal silicon photonics wavelength locker and meter |
GB2575653A (en) * | 2018-07-17 | 2020-01-22 | Univ College Cork National Univ Of Ireland | Phase modulator for optical signal using multimode interference couplers |
CN111147130B (zh) * | 2018-11-02 | 2023-05-09 | 华为技术有限公司 | 光源备份方法、装置以及系统 |
US11474298B2 (en) * | 2020-11-17 | 2022-10-18 | Intel Corporation | 2×2 optical unitary matrix multiplier |
US11251876B2 (en) | 2020-11-17 | 2022-02-15 | Intel Corporation | Optical analog matrix multiplier for optical neural networks |
WO2024038542A1 (en) * | 2022-08-18 | 2024-02-22 | Nippon Telegraph And Telephone Corporation | Optical switch and switching system |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4807280A (en) * | 1987-09-18 | 1989-02-21 | Pacific Bell | Cross-connect switch |
EP0817980B1 (de) * | 1995-02-01 | 2003-07-09 | Leuthold, Jürg | Kompakte optisch-optische schalter und wellenlängen-konverter mittels multimode-interferenz moden-konvertern |
SE521765C2 (sv) * | 1997-08-29 | 2003-12-02 | Ericsson Telefon Ab L M | Anordning och förfarande relaterande till optisk transmission |
-
1999
- 1999-02-19 US US09/253,398 patent/US6253000B1/en not_active Expired - Lifetime
-
2000
- 2000-02-09 EP EP00301037A patent/EP1030533B1/en not_active Expired - Lifetime
- 2000-02-09 DE DE60023048T patent/DE60023048T2/de not_active Expired - Lifetime
- 2000-02-18 JP JP2000040397A patent/JP3842511B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
DE60023048D1 (de) | 2005-11-17 |
JP2000244952A (ja) | 2000-09-08 |
DE60023048T2 (de) | 2006-06-22 |
EP1030533B1 (en) | 2005-10-12 |
EP1030533A1 (en) | 2000-08-23 |
US6253000B1 (en) | 2001-06-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3842511B2 (ja) | 多重ポート・カプラを使用する光学的空間スイッチ | |
Lee et al. | Silicon photonic switch fabrics: Technology and architecture | |
Moosburger et al. | 4 x 4 digital optical matrix switch using polymeric oversized rib waveguides | |
Dupuis et al. | Modeling and Characterization of a Nonblocking $4\times 4$ Mach–Zehnder Silicon Photonic Switch Fabric | |
US6292597B1 (en) | N×N non-blocking optical switch | |
JPH10511777A (ja) | 導波型光クロスポイントスイッチ | |
US6330379B1 (en) | Cascaded optical switch comprising at least one gate | |
US4934775A (en) | Optical space switches using cascaded coupled-waveguide optical gate arrays | |
US6542655B1 (en) | N×N crossconnect switch using wavelength routers and space switches | |
Ikeda et al. | Large-scale silicon photonics switch based on 45-nm CMOS technology | |
Earnshaw et al. | 8 x 8 optical switch matrix using generalized Mach-Zehnder interferometers | |
EP0933963A2 (en) | Optical variable-ratio power splitter and optical switches | |
US6819821B2 (en) | Optical switch with a geometry based on perpendicularly-oriented planar lightwave circuit switches | |
US6222955B1 (en) | Integrated 1×N optical switch | |
Fluck et al. | Compact versatile thermooptical space switch based on beam steering by a waveguide array | |
Wu et al. | Large scale silicon photonics switches based on MEMS technology | |
Watanabe et al. | Silica-based PLC 1/spl times/128 thermo-optic switch | |
Goh | Recent advances in large-scale silica-based thermo-optic switches | |
Wu et al. | Large-scale silicon photonic switches | |
Williams | Integrated semiconductor-optical-amplifier-based switch fabrics for high-capacity interconnects | |
Kwon et al. | Large-scale silicon photonic switches | |
EP1005247B1 (en) | Compact non-blocking non-dilated optical switch using mode conversion | |
Doerr et al. | Silica-waveguide 1× 9 wavelength-selective cross connect | |
Takahashi et al. | High performance 8-arrayed 1× 8 optical switch based on planar lightwave circuit for photonic networks | |
Okayama et al. | Optical switch array using banyan network |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050905 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050907 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20051207 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20051212 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060307 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060719 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060810 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3842511 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090818 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100818 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110818 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110818 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120818 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120818 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130818 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |