JP4727279B2 - マトリクス光スイッチ - Google Patents
マトリクス光スイッチ Download PDFInfo
- Publication number
- JP4727279B2 JP4727279B2 JP2005110880A JP2005110880A JP4727279B2 JP 4727279 B2 JP4727279 B2 JP 4727279B2 JP 2005110880 A JP2005110880 A JP 2005110880A JP 2005110880 A JP2005110880 A JP 2005110880A JP 4727279 B2 JP4727279 B2 JP 4727279B2
- Authority
- JP
- Japan
- Prior art keywords
- address
- input
- output
- stage
- elements
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
B−1〜B−4 出力端子
11,12 入力ポート
21,22 方向性結合器
31,32 アーム導波路
41,42 薄膜ヒータ
51,52,53 断熱溝
61,62 出力ポート
71 シリコン基板
Claims (12)
- 1入力2出力の単位光スイッチ素子(これを以下、1×2素子と表わす)n・(n−1)個および2入力1出力の単位光スイッチ素子(これを以下、2×1素子と表わす)n・(n−1)個および1入力1出力の単位光スイッチ素子(これを以下、1×1素子と表わす)2・n個で構成されるn入力×n出力のマトリクス光スイッチであって(ここで、nはn≧4の偶数)、該単位光スイッチ素子が(n+1)段に配置され、第1段は1×2素子n個からなり、第(n+1)段は2×1素子n個からなり、第2段は1×2素子n個と1×1素子n個からなり、該第2段の第(4j−3)番目(これを以下、第(2,4j−3)番地と表わす)と第(2,4j)番地が1×1素子であり、第(2,4j−2)番地と第(2,4j−1)番地が1×2素子であって(ここで、jはj≦n/2の自然数)、第n段は2×1素子n個と1×1素子n個からなり、第(n,4j−3)番地と第(n,4j)番地が2×1素子であり、第(n,4j−2)番地と第(n,4j−1)番地が1×1素子であって、第1段および第2段と第n段および第(n+1)段を除く第i段は1×2素子n個と2×1素子n個からなり(ここで、iは3≦i≦n−1の自然数)、iが奇数の場合、第(i,4j−3)番地と第(i,4j)番地が1×2素子であり、第(i,4j−2)番地と第(i,4j−1)番地が2×1素子であって、iが偶数の場合、第(i,4j−3)番地と第(i,4j)番地が2×1素子であり、第(i,4j−2)番地と第(i,4j−1)番地が1×2素子であって、第1段の1×2素子n個の入力計n本を該マトリクス光スイッチの入力端子とし、第(n+1)段の2×1素子n個の出力計n本を該マトリクス光スイッチの出力端子とし、第1段の第k番目(kはk≦nの自然数)の1×2素子の出力の一方をkが奇数の場合は第(2,2k+1)番地の1×2素子の入力に、kが偶数の場合は第(2,2k−2)番地の1×2素子の入力に接続し、該第1段の第k番目の1×2素子の出力の他方をkが奇数の場合は第(2,2k−1)番地の1×1素子の入力に、kが偶数の場合は第(2,2k)番地の1×1素子の入力に接続して、第(n+1)段の第k番目の2×1素子の入力の一方をkが奇数の場合は第(n,2k)番地の1×1素子の出力に、kが偶数の場合は第(n,2k−1)番地の1×1素子の出力に接続し、該第(n+1)段の第k番目の2×1素子の入力の他方をkが1の場合には第(n,1)番地の2×1素子の出力に、kが1を除く奇数の場合は第(n,2k−2)番地の2×1素子の出力に、kがnの場合は第(n,2n)番地の2×1素子の出力に、kがnを除く偶数の場合は第(n,2k+1)番地の2×1素子の出力に接続して、第2段においては、第(2,1)番地の1×1素子の出力を第(3,2)番地の2×1素子の入力の一方に接続し、第(2,2)番地の1×2素子の出力の一方を第(3,1)番地の1×2素子の入力に、他方を該第(3,2)番地の2×1素子の入力の他方に接続し、第(2,2n−1)番地の1×2素子の出力の一方を第(3,2n)番地の1×2素子の入力に、他方を第(3,2n−1)番地の2×1素子の入力の一方に接続し、第(2,2n)番地の1×1素子の出力を該第(3,2n−1)番地の2×1素子の入力の他方に接続し、第(2,4j’−1)番地の1×2素子の出力の一方を第(3,4j’+1)番地の1×2素子の入力に、他方を第(3,4j’−1)番地の2×1素子の入力の一方に接続し、第(2,4j’+1)番地の1×1素子の出力を該第(3,4j’−1)番地の2×1素子の入力の他方に接続し、第(2,4j’)番地の1×1素子の出力を第(3,4j’+2)番地の2×1素子の入力の一方に接続し、第(2,4j’+2)番地の1×2素子の出力の一方を第(3,4j’)番地の1×2素子の入力に、他方を該第(3,4j’+2)番地の2×1素子の入力の他方に接続して(ここで、j’はj’≦n/2−1の自然数)、第(n−1)段においては、第(n−1,4j−3)番地の1×2素子の出力の一方を第(n,4j−1)番地の1×1素子の入力に、他方を第(n,4j−3)番地の2×1素子の入力の一方に接続し、第(n−1,4j−1)番地の2×1素子の出力を該第(n,4j−3)番地の2×1素子の入力の他方に接続し、第(n−1,4j−2)番地の2×1素子の出力を第(n,4j)番地の2×1素子の入力の一方に接続し、第(n−1,4j)番地の1×2素子の出力の一方を第(n,4j−2)番地の1×1素子の入力に、他方を該第(n,4j)番地の2×1素子の入力の他方に接続して、第1段と第2段、第(n−1)段、第n段および第(n+1)段を除く第i段においては、iが奇数の場合、第(i,4j−3)番地の1×2素子の出力の一方を第(i+1,4j−1)番地の1×2素子の入力に、他方を第(i+1,4j−3)番地の2×1素子の入力の一方に接続し、第(i,4j−1)番地の2×1素子の出力を該第(i+1,4j−3)番地の2×1素子の入力の他方に接続し、第(i,4j−2)番地の2×1素子の出力を第(i+1,4j)番地の2×1素子の入力の一方に接続し、第(i,4j)番地の1×2素子の出力の一方を第(i+1,4j−2)番地の1×2素子の入力に、他方を該第(i+1,4j)番地の2×1素子の入力の他方に接続して、iが偶数の場合、第(i,1)番地の2×1素子の出力を第(i+1,2)番地の2×1素子の入力の一方に接続し、第(i,2)番地の1×2素子の出力の一方を第(i+1,1)番地の1×2素子の入力に、他方を該第(i+1,2)番地の2×1素子の入力の他方に接続し、第(i,2n−1)番地の1×2素子の出力の一方を第(i+1,2n)番地の1×2素子の入力に、他方を第(i+1,2n−1)番地の2×1素子の入力の一方に接続し、第(i,2n)番地の2×1素子の出力を該第(i+1,2n−1)番地の2×1素子の入力の他方に接続し、第(i,4j’−1)番地の1×2素子の出力の一方を第(i+1,4j’+1)番地の1×2素子の入力に、他方を第(i+1,4j’−1)番地の2×1素子の入力の一方に接続し、第(i,4j’+1)番地の2×1素子の出力を該第(i+1,4j’−1)番地の2×1素子の入力の他方に接続し、第(i,4j’)番地の2×1素子の出力を第(i+1,4j’+2)番地の2×1素子の入力の一方に接続し、第(i,4j’+2)番地の1×2素子の出力の一方を第(i+1,4j’)番地の1×2素子の入力に、他方を該第(i+1,4j’+2)番地の2×1素子の入力の他方に接続したことを特徴とするマトリクス光スイッチ。
- 1入力2出力の単位光スイッチ素子(これを以下、1×2素子と表わす)n・(n−1)個および2入力1出力の単位光スイッチ素子(これを以下、2×1素子と表わす)n・(n−1)個および1入力1出力の単位光スイッチ素子(これを以下、1×1素子と表わす)2・n個で構成されるn入力×n出力のマトリクス光スイッチであって(ここで、nはn≧4の偶数)、該単位光スイッチ素子が(n+1)段に配置され、第1段は1×2素子n個からなり、第(n+1)段は2×1素子n個からなり、第2段は1×2素子n個と1×1素子n個からなり、該第2段の第(4j−3)番目(これを以下、第(2,4j−3)番地と表わす)と第(2,4j)番地が1×2素子であり、第(2,4j−2)番地と第(2,4j−1)番地が1×1素子であって(ここで、jはj≦n/2の自然数)、第n段は2×1素子n個と1×1素子n個からなり、第(n,4j−3)番地と第(n,4j)番地が1×1素子であり、第(n,4j−2)番地と第(n,4j−1)番地が2×1素子であって、第1段および第2段と第n段および第(n+1)段を除く第i段は1×2素子n個と2×1素子n個からなり(ここで、iは3≦i≦n−1の自然数)、iが奇数の場合、第(i,4j−3)番地と第(i,4j)番地が2×1素子であり、第(i,4j−2)番地と第(i,4j−1)番地が1×2素子であって、iが偶数の場合、第(i,4j−3)番地と第(i,4j)番地が1×2素子であり、第(i,4j−2)番地と第(i,4j−1)番地が2×1素子であって、第1段の1×2素子n個の入力計n本を該マトリクス光スイッチの入力端子とし、第(n+1)段の2×1素子n個の出力計n本を該マトリクス光スイッチの出力端子とし、第1段の第k番目(kはk≦nの自然数)の1×2素子の出力の一方をkが奇数の場合は第(2,2k)番地の1×1素子の入力に、kが偶数の場合は第(2,2k−1)番地の1×1素子の入力に接続し、該第1段の第k番目の1×2素子の出力の他方をkが1の場合には第(2,1)番地の1×2素子の入力に、kが1を除く奇数の場合は第(2,2k−2)番地の1×2素子の入力に、kがnの場合は第(2,2n)番地の1×2素子の入力に、kがnを除く偶数の場合は第(2,2k+1)番地の1×2素子の入力に接続して、第(n+1)段の第k番目の2×1素子の入力の一方をkが奇数の場合は第(n,2k+1)番地の2×1素子の出力に、kが偶数の場合は第(n,2k−2)番地の2×1素子の出力に接続し、該第(n+1)段の第k番目の2×1素子の入力の他方をkが奇数の場合は第(n,2k−1)番地の1×1素子の出力に、kが偶数の場合は第(n,2k)番地の1×1素子の出力に接続して、第2段においては、第(2,4j−3)番地の1×2素子の出力の一方を第(3,4j−1)番地の1×2素子の入力に、他方を第(3,4j−3)番地の2×1素子の入力の一方に接続し、第(2,4j−1)番地の1×1素子の出力を該第(3,4j−3)番地の2×1素子の入力の他方に接続し、第(2,4j−2)番地の1×1素子の出力を第(3,4j)番地の2×1素子の入力の一方に接続し、第(2,4j)番地の1×2素子の出力の一方を第(3,4j−2)番地の1×2素子の入力に、他方を該第(3,4j)番地の2×1素子の入力の他方に接続して、第(n−1)段においては、第(n−1,1)番地の2×1素子の出力を第(n,2)番地の2×1素子の入力の一方に接続し、第(n−1,2)番地の1×2素子の出力の一方を第(n,1)番地の1×1素子の入力に、他方を該第(n,2)番地の2×1素子の入力の他方に接続し、第(n−1,2n−1)番地の1×2素子の出力の一方を第(n,2n)番地の1×1素子の入力に、他方を第(n,2n−1)番地の2×1素子の入力の一方に接続し、第(n−1,2n)番地の2×1素子の出力を該第(n,2n−1)番地の2×1素子の入力の他方に接続し、第(n−1,4j’−1)番地の1×2素子の出力の一方を第(n,4j’+1)番地の1×1素子の入力に、他方を第(n,4j’−1)番地の2×1素子の入力の一方に接続し、第(n−1,4j’+1)番地の2×1素子の出力を該第(n,4j’−1)番地の2×1素子の入力の他方に接続し、第(n−1,4j’)番地の2×1素子の出力を第(n,4j’+2)番地の2×1素子の入力の一方に接続して、第(n−1,4j’+2)番地の1×2素子の出力の一方を第(n,4j’)番地の1×1素子の入力に、他方を該第(n,4j’+2)番地の2×1素子の入力の他方に接続して(ここで、j’はj’≦n/2−1の自然数)、第1段と第2段、第(n−1)段、第n段および第(n+1)段を除く第i段においては、iが奇数の場合、第(i,1)番地の2×1素子の出力を第(i+1,2)番地の2×1素子の入力の一方に接続し、第(i,2)番地の1×2素子の出力の一方を第(i+1,1)番地の1×2素子の入力に、他方を該第(i+1,2)番地の2×1素子の入力の他方に接続し、第(i,2n−1)番地の1×2素子の出力の一方を第(i+1,2n)番地の1×2素子の入力に、他方を第(i+1,2n−1)番地の2×1素子の入力の一方に接続し、第(i,2n)番地の2×1素子の出力を該第(i+1,2n−1)番地の2×1素子の入力の他方に接続し、第(i,4j’−1)番地の1×2素子の出力の一方を第(i+1,4j’+1)番地の1×2素子の入力に、他方を第(i+1,4j’−1)番地の2×1素子の入力の一方に接続し、第(i,4j’+1)番地の2×1素子の出力を該第(i+1,4j’−1)番地の2×1素子の入力の他方に接続し、第(i,4j’)番地の2×1素子の出力を第(i+1,4j’+2)番地の2×1素子の入力の一方に接続して、第(i,4j’+2)番地の1×2素子の出力の一方を第(i+1,4j’)番地の1×2素子の入力に、他方を該第(i+1,4j’+2)番地の2×1素子の入力の他方に接続して、iが偶数の場合、第(i,4j−3)番地の1×2素子の出力の一方を第(i+1,4j−1)番地の1×2素子の入力に、他方を第(i+1,4j−3)番地の2×1素子の入力の一方に接続し、第(i,4j−1)番地の2×1素子の出力を該第(i+1,4j−3)番地の2×1素子の入力の他方に接続し、第(i,4j−2)番地の2×1素子の出力を第(i+1,4j)番地の2×1素子の入力の一方に接続し、第(i,4j)番地の1×2素子の出力の一方を第(i+1,4j−2)番地の1×2素子の入力に、他方を該第(i+1,4j)番地の2×1素子の入力の他方に接続したことを特徴とするマトリクス光スイッチ。
- 1入力2出力の単位光スイッチ素子(これを以下、1×2素子と表わす)n・(n−1)個および2入力1出力の単位光スイッチ素子(これを以下、2×1素子と表わす)n・(n−1)個および1入力1出力の単位光スイッチ素子(これを以下、1×1素子と表わす)2・n個で構成されるn入力×n出力のマトリクス光スイッチであって(ここで、nはn≧4の偶数)、該単位光スイッチ素子が(n+1)段に配置され、第1段は1×2素子n個からなり、第(n+1)段は2×1素子n個からなり、第2段は1×2素子n個と1×1素子n個からなり、該第2段の第(4j−3)番目(これを以下、第(2,4j−3)番地と表わす)と第(2,4j)番地が1×2素子であり、第(2,4j−2)番地と第(2,4j−1)番地が1×1素子であって(ここで、jはj≦n/2の自然数)、第n段は2×1素子n個と1×1素子n個からなり、第(n,4j−3)番地と第(n,4j)番地が2×1素子であり、第(n,4j−2)番地と第(n,4j−1)番地が1×1素子であって、第1段および第2段と第n段および第(n+1)段を除く第i段は1×2素子n個と2×1素子n個からなり(ここで、iは3≦i≦n−1の自然数)、iが奇数の場合、第(i,4j−3)番地と第(i,4j)番地が1×2素子であり、第(i,4j−2)番地と第(i,4j−1)番地が2×1素子であって、iが偶数の場合、第(i,4j−3)番地と第(i,4j)番地が2×1素子であり、第(i,4j−2)番地と第(i,4j−1)番地が1×2素子であって、第1段の1×2素子n個の入力計n本を該マトリクス光スイッチの入力端子とし、第(n+1)段の2×1素子n個の出力計n本を該マトリクス光スイッチの出力端子とし、第1段の第k番目(kはk≦nの自然数)の1×2素子の出力の一方をkが奇数の場合は第(2,2k+1)番地の1×2素子の入力に、kが偶数の場合は第(2,2k−2)番地の1×2素子の入力に接続し、該第1段の第k番目の1×2素子の出力の他方をkが1の場合は第(2,1)番地の1×1素子の入力に、kが1を除く奇数の場合は第(2,2k−2)番地の1×1素子の入力に、kがnの場合は第(2,2n)番地の1×1素子の入力に、kがnを除く偶数の場合は第(2,2k+1)番地の1×1素子の入力に接続して、第(n+1)段の第k番目の2×1素子の入力の一方をkが奇数の場合は第(n,2k)番地の1×1素子の出力に、kが偶数の場合は第(n,2k−1)番地の1×1素子の出力に接続し、該第(n+1)段の第k番目の2×1素子の入力の他方をkが1の場合には第(n,1)番地の2×1素子の出力に、kが1を除く奇数の場合は第(n,2k−2)番地の2×1素子の出力に、kがnの場合は第(n,2n)番地の2×1素子の出力に、kがnを除く偶数の場合は第(n,2k+1)番地の2×1素子の出力に接続して、第2段においては、第(2,1)番地の1×1素子の出力を第(3,2)番地の2×1素子の入力の一方に接続し、第(2,2)番地の1×2素子の出力の一方を第(3,1)番地の1×2素子の入力に、他方を該第(3,2)番地の2×1素子の入力の他方に接続し、第(2,2n−1)番地の1×2素子の出力の一方を第(3,2n)番地の1×2素子の入力に、他方を第(3,2n−1)番地の2×1素子の入力の一方に接続し、第(2,2n)番地の1×1素子の出力を該第(3,2n−1)番地の2×1素子の入力の他方に接続し、第(2,4j’−1)番地の1×2素子の出力の一方を第(3,4j’+1)番地の1×2素子の入力に、他方を第(3,4j’−1)番地の2×1素子の入力の一方に接続し、第(2,4j’)番地の1×1素子の出力を該第(3,4j’−1)番地の2×1素子の入力の他方に接続し、第(2,4j’+1)番地の1×1素子の出力を第(3,4j’+2)番地の2×1素子の入力の一方に接続し、第(2,4j’+2)番地の1×2素子の出力の一方を第(3,4j’)番地の1×2素子の入力に、他方を該第(3,4j’+2)番地の2×1素子の入力の他方に接続して(ここで、j’はj’≦n/2−1の自然数)、第(n−1)段においては、第(n−1,4j−3)番地の1×2素子の出力の一方を第(n,4j−1)番地の1×1素子の入力に、他方を第(n,4j−3)番地の2×1素子の入力の一方に接続し、第(n−1,4j−1)番地の2×1素子の出力を該第(n,4j−3)番地の2×1素子の入力の他方に接続し、第(n−1,4j−2)番地の2×1素子の出力を第(n,4j)番地の2×1素子の入力の一方に接続し、第(n−1,4j)番地の1×2素子の出力の一方を第(n,4j−2)番地の1×1素子の入力に、他方を該第(n,4j)番地の2×1素子の入力の他方に接続して、第1段と第2段、第(n−1)段、第n段および第(n+1)段を除く第i段においては、iが奇数の場合、第(i,4j−3)番地の1×2素子の出力の一方を第(i+1,4j−1)番地の1×2素子の入力に、他方を第(i+1,4j−3)番地の2×1素子の入力の一方に接続し、第(i,4j−1)番地の2×1素子の出力を該第(i+1,4j−3)番地の2×1素子の入力の他方に接続し、第(i,4j−2)番地の2×1素子の出力を第(i+1,4j)番地の2×1素子の入力の一方に接続し、第(i,4j)番地の1×2素子の出力の一方を第(i+1,4j−2)番地の1×2素子の入力に、他方を該第(i+1,4j)番地の2×1素子の入力の他方に接続して、iが偶数の場合、第(i,1)番地の2×1素子の出力を第(i+1,2)番地の2×1素子の入力の一方に接続し、第(i,2)番地の1×2素子の出力の一方を第(i+1,1)番地の1×2素子の入力に、他方を該第(i+1,2)番地の2×1素子の入力の他方に接続し、第(i,2n−1)番地の1×2素子の出力の一方を第(i+1,2n)番地の1×2素子の入力に、他方を第(i+1,2n−1)番地の2×1素子の入力の一方に接続し、第(i,2n)番地の2×1素子の出力を該第(i+1,2n−1)番地の2×1素子の入力の他方に接続し、第(i,4j’−1)番地の1×2素子の出力の一方を第(i+1,4j’+1)番地の1×2素子の入力に、他方を第(i+1,4j’−1)番地の2×1素子の入力の一方に接続し、第(i,4j’+1)番地の2×1素子の出力を該第(i+1,4j’−1)番地の2×1素子の入力の他方に接続し、第(i,4j’)番地の2×1素子の出力を第(i+1,4j’+2)番地の2×1素子の入力の一方に接続し、第(i,4j’+2)番地の1×2素子の出力の一方を第(i+1,4j’)番地の1×2素子の入力に、他方を該第(i+1,4j’+2)番地の2×1素子の入力の他方に接続したことを特徴とするマトリクス光スイッチ。
- 1入力2出力の単位光スイッチ素子(これを以下、1×2素子と表わす)n・(n−1)個および2入力1出力の単位光スイッチ素子(これを以下、2×1素子と表わす)n・(n−1)個および1入力1出力の単位光スイッチ素子(これを以下、1×1素子と表わす)2・n個で構成されるn入力×n出力のマトリクス光スイッチであって(ここで、nはn≧4の偶数)、該単位光スイッチ素子が(n+1)段に配置され、第1段は1×2素子n個からなり、第(n+1)段は2×1素子n個からなり、第2段は1×2素子n個と1×1素子n個からなり、該第2段の第(4j−3)番目(これを以下、第(2,4j−3)番地と表わす)と第(2,4j)番地が1×2素子であり、第(2,4j−2)番地と第(2,4j−1)番地が1×1素子であって(ここで、jはj≦n/2の自然数)、第n段は2×1素子n個と1×1素子n個からなり、第(n,4j−3)番地と第(n,4j)番地が1×1素子であり、第(n,4j−2)番地と第(n,4j−1)番地が2×1素子であって、第1段および第2段と第n段および第(n+1)段を除く第i段は1×2素子n個と2×1素子n個からなり(ここで、iは3≦i≦n−1の自然数)、iが奇数の場合、第(i,4j−3)番地と第(i,4j)番地が2×1素子であり、第(i,4j−2)番地と第(i,4j−1)番地が1×2素子であって、iが偶数の場合、第(i,4j−3)番地と第(i,4j)番地が1×2素子であり、第(i,4j−2)番地と第(i,4j−1)番地が2×1素子であって、第1段の1×2素子n個の入力計n本を該マトリクス光スイッチの入力端子とし、第(n+1)段の2×1素子n個の出力計n本を該マトリクス光スイッチの出力端子とし、第1段の第k番目(kはk≦nの自然数)の1×2素子の出力の一方をkが奇数の場合は第(2,2k)番地の1×1素子の入力に、kが偶数の場合は第(2,2k−1)番地の1×1素子の入力に接続し、該第1段の第k番目の1×2素子の出力の他方をkが1の場合には第(2,1)番地の1×2素子の入力に、kが1を除く奇数の場合は第(2,2k−2)番地の1×2素子の入力に、kがnの場合は第(2,2n)番地の1×2素子の入力に、kがnを除く偶数の場合は第(2,2k+1)番地の1×2素子の入力に接続して、第(n+1)段の第k番目の2×1素子の入力の一方をkが奇数の場合は第(n,2k+1)番地の2×1素子の出力に、kが偶数の場合は第(n,2k−2)番地の2×1素子の出力に接続し、該第(n+1)段の第k番目の2×1素子の入力の他方をkが1の場合は第(n,1)番地の1×1素子の出力に、kが1を除く奇数の場合は第(n,2k−2)番地の1×1素子の出力に、kがnの場合は第(n,2n)番地の1×1素子の出力に、kがnを除く偶数の場合は第(n,2k+1)番地の1×1素子の出力に接続して、第2段においては、第(2,4j−3)番地の1×2素子の出力の一方を第(3,4j−1)番地の1×2素子の入力に、他方を第(3,4j−3)番地の2×1素子の入力の一方に接続し、第(2,4j−1)番地の1×1素子の出力を該第(3,4j−3)番地の2×1素子の入力の他方に接続し、第(2,4j−2)番地の1×1素子の出力を第(3,4j)番地の2×1素子の入力の一方に接続し、第(2,4j)番地の1×2素子の出力の一方を第(3,4j−2)番地の1×2素子の入力に、他方を該第(3,4j)番地の2×1素子の入力の他方に接続して、第(n−1)段においては、第(n−1,1)番地の2×1素子の出力を第(n,2)番地の2×1素子の入力の一方に接続し、第(n−1,2)番地の1×2素子の出力の一方を第(n,1)番地の1×1素子の入力に、他方を該第(n,2)番地の2×1素子の入力の他方に接続し、第(n−1,2n−1)番地の1×2素子の出力の一方を第(n,2n)番地の1×1素子の入力に、他方を第(n,2n−1)番地の2×1素子の入力の一方に接続し、第(n−1,2n)番地の2×1素子の出力を該第(n,2n−1)番地の2×1素子の入力の他方に接続し、第(n−1,4j’−1)番地の1×2素子の出力の一方を第(n,4j’)番地の1×1素子の入力に、他方を第(n,4j’−1)番地の2×1素子の入力の一方に接続し、第(n−1,4j’+1)番地の2×1素子の出力を該第(n,4j’−1)番地の2×1素子の入力の他方に接続し、第(n−1,4j’)番地の2×1素子の出力を第(n,4j’+2)番地の2×1素子の入力の一方に接続して、第(n−1,4j’+2)番地の1×2素子の出力の一方を第(n,4j’+1)番地の1×1素子の入力に、他方を該第(n,4j’+2)番地の2×1素子の入力の他方に接続して(ここで、j’はj’≦n/2−1の自然数)、第1段と第2段、第(n−1)段、第n段および第(n+1)段を除く第i段においては、iが奇数の場合、第(i,1)番地の2×1素子の出力を第(i+1,2)番地の2×1素子の入力の一方に接続し、第(i,2)番地の1×2素子の出力の一方を第(i+1,1)番地の1×2素子の入力に、他方を該第(i+1,2)番地の2×1素子の入力の他方に接続し、第(i,2n−1)番地の1×2素子の出力の一方を第(i+1,2n)番地の1×2素子の入力に、他方を第(i+1,2n−1)番地の2×1素子の入力の一方に接続し、第(i,2n)番地の2×1素子の出力を該第(i+1,2n−1)番地の2×1素子の入力の他方に接続し、第(i,4j’−1)番地の1×2素子の出力の一方を第(i+1,4j’+1)番地の1×2素子の入力に、他方を第(i+1,4j’−1)番地の2×1素子の入力の一方に接続し、第(i,4j’+1)番地の2×1素子の出力を該第(i+1,4j’−1)番地の2×1素子の入力の他方に接続し、第(i,4j’)番地の2×1素子の出力を第(i+1,4j’+2)番地の2×1素子の入力の一方に接続して、第(i,4j’+2)番地の1×2素子の出力の一方を第(i+1,4j’)番地の1×2素子の入力に、他方を該第(i+1,4j’+2)番地の2×1素子の入力の他方に接続して、iが偶数の場合、第(i,4j−3)番地の1×2素子の出力の一方を第(i+1,4j−1)番地の1×2素子の入力に、他方を第(i+1,4j−3)番地の2×1素子の入力の一方に接続し、第(i,4j−1)番地の2×1素子の出力を該第(i+1,4j−3)番地の2×1素子の入力の他方に接続し、第(i,4j−2)番地の2×1素子の出力を第(i+1,4j)番地の2×1素子の入力の一方に接続し、第(i,4j)番地の1×2素子の出力の一方を第(i+1,4j−2)番地の1×2素子の入力に、他方を該第(i+1,4j)番地の2×1素子の入力の他方に接続したことを特徴とするマトリクス光スイッチ。
- 1入力2出力の単位光スイッチ素子(これを以下、1×2素子と表わす)n・(n−1)個および2入力1出力の単位光スイッチ素子(これを以下、2×1素子と表わす)n・(n−1)個および1入力1出力の単位光スイッチ素子(これを以下、1×1素子と表わす)2・n個で構成されるn入力×n出力のマトリクス光スイッチであって(ここで、nはn≧4の偶数)、該単位光スイッチ素子が(n+1)段に配置され、第1段は1×2素子n個からなり、第(n+1)段は2×1素子n個からなり、第2段は1×2素子n個と1×1素子n個からなり、該第2段の第(4j−3)番目(これを以下、第(2,4j−3)番地と表わす)と第(2,4j)番地が1×1素子であり、第(2,4j−2)番地と第(2,4j−1)番地が1×2素子であって(ここで、jはj≦n/2の自然数)、第n段は2×1素子n個と1×1素子n個からなり、第(n,4j−3)番地と第(n,4j)番地が2×1素子であり、第(n,4j−2)番地と第(n,4j−1)番地が1×1素子であって、第1段および第2段と第n段および第(n+1)段を除く第i段は1×2素子n個と2×1素子n個からなり(ここで、iは3≦i≦n−1の自然数)、iが奇数の場合、第(i,4j−3)番地と第(i,4j)番地が1×2素子であり、第(i,4j−2)番地と第(i,4j−1)番地が2×1素子であって、iが偶数の場合、第(i,4j−3)番地と第(i,4j)番地が2×1素子であり、第(i,4j−2)番地と第(i,4j−1)番地が1×2素子であって、第1段の1×2素子n個の入力計n本を該マトリクス光スイッチの入力端子とし、第(n+1)段の2×1素子n個の出力計n本を該マトリクス光スイッチの出力端子とし、第1段の第k番目(kはk≦nの自然数)の1×2素子の出力の一方をkが奇数の場合は第(2,2k+1)番地の1×2素子の入力に、kが偶数の場合は第(2,2k−2)番地の1×2素子の入力に接続し、該第1段の第k番目の1×2素子の出力の他方をkが奇数の場合は第(2,2k−1)番地の1×1素子の入力に、kが偶数の場合は第(2,2k)番地の1×1素子の入力に接続して、第(n+1)段の第k番目の2×1素子の入力の一方をkが奇数の場合は第(n,2k+1)番地の1×1素子の出力に、kが偶数の場合は第(n,2k−2)番地の1×1素子の出力に接続し、該第(n+1)段の第k番目の2×1素子の入力の他方をkが1の場合には第(n,1)番地の2×1素子の出力に、kが1を除く奇数の場合は第(n,2k−2)番地の2×1素子の出力に、kがnの場合は第(n,2n)番地の2×1素子の出力に、kがnを除く偶数の場合は第(n,2k+1)番地の2×1素子の出力に接続して、第2段においては、第(2,1)番地の1×1素子の出力を第(3,2)番地の2×1素子の入力の一方に接続し、第(2,2)番地の1×2素子の出力の一方を第(3,1)番地の1×2素子の入力に、他方を該第(3,2)番地の2×1素子の入力の他方に接続し、第(2,2n−1)番地の1×2素子の出力の一方を第(3,2n)番地の1×2素子の入力に、他方を第(3,2n−1)番地の2×1素子の入力の一方に接続し、第(2,2n)番地の1×1素子の出力を該第(3,2n−1)番地の2×1素子の入力の他方に接続し、第(2,4j’−1)番地の1×2素子の出力の一方を第(3,4j’+1)番地の1×2素子の入力に、他方を第(3,4j’−1)番地の2×1素子の入力の一方に接続し、第(2,4j’+1)番地の1×1素子の出力を該第(3,4j’−1)番地の2×1素子の入力の他方に接続し、第(2,4j’)番地の1×1素子の出力を第(3,4j’+2)番地の2×1素子の入力の一方に接続し、第(2,4j’+2)番地の1×2素子の出力の一方を第(3,4j’)番地の1×2素子の入力に、他方を該第(3,4j’+2)番地の2×1素子の入力の他方に接続して(ここで、j’はj’≦n/2−1の自然数)、第(n−1)段においては、第(n−1,4j−3)番地の1×2素子の出力の一方を第(n,4j−2)番地の1×1素子の入力に、他方を第(n,4j−3)番地の2×1素子の入力の一方に接続し、第(n−1,4j−1)番地の2×1素子の出力を該第(n,4j−3)番地の2×1素子の入力の他方に接続し、第(n−1,4j−2)番地の2×1素子の出力を第(n,4j)番地の2×1素子の入力の一方に接続し、第(n−1,4j)番地の1×2素子の出力の一方を第(n,4j−1)番地の1×1素子の入力に、他方を該第(n,4j)番地の2×1素子の入力の他方に接続して、第1段と第2段、第(n−1)段、第n段および第(n+1)段を除く第i段においては、iが奇数の場合、第(i,4j−3)番地の1×2素子の出力の一方を第(i+1,4j−1)番地の1×2素子の入力に、他方を第(i+1,4j−3)番地の2×1素子の入力の一方に接続し、第(i,4j−1)番地の2×1素子の出力を該第(i+1,4j−3)番地の2×1素子の入力の他方に接続し、第(i,4j−2)番地の2×1素子の出力を第(i+1,4j)番地の2×1素子の入力の一方に接続し、第(i,4j)番地の1×2素子の出力の一方を第(i+1,4j−2)番地の1×2素子の入力に、他方を該第(i+1,4j)番地の2×1素子の入力の他方に接続して、iが偶数の場合、第(i,1)番地の2×1素子の出力を第(i+1,2)番地の2×1素子の入力の一方に接続し、第(i,2)番地の1×2素子の出力の一方を第(i+1,1)番地の1×2素子の入力に、他方を該第(i+1,2)番地の2×1素子の入力の他方に接続し、第(i,2n−1)番地の1×2素子の出力の一方を第(i+1,2n)番地の1×2素子の入力に、他方を第(i+1,2n−1)番地の2×1素子の入力の一方に接続し、第(i,2n)番地の2×1素子の出力を該第(i+1,2n−1)番地の2×1素子の入力の他方に接続し、第(i,4j’−1)番地の1×2素子の出力の一方を第(i+1,4j’+1)番地の1×2素子の入力に、他方を第(i+1,4j’−1)番地の2×1素子の入力の一方に接続し、第(i,4j’+1)番地の2×1素子の出力を該第(i+1,4j’−1)番地の2×1素子の入力の他方に接続し、第(i,4j’)番地の2×1素子の出力を第(i+1,4j’+2)番地の2×1素子の入力の一方に接続し、第(i,4j’+2)番地の1×2素子の出力の一方を第(i+1,4j’)番地の1×2素子の入力に、他方を該第(i+1,4j’+2)番地の2×1素子の入力の他方に接続したことを特徴とするマトリクス光スイッチ。
- 1入力2出力の単位光スイッチ素子(これを以下、1×2素子と表わす)n・(n−1)個および2入力1出力の単位光スイッチ素子(これを以下、2×1素子と表わす)n・(n−1)個および1入力1出力の単位光スイッチ素子(これを以下、1×1素子と表わす)2・n個で構成されるn入力×n出力のマトリクス光スイッチであって(ここで、nはn≧4の偶数)、該単位光スイッチ素子が(n+1)段に配置され、第1段は1×2素子n個からなり、第(n+1)段は2×1素子n個からなり、第2段は1×2素子n個と1×1素子n個からなり、該第2段の第(4j−3)番目(これを以下、第(2,4j−3)番地と表わす)と第(2,4j)番地が1×2素子であり、第(2,4j−2)番地と第(2,4j−1)番地が1×1素子であって(ここで、jはj≦n/2の自然数)、第n段は2×1素子n個と1×1素子n個からなり、第(n,4j−3)番地と第(n,4j)番地が1×1素子であり、第(n,4j−2)番地と第(n,4j−1)番地が2×1素子であって、第1段および第2段と第n段および第(n+1)段を除く第i段は1×2素子n個と2×1素子n個からなり(ここで、iは3≦i≦n−1の自然数)、iが奇数の場合、第(i,4j−3)番地と第(i,4j)番地が2×1素子であり、第(i,4j−2)番地と第(i,4j−1)番地が1×2素子であって、iが偶数の場合、第(i,4j−3)番地と第(i,4j)番地が1×2素子であり、第(i,4j−2)番地と第(i,4j−1)番地が2×1素子であって、第1段の1×2素子n個の入力計n本を該マトリクス光スイッチの入力端子とし、第(n+1)段の2×1素子n個の出力計n本を該マトリクス光スイッチの出力端子とし、第1段の第k番目(kはk≦nの自然数)の1×2素子の出力の一方をkが奇数の場合は第(2,2k+1)番地の1×1素子の入力に、kが偶数の場合は第(2,2k−2)番地の1×1素子の入力に接続し、該第1段の第k番目の1×2素子の出力の他方をkが1の場合には第(2,1)番地の1×2素子の入力に、kが1を除く奇数の場合は第(2,2k−2)番地の1×2素子の入力に、kがnの場合は第(2,2n)番地の1×2素子の入力に、kがnを除く偶数の場合は第(2,2k+1)番地の1×2素子の入力に接続して、第(n+1)段の第k番目の2×1素子の入力の一方をkが奇数の場合は第(n,2k+1)番地の2×1素子の出力に、kが偶数の場合は第(n,2k2)番地の2×1素子の出力に接続し、該第(n+1)段の第k番目の2×1素子の入力の他方をkが奇数の場合は第(n,2k−1)番地の1×1素子の出力に、kが偶数の場合は第(n,2k)番地の1×1素子の出力に接続して、第2段においては、第(2,4j−3)番地の1×2素子の出力の一方を第(3,4j−1)番地の1×2素子の入力に、他方を第(3,4j−3)番地の2×1素子の入力の一方に接続し、第(2,4j−2)番地の1×1素子の出力を該第(3,4j−3)番地の2×1素子の入力の他方に接続し、第(2,4j−1)番地の1×1素子の出力を第(3,4j)番地の2×1素子の入力の一方に接続し、第(2,4j)番地の1×2素子の出力の一方を第(3,4j−2)番地の1×2素子の入力に、他方を該第(3,4j)番地の2×1素子の入力の他方に接続して、第(n−1)段においては、第(n−1,1)番地の2×1素子の出力を第(n,2)番地の2×1素子の入力の一方に接続し、第(n−1,2)番地の1×2素子の出力の一方を第(n,1)番地の1×1素子の入力に、他方を該第(n,2)番地の2×1素子の入力の他方に接続し、第(n−1,2n−1)番地の1×2素子の出力の一方を第(n,2n)番地の1×1素子の入力に、他方を第(n,2n−1)番地の2×1素子の入力の一方に接続し、第(n−1,2n)番地の2×1素子の出力を該第(n,2n−1)番地の2×1素子の入力の他方に接続し、第(n−1,4j’−1)番地の1×2素子の出力の一方を第(n,4j’+1)番地の1×1素子の入力に、他方を第(n,4j’−1)番地の2×1素子の入力の一方に接続し、第(n−1,4j’+1)番地の2×1素子の出力を該第(n,4j’−1)番地の2×1素子の入力の他方に接続し、第(n−1,4j’)番地の2×1素子の出力を第(n,4j’+2)番地の2×1素子の入力の一方に接続して、第(n−1,4j’+2)番地の1×2素子の出力の一方を第(n,4j’)番地の1×1素子の入力に、他方を該第(n,4j’+2)番地の2×1素子の入力の他方に接続して(ここで、j’はj’≦n/2−1の自然数)、第1段と第2段、第(n−1)段、第n段および第(n+1)段を除く第i段においては、iが奇数の場合、第(i,1)番地の2×1素子の出力を第(i+1,2)番地の2×1素子の入力の一方に接続し、第(i,2)番地の1×2素子の出力の一方を第(i+1,1)番地の1×2素子の入力に、他方を該第(i+1,2)番地の2×1素子の入力の他方に接続し、第(i,2n−1)番地の1×2素子の出力の一方を第(i+1,2n)番地の1×2素子の入力に、他方を第(i+1,2n−1)番地の2×1素子の入力の一方に接続し、第(i,2n)番地の2×1素子の出力を該第(i+1,2n−1)番地の2×1素子の入力の他方に接続し、第(i,4j’−1)番地の1×2素子の出力の一方を第(i+1,4j’+1)番地の1×2素子の入力に、他方を第(i+1,4j’−1)番地の2×1素子の入力の一方に接続し、第(i,4j’+1)番地の2×1素子の出力を該第(i+1,4j’−1)番地の2×1素子の入力の他方に接続し、第(i,4j’)番地の2×1素子の出力を第(i+1,4j’+2)番地の2×1素子の入力の一方に接続して、第(i,4j’+2)番地の1×2素子の出力の一方を第(i+1,4j’)番地の1×2素子の入力に、他方を該第(i+1,4j’+2)番地の2×1素子の入力の他方に接続して、iが偶数の場合、第(i,4j−3)番地の1×2素子の出力の一方を第(i+1,4j−1)番地の1×2素子の入力に、他方を第(i+1,4j−3)番地の2×1素子の入力の一方に接続し、第(i,4j−1)番地の2×1素子の出力を該第(i+1,4j−3)番地の2×1素子の入力の他方に接続し、第(i,4j−2)番地の2×1素子の出力を第(i+1,4j)番地の2×1素子の入力の一方に接続し、第(i,4j)番地の1×2素子の出力の一方を第(i+1,4j−2)番地の1×2素子の入力に、他方を該第(i+1,4j)番地の2×1素子の入力の他方に接続したことを特徴とするマトリクス光スイッチ。
- 1入力2出力の単位光スイッチ素子(これを以下、1×2素子と表わす)n・(n−1)個および2入力1出力の単位光スイッチ素子(これを以下、2×1素子と表わす)n・(n−1)個および1入力1出力の単位光スイッチ素子(これを以下、1×1素子と表わす)2・n個で構成されるn入力×n出力のマトリクス光スイッチであって(ここで、nはn≧4の偶数)、該単位光スイッチ素子が(n+1)段に配置され、第1段は1×2素子n個からなり、第(n+1)段は2×1素子n個からなり、第2段は1×2素子n個と1×1素子n個からなり、該第2段の第(4j−3)番目(これを以下、第(2,4j−3)番地と表わす)と第(2,4j)番地が1×1素子であり、第(2,4j−2)番地と第(2,4j−1)番地が1×2素子であって(ここで、jはj≦n/2の自然数)、第n段は2×1素子n個と1×1素子n個からなり、第(n,4j−3)番地と第(n,4j)番地が2×1素子であり、第(n,4j−2)番地と第(n,4j−1)番地が1×1素子であって、第1段および第2段と第n段および第(n+1)段を除く第i段は1×2素子n個と2×1素子n個からなり(ここで、iは3≦i≦n−1の自然数)、iが奇数の場合、第(i,4j−3)番地と第(i,4j)番地が1×2素子であり、第(i,4j−2)番地と第(i,4j−1)番地が2×1素子であって、iが偶数の場合、第(i,4j−3)番地と第(i,4j)番地が2×1素子であり、第(i,4j−2)番地と第(i,4j−1)番地が1×2素子であって、第1段の1×2素子n個の入力計n本を該マトリクス光スイッチの入力端子とし、第(n+1)段の2×1素子n個の出力計n本を該マトリクス光スイッチの出力端子とし、第1段の第k番目(kはk≦nの自然数)の1×2素子の出力の一方をkが奇数の場合は第(2,2k+1)番地の1×2素子の入力に、kが偶数の場合は第(2,2k−2)番地の1×2素子の入力に接続し、該第1段の第k番目の1×2素子の出力の他方をkが1の場合は第(2,1)番地の1×1素子の入力に、kが1を除く奇数の場合は第(2,2k−2)番地の1×1素子の入力に、kがnの場合は第(2,2n)番地の1×1素子の入力に、kがnを除く偶数の場合は第(2,2k+1)番地の1×1素子の入力に接続して、第(n+1)段の第k番目の2×1素子の入力の一方をkが奇数の場合は第(n,2k+1)番地の1×1素子の出力に、kが偶数の場合は第(n,2k−2)番地の1×1素子の出力に接続し、該第(n+1)段の第k番目の2×1素子の入力の他方をkが1の場合には第(n,1)番地の2×1素子の出力に、kが1を除く奇数の場合は第(n,2k−2)番地の2×1素子の出力に、kがnの場合は第(n,2n)番地の2×1素子の出力に、kがnを除く偶数の場合は第(n,2k+1)番地の2×1素子の出力に接続して、第2段においては、第(2,1)番地の1×1素子の出力を第(3,2)番地の2×1素子の入力の一方に接続し、第(2,2)番地の1×2素子の出力の一方を第(3,1)番地の1×2素子の入力に、他方を該第(3,2)番地の2×1素子の入力の他方に接続し、第(2,2n−1)番地の1×2素子の出力の一方を第(3,2n)番地の1×2素子の入力に、他方を第(3,2n−1)番地の2×1素子の入力の一方に接続し、第(2,2n)番地の1×1素子の出力を該第(3,2n−1)番地の2×1素子の入力の他方に接続し、第(2,4j’−1)番地の1×2素子の出力の一方を第(3,4j’+1)番地の1×2素子の入力に、他方を第(3,4j’−1)番地の2×1素子の入力の一方に接続し、第(2,4j’)番地の1×1素子の出力を該第(3,4j’−1)番地の2×1素子の入力の他方に接続し、第(2,4j’+1)番地の1×1素子の出力を第(3,4j’+2)番地の2×1素子の入力の一方に接続し、第(2,4j’+2)番地の1×2素子の出力の一方を第(3,4j’)番地の1×2素子の入力に、他方を該第(3,4j’+2)番地の2×1素子の入力の他方に接続して(ここで、j’はj’≦n/2−1の自然数)、第(n−1)段においては、第(n−1,4j−3)番地の1×2素子の出力の一方を第(n,4j−2)番地の1×1素子の入力に、他方を第(n,4j−3)番地の2×1素子の入力の一方に接続し、第(n−1,4j−1)番地の2×1素子の出力を該第(n,4j−3)番地の2×1素子の入力の他方に接続し、第(n−1,4j−2)番地の2×1素子の出力を第(n,4j)番地の2×1素子の入力の一方に接続し、第(n−1,4j)番地の1×2素子の出力の一方を第(n,4j−1)番地の1×1素子の入力に、他方を該第(n,4j)番地の2×1素子の入力の他方に接続して、第1段と第2段、第(n−1)段、第n段および第(n+1)段を除く第i段においては、iが奇数の場合、第(i,4j−3)番地の1×2素子の出力の一方を第(i+1,4j−1)番地の1×2素子の入力に、他方を第(i+1,4j−3)番地の2×1素子の入力の一方に接続し、第(i,4j−1)番地の2×1素子の出力を該第(i+1,4j−3)番地の2×1素子の入力の他方に接続し、第(i,4j−2)番地の2×1素子の出力を第(i+1,4j)番地の2×1素子の入力の一方に接続し、第(i,4j)番地の1×2素子の出力の一方を第(i+1,4j−2)番地の1×2素子の入力に、他方を該第(i+1,4j)番地の2×1素子の入力の他方に接続して、iが偶数の場合、第(i,1)番地の2×1素子の出力を第(i+1,2)番地の2×1素子の入力の一方に接続し、第(i,2)番地の1×2素子の出力の一方を第(i+1,1)番地の1×2素子の入力に、他方を該第(i+1,2)番地の2×1素子の入力の他方に接続し、第(i,2n−1)番地の1×2素子の出力の一方を第(i+1,2n)番地の1×2素子の入力に、他方を第(i+1,2n−1)番地の2×1素子の入力の一方に接続し、第(i,2n)番地の2×1素子の出力を該第(i+1,2n−1)番地の2×1素子の入力の他方に接続し、第(i,4j’−1)番地の1×2素子の出力の一方を第(i+1,4j’+1)番地の1×2素子の入力に、他方を第(i+1,4j’−1)番地の2×1素子の入力の一方に接続し、第(i,4j’+1)番地の2×1素子の出力を該第(i+1,4j’−1)番地の2×1素子の入力の他方に接続し、第(i,4j’)番地の2×1素子の出力を第(i+1,4j’+2)番地の2×1素子の入力の一方に接続し、第(i,4j’+2)番地の1×2素子の出力の一方を第(i+1,4j’)番地の1×2素子の入力に、他方を該第(i+1,4j’+2)番地の2×1素子の入力の他方に接続したことを特徴とするマトリクス光スイッチ。
- 1入力2出力の単位光スイッチ素子(これを以下、1×2素子と表わす)n・(n−1)個および2入力1出力の単位光スイッチ素子(これを以下、2×1素子と表わす)n・(n−1)個および1入力1出力の単位光スイッチ素子(これを以下、1×1素子と表わす)2・n個で構成されるn入力×n出力のマトリクス光スイッチであって(ここで、nはn≧4の偶数)、該単位光スイッチ素子が(n+1)段に配置され、第1段は1×2素子n個からなり、第(n+1)段は2×1素子n個からなり、第2段は1×2素子n個と1×1素子n個からなり、該第2段の第(4j−3)番目(これを以下、第(2,4j−3)番地と表わす)と第(2,4j)番地が1×2素子であり、第(2,4j−2)番地と第(2,4j−1)番地が1×1素子であって(ここで、jはj≦n/2の自然数)、第n段は2×1素子n個と1×1素子n個からなり、第(n,4j−3)番地と第(n,4j)番地が1×1素子であり、第(n,4j−2)番地と第(n,4j−1)番地が2×1素子であって、第1段および第2段と第n段および第(n+1)段を除く第i段は1×2素子n個と2×1素子n個からなり(ここで、iは3≦i≦n−1の自然数)、iが奇数の場合、第(i,4j−3)番地と第(i,4j)番地が2×1素子であり、第(i,4j−2)番地と第(i,4j−1)番地が1×2素子であって、iが偶数の場合、第(i,4j−3)番地と第(i,4j)番地が1×2素子であり、第(i,4j−2)番地と第(i,4j−1)番地が2×1素子であって、第1段の1×2素子n個の入力計n本を該マトリクス光スイッチの入力端子とし、第(n+1)段の2×1素子n個の出力計n本を該マトリクス光スイッチの出力端子とし、第1段の第k番目(kはk≦nの自然数)の1×2素子の出力の一方をkが奇数の場合は第(2,2k+1)番地の1×1素子の入力に、kが偶数の場合は第(2,2k−2)番地の1×1素子の入力に接続し、該第1段の第k番目の1×2素子の出力の他方をkが1の場合には第(2,1)番地の1×2素子の入力に、kが1を除く奇数の場合は第(2,2k−2)番地の1×2素子の入力に、kがnの場合は第(2,2n)番地の1×2素子の入力に、kがnを除く偶数の場合は第(2,2k+1)番地の1×2素子の入力に接続して、第(n+1)段の第k番目の2×1素子の入力の一方をkが奇数の場合は第(n,2k+1)番地の2×1素子の出力に、kが偶数の場合は第(n,2k−2)番地の2×1素子の出力に接続し、該第(n+1)段の第k番目の2×1素子の入力の他方をkが1の場合は第(n,1)番地の1×1素子の出力に、kが1を除く奇数の場合は第(n,2k−2)番地の1×1素子の出力に、kがnの場合は第(n,2n)番地の1×1素子の出力に、kがnを除く偶数の場合は第(n,2k+1)番地の1×1素子の出力に接続して、第2段においては、第(2,4j−3)番地の1×2素子の出力の一方を第(3,4j−1)番地の1×2素子の入力に、他方を第(3,4j−3)番地の2×1素子の入力の一方に接続し、第(2,4j−2)番地の1×1素子の出力を該第(3,4j−3)番地の2×1素子の入力の他方に接続し、第(2,4j−1)番地の1×1素子の出力を第(3,4j)番地の2×1素子の入力の一方に接続し、第(2,4j)番地の1×2素子の出力の一方を第(3,4j−2)番地の1×2素子の入力に、他方を該第(3,4j)番地の2×1素子の入力の他方に接続して、第(n−1)段においては、第(n−1,1)番地の2×1素子の出力を第(n,2)番地の2×1素子の入力の一方に接続し、第(n−1,2)番地の1×2素子の出力の一方を第(n,1)番地の1×1素子の入力に、他方を該第(n,2)番地の2×1素子の入力の他方に接続し、第(n−1,2n−1)番地の1×2素子の出力の一方を第(n,2n)番地の1×1素子の入力に、他方を第(n,2n−1)番地の2×1素子の入力の一方に接続し、第(n−1,2n)番地の2×1素子の出力を該第(n,2n−1)番地の2×1素子の入力の他方に接続し、第(n−1,4j’−1)番地の1×2素子の出力の一方を第(n,4j’)番地の1×1素子の入力に、他方を第(n,4j’−1)番地の2×1素子の入力の一方に接続し、第(n−1,4j’+1)番地の2×1素子の出力を該第(n,4j’−1)番地の2×1素子の入力の他方に接続し、第(n−1,4j’)番地の2×1素子の出力を第(n,4j’+2)番地の2×1素子の入力の一方に接続して、第(n−1,4j’+2)番地の1×2素子の出力の一方を第(n,4j’+1)番地の1×1素子の入力に、他方を該第(n,4j’+2)番地の2×1素子の入力の他方に接続して(ここで、j’はj’≦n/2−1の自然数)、第1段と第2段、第(n−1)段、第n段および第(n+1)段を除く第i段においては、iが奇数の場合、第(i,1)番地の2×1素子の出力を第(i+1,2)番地の2×1素子の入力の一方に接続し、第(i,2)番地の1×2素子の出力の一方を第(i+1,1)番地の1×2素子の入力に、他方を該第(i+1,2)番地の2×1素子の入力の他方に接続し、第(i,2n−1)番地の1×2素子の出力の一方を第(i+1,2n)番地の1×2素子の入力に、他方を第(i+1,2n−1)番地の2×1素子の入力の一方に接続し、第(i,2n)番地の2×1素子の出力を該第(i+1,2n−1)番地の2×1素子の入力の他方に接続し、第(i,4j’−1)番地の1×2素子の出力の一方を第(i+1,4j’+1)番地の1×2素子の入力に、他方を第(i+1,4j’−1)番地の2×1素子の入力の一方に接続し、第(i,4j’+1)番地の2×1素子の出力を該第(i+1,4j’−1)番地の2×1素子の入力の他方に接続し、第(i,4j’)番地の2×1素子の出力を第(i+1,4j’+2)番地の2×1素子の入力の一方に接続して、第(i,4j’+2)番地の1×2素子の出力の一方を第(i+1,4j’)番地の1×2素子の入力に、他方を該第(i+1,4j’+2)番地の2×1素子の入力の他方に接続して、iが偶数の場合、第(i,4j−3)番地の1×2素子の出力の一方を第(i+1,4j−1)番地の1×2素子の入力に、他方を第(i+1,4j−3)番地の2×1素子の入力の一方に接続し、第(i,4j−1)番地の2×1素子の出力を該第(i+1,4j−3)番地の2×1素子の入力の他方に接続し、第(i,4j−2)番地の2×1素子の出力を第(i+1,4j)番地の2×1素子の入力の一方に接続し、第(i,4j)番地の1×2素子の出力の一方を第(i+1,4j−2)番地の1×2素子の入力に、他方を該第(i+1,4j)番地の2×1素子の入力の他方に接続したことを特徴とするマトリクス光スイッチ。
- 1入力2出力の単位光スイッチ素子(これを以下、1×2素子と表わす)n・(n−1)個および2入力1出力の単位光スイッチ素子(これを以下、2×1素子と表わす)n・(n−1)個および1入力1出力の単位光スイッチ素子(これを以下、1×1素子と表わす)2・n個で構成されるn入力×n出力のマトリクス光スイッチであって(ここで、nはn≧3の奇数)、該単位光スイッチ素子が(n+1)段に配置され、第1段は1×2素子n個からなり、第(n+1)段は2×1素子n個からなり、第2段は1×2素子n個と1×1素子n個からなり、該第2段の第(4j’−3)番目(これを以下、第(2,4j’−3)番地と表わす)と第(2,4j)番地が1×1素子であり、第(2,4j’−2)番地と第(2,4j−1)番地が1×2素子であって(ここで、jはj≦(n−1)/2の自然数、j’はj’≦(n+1)/2の自然数)、第n段は2×1素子n個と1×1素子n個からなり、第(n,4j’−3)番地と第(n,4j)番地が1×1素子であり、第(n,4j’−2)番地と第(n,4j−1)番地が2×1素子であって、第1段および第2段と第n段および第(n+1)段を除く第i段は1×2素子n個と2×1素子n個からなり(ここで、iは3≦i≦n−1の自然数)、iが奇数の場合、第(i,4j’−3)番地と第(i,4j)番地が1×2素子であり、第(i,4j’−2)番地と第(i,4j−1)番地が2×1素子であって、iが偶数の場合、第(i,4j’−3)番地と第(i,4j)番地が2×1素子であり、第(i,4j’−2)番地と第(i,4j−1)番地が1×2素子であって、第1段の1×2素子n個の入力計n本を該マトリクス光スイッチの入力端子とし、第(n+1)段の2×1素子n個の出力計n本を該マトリクス光スイッチの出力端子とし、第1段の第k番目(kはk≦nの自然数)の1×2素子の出力の一方をkがnの場合は第(2,2n)番地の1×2素子の入力に、kがnを除く奇数の場合は第(2,2k+1)番地の1×2素子の入力に、kが偶数の場合は第(2,2k−2)番地の1×2素子の入力に接続し、該第1段の第k番目の1×2素子の出力の他方をkが奇数の場合は第(2,2k−1)番地の1×1素子の入力に、kが偶数の場合は第(2,2k)番地の1×1素子の入力に接続して、第(n+1)段の第k番目の2×1素子の入力の一方をkが奇数の場合は第(n,2k−1)番地の1×1素子の出力に、kが偶数の場合は第(n,2k)番地の1×1素子の出力に接続し、該第(n+1)段の第k番目の2×1素子の入力の他方をkがnの場合は第(n,2n)番地の2×1素子の出力に、kがnを除く奇数の場合は第(n,2k+1)番地の2×1素子の出力に、kが偶数の場合は第(n,2k−2)番地の2×1素子の出力に接続して、第2段においては、第(2,1)番地の1×1素子の出力を第(3,2)番地の2×1素子の入力の一方に接続し、第(2,2)番地の1×2素子の出力の一方を第(3,1)番地の1×2素子の入力に、他方を該第(3,2)番地の2×1素子の入力の他方に接続し、第(2,4j−1)番地の1×2素子の出力の一方を第(3,4j+1)番地の1×2素子の入力に、他方を第(3,4j−1)番地の2×1素子の入力の一方に接続し、第(2,4j+1)番地の1×1素子の出力を該第(3,4j−1)番地の2×1素子の入力の他方に接続し、第(2,4j)番地の1×1素子の出力を第(3,4j+2)番地の2×1素子の入力の一方に接続し、第(2,4j+2)番地の1×2素子の出力の一方を第(3,4j)番地の1×2素子の入力に、他方を該第(3,4j+2)番地の2×1素子の入力の他方に接続して、第(n−1)段においては、第(n−1,1)番地の2×1素子の出力を第(n,2)番地の2×1素子の入力の一方に接続し、第(n−1,2)番地の1×2素子の出力の一方を第(n,1)番地の1×1素子の入力に、他方を該第(n,2)番地の2×1素子の入力の他方に接続し、第(n−1,4j−1)番地の1×2素子の出力の一方を第(n,4j+1)番地の1×1素子の入力に、他方を第(n,4j−1)番地の2×1素子の入力の一方に接続し、第(n−1,4j+1)番地の2×1素子の出力を該第(n,4j−1)番地の2×1素子の入力の他方に接続し、第(n−1,4j)番地の2×1素子の出力を第(n,4j+2)番地の2×1素子の入力の一方に接続し、第(n−1,4j+2)番地の1×2素子の出力の一方を第(n,4j)番地の1×1素子の入力に、他方を該第(n,4j+2)番地の2×1素子の入力の他方に接続して、第1段と第2段、第(n−1)段、第n段および第(n+1)段を除く第i段においては、iが奇数の場合、第(i,4j−3)番地の1×2素子の出力の一方を第(i+1,4j−1)番地の1×2素子の入力に、他方を第(i+1,4j−3)番地の2×1素子の入力の一方に接続し、第(i,4j−1)番地の2×1素子の出力を該第(i+1,4j−3)番地の2×1素子の入力の他方に接続し、第(i,4j−2)番地の2×1素子の出力を第(i+1,4j)番地の2×1素子の入力の一方に接続し、第(i,4j)番地の1×2素子の出力の一方を第(i+1,4j−2)番地の1×2素子の入力に、他方を該第(i+1,4j)番地の2×1素子の入力の他方に接続し、第(i,2n−1)番地の1×2素子の出力の一方を第(i+1,2n)番地の1×2素子の入力に、他方を第(i+1,2n−1)番地の2×1素子の入力の一方に接続し、第(i,2n)番地の2×1素子の出力を該第(i+1,2n−1)番地の2×1素子の入力の他方に接続して、iが偶数の場合、第(i,1)番地の2×1素子の出力を第(i+1,2)番地の2×1素子の入力の一方に接続し、第(i,2)番地の1×2素子の出力の一方を第(i+1,1)番地の1×2素子の入力に、他方を該第(i+1,2)番地の2×1素子の入力の他方に接続し、第(i,4j−1)番地の1×2素子の出力の一方を第(i+1,4j+1)番地の1×2素子の入力に、他方を第(i+1,4j−1)番地の2×1素子の入力の一方に接続し、第(i,4j+1)番地の2×1素子の出力を該第(i+1,4j−1)番地の2×1素子の入力の他方に接続し、第(i,4j)番地の2×1素子の出力を第(i+1,4j+2)番地の2×1素子の入力の一方に接続し、第(i,4j+2)番地の1×2素子の出力の一方を第(i+1,4j)番地の1×2素子の入力に、他方を該第(i+1,4j+2)番地の2×1素子の入力の他方に接続したことを特徴とするマトリクス光スイッチ。
- 1入力2出力の単位光スイッチ素子(これを以下、1×2素子と表わす)n・(n−1)個および2入力1出力の単位光スイッチ素子(これを以下、2×1素子と表わす)n・(n−1)個および1入力1出力の単位光スイッチ素子(これを以下、1×1素子と表わす)2・n個で構成されるn入力×n出力のマトリクス光スイッチであって(ここで、nはn≧3の奇数)、該単位光スイッチ素子が(n+1)段に配置され、第1段は1×2素子n個からなり、第(n+1)段は2×1素子n個からなり、第2段は1×2素子n個と1×1素子n個からなり、該第2段の第(4j’−3)番目(これを以下、第(2,4j’−3)番地と表わす)と第(2,4j)番地が1×1素子であり、第(2,4j’−2)番地と第(2,4j−1)番地が1×2素子であって(ここで、jはj≦(n−1)/2の自然数、j’はj’≦(n+1)/2の自然数)、第n段は2×1素子n個と1×1素子n個からなり、第(n,4j’−3)番地と第(n,4j)番地が2×1素子であり、第(n,4j’−2)番地と第(n,4j−1)番地が1×1素子であって、第1段および第2段と第n段および第(n+1)段を除く第i段は1×2素子n個と2×1素子n個からなり(ここで、iは3≦i≦n−1の自然数)、iが奇数の場合、第(i,4j’−3)番地と第(i,4j)番地が1×2素子であり、第(i,4j’−2)番地と第(i,4j−1)番地が2×1素子であって、iが偶数の場合、第(i,4j’−3)番地と第(i,4j)番地が2×1素子であり、第(i,4j’−2)番地と第(i,4j−1)番地が1×2素子であって、第1段の1×2素子n個の入力計n本を該マトリクス光スイッチの入力端子とし、第(n+1)段の2×1素子n個の出力計n本を該マトリクス光スイッチの出力端子とし、第1段の第k番目(kはk≦nの自然数)の1×2素子の出力の一方をkがnの場合は第(2,2n)番地の1×2素子の入力に、kがnを除く奇数の場合は第(2,2k+1)番地の1×2素子の入力に、kが偶数の場合は第(2,2k−2)番地の1×2素子の入力に接続し、該第1段の第k番目の1×2素子の出力の他方をkが奇数の場合は第(2,2k−1)番地の1×1素子の入力に、kが偶数の場合は第(2,2k)番地の1×1素子の入力に接続して、第(n+1)段の第k番目の2×1素子の入力の一方をkが1の場合は第(n,1)番地の1×1素子の出力に、kが1を除く奇数の場合は第(n,2k−2)番地の1×1素子の出力に、kが偶数の場合は第(n,2k+1)番地の1×1素子の出力に接続し、該第(n+1)段の第k番目の2×1素子の入力の他方をkがnの場合は第(n,2n)番地の2×1素子の出力に、kがnを除く奇数の場合は第(n,2k+1)番地の2×1素子の出力に、kが偶数の場合は第(n,2k−2)番地の2×1素子の出力に接続して、第2段においては、第(2,1)番地の1×1素子の出力を第(3,2)番地の2×1素子の入力の一方に接続し、第(2,2)番地の1×2素子の出力の一方を第(3,1)番地の1×2素子の入力に、他方を該第(3,2)番地の2×1素子の入力の他方に接続し、第(2,4j−1)番地の1×2素子の出力の一方を第(3,4j+1)番地の1×2素子の入力に、他方を第(3,4j−1)番地の2×1素子の入力の一方に接続し、第(2,4j+1)番地の1×1素子の出力を該第(3,4j−1)番地の2×1素子の入力の他方に接続し、第(2,4j)番地の1×1素子の出力を第(3,4j+2)番地の2×1素子の入力の一方に接続し、第(2,4j+2)番地の1×2素子の出力の一方を第(3,4j)番地の1×2素子の入力に、他方を該第(3,4j+2)番地の2×1素子の入力の他方に接続して、第(n−1)段においては、第(n−1,1)番地の2×1素子の出力を第(n,2)番地の2×1素子の入力の一方に接続し、第(n−1,2)番地の1×2素子の出力の一方を第(n,1)番地の1×1素子の入力に、他方を該第(n,2)番地の2×1素子の入力の他方に接続し、第(n−1,4j−1)番地の1×2素子の出力の一方を第(n,4j)番地の1×1素子の入力に、他方を第(n,4j−1)番地の2×1素子の入力の一方に接続し、第(n−1,4j+1)番地の2×1素子の出力を該第(n,4j−1)番地の2×1素子の入力の他方に接続し、第(n−1,4j)番地の2×1素子の出力を第(n,4j+2)番地の2×1素子の入力の一方に接続し、第(n−1,4j+2)番地の1×2素子の出力の一方を第(n,4j+1)番地の1×1素子の入力に、他方を該第(n,4j+2)番地の2×1素子の入力の他方に接続して、第1段と第2段、第(n−1)段、第n段および第(n+1)段を除く第i段においては、iが奇数の場合、第(i,4j−3)番地の1×2素子の出力の一方を第(i+1,4j−1)番地の1×2素子の入力に、他方を第(i+1,4j−3)番地の2×1素子の入力の一方に接続し、第(i,4j−1)番地の2×1素子の出力を該第(i+1,4j−3)番地の2×1素子の入力の他方に接続し、第(i,4j−2)番地の2×1素子の出力を第(i+1,4j)番地の2×1素子の入力の一方に接続し、第(i,4j)番地の1×2素子の出力の一方を第(i+1,4j−2)番地の1×2素子の入力に、他方を該第(i+1,4j)番地の2×1素子の入力の他方に接続し、第(i,2n−1)番地の1×2素子の出力の一方を第(i+1,2n)番地の1×2素子の入力に、他方を第(i+1,2n−1)番地の2×1素子の入力の一方に接続し、第(i,2n)番地の2×1素子の出力を該第(i+1,2n−1)番地の2×1素子の入力の他方に接続して、iが偶数の場合、第(i,1)番地の2×1素子の出力を第(i+1,2)番地の2×1素子の入力の一方に接続し、第(i,2)番地の1×2素子の出力の一方を第(i+1,1)番地の1×2素子の入力に、他方を該第(i+1,2)番地の2×1素子の入力の他方に接続し、第(i,4j−1)番地の1×2素子の出力の一方を第(i+1,4j+1)番地の1×2素子の入力に、他方を第(i+1,4j−1)番地の2×1素子の入力の一方に接続し、第(i,4j+1)番地の2×1素子の出力を該第(i+1,4j−1)番地の2×1素子の入力の他方に接続し、第(i,4j)番地の2×1素子の出力を第(i+1,4j+2)番地の2×1素子の入力の一方に接続し、第(i,4j+2)番地の1×2素子の出力の一方を第(i+1,4j)番地の1×2素子の入力に、他方を該第(i+1,4j+2)番地の2×1素子の入力の他方に接続したことを特徴とするマトリクス光スイッチ。
- 1入力2出力の単位光スイッチ素子(これを以下、1×2素子と表わす)n・(n−1)個および2入力1出力の単位光スイッチ素子(これを以下、2×1素子と表わす)n・(n−1)個および1入力1出力の単位光スイッチ素子(これを以下、1×1素子と表わす)2・n個で構成されるn入力×n出力のマトリクス光スイッチであって(ここで、nはn≧3の奇数)、該単位光スイッチ素子が(n+1)段に配置され、第1段は1×2素子n個からなり、第(n+1)段は2×1素子n個からなり、第2段は1×2素子n個と1×1素子n個からなり、該第2段の第(4j’−3)番目(これを以下、第(2,4j’−3)番地と表わす)と第(2,4j)番地が1×1素子であり、第(2,4j’−2)番地と第(2,4j−1)番地が1×2素子であって(ここで、jはj≦(n−1)/2の自然数、j’はj’≦(n+1)/2の自然数)、第n段は2×1素子n個と1×1素子n個からなり、第(n,4j’−3)番地と第(n,4j)番地が1×1素子であり、第(n,4j’−2)番地と第(n,4j−1)番地が2×1素子であって、第1段および第2段と第n段および第(n+1)段を除く第i段は1×2素子n個と2×1素子n個からなり(ここで、iは3≦i≦n−1の自然数)、iが奇数の場合、第(i,4j’−3)番地と第(i,4j)番地が1×2素子であり、第(i,4j’−2)番地と第(i,4j−1)番地が2×1素子であって、iが偶数の場合、第(i,4j’−3)番地と第(i,4j)番地が2×1素子であり、第(i,4j’−2)番地と第(i,4j−1)番地が1×2素子であって、第1段の1×2素子n個の入力計n本を該マトリクス光スイッチの入力端子とし、第(n+1)段の2×1素子n個の出力計n本を該マトリクス光スイッチの出力端子とし、第1段の第k番目(kはk≦nの自然数)の1×2素子の出力の一方をkがnの場合は第(2,2n)番地の1×2素子の入力に、kがnを除く奇数の場合は第(2,2k+1)番地の1×2素子の入力に、kが偶数の場合は第(2,2k2)番地の1×2素子の入力に接続し、該第1段の第k番目の1×2素子の出力の他方をkが1の場合は第(2,1)番地の1×1素子の入力に、kが1を除く奇数の場合は第(2,2k−2)番地の1×1素子の入力に、kが偶数の場合は第(2,2k+1)番地の1×1素子の入力に接続して、第(n+1)段の第k番目の2×1素子の入力の一方をkが奇数の場合は第(n,2k−1)番地の1×1素子の出力に、kが偶数の場合は第(n,2k)番地の1×1素子の出力に接続し、該第(n+1)段の第k番目の2×1素子の入力の他方をkがnの場合は第(n,2n)番地の2×1素子の出力に、kがnを除く奇数の場合は第(n,2k+1)番地の2×1素子の出力に、kが偶数の場合は第(n,2k−2)番地の2×1素子の出力に接続して、第2段においては、第(2,1)番地の1×1素子の出力を第(3,2)番地の2×1素子の入力の一方に接続し、第(2,2)番地の1×2素子の出力の一方を第(3,1)番地の1×2素子の入力に、他方を該第(3,2)番地の2×1素子の入力の他方に接続し、第(2,4j−1)番地の1×2素子の出力の一方を第(3,4j+1)番地の1×2素子の入力に、他方を第(3,4j−1)番地の2×1素子の入力の一方に接続し、第(2,4j)番地の1×1素子の出力を該第(3,4j−1)番地の2×1素子の入力の他方に接続し、第(2,4j+1)番地の1×1素子の出力を第(3,4j+2)番地の2×1素子の入力の一方に接続し、第(2,4j+2)番地の1×2素子の出力の一方を第(3,4j)番地の1×2素子の入力に、他方を該第(3,4j+2)番地の2×1素子の入力の他方に接続して、第(n−1)段においては、第(n−1,1)番地の2×1素子の出力を第(n,2)番地の2×1素子の入力の一方に接続し、第(n−1,2)番地の1×2素子の出力の一方を第(n,1)番地の1×1素子の入力に、他方を該第(n,2)番地の2×1素子の入力の他方に接続し、第(n−1,4j−1)番地の1×2素子の出力の一方を第(n,4j+1)番地の1×1素子の入力に、他方を第(n,4j−1)番地の2×1素子の入力の一方に接続し、第(n−1,4j+1)番地の2×1素子の出力を該第(n,4j−1)番地の2×1素子の入力の他方に接続し、第(n−1,4j)番地の2×1素子の出力を第(n,4j+2)番地の2×1素子の入力の一方に接続し、第(n−1,4j+2)番地の1×2素子の出力の一方を第(n,4j)番地の1×1素子の入力に、他方を該第(n,4j+2)番地の2×1素子の入力の他方に接続して、第1段と第2段、第(n−1)段、第n段および第(n+1)段を除く第i段においては、iが奇数の場合、第(i,4j−3)番地の1×2素子の出力の一方を第(i+1,4j−1)番地の1×2素子の入力に、他方を第(i+1,4j−3)番地の2×1素子の入力の一方に接続し、第(i,4j−1)番地の2×1素子の出力を該第(i+1,4j−3)番地の2×1素子の入力の他方に接続し、第(i,4j−2)番地の2×1素子の出力を第(i+1,4j)番地の2×1素子の入力の一方に接続し、第(i,4j)番地の1×2素子の出力の一方を第(i+1,4j−2)番地の1×2素子の入力に、他方を該第(i+1,4j)番地の2×1素子の入力の他方に接続し、第(i,2n−1)番地の1×2素子の出力の一方を第(i+1,2n)番地の1×2素子の入力に、他方を第(i+1,2n−1)番地の2×1素子の入力の一方に接続し、第(i,2n)番地の2×1素子の出力を該第(i+1,2n−1)番地の2×1素子の入力の他方に接続して、iが偶数の場合、第(i,1)番地の2×1素子の出力を第(i+1,2)番地の2×1素子の入力の一方に接続し、第(i,2)番地の1×2素子の出力の一方を第(i+1,1)番地の1×2素子の入力に、他方を該第(i+1,2)番地の2×1素子の入力の他方に接続し、第(i,4j−1)番地の1×2素子の出力の一方を第(i+1,4j+1)番地の1×2素子の入力に、他方を第(i+1,4j−1)番地の2×1素子の入力の一方に接続し、第(i,4j+1)番地の2×1素子の出力を該第(i+1,4j−1)番地の2×1素子の入力の他方に接続し、第(i,4j)番地の2×1素子の出力を第(i+1,4j+2)番地の2×1素子の入力の一方に接続し、第(i,4j+2)番地の1×2素子の出力の一方を第(i+1,4j)番地の1×2素子の入力に、他方を該第(i+1,4j+2)番地の2×1素子の入力の他方に接続したことを特徴とするマトリクス光スイッチ。
- 1入力2出力の単位光スイッチ素子(これを以下、1×2素子と表わす)n・(n−1)個および2入力1出力の単位光スイッチ素子(これを以下、2×1素子と表わす)n・(n−1)個および1入力1出力の単位光スイッチ素子(これを以下、1×1素子と表わす)2・n個で構成されるn入力×n出力のマトリクス光スイッチであって(ここで、nはn≧3の奇数)、該単位光スイッチ素子が(n+1)段に配置され、第1段は1×2素子n個からなり、第(n+1)段は2×1素子n個からなり、第2段は1×2素子n個と1×1素子n個からなり、該第2段の第(4j’−3)番目(これを以下、第(2,4j’−3)番地と表わす)と第(2,4j)番地が1×1素子であり、第(2,4j’−2)番地と第(2,4j−1)番地が1×2素子であって(ここで、jはj≦(n−1)/2の自然数、j’はj’≦(n+1)/2の自然数)、第n段は2×1素子n個と1×1素子n個からなり、第(n,4j’−3)番地と第(n,4j)番地が1×1素子であり、第(n,4j’−2)番地と第(n,4j−1)番地が2×1素子であって、第1段および第2段と第n段および第(n+1)段を除く第i段は1×2素子n個と2×1素子n個からなり(ここで、iは3≦i≦n−1の自然数)、iが奇数の場合、第(i,4j’−3)番地と第(i,4j)番地が1×2素子であり、第(i,4j’−2)番地と第(i,4j−1)番地が2×1素子であって、iが偶数の場合、第(i,4j’−3)番地と第(i,4j)番地が2×1素子であり、第(i,4j’−2)番地と第(i,4j−1)番地が1×2素子であって、第1段の1×2素子n個の入力計n本を該マトリクス光スイッチの入力端子とし、第(n+1)段の2×1素子n個の出力計n本を該マトリクス光スイッチの出力端子とし、第1段の第k番目(kはk≦nの自然数)の1×2素子の出力の一方をkがnの場合は第(2,2n)番地の1×2素子の入力に、kがnを除く奇数の場合は第(2,2k+1)番地の1×2素子の入力に、kが偶数の場合は第(2,2k−2)番地の1×2素子の入力に接続し、該第1段の第k番目の1×2素子の出力の他方をkが1の場合は第(2,1)番地の1×1素子の入力に、kが1を除く奇数の場合は第(2,2k−2)番地の1×1素子の入力に、kが偶数の場合は第(2,2k+1)番地の1×1素子の入力に接続して、第(n+1)段の第k番目の2×1素子の入力の一方をkが1の場合は第(n,1)番地の1×1素子の出力に、kが1を除く奇数の場合は第(n,2k−2)番地の1×1素子の出力に、kが偶数の場合は第(n,2k+1)番地の1×1素子の出力に接続し、該第(n+1)段の第k番目の2×1素子の入力の他方をkがnの場合は第(n,2n)番地の2×1素子の出力に、kがnを除く奇数の場合は第(n,2k+1)番地の2×1素子の出力に、kが偶数の場合は第(n,2k−2)番地の2×1素子の出力に接続して、第2段においては、第(2,1)番地の1×1素子の出力を第(3,2)番地の2×1素子の入力の一方に接続し、第(2,2)番地の1×2素子の出力の一方を第(3,1)番地の1×2素子の入力に、他方を該第(3,2)番地の2×1素子の入力の他方に接続し、第(2,4j−1)番地の1×2素子の出力の一方を第(3,4j+1)番地の1×2素子の入力に、他方を第(3,4j−1)番地の2×1素子の入力の一方に接続し、第(2,4j)番地の1×1素子の出力を該第(3,4j−1)番地の2×1素子の入力の他方に接続し、第(2,4j+1)番地の1×1素子の出力を第(3,4j+2)番地の2×1素子の入力の一方に接続し、第(2,4j+2)番地の1×2素子の出力の一方を第(3,4j)番地の1×2素子の入力に、他方を該第(3,4j+2)番地の2×1素子の入力の他方に接続して、第(n−1)段においては、第(n−1,1)番地の2×1素子の出力を第(n,2)番地の2×1素子の入力の一方に接続し、第(n−1,2)番地の1×2素子の出力の一方を第(n,1)番地の1×1素子の入力に、他方を該第(n,2)番地の2×1素子の入力の他方に接続し、第(n−1,4j−1)番地の1×2素子の出力の一方を第(n,4j)番地の1×1素子の入力に、他方を第(n,4j−1)番地の2×1素子の入力の一方に接続し、第(n−1,4j+1)番地の2×1素子の出力を該第(n,4j−1)番地の2×1素子の入力の他方に接続し、第(n−1,4j)番地の2×1素子の出力を第(n,4j+2)番地の2×1素子の入力の一方に接続し、第(n−1,4j+2)番地の1×2素子の出力の一方を第(n,4j+1)番地の1×1素子の入力に、他方を該第(n,4j+2)番地の2×1素子の入力の他方に接続して、第1段と第2段、第(n−1)段、第n段および第(n+1)段を除く第i段においては、iが奇数の場合、第(i,4j−3)番地の1×2素子の出力の一方を第(i+1,4j−1)番地の1×2素子の入力に、他方を第(i+1,4j−3)番地の2×1素子の入力の一方に接続し、第(i,4j−1)番地の2×1素子の出力を該第(i+1,4j−3)番地の2×1素子の入力の他方に接続し、第(i,4j−2)番地の2×1素子の出力を第(i+1,4j)番地の2×1素子の入力の一方に接続し、第(i,4j)番地の1×2素子の出力の一方を第(i+1,4j−2)番地の1×2素子の入力に、他方を該第(i+1,4j)番地の2×1素子の入力の他方に接続し、第(i,2n−1)番地の1×2素子の出力の一方を第(i+1,2n)番地の1×2素子の入力に、他方を第(i+1,2n−1)番地の2×1素子の入力の一方に接続し、第(i,2n)番地の2×1素子の出力を該第(i+1,2n−1)番地の2×1素子の入力の他方に接続して、iが偶数の場合、第(i,1)番地の2×1素子の出力を第(i+1,2)番地の2×1素子の入力の一方に接続し、第(i,2)番地の1×2素子の出力の一方を第(i+1,1)番地の1×2素子の入力に、他方を該第(i+1,2)番地の2×1素子の入力の他方に接続し、第(i,4j−1)番地の1×2素子の出力の一方を第(i+1,4j+1)番地の1×2素子の入力に、他方を第(i+1,4j−1)番地の2×1素子の入力の一方に接続し、第(i,4j+1)番地の2×1素子の出力を該第(i+1,4j−1)番地の2×1素子の入力の他方に接続し、第(i,4j)番地の2×1素子の出力を第(i+1,4j+2)番地の2×1素子の入力の一方に接続し、第(i,4j+2)番地の1×2素子の出力の一方を第(i+1,4j)番地の1×2素子の入力に、他方を該第(i+1,4j+2)番地の2×1素子の入力の他方に接続したことを特徴とするマトリクス光スイッチ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005110880A JP4727279B2 (ja) | 2005-04-07 | 2005-04-07 | マトリクス光スイッチ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005110880A JP4727279B2 (ja) | 2005-04-07 | 2005-04-07 | マトリクス光スイッチ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006292872A JP2006292872A (ja) | 2006-10-26 |
JP4727279B2 true JP4727279B2 (ja) | 2011-07-20 |
Family
ID=37413541
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005110880A Active JP4727279B2 (ja) | 2005-04-07 | 2005-04-07 | マトリクス光スイッチ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4727279B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103941349A (zh) * | 2014-04-24 | 2014-07-23 | 中国科学院半导体研究所 | 一种基于马赫曾德光开关的n端口光学路由器 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9360629B2 (en) | 2011-02-15 | 2016-06-07 | Nippon Telegraph And Telephone Corporation | Waveguide type optical switch |
US9560427B2 (en) * | 2014-05-28 | 2017-01-31 | Huawei Technologies Co., Ltd. | Scalable silicon photonic switching architectures for optical networks |
WO2016157819A1 (ja) * | 2015-03-30 | 2016-10-06 | 日本電気株式会社 | 光回路、およびそれを用いた光スイッチ |
CN110456455B (zh) * | 2018-07-20 | 2020-08-04 | 西安电子科技大学 | 基于等离子体-光交换模块的片上光交换结构 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63500140A (ja) * | 1986-01-31 | 1988-01-14 | 富士通株式会社 | 光空間スイッチ |
JPH0651354A (ja) * | 1992-07-29 | 1994-02-25 | Nippon Telegr & Teleph Corp <Ntt> | 導波路型マトリックス光スイッチ |
JPH09297230A (ja) * | 1996-04-30 | 1997-11-18 | Nippon Telegr & Teleph Corp <Ntt> | 導波路型変形2×2光スイッチ及び導波路型マトリクス光スイッチ |
JP2002006347A (ja) * | 2000-04-07 | 2002-01-09 | Lynx Photonic Networks Inc | 集積光学スイッチ・アレイ |
-
2005
- 2005-04-07 JP JP2005110880A patent/JP4727279B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63500140A (ja) * | 1986-01-31 | 1988-01-14 | 富士通株式会社 | 光空間スイッチ |
JPH0651354A (ja) * | 1992-07-29 | 1994-02-25 | Nippon Telegr & Teleph Corp <Ntt> | 導波路型マトリックス光スイッチ |
JPH09297230A (ja) * | 1996-04-30 | 1997-11-18 | Nippon Telegr & Teleph Corp <Ntt> | 導波路型変形2×2光スイッチ及び導波路型マトリクス光スイッチ |
JP2002006347A (ja) * | 2000-04-07 | 2002-01-09 | Lynx Photonic Networks Inc | 集積光学スイッチ・アレイ |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103941349A (zh) * | 2014-04-24 | 2014-07-23 | 中国科学院半导体研究所 | 一种基于马赫曾德光开关的n端口光学路由器 |
CN103941349B (zh) * | 2014-04-24 | 2016-08-24 | 中国科学院半导体研究所 | 一种基于马赫曾德光开关的n端口光学路由器 |
Also Published As
Publication number | Publication date |
---|---|
JP2006292872A (ja) | 2006-10-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7974502B2 (en) | Optical module and optical switch | |
JP5913139B2 (ja) | 導波路型光スイッチ | |
JP4727279B2 (ja) | マトリクス光スイッチ | |
JP2006038897A (ja) | 導波路型光スイッチ単位素子および導波路型マトリクス光スイッチ | |
JP4146211B2 (ja) | 光モジュール、およびそれを構成する光スイッチ、並びに光マトリクススイッチ | |
JP4916489B2 (ja) | 光回路 | |
JP2004177515A (ja) | 1×n光スイッチ | |
JP5642132B2 (ja) | 導波路型光干渉計回路 | |
JP3253007B2 (ja) | 導波路型光スイッチペアおよび導波路型マトリクス光スイッチ | |
JP4803746B2 (ja) | 導波路型光スイッチ | |
JP6740272B2 (ja) | 光スイッチアレイおよびマルチキャストスイッチ | |
US6459828B1 (en) | Rearrangeable optical add/drop multiplexor switch with low loss | |
JP5168905B2 (ja) | 光スイッチ及び経路切り替え方法 | |
Zhou et al. | Broadband 4× 4 non-blocking optical switch fabric based on Mach-Zehnder interferometers | |
Takahashi et al. | High performance 8-arrayed 1× 8 optical switch based on planar lightwave circuit for photonic networks | |
JP2003005231A (ja) | 光マトリクススイッチ | |
CN2611937Y (zh) | 40×40波长无阻塞光开关 | |
JP6950593B2 (ja) | 光入出力装置およびその作製方法 | |
JP7028445B2 (ja) | 完全非閉塞光スイッチ | |
JP2023157593A (ja) | 光スイッチ | |
Earnshaw et al. | 8× 8 optical switch matrix in silica-on-silicon | |
JP2000258808A (ja) | 干渉計型光スイッチ | |
JP2019109399A (ja) | 光入出力装置 | |
CA2361509A1 (en) | High-performance nxn optical matrix switch using double-size butterfly network of 2x2 switching units | |
Shen | 2D MEMS |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070809 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100401 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110118 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110318 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110412 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110413 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4727279 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140422 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |