JP2023103484A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2023103484A JP2023103484A JP2023086651A JP2023086651A JP2023103484A JP 2023103484 A JP2023103484 A JP 2023103484A JP 2023086651 A JP2023086651 A JP 2023086651A JP 2023086651 A JP2023086651 A JP 2023086651A JP 2023103484 A JP2023103484 A JP 2023103484A
- Authority
- JP
- Japan
- Prior art keywords
- region
- silicon carbide
- electrode
- oxygen
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 159
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 37
- 229910010271 silicon carbide Inorganic materials 0.000 claims abstract description 192
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims abstract description 188
- 239000001301 oxygen Substances 0.000 claims abstract description 155
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 155
- 238000005468 ion implantation Methods 0.000 claims abstract description 13
- 238000010438 heat treatment Methods 0.000 claims description 10
- -1 oxygen ions Chemical class 0.000 claims description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 abstract description 150
- 230000004888 barrier function Effects 0.000 abstract description 41
- 238000000137 annealing Methods 0.000 abstract description 23
- 238000000034 method Methods 0.000 abstract description 23
- 230000008569 process Effects 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 126
- 239000012535 impurity Substances 0.000 description 59
- 125000004430 oxygen atom Chemical group O* 0.000 description 30
- 238000010586 diagram Methods 0.000 description 28
- 230000004048 modification Effects 0.000 description 27
- 238000012986 modification Methods 0.000 description 27
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 24
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 21
- 229910052799 carbon Inorganic materials 0.000 description 20
- 229910052751 metal Inorganic materials 0.000 description 20
- 239000002184 metal Substances 0.000 description 20
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 17
- 239000013078 crystal Substances 0.000 description 16
- 238000009792 diffusion process Methods 0.000 description 16
- 229910021332 silicide Inorganic materials 0.000 description 15
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 15
- 229910052782 aluminium Inorganic materials 0.000 description 13
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 13
- 238000009826 distribution Methods 0.000 description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 12
- 230000005684 electric field Effects 0.000 description 11
- 229910052759 nickel Inorganic materials 0.000 description 11
- 229910052757 nitrogen Inorganic materials 0.000 description 11
- 239000000969 carrier Substances 0.000 description 10
- 239000011229 interlayer Substances 0.000 description 10
- 239000000463 material Substances 0.000 description 10
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 description 10
- 229910021334 nickel silicide Inorganic materials 0.000 description 10
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 8
- 230000009471 action Effects 0.000 description 8
- 230000000694 effects Effects 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 5
- 239000004020 conductor Substances 0.000 description 5
- 239000010936 titanium Substances 0.000 description 5
- 229910052719 titanium Inorganic materials 0.000 description 5
- 229910052786 argon Inorganic materials 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 229910000765 intermetallic Inorganic materials 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 4
- 229910052720 vanadium Inorganic materials 0.000 description 4
- 150000002739 metals Chemical class 0.000 description 3
- 238000004645 scanning capacitance microscopy Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000003892 spreading Methods 0.000 description 3
- 230000007480 spreading Effects 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910005883 NiSi Inorganic materials 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 238000004833 X-ray photoelectron spectroscopy Methods 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 150000001721 carbon Chemical group 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 229910017052 cobalt Inorganic materials 0.000 description 2
- 239000010941 cobalt Substances 0.000 description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 230000001939 inductive effect Effects 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 230000027756 respiratory electron transport chain Effects 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 238000001069 Raman spectroscopy Methods 0.000 description 1
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000010248 power generation Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/47—Schottky barrier electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
- H01L21/048—Making electrodes
- H01L21/0495—Schottky electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
- H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
- H01L29/0873—Drain regions
- H01L29/0878—Impurity concentration or distribution
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
- H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
- H01L29/0873—Drain regions
- H01L29/0882—Disposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
- H01L29/7806—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a Schottky barrier diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P27/00—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage
- H02P27/04—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage
- H02P27/06—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
【課題】ショットキー障壁高さのばらつきが抑制される半導体装置の製造方法を提供する。【解決手段】実施形態の半導体装置の製造方法は、n型の第1の炭化珪素領域を有する炭化珪素層に酸素のイオン注入を行い、前記炭化珪素層の上に導電膜を形成し、第1の熱処理を行う。【選択図】図1
Description
本発明の実施形態は、半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機に関する。
次世代の半導体デバイス用の材料として炭化珪素(SiC)が期待されている。炭化珪素はシリコン(Si)と比較して、バンドギャップが約3倍、破壊電界強度が約10倍、熱伝導率が約3倍と優れた物性を有する。この特性を活用すれば低損失かつ高温動作可能な半導体デバイスを実現することができる。
炭化珪素を用いたショットキーバリアダイオード(SBD)において、炭化珪素層と電極との間のショットキー障壁高さがばらつくと、SBDの整流特性にばらつきが生じる。したがって、ショットキー障壁高さのばらつきが抑制された半導体装置の実現が望まれる。
本発明が解決しようとする課題は、ショットキー障壁高さのばらつきが抑制された半導体装置の製造方法を提供することにある。
実施形態の半導体装置の製造方法は、n型の第1の炭化珪素領域を有する炭化珪素層に酸素のイオン注入を行い、前記炭化珪素層の上に導電膜を形成し、第1の熱処理を行う。
以下、図面を参照しつつ本発明の実施形態を説明する。なお、以下の説明では、同一又は類似の部材などには同一の符号を付し、一度説明した部材などについては適宜その説明を省略する。
また、以下の説明において、n+、n、n-及び、p+、p、p-の表記がある場合は、各導電型における不純物濃度の相対的な高低を表す。すなわちn+はnよりもn型不純物濃度が相対的に高く、n-はnよりもn型不純物濃度が相対的に低いことを示す。また、p+はpよりもp型不純物濃度が相対的に高く、p-はpよりもp型不純物濃度が相対的に低いことを示す。なお、n+型、n-型を単にn型、p+型、p-型を単にp型と記載する場合もある。各領域の不純物濃度は、別段の記載がある場合を除き、例えば、各領域の中央部の不純物濃度の値で代表させる。
不純物濃度は、例えば、SIMS(Secondary Ion Mass Spectrometry)により測定することが可能である。また、不純物濃度の相対的な高低は、例えば、SCM(Scanning Capacitance Microscopy)で求められるキャリア濃度の高低から判断することも可能である。また、不純物領域の幅や深さ等の距離は、例えば、SIMSで求めることが可能である。また。不純物領域の幅や深さ等の距離は、例えば、SCM像から求めることが可能である。
トレンチの深さ、絶縁層の厚さ等は、例えば、SIMSやTEM(Transmission Electron Microscope)の画像上で計測することが可能である。
炭化珪素層中の酸素原子の結合状態は、X線光電子分光法(XPS法)を用いることで同定できる。また、炭化珪素層中の酸素原子が、炭化珪素の結晶構造の炭素サイトに位置するか否かは、例えば、ラマン分光法を用いることで判定できる。
(第1の実施形態)
第1の実施形態の半導体装置は、第1の電極と、第2の電極と、第1の電極と第2の電極との間の位置する炭化珪素層であって、n型の第1の炭化珪素領域と、第1の炭化珪素領域と第1の電極との間に位置し、第1の電極に接し、4個のシリコン原子と結合する1個の酸素原子を含む第2の炭化珪素領域と、を含む炭化珪素層と、を備える。
第1の実施形態の半導体装置は、第1の電極と、第2の電極と、第1の電極と第2の電極との間の位置する炭化珪素層であって、n型の第1の炭化珪素領域と、第1の炭化珪素領域と第1の電極との間に位置し、第1の電極に接し、4個のシリコン原子と結合する1個の酸素原子を含む第2の炭化珪素領域と、を含む炭化珪素層と、を備える。
図1は、第1の実施形態の半導体装置の模式断面図である。第1の実施形態の半導体装置は、ショットキーバリアダイオード(Schottky Barrier Diode:SBD)である。第1の実施形態の半導体装置は、SBD100である。SBD100は、電子をキャリアとする。
SBD100は、炭化珪素層10、アノード電極12(第1の電極)、カソード電極14(第2の電極)を備える。
アノード電極12は、第1の電極の一例である。カソード電極14は、第2の電極の一例である。
炭化珪素層10は、カソード領域16、ドリフト領域18(第1の炭化珪素領域)、酸素領域20(第2の炭化珪素領域)を含む。
炭化珪素層10は、例えば、4H-SiCの単結晶である。炭化珪素層10は、第1の面P1と第2の面P2とを有する。第2の面P2は、第1の面P1に対向する。第1の面P1は炭化珪素層10の表面であり、第2の面P2は炭化珪素層10の裏面である。
炭化珪素層10は、アノード電極12とカソード電極14との間に位置する。
本明細書中、「深さ」とは、第1の面P1を基準とする第1の面P1から第2の面P2に向かう方向の距離を意味する。
以下、炭化珪素層10の第1の面P1がシリコン面に対し0度以上10度以下傾斜した面、第2の面P2がカーボン面に対し0度以上10度以下傾斜した面である場合を例に説明する。炭化珪素層10の第1の面P1がシリコン面に対し0度以上10度以下のオフ角を備える。
カソード領域16は、n+型のSiCである。カソード領域16は、例えば、窒素(N)をn型不純物として含む。カソード領域16のn型不純物濃度は、例えば、1×1018cm-3以上1×1021cm-3以下である。
ドリフト領域18は、n-型のSiCである。ドリフト領域18は、カソード領域16とアノード電極12との間に位置する。ドリフト領域18は、カソード領域16と第1の面P1との間に位置する。
ドリフト領域18は、例えば、窒素(N)をn型不純物として含む。ドリフト領域18のn型不純物濃度は、例えば、1×1015cm-3以上2×1016cm-3以下である。ドリフト領域18のn型不純物濃度は、カソード領域16のn型不純物濃度より低い。
ドリフト領域18は、例えば、カソード領域16上にエピタキシャル成長により形成されたSiCのエピタキシャル成長層である。ドリフト領域18の厚さは、例えば、5μm以上100μm以下である。
酸素領域20は、n-型のSiCである。酸素領域20は、ドリフト領域18とアノード電極12との間に位置する。酸素領域20は、ドリフト領域18と第1の面P1との間に位置する。酸素領域20は、アノード電極12に接する。
酸素領域20は、酸素を不純物として含む。酸素領域20の酸素の最大濃度は、例えば、1×1017cm-3以上1×1021cm-3以下である。
酸素領域20は、4個のシリコン原子と結合する1個の酸素原子を含む。
酸素領域20は、例えば、窒素(N)をn型不純物として含む。酸素領域20のn型不純物濃度は、例えば、1×1015cm-3以上2×1016cm-3以下である。
図2は、第1の実施形態の酸素領域の説明図である。図2(a)は、炭化珪素の結晶構造を示す図である。図2(b)は、酸素領域20に存在する構造を示す図である。
図2(b)に示すように、酸素領域20には、4個のシリコン原子と結合する1個の酸素原子が存在する。言い換えれば、酸素領域20には、図2(a)に示す炭化珪素の結晶構造の炭素サイトに位置する1個の酸素原子が存在する。言い換えれば、酸素領域20は、炭化珪素の結晶構造の炭素原子を1個の酸素原子が置換した構造を有する。
図3は、第1の実施形態の半導体装置の酸素の濃度分布を示す図である。図3は、アノード電極12及び炭化珪素層10の酸素の深さ方向の濃度分布を示す。図3は、アノード電極12、酸素領域20、及び、ドリフト領域18の酸素の深さ方向の濃度分布を示す。
アノード電極12と酸素領域20との中の酸素の濃度分布は第1のピークを有する。アノード電極12と酸素領域20との間の界面と第1のピークとの間の距離は1nm以下である。酸素領域20の中で、酸素はアノード電極12と酸素領域20との間の界面にパイルアップしている。
第1のピークの酸素濃度は、例えば、1×1017cm-3以上1×1021cm-3以下である。
アノード電極12と酸素領域20との中の酸素の濃度分布は、第1のピークとドリフト領域18との間に、第2のピークを有する。第2のピークの酸素濃度は、例えば、第1のピークの酸素濃度よりも低い。
アノード電極12は、炭化珪素層10の第1の面P1側に位置する。アノード電極12は、酸素領域20及びドリフト領域18に電気的に接続される。
アノード電極12は、炭化珪素層10に接する。アノード電極12は、酸素領域20に接する。
アノード電極12と酸素領域20との間は、ショットキー接触(ショットキーコンタクト)である。アノード電極12と酸素領域20との間のショットキー障壁高さは、例えば、0.7eV以上1.0eV以下である。アノード電極12と酸素領域20との間のショットキー障壁高さは、例えば、約0.8eVである。
アノード電極12は導電体である。アノード電極12は、例えば、金属、金属間化合物、金属窒化物、金属シリサイド、又は、半導体である。
アノード電極12は、例えば、積層構造を有していても構わない。アノード電極12は、例えば、2種の異なる金属の積層構造を有する。アノード電極12は、例えば、金属シリサイドと金属との積層構造を有する。
アノード電極12は、例えば、チタンとアルミニウムの積層構造である。アノード電極12は、例えば、ニッケルシリサイドを含む。アノード電極12は、例えば、ニッケルシリサイドとアルミニウムの積層構造である。
カソード電極14は、炭化珪素層10の第2の面P2側に位置する。カソード電極14は、カソード領域16に接する。カソード電極14は、カソード領域16に電気的に接続される。
カソード電極14は導電体である。カソード電極14は、例えば、金属、金属間化合物、金属窒化物、金属シリサイド、又は、半導体である。
カソード電極14は、例えば、ニッケルである。ニッケルは、炭化珪素層10と反応してニッケルシリサイドを形成しても構わない。ニッケルシリサイドは、例えば、NiSi、Ni2Siである。
次に、第1の実施形態の半導体装置の製造方法の一例について説明する。
第1の実施形態の半導体装置の製造方法は、n型の第1の炭化珪素領域を有する炭化珪素層に酸素のイオン注入を行い、炭化珪素層の上に導電膜を形成し、第1の熱処理を行う。また、イオン注入の後、導電膜を形成する前に、第1の熱処理よりも温度の高い第2の熱処理を、更に行う
図4は、第1の実施形態の半導体装置の製造方法を例示する工程フロー図である。図5、図6、図7、図8、図9は、第1の実施形態の半導体装置の製造方法を示す模式断面図である。図5、図6、図7、図8、図9は、図1に対応する断面を示す。
以下、アノード電極12が、チタンとアルミニウムの積層構造であり、カソード電極14がニッケルである場合を例に説明する。
図4に示すように、半導体装置の製造方法は、炭化珪素層準備(ステップS100)、酸化膜形成(ステップS102)、酸素イオン注入(ステップS104)、拡散アニール(ステップS106)、酸化膜除去(ステップS108)、チタン膜/アルミニウム膜形成(ステップS110)、パイルアップアニール(ステップS112)、裏面ニッケル膜形成(ステップS114)を備える。
ステップS100では、炭化珪素層10を準備する(図5)。炭化珪素層10は、n+型のカソード領域16とn-型のドリフト領域18を備える。ドリフト領域18は、例えば、n+型のカソード領域16上にエピタキシャル成長法により形成される。炭化珪素層10は、第1の面P1と第2の面P2とを有する。
ステップS102では、炭化珪素層10の上に酸化膜22を形成する(図6)。酸化膜22は、Chemical Vapor Deposition法(CVD法)あるいは熱酸化法により形成される。
ステップS102では、炭化珪素層10に酸素のイオン注入を行う(図7)。酸化膜22を通過した酸素イオンが炭化珪素層10に導入される。酸素のイオン注入により、炭化珪素層10の炭素の結合が切れ、炭化珪素層10の炭素欠損(Carbon Vacancy)が増加する。
酸素のイオン注入により、酸素を含む酸素領域20が形成される。
ステップS102では、拡散アニールを行う。拡散アニールは、第2の熱処理の一例である。拡散アニールにより、炭化珪素層10の中を酸素が拡散する。また、拡散アニールにより、炭素欠損に酸素原子が入り、炭化珪素の結晶構造の炭素原子を1個の酸素原子が置換した構造が生成される。
拡散アニールは、例えば、アルゴン(Ar)又は窒素(N)を含む雰囲気中で行う。拡散アニールは、例えば、アルゴン(Ar)ガスのような不活性ガス雰囲気で行う。
拡散アニールの温度は、例えば、後に行われるパイルアップアニールの温度よりも高い。拡散アニールの温度は、例えば、800℃以上1000℃以下である。
ステップS108では、酸化膜22を除去する(図8)。酸化膜22は、例えば、ウェットエッチングを用いて除去する。
ステップS110では、炭化珪素層10の上に、チタン膜とアルミニウム膜の積層膜24を形成する(図9)。積層膜24は、例えば、スパッタ法を用いて形成される。積層膜24は、導電膜の一例である。積層膜24は、最終的にアノード電極12となる。
ステップS112では、パイルアップアニールを行う。パイルアップアニールは、第1の熱処理の一例である。パイルアップアニールにより、酸素領域20の酸素が、アノード電極12と酸素領域20との間の界面にパイルアップする。
パイルアップアニールは、例えば、アルゴン(Ar)又は窒素(N)を含む雰囲気中で行う。パイルアップアニールは、例えば、アルゴン(Ar)ガスのような不活性ガス雰囲気で行う。
パイルアップアニールの温度は、例えば、拡散アニールの温度よりも低い。パイルアップアニールの温度は、例えば、300℃以上700℃以下である。
ステップS114では、炭化珪素層10の第2の面P2にニッケル膜を形成する。炭化珪素層10の裏面にニッケル膜を形成する。ニッケル膜は、例えば、スパッタ法を用いて形成される。ニッケル膜は、最終的にカソード電極14となる。
以上の製造方法により、図1に示すSBD100が製造される。
次に、第1の実施形態の半導体装置及び半導体装置の製造方法の作用及び効果について説明する。
炭化珪素を用いたショットキーバリアダイオード(SBD)では、炭化珪素層と電極との間のショットキー障壁高さがばらつく場合がある。炭化珪素層と電極との間のショットキー障壁高さがばらつくと、SBDの整流特性にばらつきが生じる。
例えば、局所的にショットキー障壁の低い部分が生じるとSBDの順バイアス時にオン電圧(VF)のばらつきの原因となる恐れがある。また、局所的にショットキー障壁の低い部分が生じると、例えば、ショットキー障壁の低い部分に過剰な順方向電流(オン電流)が流れ、SBD100が破壊する恐れがある。また、局所的にショットキー障壁の低い部分が生じると、逆バイアス時の降伏電圧が局所的に低下する恐れがある。したがって、ショットキー障壁高さのばらつきが抑制されたSBDの実現が望まれる。
ショットキー障壁高さのばらつきは、例えば、炭化珪素層と電極との間の反応のばらつき、炭化珪素層の炭素欠損密度のばらつき、n型不純物濃度のばらつき等に起因する。
SBD100は、炭化珪素層10の中に、アノード電極12に接する酸素領域20を備える。酸素領域20は、4個のシリコン原子と結合する1個の酸素原子を含む。SBD100は、酸素領域20を備えることにより、ショットキー障壁高さのばらつきを抑制することが可能となる。以下、詳述する。
発明者による第1原理計算の結果、炭化珪素の結晶構造中に、炭素欠損と酸素原子が共存する場合、図2(b)に示すように、1個の酸素原子が炭素欠損を埋めて、4個のシリコン原子と結合する構造がエネルギー的に安定であることが明らかになった。すなわち、炭化珪素の結晶構造の炭素サイトに1個の酸素原子が位置する構造がエネルギー的に安定であることが明らかになった。
図10は、第1の実施形態の半導体装置の作用及び効果の説明図である。図10は、炭化珪素の結晶構造の炭素サイトに1個の酸素原子が位置する場合のバンド図である。図10に示すように、バンドギャップ(図10のEg)の中の伝導帯の下端側に局在状態(localized state)が形成される。
図11は、第1の実施形態の半導体装置の作用及び効果の説明図である。図11は、バンドギャップの中に形成される局在状態の説明図である。
図11に示すように、局在状態は、伝導帯下端から約0.8eVの位置に形成される。局在状態と伝導帯下端とのエネルギー差は、例えば、0.7eV以上1.0eV以下である。
酸素領域20に局在状態が存在すると、酸素領域20に接するアノード電極12と局在状態との間で電子の移動が生じる。この電子の移動により、アノード電極12と酸素領域20との間のショットキー障壁高さが、約0.8eVに固定される。いわゆるフェルミレベルピンニングが生じることで、アノード電極12と酸素領域20との間のショットキー障壁高さが、約0.8eVに固定される。
ショットキー障壁高さが、約0.8eVに固定されることで、SBD100のショットキー障壁高さのばらつきが抑制される。
また、局在状態がバンドギャップ中に形成され、フェルミレベルピンニングが生じることで、アノード電極12の材料に依存せず、ショットキー障壁高さが、約0.8eVに固定される。したがって、アノード電極12の材料を任意に選択することが可能となる。
十分な量の局在状態を酸素領域20に形成し、ショットキー障壁高さを安定して固定する観点から、酸素領域20の酸素の最大濃度は1×1017cm-3以上であることが好ましく、1×1018cm-3以上であることがより好ましく、1×1019cm-3以上であることが更に好ましい。
アノード電極12と酸素領域20との中の酸素の濃度分布は、第1のピークを有する。第1のピークの酸素濃度は、1×1017cm-3以上であることが好ましく、1×1018cm-3以上であることがより好ましく、1×1019cm-3以上であることが更に好ましい。
局在状態とアノード電極12との間の電子の移動を容易にする観点から、アノード電極12と酸素領域20との間の界面と第1のピークとの間の距離が1nm以下であることが好ましい。
十分な量の局在状態を酸素領域20に形成し、ショットキー障壁高さを安定して固定する観点から、酸素領域20に含まれる酸素原子の中で、4個のシリコン原子と結合する1個の酸素原子の割合が、他の結合状態を有する酸素原子の割合よりも多いことが好ましい。他の結合状態とは、例えば、酸素原子が、炭化珪素の結晶構造の格子間に存在する状態である。また、例えば、2個の酸素原子が、炭化珪素の結晶構造の炭素サイトにペアで存在する場合である。例えば、酸素領域20に含まれる酸素原子の中で、4個のシリコン原子と結合する1個の酸素原子の割合が、炭化珪素の結晶構造の格子間に存在する酸素原子の割合よりも高い。また、例えば、酸素領域20に含まれる酸素原子の中で、4個のシリコン原子と結合する1個の酸素原子の割合が、炭化珪素の結晶構造の炭素サイトにペアで存在する酸素原子の割合よりも高い。
第1の実施形態のSBD100の製造方法では、イオン注入により炭化珪素層10に酸素を導入する。イオン注入のエネルギーにより、炭化珪素層10の炭素の結合が切れ、炭素欠損が多量に形成できる。多量に形成された炭素欠損を酸素原子で埋めることにより、酸素領域20に多量の局在状態を形成することが可能である。また、酸素は分子ではなく、原子(イオン)の状態で炭化珪素層10に導入されるため、炭素欠損を1個の酸素原子で埋めることが容易となる。
図12は、第1の実施形態の半導体装置の製造方法の作用及び効果の説明図である。図12は、第1の実施形態の半導体装置の製造方法における酸素の濃度分布を示す図である。図12は、アノード電極12及び炭化珪素層10の、酸素の深さ方向の濃度分布を示す。図12は、アノード電極12、酸素領域20、及び、ドリフト領域18の酸素の深さ方向の濃度分布を示す。
図12中、破線の曲線が酸素をイオン注入した直後の酸素の濃度分布である。図12中、実線の曲線がパイルアップアニール後の酸素の濃度分布である。
イオン注入した直後は、イオン注入の加速エネルギーで決まる深さ位置に、酸素の濃度分布のピークが形成される。その後、アノード電極12の形成前に、拡散アニールを行うことにより、炭化珪素層10の表面側及び裏面側に向けて酸素が拡散する。
そして、アノード電極12の形成後に、パイルアップアニールを行うことにより、酸素が、アノード電極12と酸素領域20との間の界面にパイルアップする。これは、炭素欠損を1個の酸素原子で埋めた構造が、アノード電極12に近づくことで、エネルギー的により安定になるからである。アノード電極12に近づくことで、アノード電極12と局在状態の電子の移動が容易になるため、炭素欠損を1個の酸素原子で埋めた構造がエネルギー的により安定になる。
第1の実施形態のSBD100では、酸素領域20を備えることで、ショットキー障壁高さのばらつきが抑制される。したがって、整流特性の安定したSBD100が実現できる。
第1の実施形態のSBD100では、酸素領域20を備えることで、ショットキー障壁高さが、約0.8eVに固定される。したがって、アノード電極12の材料を任意に選択することが可能となる。よって、SBD100の構造設計、及び製造プロセスの自由度が高くなる。
以上、第1の実施形態によれば、ショットキー障壁高さのばらつきが抑制された半導体装置が実現できる。
(第2の実施形態)
第2の実施形態の半導体装置は、炭化珪素層は、第2の炭化珪素領域を間に挟み、第1の電極に接する1対のp型の第3の炭化珪素領域を、を更に含む点で、第1の実施形態の半導体装置と異なる。以下、第1の実施形態と重複する内容については、一部記述を省略する。
第2の実施形態の半導体装置は、炭化珪素層は、第2の炭化珪素領域を間に挟み、第1の電極に接する1対のp型の第3の炭化珪素領域を、を更に含む点で、第1の実施形態の半導体装置と異なる。以下、第1の実施形態と重複する内容については、一部記述を省略する。
図13は、第2の実施形態の半導体装置の模式断面図である。第2の実施形態の半導体装置は、JBS(Junction Barrier Schottky)ダイオードである。第2の実施形態の半導体装置は、JBSダイオード200である。JBSダイオード200は、電子をキャリアとする。
JBSダイオード200は、炭化珪素層10、アノード電極12(第1の電極)、カソード電極14(第2の電極)を備える。
アノード電極12は、第1の電極の一例である。カソード電極14は、第2の電極の一例である。
炭化珪素層10は、カソード領域16、ドリフト領域18(第1の炭化珪素領域)、酸素領域20(第2の炭化珪素領域)、複数のp型領域26(第3の炭化珪素領域)を含む。
複数のp型領域26は、ドリフト領域18とアノード電極12との間に位置する。p型領域26は、ドリフト領域18と第1の面P1との間に位置する。p型領域26は、アノード電極12に接する。
一対のp型領域26が、酸素領域20を挟む。p型領域26の深さは、例えば、酸素領域20の深さよりも深い。一対のp型領域26が、ドリフト領域18を間に挟む。
p型領域26は、p型不純物を含む。p型領域26は、例えば、アルミニウム(Al)又はボロン(B)をp型不純物として含む。p型領域26のp型不純物濃度は、例えば、1×1018cm-3以上1×1021cm-3以下である。
JBSダイオード200では、逆バイアス時にp型領域26間のドリフト領域18に空乏層が繋がる。したがって、逆方向バイアス時のリーク電流が抑制される。
以上、第2の実施形態によれば、第1の実施形態と同様、ショットキー障壁高さのばらつきが抑制された半導体装置が実現できる。また、逆方向バイアス時のリーク電流が抑制された半導体装置が実現される。
(第3の実施形態)
第3の実施形態の半導体装置は、第1の電極と、第2の電極と、第1の電極と第2の電極との間に位置する炭化珪素層であって、n型の第1の炭化珪素領域と、第1の炭化珪素領域と第1の電極との間に位置し、第1の電極に接し、4個のシリコン原子と結合する1個の酸素原子を含む第2の炭化珪素領域と、第1の炭化珪素領域と第1の電極との間に位置するp型の第3の炭化珪素領域と、第3の炭化珪素領域と第1の電極との間に位置し、第1の電極に接し、第1の炭化珪素領域よりもn型不純物濃度の高いn型の第4の炭化珪素領域と、を含む炭化珪素層と、炭化珪素層の第1の電極の側に位置するゲート電極と、ゲート電極と第3の炭化珪素領域との間に位置するゲート絶縁層と、を備える。以下、第1の実施形態と重複する内容については、一部記述を省略する。
第3の実施形態の半導体装置は、第1の電極と、第2の電極と、第1の電極と第2の電極との間に位置する炭化珪素層であって、n型の第1の炭化珪素領域と、第1の炭化珪素領域と第1の電極との間に位置し、第1の電極に接し、4個のシリコン原子と結合する1個の酸素原子を含む第2の炭化珪素領域と、第1の炭化珪素領域と第1の電極との間に位置するp型の第3の炭化珪素領域と、第3の炭化珪素領域と第1の電極との間に位置し、第1の電極に接し、第1の炭化珪素領域よりもn型不純物濃度の高いn型の第4の炭化珪素領域と、を含む炭化珪素層と、炭化珪素層の第1の電極の側に位置するゲート電極と、ゲート電極と第3の炭化珪素領域との間に位置するゲート絶縁層と、を備える。以下、第1の実施形態と重複する内容については、一部記述を省略する。
図14は、第3の実施形態の半導体装置の模式断面図である。第3の実施形態の半導体装置は、プレーナゲート型の縦型のMOSFET300である。MOSFET300は、電子をキャリアとするnチャネル型トランジスタである。
MOSFET300は、内蔵ダイオードとしてSBDを備える。内蔵ダイオードであるSBDが第1の実施形態のSBD100と同様の構造を備える。
MOSFET300は、炭化珪素層10、ソース電極42(第1の電極)、ドレイン電極44(第2の電極)、ゲート絶縁層46、ゲート電極50、層間絶縁層52を備える。ソース電極42は、第1の部分42Xと第2の部分42Yを有する。
ソース電極42は、第1の電極の一例である。ドレイン電極44は、第2の電極の一例である。
炭化珪素層10は、ドレイン領域54、ドリフト領域56(第1の炭化珪素領域)、酸素領域57(第2の炭化珪素領域)、pウェル領域58(第3の炭化珪素領域)、ソース領域60(第4の炭化珪素領域)、pウェルコンタクト領域62を含む。
炭化珪素層10は、例えば、4H-SiCの単結晶である。炭化珪素層10は、第1の面P1と第2の面P2とを有する。第2の面P2は、第1の面P1に対向する。第1の面P1は炭化珪素層10の表面であり、第2の面P2は炭化珪素層10の裏面である。
炭化珪素層10は、ソース電極42とドレイン電極44との間に位置する。
本明細書中、「深さ」とは、第1の面P1を基準とする第1の面P1から第2の面P2に向かう方向の距離を意味する。
ドレイン領域54は、n+型のSiCである。ドレイン領域54は、例えば、窒素(N)をn型不純物として含む。ドレイン領域54のn型不純物濃度は、例えば、1×1018cm-3以上1×1021cm-3以下である。
ドリフト領域56は、n-型のSiCである。ドリフト領域56は、ドレイン領域54とソース電極42との間に位置する。ドリフト領域56は、ドレイン領域54と第1の面P1との間に位置する。ドリフト領域56の一部は、第1の面P1に接する。
ドリフト領域56は、例えば、窒素(N)をn型不純物として含む。ドリフト領域56のn型不純物濃度は、例えば、1×1015cm-3以上2×1016cm-3以下である。ドリフト領域56のn型不純物濃度は、ドレイン領域54のn型不純物濃度より低い。
ドリフト領域56は、例えば、ドレイン領域54上にエピタキシャル成長により形成されたSiCのエピタキシャル成長層である。ドリフト領域56の厚さは、例えば、5μm以上100μm以下である。
酸素領域57は、n-型のSiCである。酸素領域57は、ドリフト領域18とソース電極42との間に位置する。酸素領域57は、ドリフト領域18と第1の面P1との間に位置する。酸素領域57は、ソース電極42に接する。
酸素領域57は、酸素を不純物として含む。酸素領域57の酸素の最大濃度は、例えば、1×1017cm-3以上1×1021cm-3以下である。
酸素領域57は、4個のシリコン原子と結合する1個の酸素原子を含む。
酸素領域57は、例えば、窒素(N)をn型不純物として含む。酸素領域57のn型不純物濃度は、例えば、1×1015cm-3以上2×1016cm-3以下である。
酸素領域57は、一対のpウェル領域58に挟まれる。
pウェル領域58は、p型のSiCである。pウェル領域58は、ドリフト領域56とソース電極42との間に位置する。pウェル領域58は、ドリフト領域56と第1の面P1との間に位置する。pウェル領域58の一部は、第1の面P1に接する。
pウェル領域58は、例えば、アルミニウム(Al)をp型不純物として含む。pウェル領域58のp型不純物濃度は、例えば、1×1016cm-3以上1×1020cm-3以下である。
pウェル領域58の深さは、例えば、0.4μm以上0.8μm以下である。pウェル領域58は、MOSFET300のチャネル領域として機能する。
ソース領域60は、n+型のSiCである。ソース領域60は、pウェル領域58とソース電極42との間に位置する。ソース領域60は、pウェル領域58と第1の面P1との間に位置する。ソース領域60の一部は、第1の面P1に接する。
ソース領域60は、リン(P)又は窒素(N)をn型不純物として含む。ソース領域60のn型不純物濃度は、例えば、1×1018cm-3以上1×1022cm-3cm以下である。ソース領域60のn型不純物濃度は、ドリフト領域56のn型不純物濃度より高い。
ソース領域60の深さは、pウェル領域58の深さよりも浅い。ソース領域60の深さは、例えば、0.1μm以上0.4μm以下である。
pウェルコンタクト領域62は、p+型のSiCである。pウェルコンタクト領域62は、pウェル領域58とソース電極42との間に位置する。pウェルコンタクト領域62は、pウェル領域58と第1の面P1との間に位置する。pウェルコンタクト領域62は、ソース領域60に隣り合う。
pウェルコンタクト領域62は、例えば、アルミニウムをp型不純物として含む。pウェルコンタクト領域62のp型不純物濃度は、例えば、1×1018cm-3以上1×1022cm-3以下である。pウェルコンタクト領域62のp型不純物濃度は、pウェル領域58のp型不純物濃度よりも高い。
pウェルコンタクト領域62の深さは、pウェル領域58の深さよりも浅い。pウェルコンタクト領域62の深さは、例えば、0.1μm以上0.4μm以下である。
ゲート絶縁層46は、炭化珪素層10とゲート電極50との間に位置する。ゲート絶縁層46は、pウェル領域58とゲート電極50との間に位置する。
ゲート絶縁層46は、例えば、酸化物、又は、酸窒化物である。ゲート絶縁層46は例えば、酸化シリコンである。ゲート絶縁層46の厚さは、例えば、30nm以上である。
ゲート絶縁層46とpウェル領域58は接する。ゲート絶縁層46の近傍のpウェル領域58が、MOSFET300のチャネル領域となる。
ゲート電極50は、炭化珪素層10の第1の面P1側に位置する。ゲート電極50は、ゲート絶縁層46の上に設けられる。ゲート電極50は、ドリフト領域56、ソース領域60、及び、pウェル領域58との間に、ゲート絶縁層46を挟む。
ゲート電極50は、導電体である。ゲート電極50は、例えば、n型不純物又はp型不純物を含む多結晶シリコンである。ゲート電極50は、例えば、窒化チタン、窒化タングステン、タングステン、アルミニウム、銅、ルテニウム、コバルト、ニッケル、コバルトシリサイド、ニッケルシリサイドなどの金属でも構わない。ゲート電極50は、上記金属のいずれか一つとn型不純物又はp型不純物を含む多結晶シリコンとの積層構造でも構わない。
層間絶縁層52は、ゲート電極50上に形成される。層間絶縁層52は、ゲート電極50とソース電極42を電気的に分離する。層間絶縁層52は、例えば、酸化シリコンである。
ソース電極42は、炭化珪素層10の第1の面P1側に位置する。ソース電極42は、酸素領域57、ソース領域60、及びpウェルコンタクト領域62に電気的に接続される。ソース電極42は、酸素領域57、ソース領域60、及びpウェルコンタクト領域62に接する。ソース電極42は、pウェル領域58に電位を与えるpウェル電極としても機能する。
ソース電極42とソース領域60との間は、オーミック接触(オーミックコンタクト)である。ソース電極42とpウェルコンタクト領域62との間は、オーミック接触である。
ソース電極42と酸素領域57との間は、ショットキー接触(ショットキーコンタクト)である。ソース電極42と酸素領域57との間のショットキー障壁高さは、例えば、0.7eV以上1.0eV以下である。ソース電極42と酸素領域57との間のショットキー障壁高さは、例えば、約0.8eVである。
ソース電極42は導電体である。ソース電極42は、例えば、金属、金属間化合物、金属窒化物、金属シリサイド、又は、半導体である。
ソース電極42は、例えば、積層構造を有していても構わない。ソース電極42は、例えば、2種の異なる金属の積層構造を有する。ソース電極42は、例えば、金属シリサイドと金属との積層構造を有する。
ソース電極42は、例えば、チタンとアルミニウムの積層構造である。ソース電極42は、例えば、ニッケルシリサイドを含む。ソース電極42は、例えば、ニッケルシリサイドとアルミニウムの積層構造である。
ソース電極42は、第1の部分42Xと第2の部分42Yを有する。第1の部分42Xは、酸素領域57に接する。第2の部分42Yは、ソース領域60に接する。第1の部分42Xと第2の部分42Yは、例えば、同一の材料である。第1の部分42Xと第2の部分42Yは、例えば、同一の化学組成を有する。
ドレイン電極44は、炭化珪素層10の第2の面P2側に位置する。ドレイン電極44は、ドレイン領域54に接する。ドレイン電極44は、ドレイン領域54に電気的に接続される。
ドレイン電極44は導電体である。ドレイン電極44は、例えば、金属、金属間化合物、金属窒化物、金属シリサイド、又は、半導体である。
ドレイン電極44は、例えば、ニッケルである。ニッケルは、炭化珪素層10と反応してニッケルシリサイドを形成しても構わない。ニッケルシリサイドは、例えば、NiSi、Ni2Siである。
以下、第3の実施形態の半導体装置の作用及び効果について説明する。
図15は、第3の実施形態の半導体装置の等価回路図である。ソース電極42とドレイン電極44との間に、ゲート電極50を有するトランジスタに並列にpnダイオードとSBDとが内蔵ダイオードとして接続される。ソース電極42がpn接合ダイオードのアノードであり、ドレイン電極44がpn接合ダイオードのカソードである。また、ソース電極42がSBDのアノードであり、ドレイン電極44がSBDのカソードとなる。
ソース電極42、酸素領域57、ドリフト領域56、ドレイン領域54、及び、ドレイン電極44が、SBDを構成する。
例えば、MOSFET300が、誘導性負荷に接続されたスイッチング素子として用いられる場合を考える。MOSFET300のオフ時に、誘導性負荷に起因する負荷電流により、ソース電極42がドレイン電極44に対し正となる電圧が印加される場合がある。この場合、内蔵ダイオードに順方向の電流が流れる。この状態は、逆導通状態とも称される。
SBDに順方向電流が流れ始める順方向電圧(Vf)は、pn接合ダイオードの順方向電圧(Vf)よりも低い。したがって、最初に、SBDに順方向電流が流れる。
SBDの順方向電圧(Vf)は、例えば、0.8Vである。pn接合ダイオードの順方向電圧(Vf)は、例えば、2.5Vである。
SBDはユニポーラ動作をする。このため、順方向電流が流れても、キャリアの再結合エネルギーにより炭化珪素層10中に積層欠陥が成長することはない。したがって、積層欠陥の成長に起因するオン抵抗の変動が生じない。
また、MOSFET300のSBDは、酸素領域57を備える。したがって、第1の実施形態のSBD100と同様、ショットキー障壁高さのばらつきが抑制される。したがって、整流特性の安定したSBDが実現される。
また、MOSFET300では、オン抵抗を低減するために、ソース電極42の第2の部分42Yとソース領域60との間は、オーミック接触かつコンタクト抵抗が低いことが好ましい。一方、SBDの整流作用を実現させるため、ソース電極42の第1の部分42Xと酸素領域57との間は、ショットキー接触であることが必要となる。
MOSFET300では、酸素領域57を備えることで、第1の部分42Xと酸素領域57との間は、第1の部分42Xの材料に依存せずショットキー接触となる。したがって、第2の部分42Yとソース領域60との間が、オーミック接触かつ低コンタクト抵抗となるように最適なソース電極42の材料を選択できる。
すなわち、第1の部分42Xと第2の部分42Yを同一の材料とすることができる。したがって、例えば、第1の部分42Xと第2の部分42Yに異なる材料を適用するような、複雑なデバイス構造を採用する必要がない。また、第1の部分42Xと第2の部分42Yを同一の材料とすることができるため、製造プロセスも簡易となる。よって、デバイス構造が簡易で、製造プロセスも簡易な、SBDを備えたMOSFETが実現できる。
(第1の変形例)
第3の実施形態の第1の変形例の半導体装置は、炭化珪素層が電流拡散領域を含む点で、第3の実施形態の半導体装置と異なる。
第3の実施形態の第1の変形例の半導体装置は、炭化珪素層が電流拡散領域を含む点で、第3の実施形態の半導体装置と異なる。
図16は、第3の実施形態の第1の変形例の半導体装置の模式断面図である。第3の実施形態の第1の変形例の半導体装置は、プレーナゲート型の縦型のMOSFET310である。
MOSFET310の炭化珪素層10は、電流拡散領域63を含む。
電流拡散領域63は、n型のSiCである。電流拡散領域63は、ドリフト領域56とpウェル領域58との間に位置する。
電流拡散領域63は、例えば、窒素(N)をn型不純物として含む。電流拡散領域63のn型不純物濃度は、例えば、2×1015cm-3以上5×1016cm-3以下である。電流拡散領域63のn型不純物濃度は、ドリフト領域56のn型不純物濃度より高い。
MOSFET310は、電流拡散領域63を備えることで、MOSFET300と比較してオン抵抗が低減する。言い換えれば、MOSFET300と比較してMOSFET310のオン電流が増加する。また、MOSFET300と比較して、MOSFET310に内蔵されたSBDの順方向電流も増加する。
(第2の変形例)
第3の実施形態の第2の変形例の半導体装置は、側面が第4の炭化珪素領域に接するシリサイド層を備える点で、第3の実施形態の半導体装置と異なる。
第3の実施形態の第2の変形例の半導体装置は、側面が第4の炭化珪素領域に接するシリサイド層を備える点で、第3の実施形態の半導体装置と異なる。
図17は、第3の実施形態の第2の変形例の半導体装置の模式断面図である。第3の実施形態の第2の変形例の半導体装置は、プレーナゲート型の縦型のMOSFET320である。
MOSFET320は、シリサイド層65を含む。
pウェルコンタクト領域62は、ソース領域60よりも深い。
シリサイド層65は、ソース電極42とpウェルコンタクト領域62との間に設けられる。シリサイド層65の側面は、ソース領域60に接する。
シリサイド層65はソース電極42に接する。シリサイド層65をソース電極42の一部とみなすことも可能である。シリサイド層65は、例えば、ニッケルシリサイドである。
MOSFET320は、シリサイド層65を備えることで、ソース電極42とソース領域60との間の電気抵抗が低減する。したがって、MOSFET300と比較してMOSFET320のオン抵抗が低減する。言い換えれば、MOSFET300と比較してMOSFET320のオン電流が増加する。
以上、第3の実施形態及びその変形例によれば、ショットキー障壁高さのばらつきが抑制された半導体装置が実現できる。また、デバイス構造が簡易で、製造プロセスも簡易な半導体装置が実現できる。
(第4の実施形態)
第4の実施形態の半導体装置は、第3の炭化珪素領域が第2の炭化珪素領域に接する点で、第3の実施形態の半導体装置と異なる。以下、第3の実施形態と重複する内容については、一部記述を省略する。
第4の実施形態の半導体装置は、第3の炭化珪素領域が第2の炭化珪素領域に接する点で、第3の実施形態の半導体装置と異なる。以下、第3の実施形態と重複する内容については、一部記述を省略する。
図18は、第4の実施形態の半導体装置の模式断面図である。図19は、第4の実施形態の半導体装置の模式上面図である。図20は、第4の実施形態の半導体装置の模式断面図である。図18は、図19のAA’断面である。図20は、図19のBB’断面である。
第4の実施形態の半導体装置は、プレーナゲート型の縦型のMOSFET400である。MOSFET400は、電子をキャリアとするnチャネル型トランジスタである。
MOSFET400は、内蔵ダイオードとしてSBDを備える。内蔵ダイオードであるSBDが第1の実施形態のSBD100と同様の構造を備える。また、内蔵ダイオードは、MPS(Merged PiN Schottky)ダイオードである。
MOSFET400は、炭化珪素層10、ソース電極42(第1の電極)、ドレイン電極44(第2の電極)、ゲート絶縁層46、ゲート電極50、層間絶縁層52を備える。ソース電極42は、第1の部分42Xと第2の部分42Yを有する。
ソース電極42は、第1の電極の一例である。ドレイン電極44は、第2の電極の一例である。
炭化珪素層10は、ドレイン領域54、ドリフト領域56(第1の炭化珪素領域)、酸素領域57(第2の炭化珪素領域)、pウェル領域58(第3の炭化珪素領域)、ソース領域60(第4の炭化珪素領域)、pウェルコンタクト領域62を含む。
酸素領域57は、n-型のSiCである。酸素領域57は、ドリフト領域18とソース電極42との間に位置する。酸素領域57は、ドリフト領域18と第1の面P1との間に位置する。酸素領域57は、ソース電極42に接する。
酸素領域57は、pウェルコンタクト領域62に囲まれる。酸素領域57は、pウェルコンタクト領域62に接する。
pウェルコンタクト領域62は、p+型のSiCである。pウェルコンタクト領域62は、pウェル領域58とソース電極42との間に位置する。pウェルコンタクト領域62は、pウェル領域58と第1の面P1との間に位置する。pウェルコンタクト領域62は、ソース領域60に隣り合う。
pウェルコンタクト領域62は、酸素領域57を囲む。
図21は、第4の実施形態及び変形例の上面図である。図21は、第4の実施形態及び変形例の酸素領域57とpウェルコンタクト領域62のレイアウトパターンを示す。
図21(a)は第4の実施形態の上面図、図21(b)は第1の変形例の上面図、図21(c)は第2の変形例の上面図、図21(d)は第3の変形例の上面図、図21(e)は第4の変形例の上面図である。
酸素領域57とpウェルコンタクト領域62のレイアウトパターンは、図21(b)のように、格子状であっても構わない。また、酸素領域57とpウェルコンタクト領域62のレイアウトパターンは、図21(c)や図21(d)のように、ストライプ状であっても構わない。また、図21(e)のように、六角形状であっても構わない。
以上、第4の実施形態によれば、ショットキー障壁高さのばらつきが抑制された半導体装置が実現できる。また、デバイス構造が簡易で、製造プロセスも簡易な半導体装置が実現できる。
(第5の実施形態)
第5の実施形態の半導体装置は、第2の炭化珪素領域と第1の電極との界面が、第1の面よりも第2の面の側にある点で、第4の実施形態の半導体装置と異なる。以下、第4の実施形態と重複する内容については、一部記述を省略する。
第5の実施形態の半導体装置は、第2の炭化珪素領域と第1の電極との界面が、第1の面よりも第2の面の側にある点で、第4の実施形態の半導体装置と異なる。以下、第4の実施形態と重複する内容については、一部記述を省略する。
図22は、第5の実施形態の半導体装置の模式断面図である。図22は、第4の実施形態の図18に相当する図である。
第5の実施形態の半導体装置は、プレーナゲート型の縦型のMOSFET500である。MOSFET500は、電子をキャリアとするnチャネル型トランジスタである。
MOSFET500は、内蔵ダイオードとしてSBDを備える。内蔵ダイオードであるSBDが第1の実施形態のSBD100と同様の構造を備える。また、内蔵ダイオードは、MPSダイオードである。
MOSFET500は、炭化珪素層10、ソース電極42(第1の電極)、ドレイン電極44(第2の電極)、ゲート絶縁層46、ゲート電極50、層間絶縁層52を備える。ソース電極42は、第1の部分42Xと第2の部分42Yを有する。
ソース電極42は、第1の電極の一例である。ドレイン電極44は、第2の電極の一例である。
炭化珪素層10は、ドレイン領域54、ドリフト領域56(第1の炭化珪素領域)、酸素領域57(第2の炭化珪素領域)、pウェル領域58(第3の炭化珪素領域)、ソース領域60(第4の炭化珪素領域)、pウェルコンタクト領域62を含む。
酸素領域57は、n-型のSiCである。酸素領域57は、ドリフト領域18とソース電極42との間に位置する。酸素領域57は、ドリフト領域18と第1の面P1との間に位置する。酸素領域57は、ソース電極42に接する。
酸素領域57は、pウェルコンタクト領域62に囲まれる。酸素領域57は、pウェルコンタクト領域62に接する。
酸素領域57とソース電極42との界面は、第1の面P1よりも第2の面P2の側にある。例えば、炭化珪素層10に設けられた溝内にソース電極42の一部が埋め込まれる。
(変形例)
第5の実施形態の変形例の半導体装置は、第4の炭化珪素領域のパターンが異なる点で、第5の実施形態の半導体装置と異なる。
第5の実施形態の変形例の半導体装置は、第4の炭化珪素領域のパターンが異なる点で、第5の実施形態の半導体装置と異なる。
図23は、第5の実施形態の変形例の半導体装置の模式断面図である。図24は、第5の実施形態の変形例の半導体装置の模式上面図である。図25は、第5の実施形態の変形例の半導体装置の模式断面図である。図23は、図24のCC’断面である。図25は、図24のDD’断面である。
第5の実施形態の変形例の半導体装置は、プレーナゲート型の縦型のMOSFET510である。
ソース電極42の一部は、炭化珪素層10に設けられた溝内に埋め込まれる。溝内に埋め込まれたソース電極42の一部の側面に、ソース領域60が接する。
図24に示すように、炭化珪素層10の第1の面P1において、ソース領域60は、pウェルコンタクト領域62に挟まれる。
酸素領域57は、pウェルコンタクト領域62とpウェル領域58とで囲まれる。
MOSFET510によれば、MOSFET500と比較して、ソース電極42とソース領域60との間の電気抵抗が低減する。したがって、MOSFET500と比較してMOSFET510のオン抵抗が低減する。言い換えれば、MOSFET500と比較してMOSFET510のオン電流が増加する。
以上、第5の実施形態及びその変形例によれば、ショットキー障壁高さのばらつきが抑制された半導体装置が実現できる。また、デバイス構造が簡易で、製造プロセスも簡易な半導体装置が実現できる。
(第6の実施形態)
第6の実施形態の半導体装置は、ゲートトレンチとソーストレンチを備える点で、第3の実施形態の半導体装置と異なる。以下、第3の実施形態と重複する内容については、一部記述を省略する。
第6の実施形態の半導体装置は、ゲートトレンチとソーストレンチを備える点で、第3の実施形態の半導体装置と異なる。以下、第3の実施形態と重複する内容については、一部記述を省略する。
図26は、第6の実施形態の半導体装置の模式断面図である。第6の実施形態の半導体装置は、トレンチゲート型の縦型のMOSFET600である。また、MOSFET600は、ソース電極の一部がソーストレンチの中に設けられる。MOSFET600は、いわゆるダブルトレンチ構造のMOSFETである。電子をキャリアとするnチャネル型トランジスタである。
MOSFET600は、内蔵ダイオードとしてSBDを備える。内蔵ダイオードであるSBDが第1の実施形態のSBD100と同様の構造を備える。
MOSFET600は、炭化珪素層10、ソース電極42(第1の電極)、ドレイン電極44(第2の電極)、ゲート絶縁層46、ゲート電極50、層間絶縁層52を備える。ソース電極42は、第1の部分42Xと第2の部分42Yを有する。
ソース電極42は、第1の電極の一例である。ドレイン電極44は、第2の電極の一例である。
炭化珪素層10は、ドレイン領域54、ドリフト領域56(第1の炭化珪素領域)、酸素領域57(第2の炭化珪素領域)、pウェル領域58(第3の炭化珪素領域)、ソース領域60(第4の炭化珪素領域)、pウェルコンタクト領域62、電界緩和領域64、ゲートトレンチ70、ソーストレンチ80を含む。
ゲートトレンチ70は、炭化珪素層10の第1の面P1の側に設けられる。ゲートトレンチ70の深さは、pウェル領域58の深さよりも深い。
ゲート絶縁層46はゲートトレンチ70の中に設けられる。ゲート電極50はゲートトレンチ70の中に設けられる。ゲート電極50はゲート絶縁層46の上に設けられる。
ソーストレンチ80は、炭化珪素層10の第1の面P1の側に設けられる。ソーストレンチ80の深さは、pウェル領域58の深さよりも深い。
ソース電極42の一部がソーストレンチ80の中に設けられる。酸素領域57とソース電極42は、ソーストレンチ80の側面で接する。pウェルコンタクト領域62とソース電極42は、ソーストレンチ80の側面で接する。
電界緩和領域64は、p+型のSiCである。電界緩和領域64は、ドリフト領域56とソーストレンチ80との間に設けられる。電界緩和領域64は、ソーストレンチ80の底部に設けられる。電界緩和領域64は、ゲートトレンチ70内のゲート絶縁層46に印加される電界強度を低減する機能を有する。
電界緩和領域64は、例えば、アルミニウムをp型不純物として含む。電界緩和領域64のp型不純物濃度は、例えば、1×1018cm-3以上1×1022cm-3以下である。電界緩和領域64のp型不純物濃度は、pウェル領域58のp型不純物濃度よりも高い。
第6の実施形態のMOSFET600によれば、ダブルトレンチ構造を備えることにより微細化が可能となり、単位面積当たりのオン抵抗が低減できる。
以上、第6の実施形態によれば、ショットキー障壁高さのばらつきが抑制された半導体装置が実現できる。また、デバイス構造が簡易で、製造プロセスも簡易な半導体装置が実現できる。また、単位面積当たりのオン抵抗が低減できる半導体装置が実現できる。
(第7の実施形態)
第7の実施形態の半導体装置は、酸素領域が、ソーストレンチの底部に設けられる点で、第6の実施形態の半導体装置と異なる。以下、第6の実施形態と重複する内容については、一部記述を省略する。
第7の実施形態の半導体装置は、酸素領域が、ソーストレンチの底部に設けられる点で、第6の実施形態の半導体装置と異なる。以下、第6の実施形態と重複する内容については、一部記述を省略する。
図27は、第7の実施形態の半導体装置の模式断面図である。第7の実施形態の半導体装置は、トレンチゲート型の縦型のMOSFET700である。また、MOSFET700は、ソース電極の一部がソーストレンチの中に設けられる。MOSFET700は、いわゆるダブルトレンチ構造のMOSFETである。電子をキャリアとするnチャネル型トランジスタである。
MOSFET700は、内蔵ダイオードとしてSBDを備える。内蔵ダイオードであるSBDが第1の実施形態のSBD100と同様の構造を備える。
MOSFET700は、炭化珪素層10、ソース電極42(第1の電極)、ドレイン電極44(第2の電極)、ゲート絶縁層46、ゲート電極50、層間絶縁層52を備える。ソース電極42は、第1の部分42Xと第2の部分42Yを有する。
ソース電極42は、第1の電極の一例である。ドレイン電極44は、第2の電極の一例である。
炭化珪素層10は、ドレイン領域54、ドリフト領域56(第1の炭化珪素領域)、酸素領域57(第2の炭化珪素領域)、pウェル領域58(第3の炭化珪素領域)、ソース領域60(第4の炭化珪素領域)、pウェルコンタクト領域62、電界緩和領域64、ゲートトレンチ70、ソーストレンチ80を含む。
ソース電極42の一部がソーストレンチ80の中に設けられる。酸素領域57とソース電極42は、ソーストレンチ80の底部で接する。pウェルコンタクト領域62とソース電極42は、ソーストレンチ80の側面で接する。
電界緩和領域64は、p+型のSiCである。電界緩和領域64は、ドリフト領域56とゲートトレンチ70との間に設けられる。
第7の実施形態のMOSFET700によれば、ダブルトレンチ構造を備えることにより微細化が可能となり、単位面積当たりのオン抵抗が低減できる。
以上、第7の実施形態によれば、ショットキー障壁高さのばらつきが抑制された半導体装置が実現できる。また、デバイス構造が簡易で、製造プロセスも簡易な半導体装置が実現できる。また、単位面積当たりのオン抵抗が低減できる半導体装置が実現できる。
(第8の実施形態)
第8の実施形態の半導体装置は、ソーストレンチが2個設けられ、酸素領域と第1の電極が第1の面で接する点で、第6の実施形態の半導体装置と異なる。以下、第6の実施形態と重複する内容については、一部記述を省略する。
第8の実施形態の半導体装置は、ソーストレンチが2個設けられ、酸素領域と第1の電極が第1の面で接する点で、第6の実施形態の半導体装置と異なる。以下、第6の実施形態と重複する内容については、一部記述を省略する。
図28は、第8の実施形態の半導体装置の模式断面図である。図29は、第8の実施形態の半導体装置の模式上面図である。図28は、図29のEE’断面である。
第8の実施形態の半導体装置は、トレンチゲート型の縦型のMOSFET800である。また、MOSFET800は、ソース電極の一部がソーストレンチの中に設けられる。MOSFET800は、いわゆるダブルトレンチ構造のMOSFETである。電子をキャリアとするnチャネル型トランジスタである。
MOSFET800は、内蔵ダイオードとしてSBDを備える。内蔵ダイオードであるSBDが第1の実施形態のSBD100と同様の構造を備える。また、内蔵ダイオードは、MPSダイオードである。
MOSFET800は、炭化珪素層10、ソース電極42(第1の電極)、ドレイン電極44(第2の電極)、ゲート絶縁層46、ゲート電極50、層間絶縁層52を備える。ソース電極42は、第1の部分42Xと第2の部分42Yを有する。
ソース電極42は、第1の電極の一例である。ドレイン電極44は、第2の電極の一例である。
炭化珪素層10は、ドレイン領域54、ドリフト領域56(第1の炭化珪素領域)、酸素領域57(第2の炭化珪素領域)、pウェル領域58(第3の炭化珪素領域)、ソース領域60(第4の炭化珪素領域)、pウェルコンタクト領域62、ゲートトレンチ70、第1のソーストレンチ80a、第2のソーストレンチ80bを含む。
ソース電極42の一部が、第1のソーストレンチ80a及び第2のソーストレンチ80bの中に設けられる。酸素領域57とソース電極42は、第1の面P1で接する。
酸素領域57は、第1のソーストレンチ80aと第2のソーストレンチ80bとの間に挟まれる。酸素領域57は、pウェルコンタクト領域62の間に挟まれる。酸素領域57は、pウェルコンタクト領域62に接する。pウェルコンタクト領域62は、電界緩和領域としても機能する。
以上、第8の実施形態によれば、ショットキー障壁高さのばらつきが抑制された半導体装置が実現できる。また、デバイス構造が簡易で、製造プロセスも簡易な半導体装置が実現できる。また、単位面積当たりのオン抵抗が低減できる半導体装置が実現できる。
(第9の実施形態)
第9の実施形態の半導体装置は、2個のソーストレンチの間に、更に別のトレンチが設けられる点で、第8の実施形態の半導体装置と異なる。以下、第8の実施形態と重複する内容については、一部記述を省略する。
第9の実施形態の半導体装置は、2個のソーストレンチの間に、更に別のトレンチが設けられる点で、第8の実施形態の半導体装置と異なる。以下、第8の実施形態と重複する内容については、一部記述を省略する。
図30は、第9の実施形態の半導体装置の模式断面図である。図30は、第8の実施形態の図28に相当する図である。
第9の実施形態の半導体装置は、トレンチゲート型の縦型のMOSFET900である。また、MOSFET900は、ソース電極の一部がソーストレンチの中に設けられる。MOSFET900は、いわゆるダブルトレンチ構造のMOSFETである。電子をキャリアとするnチャネル型トランジスタである。
MOSFET900は、内蔵ダイオードとしてSBDを備える。内蔵ダイオードであるSBDが第1の実施形態のSBD100と同様の構造を備える。また、内蔵ダイオードは、MPSダイオードである。
MOSFET900は、炭化珪素層10、ソース電極42(第1の電極)、ドレイン電極44(第2の電極)、ゲート絶縁層46、ゲート電極50、層間絶縁層52を備える。ソース電極42は、第1の部分42Xと第2の部分42Yを有する。
ソース電極42は、第1の電極の一例である。ドレイン電極44は、第2の電極の一例である。
炭化珪素層10は、ドレイン領域54、ドリフト領域56(第1の炭化珪素領域)、酸素領域57(第2の炭化珪素領域)、pウェル領域58(第3の炭化珪素領域)、ソース領域60(第4の炭化珪素領域)、pウェルコンタクト領域62、p領域66、ゲートトレンチ70、第1のソーストレンチ80a、第2のソーストレンチ80b、中間トレンチ82を含む。
中間トレンチは、第1のソーストレンチ80aと第2のソーストレンチ80bとの間に設けられる。
ソース電極42の一部が、第1のソーストレンチ80a、第2のソーストレンチ80b、及び中間トレンチ82の中に設けられる。酸素領域57とソース電極42は、第1の面P1で接する。
酸素領域57は、第1のソーストレンチ80aと中間トレンチ82との間に挟まれる。
酸素領域57は、中間トレンチ82と第2のソーストレンチ80bとの間に挟まれる。酸素領域57は、pウェルコンタクト領域62とp領域66との間に挟まれる。酸素領域57は、pウェルコンタクト領域62及びp領域66に接する。
酸素領域57は、中間トレンチ82と第2のソーストレンチ80bとの間に挟まれる。酸素領域57は、pウェルコンタクト領域62とp領域66との間に挟まれる。酸素領域57は、pウェルコンタクト領域62及びp領域66に接する。
以上、第9の実施形態によれば、ショットキー障壁高さのばらつきが抑制された半導体装置が実現できる。また、デバイス構造が簡易で、製造プロセスも簡易な半導体装置が実現できる。また、単位面積当たりのオン抵抗が低減できる半導体装置が実現できる。
(第10の実施形態)
第10の実施形態のインバータ回路及び駆動装置は、第3の実施形態の半導体装置を備えるインバータ回路及び駆動装置である。
第10の実施形態のインバータ回路及び駆動装置は、第3の実施形態の半導体装置を備えるインバータ回路及び駆動装置である。
図31は、第10の実施形態の駆動装置の模式図である。駆動装置1000は、モーター140と、インバータ回路150を備える。
インバータ回路150は、第3の実施形態のMOSFET300をスイッチング素子とする3個の半導体モジュール150a、150b、150cで構成される。3個の半導体モジュール150a、150b、150cを並列に接続することで、3個の交流電圧の出力端子U、V、Wを備える三相のインバータ回路150が実現される。インバータ回路150から出力される交流電圧により、モーター140が駆動する。
第10の実施形態によれば、特性の向上したMOSFET300を備えることで、インバータ回路150及び駆動装置1000の特性が向上する。
(第11の実施形態)
第11の実施形態の車両は、第3の実施形態の半導体装置を備える車両である。
第11の実施形態の車両は、第3の実施形態の半導体装置を備える車両である。
図32は、第11の実施形態の車両の模式図である。第11の実施形態の車両1100は、鉄道車両である。車両800は、モーター140と、インバータ回路150を備える。
インバータ回路150は、第3の実施形態のMOSFET300をスイッチング素子とする3個の半導体モジュールで構成される。3個の半導体モジュールを並列に接続することで、3個の交流電圧の出力端子U、V、Wを備える三相のインバータ回路150が実現される。インバータ回路150から出力される交流電圧により、モーター140が駆動する。モーター140により車両1100の車輪90が回転する。
第11の実施形態によれば、特性の向上したMOSFET300を備えることで、車両1100の特性が向上する。
(第12の実施形態)
第12の実施形態の車両は、第3の実施形態の半導体装置を備える車両である。
第12の実施形態の車両は、第3の実施形態の半導体装置を備える車両である。
図33は、第12の実施形態の車両の模式図である。第12の実施形態の車両1200は、自動車である。車両1200は、モーター140と、インバータ回路150を備える。
インバータ回路150は、第3の実施形態のMOSFET300をスイッチング素子とする3個の半導体モジュールで構成される。3個の半導体モジュールを並列に接続することで、3個の交流電圧の出力端子U、V、Wを備える三相のインバータ回路150が実現される。
インバータ回路150から出力される交流電圧により、モーター140が駆動する。モーター140により車両900の車輪90が回転する。
第12の実施形態によれば、特性の向上したMOSFET300を備えることで、車両1200の特性が向上する。
(第13の実施形態)
第13の実施形態の昇降機は、第3の実施形態の半導体装置を備える昇降機である。
第13の実施形態の昇降機は、第3の実施形態の半導体装置を備える昇降機である。
図34は、第13の実施形態の昇降機(エレベータ)の模式図である。第13の実施形態の昇降機1300は、かご610、カウンターウエイト612、ワイヤロープ614、巻上機616、モーター140と、インバータ回路150を備える。
インバータ回路150は、第3の実施形態のMOSFET300をスイッチング素子とする3個の半導体モジュールで構成される。3個の半導体モジュールを並列に接続することで、3個の交流電圧の出力端子U、V、Wを備える三相のインバータ回路150が実現される。
インバータ回路150から出力される交流電圧により、モーター140が駆動する。モーター140により巻上機616が回転し、かご610が昇降する。
第13の実施形態によれば、特性の向上したMOSFET300を備えることで、昇降機1300の特性が向上する。
以上、第1ないし第9の実施形態では、炭化珪素の結晶構造として4H-SiCの場合を例に説明したが、本発明は3C-SiC、又は、6H-SiCの結晶構造の炭化珪素に適用することも可能である。
また、MPS(Merged PiN Schottky)ダイオードにも本発明を適用することは可能である。例えば、第2の実施形態の図13において、p型領域26(第3の炭化珪素領域)とアノード電極12とをオーミックコンタクトさせれば、MPSとなる。この時、酸素領域20(第2の炭化珪素領域)によって、ドリフト領域18とアノード電極12とは安定した障壁をもつショットキーコンタクトを形成している。
なお、第1ないし第9の実施形態では、n型不純物が窒素又はリンである場合を例に説明したが、n型不純物としてヒ素(As)又はアンチモン(Sb)を適用することも可能である。
また、第1ないし第9の実施形態では、p型不純物が、アルミニウム又はボロンである場合を例に説明したが、p型不純物として、ガリウム(Ga)、インジウム(In)を適用することも可能である。
また、第10ないし第13の実施形態において、本発明の半導体装置を車両やエレベータに適用する場合を例に説明したが、本発明の半導体装置を例えば、太陽光発電システムのパワーコンディショナーなどに適用することも可能である。
また、第10ないし第13の実施形態において、第3の実施形態の半導体装置を適用する場合を例に説明したが、例えば、第4ないし第9の実施形態の半導体装置を適用することも可能である。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換え又は変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
10 炭化珪素層
12 アノード電極(第1の電極)
14 カソード電極(第2の電極)
18 ドリフト領域(第1の炭化珪素領域)
20 酸素領域(第2の炭化珪素領域)
22 酸化膜
24 積層膜(導電膜)
26 p型領域(第3の炭化珪素領域)
42 ソース電極(第1の電極)
42X 第1の部分
42Y 第2の部分
44 ドレイン電極(第2の電極)
46 ゲート絶縁層
50 ゲート電極
56 ドリフト領域(第1の炭化珪素領域)
57 酸素領域(第2の炭化珪素領域)
58 pウェル領域(第3の炭化珪素領域)
60 ソース領域(第4の炭化珪素領域)
100 SBD(半導体装置)
150 インバータ回路
200 JBSダイオード(半導体装置)
300 MOSFET(半導体装置)
400 MOSFET(半導体装置)
500 MOSFET(半導体装置)
600 MOSFET(半導体装置)
700 MOSFET(半導体装置)
800 MOSFET(半導体装置)
900 MOSFET(半導体装置)
1000 駆動装置
1100 車両
1200 車両
1300 昇降機
12 アノード電極(第1の電極)
14 カソード電極(第2の電極)
18 ドリフト領域(第1の炭化珪素領域)
20 酸素領域(第2の炭化珪素領域)
22 酸化膜
24 積層膜(導電膜)
26 p型領域(第3の炭化珪素領域)
42 ソース電極(第1の電極)
42X 第1の部分
42Y 第2の部分
44 ドレイン電極(第2の電極)
46 ゲート絶縁層
50 ゲート電極
56 ドリフト領域(第1の炭化珪素領域)
57 酸素領域(第2の炭化珪素領域)
58 pウェル領域(第3の炭化珪素領域)
60 ソース領域(第4の炭化珪素領域)
100 SBD(半導体装置)
150 インバータ回路
200 JBSダイオード(半導体装置)
300 MOSFET(半導体装置)
400 MOSFET(半導体装置)
500 MOSFET(半導体装置)
600 MOSFET(半導体装置)
700 MOSFET(半導体装置)
800 MOSFET(半導体装置)
900 MOSFET(半導体装置)
1000 駆動装置
1100 車両
1200 車両
1300 昇降機
Claims (4)
- n型の第1の炭化珪素領域を有する炭化珪素層に酸素のイオン注入を行い、
前記炭化珪素層の上に導電膜を形成し、
第1の熱処理を行う半導体装置の製造方法。 - 前記イオン注入の後、前記導電膜を形成する前に、前記第1の熱処理よりも温度の高い第2の熱処理を、更に行う請求項1記載の半導体装置の製造方法。
- 前記イオン注入の前に、前記炭化珪素層の上に酸化膜を形成し、
前記イオン注入の後、前記導電膜を形成する前に、前記酸化膜を除去する請求項1又は請求項2記載の半導体装置の製造方法。 - 前記第1の熱処理の温度は300℃以上700℃以下である請求項1ないし請求項3いずれか一項記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2023086651A JP2023103484A (ja) | 2020-05-14 | 2023-05-26 | 半導体装置の製造方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020084887A JP7362546B2 (ja) | 2020-05-14 | 2020-05-14 | 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機 |
JP2023086651A JP2023103484A (ja) | 2020-05-14 | 2023-05-26 | 半導体装置の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020084887A Division JP7362546B2 (ja) | 2020-05-14 | 2020-05-14 | 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2023103484A true JP2023103484A (ja) | 2023-07-26 |
Family
ID=78510433
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020084887A Active JP7362546B2 (ja) | 2020-05-14 | 2020-05-14 | 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機 |
JP2023086651A Pending JP2023103484A (ja) | 2020-05-14 | 2023-05-26 | 半導体装置の製造方法 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020084887A Active JP7362546B2 (ja) | 2020-05-14 | 2020-05-14 | 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機 |
Country Status (2)
Country | Link |
---|---|
US (2) | US11532721B2 (ja) |
JP (2) | JP7362546B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7362546B2 (ja) * | 2020-05-14 | 2023-10-17 | 株式会社東芝 | 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機 |
JP7273764B2 (ja) * | 2020-08-06 | 2023-05-15 | 株式会社東芝 | 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機 |
JP7271484B2 (ja) | 2020-09-15 | 2023-05-11 | 株式会社東芝 | 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機 |
JP7271483B2 (ja) | 2020-09-15 | 2023-05-11 | 株式会社東芝 | 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機 |
WO2023219135A1 (ja) * | 2022-05-13 | 2023-11-16 | 株式会社日立製作所 | 電力変換装置、電力変換装置の制御方法、半導体装置および半導体装置の制御方法 |
WO2024028995A1 (ja) * | 2022-08-03 | 2024-02-08 | 三菱電機株式会社 | 半導体装置および電力変換装置 |
JPWO2024028996A1 (ja) * | 2022-08-03 | 2024-02-08 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0845803A4 (en) * | 1996-04-18 | 2002-03-27 | Matsushita Electric Ind Co Ltd | SiC ELEMENT AND PROCESS FOR PRODUCING THE SAME |
US7084423B2 (en) | 2002-08-12 | 2006-08-01 | Acorn Technologies, Inc. | Method for depinning the Fermi level of a semiconductor at an electrical junction and devices incorporating such junctions |
US10062759B2 (en) | 2013-03-29 | 2018-08-28 | Hitachi, Ltd. | Silicon carbide semiconductor device and method for manufacturing same |
JP6158153B2 (ja) | 2014-09-19 | 2017-07-05 | 株式会社東芝 | 半導体装置及びその製造方法 |
JP6584966B2 (ja) * | 2016-01-12 | 2019-10-02 | 株式会社東芝 | 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び昇降機 |
JP6782615B2 (ja) * | 2016-11-21 | 2020-11-11 | 株式会社デンソー | 半導体装置の製造方法 |
JP7362546B2 (ja) * | 2020-05-14 | 2023-10-17 | 株式会社東芝 | 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機 |
-
2020
- 2020-05-14 JP JP2020084887A patent/JP7362546B2/ja active Active
-
2021
- 2021-02-16 US US17/176,215 patent/US11532721B2/en active Active
-
2022
- 2022-11-16 US US17/988,374 patent/US11901430B2/en active Active
-
2023
- 2023-05-26 JP JP2023086651A patent/JP2023103484A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
JP2021180262A (ja) | 2021-11-18 |
US20230079954A1 (en) | 2023-03-16 |
US11532721B2 (en) | 2022-12-20 |
US11901430B2 (en) | 2024-02-13 |
JP7362546B2 (ja) | 2023-10-17 |
US20210359098A1 (en) | 2021-11-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7362546B2 (ja) | 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機 | |
US8487318B2 (en) | Semiconductor device and manufacturing method thereof | |
JP7271483B2 (ja) | 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機 | |
CN112310216B (zh) | 半导体装置、逆变器电路、驱动装置、车辆及升降机 | |
US11424327B2 (en) | Semiconductor device, method for manufacturing semiconductor device, inverter circuit, drive device, vehicle, and elevator | |
US11411084B2 (en) | Semiconductor device, inverter circuit, drive device, vehicle, and elevator | |
JP7278914B2 (ja) | 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機 | |
US10249718B2 (en) | Semiconductor device, method for manufacturing semiconductor device, inverter circuit, driving device, vehicle, and elevator | |
JP7458217B2 (ja) | 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機 | |
JP2021034627A (ja) | 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機 | |
JP7278902B2 (ja) | 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機 | |
JP7273764B2 (ja) | 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機 | |
US11398556B2 (en) | Semiconductor device, inverter circuit, drive device, vehicle, and elevator | |
JP7297654B2 (ja) | 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機 | |
JP2023154314A (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
JP7278913B2 (ja) | 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機 | |
US20220310791A1 (en) | Semiconductor device, inverter circuit, drive device, vehicle, and elevator | |
US20230299152A1 (en) | Method for manufacturing semiconductor device, semiconductor device, inverter circuit, driving device, vehicle, and elevator | |
US11355612B2 (en) | Semiconductor device, method for manufacturing semiconductor device, inverter circuit, driving device, vehicle, and elevator | |
JP2023043336A (ja) | 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機 | |
JP2021141146A (ja) | 半導体装置 | |
CN116169173A (zh) | 半导体装置、逆变器电路、驱动装置、车辆以及升降机 | |
JP2023136823A (ja) | 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機 | |
JP2024031704A (ja) | 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機 | |
CN118693125A (zh) | 半导体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230526 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20240308 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20240409 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240606 |