JP2023095450A - デジタル移相回路及びデジタル移相器 - Google Patents

Abstract

【課題】従来よりも遅延量の低下を抑制しつつ高周波信号のロスの低減が可能なデジタル移相回路及びデジタル移相器を提供する。【解決手段】所定方向に延在する信号線路と、前記信号線路の一方側及び他方側に、前記信号線路から所定の距離だけ離間して配置される内側線路と、前記一方側及び前記他方側において、前記内側線路よりも前記信号線路から遠い位置に設けられる外側線路と、前記内側線路及び前記外側線路の各一端に対して電気的に接続される第１の接地導体と、前記外側線路の他端に対して電気的に接続される第２の接地導体と、を備え、前記所定の距離は、１０μｍ未満に設定されている、デジタル移相回路である。【選択図】図１

Description

本発明は、デジタル移相回路及びデジタル移相器に関する。

マイクロ波、準ミリ波又はミリ波などの高周波信号を対象とするデジタル制御型の移相回路（デジタル移相回路）が開示されている（例えば、非特許文献１参照）。デジタル移相回路は、信号線路、内側線路、外側線路、第１の接地導体、第２の接地導体、第１の電子スイッチ、第２の電子スイッチ、及びコンデンサを備える。

信号線路は、所定方向に延在して配置されている。内側線路は、信号線路の一方側及び他方側に、信号線路から１０μｍだけ離間して配置されている。外側線路は、信号線路の一方側及び他方側において、内側線路よりも信号線路から遠い位置に設けられている。第１の接地導体は、内側線路及び外側線路の各一端に対して電気的に接続されている。第２の接地導体は、外側線路の他端に対して電気的に接続されている。

第１の電子スイッチは、一方側の内側線路の他端及び第２の接地導体の間に接続されている。第２の電子スイッチは、他方側の内側線路の他端及び第２の接地導体の間に接続されている。コンデンサは、信号線路及び第２の接地導体の間に接続されている。

A Ka-band Digitally-Controlled Phase Shifter with sub-degree Phase Precision (2016,IEEE,RFIC)

本願発明者は、従来の構成例では信号の周波数が高くなるほど高周波信号のロスが増え、この高周波信号のロスが、コンデンサの静電容量値に起因していることを見出した。そこで、本願発明者は、より高い周波数で利用するためにコンデンサの静電容量値を可能な限り低減することで、信号のロスを低減可能であるとの着想を得た。

ただし、デジタル移相回路による遅延量は、デジタル移相回路のインダクタンス値と静電容量値との積の平方根に比例する。そのため、コンデンサの静電容量値を小さくするとデジタル移相回路の静電容量値が小さくなり、十分な遅延量が得られない場合がある。

本発明は、このような事情に鑑みてなされたもので、その目的は、遅延量の低下を抑制しつつ高周波信号のロスの低減が可能なデジタル移相回路及びデジタル移相器を提供することである。

本発明の一態様は、所定方向に延在する信号線路と、前記信号線路の一方側及び他方側の両側に、前記信号線路から所定の距離だけ離間して配置される２つの内側線路と、前記一方側及び前記他方側の両側において、前記内側線路よりも前記信号線路から遠い位置に設けられる２つの外側線路と、前記内側線路及び前記外側線路の各一端に対して電気的に接続される第１の接地導体と、前記外側線路の他端に対して電気的に接続される第２の接地導体と、前記一方側の前記内側線路の他端と前記第２の接地導体との間に接続される第１の電子スイッチと、前記他方側の前記内側線路の他端と前記第２の接地導体との間に接続される第２の電子スイッチと、を備え、前記所定の距離は、１０μｍ未満に設定されている、デジタル移相回路である。

このような構成により、遅延量の低下を抑制しつつ高周波信号のロスの低減が可能となる。

また、本発明の一態様によるデジタル移相回路は、前記所定の距離が、２μｍ以下に設定されてもよい。

また、本発明の一態様によるデジタル移相回路は、前記信号線路と前記第１の接地導体又は前記第２の接地導体との間に接続される第３の電子スイッチを備えてもよい。

また、本発明の一態様によるデジタル移相回路は、前記信号線路と前記第２の接地導体との間に接続されるコンデンサと、前記信号線路と前記第２の接地導体との間において、前記コンデンサに対して直列に接続される第４の電子スイッチと、を備え、前記コンデンサの上部の電極のサイズが、前記信号線路の幅以下であってもよい。

また、本発明の一態様によるデジタル移相回路は、前記第１の電子スイッチ及び前記第２の電子スイッチが、電界効果トランジスタであり、前記電界効果トランジスタのサイズが、前記第１の接地導体の幅と前記第２の接地導体の幅とを合わせた長さ以上であってもよい。

また、本発明の一態様によるデジタル移相回路は、前記第１の接地導体及び前記第２の接地導体の両方又は一方における前記外側線路及び前記内側線路の間が、多層構造で形成されてもよい。

また、本発明の一態様によるデジタル移相回路は、前記信号線路が、第１の導電層に形成され、前記内側線路が、絶縁層を挟んで前記第１の導電層と対向する第２の導電層に形成されてもよい。

また、本発明の一態様は、上述のデジタル移相回路が複数縦続接続され、第１の周波数から前記第１の周波数よりも高い第２の周波数までの周波数帯域の信号を、縦続接続された複数の前記デジタル移相回路によって移相するデジタル移相器であってもよい。そして、前記デジタル移相回路は、前記第１の電子スイッチ及び前記第２の電子スイッチが閉状態に設定される低遅延モードと、前記第１の電子スイッチ及び前記第２の電子スイッチが開状態に設定される高遅延モードと、のいずれかの動作モードで動作し、複数の前記デジタル移相回路の動作モードの制御状態に応じて変化する前記信号の振幅の大小関係は、前記信号の周波数が前記第１の周波数である場合と、前記信号の周波数が前記第２の周波数である場合とで異なってもよい。

また、本発明の一態様は、上述のデジタル移相回路が複数縦続接続され、第１の周波数から前記第１の周波数よりも高い第２の周波数までの周波数帯域の信号を、縦続接続された複数の前記デジタル移相回路によって移相するデジタル移相器であってもよい。そして、前記デジタル移相回路は、前記第１の電子スイッチ及び前記第２の電子スイッチが閉状態に設定される低遅延モードと、前記第１の電子スイッチ及び前記第２の電子スイッチが開状態に設定される高遅延モードと、のいずれかの動作モードで動作し、すべての前記デジタル移相回路が前記低遅延モードである場合での前記信号の振幅と、すべての前記デジタル移相回路が前記高遅延モードである場合での前記信号の振幅との間の大小関係は、前記信号の周波数が前記第１の周波数である場合と、前記信号の周波数が前記第２の周波数である場合とで異なってもよい。

以上説明したように、本発明によれば、遅延量の低下を抑制しつつ高周波信号のロスの低減が可能なデジタル移相回路及びデジタル移相器を提供することができる。

本実施形態に係るデジタル移相回路の斜視図である。 本実施形態に係るデジタル移相回路を＋Ｚ方向から見た概略図である。 従来のデジタル移相回路を＋Ｚ方向から見た概略図である。 本実施形態に係る高遅延モードを説明する図である。 本実施形態に係る低遅延モードを説明する図である。 本実施形態に係るデジタル移相器の概略構成図である。 本実施形態に係るデジタル移相回路の第１の変形例を示す図である。 本実施形態に係るデジタル移相回路の第２の変形例を示す図である。

以下、本実施形態に係るデジタル移相回路を、図面を用いて説明する。尚、図面における要素の形状及び大きさなどはより明確な説明のために誇張されることがある。

図１は、本実施形態に係るデジタル移相回路の斜視図である。図１に示す通り、本実施形態のデジタル移相回路Ａは、信号線路１、２つの内側線路２（第１の内側線路２ａ及び第２の内側線路２ｂ）、２つの外側線路３（第１の外側線路３ａ及び第２の外側線路３ｂ）、２つの接地導体４（第１の接地導体４ａ及び第２の接地導体４ｂ）、コンデンサ５、複数の接続導体６、４つの電子スイッチ７（第１の電子スイッチ７ａ、第２の電子スイッチ７ｂ、第３の電子スイッチ７ｃ及び第４の電子スイッチ７ｄ）及びスイッチ制御部８を備える。

信号線路１は、所定方向に延在する直線状の帯状導体である。すなわち、信号線路１は、一定幅、一定厚及び所定長さを有する長尺板状の導体である。図１に示す例では、信号線路１には、手前側から奥側に向かって信号Ｓが流れる。信号Ｓは、マイクロ波、 準ミリ波、又はミリ波の周波数帯域を有する高周波信号である。

尚、図１に示す前後方向をＸ軸方向とし、左右方向をＹ軸方向とし、上下方向（鉛直方向）をＺ軸方向とする。また、＋Ｘ方向は、Ｘ軸方向を手前側から奥側に向かう方向であり、－Ｘ方向は＋Ｘ方向とは反対方向である。＋Ｙ方向は、Ｙ軸方向を右に進む方向であり、－Ｙ方向は＋Ｙ方向とは反対方向である。＋Ｚ方向は、Ｚ軸方向を上方に進む方向であり、－Ｚ方向は＋Ｚ方向とは反対方向である。

第１の内側線路２ａは、直線状の帯状導体である。すなわち、第１の内側線路２ａは、一定幅、一定厚及び所定長さを有する長尺板状の導体である。第１の内側線路２ａは、信号線路１の延在方向と同一な方向に延在する。第１の内側線路２ａは、信号線路１と平行に設けられており、所定の距離Ｍだけ離間している。具体的には、第１の内側線路２ａは、信号線路１の一方側に所定の距離Ｍだけ離間して配置されている。換言すれば、第１の内側線路２ａは、信号線路１から＋Ｙ軸方向に所定の距離Ｍだけ離間して配置されている。

第２の内側線路２ｂは、直線状の帯状導体である。すなわち、第２の内側線路２ｂは、第１の内側線路２ａと同様に、一定幅、一定厚及び所定長さを有する長尺板状の導体である。第２の内側線路２ｂは、信号線路１の延在方向と同一な方向に延在する。第２の内側線路２ｂは、信号線路１と平行に設けられており、所定の距離Ｍだけ離間している。具体的には、第２の内側線路２ｂは、信号線路１の他方側に所定の距離Ｍだけ離間して配置されている。換言すれば、第２の内側線路２ｂは、信号線路１から－Ｙ軸方向に所定の距離Ｍだけ離間して配置されている。

所定の距離Ｍは、１０μｍ未満に設定されている。より好ましくは、所定の距離Ｍは、例えば２μｍ以下であり、信号線路１に対して内側線路２を可能な限り接近させることが望ましい。本実施形態では、信号線路１に対して内側線路２を製造限界又は製造限界近くまで接近させている。

第１の外側線路３ａは、信号線路１の一方側において、第１の内側線路２ａよりも信号線路１から遠い位置に設けられる直線状の帯状導体である。すなわち、第１の外側線路３ａは、第１の内側線路２ａよりも＋Ｙ方向に配置された直線状の帯状導体である。第１の外側線路３ａは、一定幅、一定厚及び所定長さを有する長尺板状の導体である。第１の外側線路３ａは、信号線路１に対して第１の内側線路２ａを挟んだ状態で信号線路１から所定距離を隔てて平行に設けられている。第１の外側線路３ａは、第１の内側線路２ａ及び第２の内側線路２ｂと同様に、信号線路１の延在方向と同一な方向に延在する。

第２の外側線路３ｂは、信号線路１の他方側において、第２の内側線路２ｂよりも信号線路１から遠い位置に設けられる直線状の帯状導体である。すなわち、第２の外側線路３ｂは、第２の内側線路２ｂよりも－Ｙ方向に配置された直線状の帯状導体である。第２の外側線路３ｂは、第１の外側線路３ａと同様に、一定幅、一定厚及び所定長さを有する長尺板状の導体である。第２の外側線路３ｂは、信号線路１に対して第２の内側線路２ｂを挟んだ状態で信号線路１から所定距離を隔てて平行に設けられている。第２の外側線路３ｂは、第１の内側線路２ａ及び第２の内側線路２ｂと同様に、信号線路１の延在方向と同一な方向に延在する。

第１の接地導体４ａは、第１の内側線路２ａ、第２の内側線路２ｂ、第１の外側線路３ａ及び第２の外側線路３ｂの各一端側に設けられる直線状の帯状導体である。第１の接地導体４ａは、第１の内側線路２ａ、第２の内側線路２ｂ、第１の外側線路３ａ及び第２の外側線路３ｂの各一端に電気的に接続されている。第１の接地導体４ａは、一定幅、一定厚及び所定長さを有する長尺板状の導体である。

第１の接地導体４ａは、同一方向に延在する第１の内側線路２ａ、第２の内側線路２ｂ、第１の外側線路３ａ及び第２の外側線路３ｂに直交するように設けられている。すなわち、第１の接地導体４ａは、Ｙ軸方向に延在するように配置されている。第１の接地導体４ａは、第１の内側線路２ａ、第２の内側線路２ｂ、第１の外側線路３ａ及び第２の外側線路３ｂから所定距離を隔てた下方に設けられている。

図１に示す例では、第１の接地導体４ａは、＋Ｙ方向における端部である一端が、第１の外側線路３ａの右側縁部と略同一位置となるように設定されている。図１に示す例では、第１の接地導体４ａは、－Ｙ方向における端部である他端が、第２の外側線路３ｂの左側縁部と略同一位置となるように設定されている。

第２の接地導体４ｂは、第１の内側線路２ａ、第２の内側線路２ｂ、第１の外側線路３ａ及び第２の外側線路３ｂの各他端側に設けられる直線状の帯状導体である。第２の接地導体４ｂは、第１の接地導体４ａと同様に一定幅、一定厚及び所定長さを有する長尺板状の導体である。

第２の接地導体４ｂは、第１の接地導体４ａに対して平行に配置されており、第１の接地導体４ａと同様に、第１の内側線路２ａ、第２の内側線路２ｂ、第１の外側線路３ａ及び第２の外側線路３ｂに直交するように設けられている。第２の接地導体４ｂは、第１の内側線路２ａ、第２の内側線路２ｂ、第１の外側線路３ａ及び第２の外側線路３ｂから所定距離を隔てた下方に設けられている。

第２の接地導体４ｂは、＋Ｙ方向における端部である一端が、第１の外側線路３ａの右側縁部と略同一位置となるように設定されている。第２の接地導体４ｂは、－Ｙ方向における端部である他端が、第２の外側線路３ｂの左側縁部と略同一位置となるように設定されている。図１に示す例では、第２の接地導体４ｂは、Ｙ軸方向における位置が第１の接地導体４ａと同一である。

コンデンサ５は、信号線路１と第１の接地導体４ａ又は第２の接地導体４ｂとの間に設けられる。例えば、コンデンサ５は、上部電極が信号線路１に対して接続され、下部電極が第４の電子スイッチ７ｄに対して電気的に接続されている。例えば、コンデンサ５は、ＭＩＭ（Metal Insulator Metal）構造の薄膜のコンデンサである。コンデンサ５は、平行平板型のコンデンサであってもよいし、櫛歯対向型のキャパシタ（インターデジタルキャパシタ）でもよい。尚、デジタル移相回路Ａの静電容量値Ｃは、コンデンサ５の静電容量値Ｃａを含む。

複数の接続導体６は、少なくとも接続導体６ａ～６ｆを含む。接続導体６ａは、第１の内側線路２ａの一端と第１の接地導体４ａとを電気的かつ機械的に接続する導体である。例えば、接続導体６ａは、Ｚ軸方向に延在する導体であり、一端（上端）が第１の内側線路２ａの下面に接続し、他端（下端）が第１の接地導体４ａの上面に接続する。

接続導体６ｂは、第２の内側線路２ｂの一端と第１の接地導体４ａとを電気的かつ機械的に接続する導体である。例えば、接続導体６ｂは、接続導体６ａと同様にＺ軸方向に延在する導体であり、一端（上端）が第２の内側線路２ｂの下面に接続し、他端（下端）が第１の接地導体４ａの上面に接続する。

接続導体６ｃは、第１の外側線路３ａの一端と第１の接地導体４ａとを電気的かつ機械的に接続する導体である。例えば、接続導体６ｃは、Ｚ軸方向に延在する導体であり、一端（上端）が第１の外側線路３ａの一端における下面に接続し、他端（下端）が第１の接地導体４ａの上面に接続する。

接続導体６ｄは、第１の外側線路３ａの他端と第２の接地導体４ｂとを電気的かつ機械的に接続する導体である。例えば、接続導体６ｄは、Ｚ軸方向に延在する導体であり、一端（上端）が第１の外側線路３ａの他端における下面に接続し、他端（下端）が第２の接地導体４ｂの上面に接続する。

接続導体６ｅは、第２の外側線路３ｂの一端と第１の接地導体４ａとを電気的かつ機械的に接続する導体である。例えば、接続導体６ｅは、Ｚ軸方向に延在する導体であり、一端（上端）が第２の外側線路３ｂの一端における下面に接続し、他端（下端）が第１の接地導体４ａの上面に接続する。

接続導体６ｆは、第２の外側線路３ｂの他端と第２の接地導体４ｂとを電気的かつ機械的に接続する導体である。例えば、接続導体６ｆは、Ｚ軸方向に延在する導体であり、一端（上端）が第２の外側線路３ｂの他端における下面に接続し、他端（下端）が第２の接地導体４ｂの上面に接続する。

接続導体６ｇは、信号線路１の他端とコンデンサ５の一端とを電気的かつ機械的に接続する導体である。例えば、接続導体６ｇは、Ｚ軸方向に延在する導体であり、一端（上端）が信号線路１の他端における下面に接続し、他端（下端）がコンデンサ５の一端に接続する。

第１の電子スイッチ７ａは、第１の内側線路２ａの他端と第２の接地導体４ｂとの間に接続される。第１の電子スイッチ７ａは、例えばＭＯＳ型ＦＥＴ（電界効果トランジスタ）であり、ドレイン端子が第１の内側線路２ａの他端に電気的に接続され、ソース端子が第２の接地導体４ｂに電気的に接続され、ゲート端子がスイッチ制御部８に電気的に接続されている。例えば、第１の電子スイッチ７ａのサイズは、第２の接地導体４ｂの幅以上である。

第１の電子スイッチ７ａは、スイッチ制御部８からゲート端子に入力されるゲート信号に基づいて閉状態又は開状態に制御される。閉状態とは、ドレイン端子及びソース端子が導通している状態である。開状態とは、ドレイン端子及びソース端子が導通しておらず、電気的な接続が遮断している状態である。第１の電子スイッチ７ａは、スイッチ制御部８の制御によって、第１の内側線路２ａの他端及び第２の接地導体４ｂを電気的に接続した導通状態又はその電気的な接続を遮断した遮断状態にする。

第２の電子スイッチ７ｂは、第２の内側線路２ｂの他端と第２の接地導体４ｂとの間に接続される。第２の電子スイッチ７ｂは、例えばＭＯＳ型ＦＥＴであり、ドレイン端子が第２の内側線路２ｂの他端に接続され、ソース端子が第２の接地導体４ｂに接続され、ゲート端子がスイッチ制御部８に接続されている。例えば、第２の電子スイッチ７ｂのサイズは、第２の接地導体４ｂの幅以上である。

第２の電子スイッチ７ｂは、スイッチ制御部８からゲート端子に入力されるゲート信号に基づいて閉状態又は開状態に制御される。第２の電子スイッチ７ｂは、スイッチ制御部８の制御によって、第２の内側線路２ｂの他端及び第２の接地導体４ｂを電気的に接続した導通状態又はその電気的な接続を遮断した遮断状態にする。

第３の電子スイッチ７ｃは、信号線路１の他端と第２の接地導体４ｂとの間に接続される。第３の電子スイッチ７ｃは、例えばＭＯＳ型ＦＥＴであり、ドレイン端子が信号線路１の他端に接続され、ソース端子が第２の接地導体４ｂに接続され、ゲート端子がスイッチ制御部８に接続されている。尚、図１に示す例では、第３の電子スイッチ７ｃは、信号線路１の他端側に設けられているが、これに限定されず、信号線路１の一端側に設けられてもよい。

第３の電子スイッチ７ｃは、スイッチ制御部８からゲート端子に入力されるゲート信号に基づいて閉状態又は開状態に制御される。第３の電子スイッチ７ｃは、スイッチ制御部８の制御によって、信号線路１の他端及び第２の接地導体４ｂを電気的に接続した導通状態又はその電気的な接続を遮断した遮断状態にする。

第４の電子スイッチ７ｄは、信号線路１の他端と第２の接地導体４ｂとの間において、コンデンサ５に対して直列に接続される。第４の電子スイッチ７ｄは、例えばＭＯＳ型ＦＥＴである。図１に示す例では、第４の電子スイッチ７ｄは、ドレイン端子がコンデンサ５の下部電極に接続され、ソース端子が第２の接地導体４ｂに接続され、ゲート端子がスイッチ制御部８に接続されている。

第４の電子スイッチ７ｄは、スイッチ制御部８からゲート端子に入力されるゲート信号に基づいて閉状態又は開状態に制御される。第４の電子スイッチ７ｄは、スイッチ制御部８の制御によって、コンデンサ５の下部電極及び第２の接地導体４ｂを電気的に接続した導通状態又はその電気的な接続を遮断した遮断状態にする。

スイッチ制御部８は、複数の電子スイッチ７である第１の電子スイッチ７ａ、第２の電子スイッチ７ｂ、第３の電子スイッチ７ｃ及び第４の電子スイッチ７ｄを制御する制御回路である。例えば、スイッチ制御部８は、４つの出力ポートを備えている。スイッチ制御部８は、各出力ポートから個別のゲート信号を出力して複数の電子スイッチ７の各ゲート端子に供給することにより複数の電子スイッチ７のそれぞれを個別に開状態又は閉状態に制御する。

図１ではデジタル移相回路Ａの機械的構造が解り易いようにデジタル移相回路Ａを斜視した模式図を示しているが、実際のデジタル移相回路Ａは、半導体製造技術を利用することにより、多層構造物として形成される。図２は、本実施形態のデジタル移相回路Ａを＋Ｚ方向から見た図である。尚、図２に示す例では、説明の便宜上、複数の電子スイッチ７及びスイッチ制御部８を省略している。

一例として、デジタル移相回路Ａは、信号線路１、第１の内側線路２ａ、第２の内側線路２ｂ、第１の外側線路３ａ及び第２の外側線路３ｂが第１の導電層Ｌ１に形成されている。第１の接地導体４ａ及び第２の接地導体４ｂは、絶縁層Ｉを挟んで第１の導電層Ｌ１と対向する第２の導電層Ｌ２に形成されている。第１の導電層Ｌ１に形成された構成要素と第２の導電層Ｌ２に形成された構成要素とは、ビアホール（via hole）によって相互に接続される。複数の接続導体６は、絶縁層Ｉ内に埋設されたビアホールに相当する。また、上記ビアホールの位置や数などは、図２に例示するものに限定されるものではない。

以下に、本実施形態に係るデジタル移相回路の特徴の一つについて説明する。本願発明者は、従来の構成例では信号Ｓの周波数が高くなるほど信号Ｓのロスが増え、この信号Ｓのロスが、信号線路及び第２の接地導体の間に接続されるコンデンサの静電容量値Ｃａに起因していることを見出した。そこで、本願発明者は、より高い周波数で利用するためにコンデンサの静電容量値Ｃａを可能な限り低減することで、信号Ｓのロスを低減し且つ小型化を実現可能であるとの着想を得た。

ただし、デジタル移相回路による遅延量は、デジタル移相回路のインダクタンス値Ｌと静電容量値Ｃとの積の平方根に比例する。そのため、静電容量値Ｃａを小さくするとデジタル移相回路の静電容量値Ｃが小さくなり、十分な遅延量が得られない場合がある。そこで、本願発明者は、静電容量値Ｃａを小さくした分だけインダクタンス値Ｌを大きくすれば、十分な遅延量を確保したまま信号Ｓのロスを低減し且つ小型化を実現可能であるという知見を得た。

本開示は、このような知見に基づいてなされたものであり、従来の構成よりも信号線路１に対して内側線路２を接近させることでインダクタンス値Ｌを増大させ、十分な遅延量を確保したまま信号Ｓのロスを低減し且つ小型化を実現するものである。

図３は、従来のデジタル移相回路１００を＋Ｚ方向から見た概略図である。デジタル移相回路１００では、信号線路１１０及び内側線路１２０の間の距離が１０μｍ以上に設定されている。本実施形態のデジタル移相回路Ａでは、従来のデジタル移相回路１００と比較して、所定の距離Ｍがより短く設定されている。そのため、本実施形態のコンデンサ５の静電容量値Ｃａを、図３に示すコンデンサ１３０よりも下げることができる。

静電容量値Ｃａを下げることは、コンデンサ５の小型化に寄与する。例えば、図２に示すように、所定の距離Ｍを１０μｍ未満に設定することで、コンデンサ５のサイズを信号線路１の幅Ｈ２以下にすることが可能になる。

次に、本実施形態に係るデジタル移相回路Ａの動作について、図４及び図５を参照して説明する。デジタル移相回路Ａは、動作モードとして、高遅延モード及び低遅延モードを有する。デジタル移相回路Ａは、高遅延モード又は低遅延モードで動作する。

（高遅延モード）
高遅延モードでは、信号Ｓに第１の位相差を発生させるモードである。高遅延モードでは、図４に示すように、第１の電子スイッチ７ａ及び第２の電子スイッチ７ｂが開状態に制御され、第４の電子スイッチ７ｄが閉状態に制御される。

第１の電子スイッチ７ａが開状態に制御されることにより、第１の内側線路２ａの他端及び第２の接地導体４ｂの電気的な接続が遮断された状態となる。第２の電子スイッチ７ｂが開状態に制御されることにより、第２の内側線路２ｂの他端及び第２の接地導体４ｂの電気的な接続が遮断された状態となる。第４の電子スイッチ７ｄが閉状態に制御されることにより、信号線路１の他端は、コンデンサ５を介して第２の接地導体４ｂに接続された状態となる。

信号線路１に入力端（他端）から出力端（一端）に向かって信号Ｓが伝搬すると、信号Ｓとは逆方向である一端から他端に向かってリターン電流Ｒ１が流れる。すなわち、リターン電流Ｒ１は、＋Ｘ方向に流れる信号Ｓとは逆方向である－Ｘ方向に向かって流れる電流である。高遅延モードでは、第１の電子スイッチ７ａ及び第２の電子スイッチ７ｂが開状態であるため、リターン電流Ｒ１は、主として、図４に示すように、第１の外側線路３ａ及び第２の外側線路３ｂを－Ｘ方向に流れる。

高遅延モードでは、リターン電流Ｒ１が第１の外側線路３ａ及び第２の外側線路３ｂを流れるため、低遅延モードと比較して、インダクタンス値Ｌが高い。高遅延モードでは、低遅延モードよりも高い遅延量を得ることができる。

（低遅延モード）
低遅延モードでは、信号Ｓに第１の位相差よりも小さい第２の位相差を発生させるモードである。低遅延モードでは、図５に示すように、第１の電子スイッチ７ａ及び第２の電子スイッチ７ｂが閉状態に制御され、第４の電子スイッチ７ｄが開状態に制御される。

第１の電子スイッチ７ａが閉状態に制御されることにより、第１の内側線路２ａの他端と第２の接地導体４ｂとが電気的に接続された状態となる。第２の電子スイッチ７ｂが閉状態に制御されることにより、第２の内側線路２ｂの他端と第２の接地導体４ｂとが電気的に接続された状態となる。

低遅延モードでは、第１の電子スイッチ７ａ及び第２の電子スイッチ７ｂが閉状態であるため、リターン電流Ｒ２は、主として、図５に示すように、第１の内側線路２ａ及び第２の内側線路２ｂを－Ｘ方向に流れる。低遅延モードでは、リターン電流Ｒ２が第１の内側線路２ａ及び第２の内側線路２ｂを流れるため、高遅延モードと比較して、インダクタンス値Ｌが低い。低遅延モードでの遅延量は、高遅延モードでの遅延量よりも低くなる。

また、本実施形態の第１の内側線路２ａ及び第２の内側線路２ｂは、従来の構成と比較して、信号線路１に接近している。そのため、本実施形態の低遅延モードでは、従来の構成による低遅延モードと比較して、インダクタンス値Ｌが高い。そのため、コンデンサ５の静電容量値Ｃａを従来よりも下げることが可能となる。

次に、本実施形態に係るデジタル移相器Ｂについて、図６を用いて説明する。図６は、本実施形態に係るデジタル移相器Ｂの概略構成図である。デジタル移相器Ｂは、縦続接続されたｎ個（ｎは２以上の整数）のデジタル移相回路Ａを備える。デジタル移相器Ｂは、所定の周波数帯域（以下、「使用周波数帯域」という。）の信号Ｓを、縦続接続されたｎ個のデジタル移相回路Ａによって移相する。使用周波数帯域は、第１の周波数ｆ１から第１の周波数よりも高い第２の周波数ｆ２までの範囲である。

デジタル移相器Ｂは、ｎ個のデジタル移相回路Ａのそれぞれを、低遅延モード及び高遅延モードのいずれかの動作モードで動作させることができる。したがって、デジタル移相器Ｂは、ｎ個のデジタル移相回路Ａのそれぞれの動作モードを低遅延モード又は高遅延モードに制御することで信号Ｓの遅延量を制御することができる。

例えば、デジタル移相器Ｂは、縦続接続されているｎ個のデジタル移相回路Ａのうち、１番目からｉ番目までのデジタル移相回路Ａを低遅延モードで動作させ、ｉ＋１番目からｎ番目までのデジタル移相回路Ａを高遅延モードで動作させる。デジタル移相器Ｂは、ｉの値を任意に変更することで、遅延制御状態を切り替えることができる。遅延制御状態とは、ｎ個のデジタル移相回路Ａの動作モードの制御状態を示し、例えば、縦続接続されているｎ個のデジタル移相回路Ａのうち、１番目から何番目までが高遅延モード又は低遅延モードであるのかを示すものである。

仮に、ｎが４６である場合には、遅延制御状態は、ｉが０，１，…，４６までの４７通りが考えられる。例えば、ｉが０である場合での遅延制御状態とは、ｎ個のデジタル移相回路Ａがすべて高遅延モードである場合を示す。例えば、ｉが４６である場合での遅延制御状態とは、ｎ個のデジタル移相回路Ａがすべて低遅延モードである場合を示す。

ここで、デジタル移相器Ｂでは、各々の遅延制御状態での信号Ｓにおける信号振幅の大小関係は、信号Ｓの周波数が第１の周波数ｆ１である場合と、信号Ｓの周波数が第２の周波数ｆ２である場合とで異なるように設定されてもよい。すなわち、複数のデジタル移相回路Ａの動作モードの制御状態に応じて変化する信号Ｓの振幅の大小関係は、信号Ｓの周波数が第１の周波数ｆ１である場合と、信号Ｓの周波数が第２の周波数ｆ２である場合とで異なるように設定されてもよい。

また、ｎ個のデジタル移相回路Ａがすべて低遅延モードである場合での信号Ｓの振幅と、ｎ個のデジタル移相回路Ａがすべて高遅延モードである場合での信号Ｓの振幅との間の大小関係は、信号Ｓの周波数が第１の周波数ｆ１である場合と、信号Ｓの周波数が第２の周波数ｆ２である場合とで異なるように設定されてもよい。

以上の通り、本実施形態のデジタル移相回路Ａは、信号線路１、２つの内側線路２、２つの外側線路３と、第１の接地導体４ａと、第２の接地導体４ｂと、第１の電子スイッチ７ａと、第２の電子スイッチ７ｂとを備える。内側線路２は、信号線路１の一方側及び他方側の両側に、信号線路１から所定の距離Ｍだけ離間して配置されている。そして、所定の距離Ｍは、１０μｍ未満に設定されており、より好ましくは２μｍ以下に設定されている。

このような構成により、コンデンサ５のサイズを小さくすることが可能となり、小型化に寄与する。例えば、本実施形態のコンデンサ５の上部の電極のサイズは、信号線路１の幅Ｈ２以下である。また、コンデンサ５の静電容量値Ｃａを下げることができるため、信号Ｓのロスを低減することができる。

尚、上述したデジタル移相回路Ａは、コンデンサ５を備える構成であるが、これに限定されず、コンデンサ５を備えなくてもよい。すなわち、デジタル移相回路Ａでは、信号線路１及び内側線路２を従来よりも接近させているため、図７に例示するようなコンデンサ５及び第３の電子スイッチ７ｃを備えない構成を採用することができる。

高遅延モードは、低遅延モードよりも信号Ｓのロスが多い。したがって、複数のデジタル移相回路Ａを縦続接続したデジタル移相器Ｂにおいては、遅延量が大きい条件ほど、信号Ｓのロスが大きくなる場合が考えられる。すなわち、移相量によって信号Ｓのロス（信号振幅）が変わってしまう場合がある。デジタル移相回路Ａでは、このような高遅延モード及び低遅延モードの間の信号振幅のアンバランスを低減するために、内側線路２よりも外側の第１の接地導体４ａ及び第２の接地導体４ｂが多層構造で形成されてもよい。

例えば、図８に示すように、第１の接地導体４ａ及び第２の接地導体４ｂにおける外側線路３及び内側線路２の間は、多層構造で形成されてもよい。外側線路３及び内側線路２の間とは、第１の外側線路３ａと第１の内側線路２ａとの間と、第２の外側線路３ｂと第２の内側線路２ｂとの間とを含む。ただし、これに限定されず。第１の接地導体４ａ及び第２の接地導体４ｂのいずれか一方において、外側線路３及び内側線路２の間を多層構造で形成されてもよい。

このような構成により、外側線路３及び内側線路２の間の接地導体４の抵抗値を下げることができ、高遅延モードにおける信号Ｓのロスを低減することができる。したがって、高遅延モード及び低遅延モードの間の信号振幅のアンバランスを低減することができる。

また、本実施形態のデジタル移相回路Ａでは、第１の電子スイッチ７ａ及び第２の電子スイッチ７ｂのそれぞれのサイズが、第２の接地導体４ｂの幅と第１の接地導体４ａの幅とは合わせた長さＨ１以上に設定されてもよい。第１の電子スイッチ７ａ及び第２の電子スイッチ７ｂの各サイズは、図６に例示する幅Ｈ１以上に設定されてもよい。より好ましくは、第１の電子スイッチ７ａ及び第２の電子スイッチ７ｂの各サイズは、幅Ｈ１と同等か幅Ｈ１よりも多少はみ出る程度に設定される。ここで、例えば、低遅延モードにおける信号Ｓのロスは、第１の電子スイッチ７ａ及び第２の電子スイッチ７ｂの閉状態での抵抗成分（オン抵抗成分）が主に起因する。

そのため、高遅延モード及び低遅延モードの間の信号振幅のアンバランスを低減するために、高遅延モードにおけるコンデンサ５による損失とリターン電流の電流経路による抵抗損失との和と同等の損失となる電界効果トランジスタを、第１の電子スイッチ７ａ及び第２の電子スイッチ７ｂとして用いてもよい。電界効果トランジスタの抵抗値とチャネル幅、即ち電界効果トランジスタのサイズとは相関関係がある。例えば、電界効果トランジスタのサイズが、長さＨ１程度になる場合に、当該電界効果トランジスタによる抵抗損失が、高遅延モードでのコンデンサ５による損失とリターン電流経路の抵抗損失との和と同程度となる。

デジタル移相回路Ａは、信号線路１と第１の接地導体４a又は第２の接地導体４ｂとの間に接続される第３の電子スイッチ７ｃを備えてもよい。例えば、低遅延モードでは、第３の電子スイッチ７ｃが閉状態（ＯＮ状態）に設定されることにより、信号線路１の損失を意図的に増加させている。この損失付与は、低遅延モードにおいて高周波信号に与える損失を高遅延モードにおいて高周波信号に与える損失と同程度にしようとするためのものである。例えば、高遅延モードでは、第３の電子スイッチ７ｃが開状態（ＯＦＦ状態）に設定されることにより、信号線路１の損失を意図的に増加させる処置は施されない。この結果、高遅延モードにおいて高周波信号に与える損失は、低遅延モードにおいて高周波信号に与える損失と同程度となる。

以上、本発明を好適な実施形態に基づいて説明してきたが、本発明は上述の実施形態に限定されず、本発明の要旨を逸脱しない範囲で種々の改変が可能である。例えば、信号線路１が第１の導電層に形成され、内側線路２は、絶縁層を挟んで第１の導電層と対向する第２の導電層に形成されてもよい。

１…信号線路、２…内側線路、２ａ…第１の内側線路、２ｂ…第２の内側線路、３…外側線路、３ａ…第１の外側線路、３ｂ…第２の外側線路、４…接地導体，４ａ…第１の接地導体、４ｂ…第２の接地導体、５…コンデンサ、６…接続導体、７…電子スイッチ，７ａ…第１の電子スイッチ、７ｂ…第２の電子スイッチ、７ｃ…第３の電子スイッチ、７ｄ…第４の電子スイッチ、８…スイッチ制御部

また、本実施形態の第１の内側線路２ａ及び第２の内側線路２ｂは、従来の構成と比較して、信号線路１に接近している。そのため、本実施形態の低遅延モードでは、従来の構成による低遅延モードと比較して、インダクタンス値Ｌが低い。そのため、コンデンサ５の静電容量値Ｃａを従来よりも下げることが可能となる。

Claims (9)

1. 所定方向に延在する信号線路と、
   前記信号線路の一方側及び他方側の両側に、前記信号線路から所定の距離だけ離間して配置される２つの内側線路と、
   前記一方側及び前記他方側の両側において、前記内側線路よりも前記信号線路から遠い位置に設けられる２つの外側線路と、
   前記内側線路及び前記外側線路の各一端に対して電気的に接続される第１の接地導体と、
   前記外側線路の他端に対して電気的に接続される第２の接地導体と、
   前記一方側の前記内側線路の他端と前記第２の接地導体との間に接続される第１の電子スイッチと、
   前記他方側の前記内側線路の他端と前記第２の接地導体との間に接続される第２の電子スイッチと、
   を備え、
   前記所定の距離は、１０μｍ未満に設定されている、
   デジタル移相回路。
2. 前記所定の距離は、２μｍ以下に設定されている、
   請求項１に記載のデジタル移相回路。
3. 前記信号線路と前記第１の接地導体又は前記第２の接地導体との間に接続される第３の電子スイッチを備える、
   請求項１又は請求項２に記載のデジタル移相回路。
4. 前記信号線路と前記第２の接地導体との間に接続されるコンデンサと、
   前記コンデンサに対して直列に接続される第４の電子スイッチと、
   を備え、
   前記コンデンサの上部の電極のサイズは、前記信号線路の幅以下である、
   請求項１から請求項３のいずれか一項に記載のデジタル移相回路。
5. 前記第１の電子スイッチ及び前記第２の電子スイッチは、電界効果トランジスタであり、
   前記電界効果トランジスタのサイズは、前記第１の接地導体の幅と前記第２の接地導体の幅とを合わせた長さ以上である、
   請求項１から請求項４のいずれか一項に記載のデジタル移相回路。
6. 前記第１の接地導体及び前記第２の接地導体の両方又は一方における前記外側線路及び前記内側線路の間は、多層構造で形成されている、
   請求項１から請求項５のいずれか一項に記載のデジタル移相回路。
7. 前記信号線路は、第１の導電層に形成され、
   前記内側線路は、絶縁層を挟んで前記第１の導電層と対向する第２の導電層に形成されている、
   請求項１から請求項６のいずれか一項に記載のデジタル移相回路。
8. 請求項１～７のいずれか一項に記載のデジタル移相回路が複数縦続接続され、第１の周波数から前記第１の周波数よりも高い第２の周波数までの周波数帯域の信号を、縦続接続された複数の前記デジタル移相回路によって移相するデジタル移相器であって、
   前記デジタル移相回路は、前記第１の電子スイッチ及び前記第２の電子スイッチが閉状態に設定される低遅延モードと、前記第１の電子スイッチ及び前記第２の電子スイッチが開状態に設定される高遅延モードと、のいずれかの動作モードで動作し、
   複数の前記デジタル移相回路の動作モードの制御状態に応じて変化する前記信号の大小関係は、前記信号の周波数が前記第１の周波数である場合と、前記信号の周波数が前記第２の周波数である場合とで異なる、
   デジタル移相器。
9. 請求項１～７のいずれか一項に記載のデジタル移相回路が複数縦続接続され、第１の周波数から前記第１の周波数よりも高い第２の周波数までの周波数帯域の信号を、縦続接続された複数の前記デジタル移相回路によって移相するデジタル移相器であって、
   前記デジタル移相回路は、前記第１の電子スイッチ及び前記第２の電子スイッチが閉状態に設定される低遅延モードと、前記第１の電子スイッチ及び前記第２の電子スイッチが開状態に設定される高遅延モードと、のいずれかの動作モードで動作し、
   すべての前記デジタル移相回路が前記低遅延モードである場合での前記信号の振幅と、すべての前記デジタル移相回路が前記高遅延モードである場合での前記信号の振幅との間の大小関係は、前記信号の周波数が前記第１の周波数である場合と、前記信号の周波数が前記第２の周波数である場合とで異なる、
   デジタル移相器。

Images