JP2023091470A - 半導体製造装置 - Google Patents
半導体製造装置 Download PDFInfo
- Publication number
- JP2023091470A JP2023091470A JP2021206231A JP2021206231A JP2023091470A JP 2023091470 A JP2023091470 A JP 2023091470A JP 2021206231 A JP2021206231 A JP 2021206231A JP 2021206231 A JP2021206231 A JP 2021206231A JP 2023091470 A JP2023091470 A JP 2023091470A
- Authority
- JP
- Japan
- Prior art keywords
- block
- push
- semiconductor manufacturing
- semiconductor chip
- manufacturing apparatus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 104
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- 230000007246 mechanism Effects 0.000 claims abstract description 12
- 239000000463 material Substances 0.000 claims description 3
- 229910002601 GaN Inorganic materials 0.000 claims description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 2
- 239000010432 diamond Substances 0.000 claims description 2
- 229910003460 diamond Inorganic materials 0.000 claims description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical group [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 2
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 2
- 230000004048 modification Effects 0.000 description 14
- 238000012986 modification Methods 0.000 description 14
- 238000005336 cracking Methods 0.000 description 11
- 230000000630 rising effect Effects 0.000 description 7
- 230000009467 reduction Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 239000000758 substrate Substances 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000032798 delamination Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- QNRATNLHPGXHMA-XZHTYLCXSA-N (r)-(6-ethoxyquinolin-4-yl)-[(2s,4s,5r)-5-ethyl-1-azabicyclo[2.2.2]octan-2-yl]methanol;hydrochloride Chemical compound Cl.C([C@H]([C@H](C1)CC)C2)CN1[C@@H]2[C@H](O)C1=CC=NC2=CC=C(OCC)C=C21 QNRATNLHPGXHMA-XZHTYLCXSA-N 0.000 description 1
- 230000003028 elevating effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67126—Apparatus for sealing, encapsulating, glassing, decapsulating or the like
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Dicing (AREA)
Abstract
Description
本開示は、半導体チップのダイシングテープからの剥離に用いる半導体製造装置に関する。
特許文献1には、半導体チップをダイシングテープから剥離させる技術が開示されている。半導体製造工程の一つであるダイシング工程では、複数の半導体チップが一括形成された半導体基板の裏面にダイシングテープを貼着し、続けて半導体基板を切断する。その後半導体チップをダイシングテープから剥離させ、ピックアップしている。
しかし上述の方法では、ブロックが半導体チップの角を突き上げるため、チップ角のダイシングテープ剥離が進行しにくくなる課題があった。
本開示は上述の問題を解決するため、半導体チップ角のダイシングテープ剥離
が進行しやすい半導体製造装置の提供を目的とする。
が進行しやすい半導体製造装置の提供を目的とする。
本開示の態様は、四角形状の半導体チップを昇降する機構を有するピックアップステージを備え、ピックアップステージは四隅に第一の突き上げブロックを備え、第一の突き上げブロックは、半導体チップの一辺と平行な第一の辺と、半導体チップの他方の辺と平行な第二の辺と、第一の辺と第二の辺との間に第一の辺と第二の辺それぞれの延長線の交点よりも内側にオフセットするよう形成されたオフセット部とを備える半導体製造装置であることが好ましい。
本開示の態様によれば、半導体チップ角のダイシングテープ剥離が進行しやすくなり、その結果半導体チップのチップ割れ及びチップ欠けを抑制できる。
実施の形態1
図1は本開示の実施の形態1に係る突き上げブロックの平面図である。説明のため、半導体チップ1の載置位置を想像線で図示している。角部突き上げブロック2は半導体チップ1の四隅を突き上げるよう位置し、半導体チップ1の一辺と平行な第一の辺2aと、半導体チップ1の他方の辺と平行な第二の辺2bを有する。また角部突き上げブロック2は、第一の辺2аと第二の辺2bそれぞれの延長線の交点よりも内側にオフセットするよう形成されたオフセット部2cを有する。
図1は本開示の実施の形態1に係る突き上げブロックの平面図である。説明のため、半導体チップ1の載置位置を想像線で図示している。角部突き上げブロック2は半導体チップ1の四隅を突き上げるよう位置し、半導体チップ1の一辺と平行な第一の辺2aと、半導体チップ1の他方の辺と平行な第二の辺2bを有する。また角部突き上げブロック2は、第一の辺2аと第二の辺2bそれぞれの延長線の交点よりも内側にオフセットするよう形成されたオフセット部2cを有する。
角部突き上げブロック2は、載置される半導体チップ1を外縁と重ならない内側の位置で突き上げる。オフセット部2cは、第一の辺2a及び第二の辺2bそれぞれの延長線の交点を考えた場合、第一の辺2aの交点側の端点と第二の辺2bの交点側の端点を結ぶ線分と比較して内側に凹型となるよう形成されている。なおオフセット部2cは外側に凸の形となる態様でも良い。
半導体チップ1の剥離はその角を剥離起点とし、半導体チップ1の中央に向かって進行する。そのため従来の構成のようにチップ角を突き上げると、突き上げ動作によりチップ角にダイシングテープが押し付けられ、チップ角の剥離が阻害される問題がある。本実施形態1の構成ではブロック上面がチップ角及びチップ辺と接触していないため、ダイシングテープ剥離の開始を阻害することなく、半導体チップ1の剥離を進行させることができる。
またチップ角が剥離し始めてから剥離し終わるまでの間、チップ角が折れる方向に力が加わることから、チップ折れを防ぐために半導体チップ角部に近接する位置を保持する必要がある。本実施形態1の構成ではチップ角の両側を同じ角部突き上げブロック2で突き上げることで、チップ角の両側を均等に保持することができる。そのためチップ角部の割れ及び欠けを発生させることなく、半導体チップ1の剥離を進行させることができる。
また半導体チップ1の各辺の中央部分は剥離が遅いため、力がかかりチップ割れが発生しやすい。そのため半導体チップ1が2辺の長さが異なる長方形であった場合、角部突き上げブロック2の上面は半導体チップの長辺と平行な側の辺が長くなるよう構成する。それにより割れやすい長辺中央部分を十分支持することができるため、半導体チップ1にチップ割れ及びチップ欠けが発生するリスクを抑えることができる。
図2は本開示の実施の形態1に係る突き上げブロックの変形例の平面図である。本変形例の角部突き上げブロック3は、半導体チップ1と接触する接触平面3aと、接触平面3aとの接線からチップ中央方向に向かって低くなるよう傾斜する傾斜平面3bを有する。
図3は本開示の実施の形態1に係る半導体ピックアップ装置の断面図である。図3は角部突き上げブロック3が、図2の接触平面3a及び傾斜平面3bを通過するように切断された様子を示す。半導体ピックアップ装置は、ピックアップステージ100を備える。ピックアップステージ100は、その上面部から先端部を突出可能な角部突き上げブロック3を備える。角部突き上げブロック3は、ピックアップステージ100から先端を突出させることでダイシングテープ50を下面から突き上げる。ダイシングテープ50上にはダイシングにより個々に分離された半導体チップ1が貼付されているため、この際半導体チップ1が突き上げられ、ダイシングテープ50からの剥離が開始する。
角部突き上げブロック3を突き上げた後、接触平面3aは角部突き上げブロック2について前述したのと同様に、チップ角部の割れ及び欠けを発生させることなく、半導体チップ1の剥離を進行させる。また角部突き上げブロック3は傾斜平面3bを有するため、シート剥離がチップ角部及びチップ周辺部からだけではなく、傾斜平面3bと半導体チップ1との間の空間にも回り込んで進行する。結果、傾斜平面3bを有する角部突き上げブロック3の方が速やかにシート剥離を進行させることができる。
また角部突き上げブロック3は、接触平面3aにスリットによる凹部を含んだり、球形または針状部材による凸部を含んだりすることで凹凸形状を有していても良い。ブロックの表面に凹凸形状を有することで、シートと半導体チップ1との間に空間が生まれるため、より速やかにシート剥離を進行させることができる。
ピックアップステージ100は、チップと接する面に吸着溝や吸着穴を有しても良く、吸着溝のエッジ部はR面取り又はC面取り仕上げされている構造でも良い。この場合ピックアップステージ100はダイシングテープ50を吸引する機構を有し、半導体チップ1を突き上げる際にダイシングテープ50を吸引することで剥離を進めやすくできる機能を備える。また吸引機構の吸着圧力が変更可能な構成でも良い。
実施の形態2
図4は本開示の実施の形態2に係る突き上げブロックの構成を示す図である。上の図が平面図、下の図が斜視図である。本実施形態2は角部突き上げブロック3の他に、中央部突き上げブロック4を備える。
図4は本開示の実施の形態2に係る突き上げブロックの構成を示す図である。上の図が平面図、下の図が斜視図である。本実施形態2は角部突き上げブロック3の他に、中央部突き上げブロック4を備える。
ダイシングテープ50の剥離が進行していく際、本実施形態1のように半導体チップ1の角部のみを突き上げると、半導体チップ1の各辺中心部に力がかかりチップ割れ及びチップ欠けが発生することがある。中央部突き上げブロック4は、ダイシングテープ50の剥離が半導体チップ1の角部から中央部まで進行していく間、半導体チップ1を突き上げる。それにより半導体チップ1の各辺中央部付近が支持されるため、チップ割れ及びチップ欠けを抑制できる。
また本実施形態2の角部突き上げブロック3及び中央部突き上げブロック4は、別々に動作する昇降機構を有しても良い。角部突き上げブロック3が半導体チップ1を突き上げる動作は、チップ角のダイシングテープ剥離は阻害しないが、支持しているチップ角周辺での剥離は阻害する。そこで前述の昇降機構により、半導体チップ1の角部のダイシングテープ剥離が開始したところで、角部突き上げブロック3の上昇を止めるまたは下降を開始させる。それにより角部突き上げブロック3が中央部突き上げブロック4より低くなるためチップ角部のダイシングテープが剥離しやすくなり、半導体チップ1の中央方向へのダイシングテープ剥離が進行する。
なお、ピックアップステージ100は穴の開いたブロック立ての構造としている。複数の角部突き上げブロック3について取り付け部を同一形状にすることで、それぞれをピックアップステージ100の任意の場所に設置可能なため、部品の種類削減による低コスト化を実現できる。また取り付け部さえ共通していればブロック自体の大きさは変更可能なため、半導体チップ1のサイズが異なる場合でもブロックを交換すれば対応可能となり、その点でも低コスト化できる。
図5は、本開示の実施の形態2に係る中央部突き上げブロックの変形例を示す正面図である。本変形例は、上面を平面ではなく中央部が最も高い曲面とした中央部突き上げブロック5を備える。上面が平面の場合は上面外周に力が集中して加わっていたが、上面が曲面の場合はその力が分散されるため、チップ割れ及びチップ欠けを抑制できる。また中央部が最も高い形状のため、半導体チップ1の外周から中央に向かって進むダイシングテープ剥離を妨げにくい。
図6は、本開示の実施の形態2に係る中央部突き上げブロックの平面図である。中央部突き上げブロック4は、平面図で見た場合円形となる上面を有する。
図7は、本開示の実施の形態2に係る中央部突き上げブロックの変形例を示す平面図である。本変形例は、平面図で見た場合菱形となる上面を有する中央部突き上げブロック6を備える。
また図8は、本開示の実施の形態2に係る中央部突き上げブロックの変形例を示す平面図である。本変形例は、平面図で見た場合十字形状となる上面を有する中央部突き上げブロック7を備える。ここで言う十字形状とは、菱形を形成する四つの各辺を底辺とする互いに重ならない二等辺三角形四つを、菱形から取り除いた形状を指す。
本実施形態2は半導体チップ1の各辺中央部付近に加わる力を分散させることを目的とするため、各辺中央部付近を支持できる形状であれば良い。そのため、中央部突き上げブロック6及び7のような、菱形及び十字形状の上面を有する突き上げブロックでも良い。
実施の形態3
図9は本開示の実施の形態3に係る突き上げブロックの構成を示す正面図であり、図10は本開示の実施の形態3に係る突き上げブロックの構成を示す断面図である。本実施形態3の角部突き上げブロック8は、図10に示すように内部にバネ9等の弾性機構を有する。
図9は本開示の実施の形態3に係る突き上げブロックの構成を示す正面図であり、図10は本開示の実施の形態3に係る突き上げブロックの構成を示す断面図である。本実施形態3の角部突き上げブロック8は、図10に示すように内部にバネ9等の弾性機構を有する。
図11は本開示の実施の形態3に係る突き上げブロックの動作を示す図である。ダイシングテープ50の剥離が進む様子を、左の図から右の図へ順に示す。本実施形態3のバネ9は、剥離直前のダイシングテープ50の復元力よりも小さい復元力を有するものを選定している。そのため突き上げ動作の初期では左の図のように、角部突き上げブロック8が半導体チップ1を押し上げている。しかし突き上げ動作の後期では、ダイシングテープ50の復元力がバネ9の復元力を上回る。そのため右の図のように、ダイシングテープ50に押し戻される形で角部突き上げブロック8がピックアップステージ100側に沈み込む。この際、半導体チップ1とダイシングテープ50が剥離する。
上述のバネの働きにより、角部突き上げブロック8と中央部突き上げブロック4をまとめて一つの昇降機構で駆動させた場合でも、角部突き上げブロック8と中央部突き上げブロック4に別々の動作をさせることができる。そのため装置の低コスト化が実現できる。
実施の形態4
図12は本開示の実施の形態4に係る突き上げブロックの平面図である。説明のため、半導体チップ1の載置位置を想像線で図示している。実施の形態4は格子状に配置され、同じ形状の上面を有する複数の突き上げブロックを備える。そして半導体チップ1の各辺及び角部周辺に接するブロックは使用せず、それらのブロックより内側で半導体チップ1と接するブロックだけでダイシングテープ50を剥離させる。図12ではブロック200aが半導体チップ1の各辺に接し、ブロック200bが半導体チップ1の角部に接するため、これらより内側のブロック201、202、203、204、205を使用することとなる。
図12は本開示の実施の形態4に係る突き上げブロックの平面図である。説明のため、半導体チップ1の載置位置を想像線で図示している。実施の形態4は格子状に配置され、同じ形状の上面を有する複数の突き上げブロックを備える。そして半導体チップ1の各辺及び角部周辺に接するブロックは使用せず、それらのブロックより内側で半導体チップ1と接するブロックだけでダイシングテープ50を剥離させる。図12ではブロック200aが半導体チップ1の各辺に接し、ブロック200bが半導体チップ1の角部に接するため、これらより内側のブロック201、202、203、204、205を使用することとなる。
上述の複数の突き上げブロックは、それぞれ別々に動作する昇降機構を有し、内側のブロックほど高くなるよう順次動作する。図12の場合、まずブロック201、202、203、204、205が同時に突き上がる。一定時間後にブロック201は突き上げを止め、残りのブロック202、203、204、205は突き上げを続ける。更に一定時間後にブロック202が突き上げを止め、残りのブロック203、204,205が突き上げを続ける。このようにチップ角に近いブロックから順に突き上げを止めることで、内側のブロックが相対的に高くなるため、ダイシングテープ剥離をスムーズに進めることができる。
この形態であれば、半導体チップの大きさが変わった場合も使用ブロックを変更するだけで対応できる。つまり1つの半導体製造装置で複数サイズの半導体チップ1への適用が可能となるため、部品削減及び管理の簡便化が期待できる。
図13は本開示の実施の形態4に係るダイシングテープ剥離進行を示す正面図である。この図は図12と同じ半導体製造装置を正面から見ているため、突き上げに使用していないブロック200a及び200bはピックアップステージ100内にあり見えず、突き上げに使用していて手前にあるブロック201、202、203、204のみが見えている状態である。
まず左の図のように、ブロック201、202、203、204が協調して突き上げられる。半導体チップ1端部の剥離が始まった後、真ん中の図のように突き上げられているブロックの中で最も外側に位置するブロック201は上昇を止め、それ以外のブロック202、203、204は上昇を続ける。更に剥離が進んだ後、右の図のように突き上げられているブロックの中で最も外側に位置するブロック202は上昇を止め、それ以外のブロック203、204は上昇し続ける。これを繰り返すことで、半導体チップ1の中央部を支持してチップ割れ及びチップ欠けを抑制しつつ、ダイシングテープ剥離をスムーズに進めることができる。
図14、15は本開示の実施の形態4に係る変形例を示す平面図である。図14は半導体チップ1の外周及び角部に近接するブロック、そして半導体チップ1の対角線付近に接するブロック以外を使用する変形例を示す。ただし、半導体チップ1の中心と接するブロック215は使用する。これにより半導体チップ1とブロック全体との接触面積が少なくなるため、ダイシングテープ剥離が促進されやすくなる。具体的にはブロック210を使用せず、ブロック211、212、213、214、215を突き上げてダイシングテープ剥離を開始する。そしてブロック211、212、213、214、215の順に上昇を止め、剥離を進めていく。
図15は半導体チップ1の外周及び角部に近接するブロックを除き、それより内側のブロックを一つ置きに使用した変形例を示す。これにより半導体チップ1とブロック全体との接触面積がさらに少なくなるため、ダイシングテープ剥離が促進されやすくなる。具体的にはブロック220を使用せず、ブロック221、222、223、224を突き上げてダイシングテープ剥離を開始する。そしてブロック221、222、223、224の順に上昇を止め、剥離を進めていく。
なお本開示で示した突き上げブロックは金属製でも良く、樹脂製でも良い。金属製であれば摩耗しにくいため高寿命であり、形状変化による半導体チップ割れの防止にもつながる。樹脂製であれば材料費が安価なため低コスト化が実現できる。また本開示の半導体製造装置は、処理能力向上のため同時に複数の半導体チップを突き上げられる構成でも良い。
また本開示で示した突き上げブロックは、上昇速度及び突き出し量が変更可能な昇降機構を有しても良い。ダイシングテープの粘着力が強い場合は上昇速度を遅くしてチップ割れ及びチップ欠けのリスクを低減させ、突き出し量を大きくすることでダイシングテープ剥離を進めやすくする。逆に粘着力が弱い場合は上昇速度を早くして工程時間を短縮し、突き出し量を小さくすることでチップ割れ及びチップ欠けのリスクを低減させる。
さらに本開示は珪素で形成される基板を用いる場合を示しているが、珪素と比べてバンドギャップが大きいワイドバンドギャップ半導体を用いても良い。ワイドバンドギャップ半導体としては例えば、炭化珪素、窒化ガリウム系材料又はダイヤモンドがある。
1 半導体チップ、2 第一の辺、2a 第一の辺、2b 第二の辺、2c オフセット部、100 ピックアップステージ、200 ブロック、200a ブロック、200b ブロック、201 ブロック、202 ブロック、203 ブロック、204 ブロック、205 ブロック、210 ブロック、211 ブロック、212 ブロック、213 ブロック、214 ブロック、215 ブロック、220 ブロック、221 ブロック、222 ブロック、223 ブロック、224 ブロック
Claims (13)
- 四角形状の半導体チップを昇降する機構を有するピックアップステージを備え、
前記ピックアップステージは、四隅に第一の突き上げブロックを備え、
前記第一の突き上げブロックは、
前記半導体チップの一辺と平行な第一の辺と、
前記半導体チップの他方の辺と平行な第二の辺と、
前記第一の辺と前記第二の辺との間に、該第一の辺と該第二の辺それぞれの延長線の交点よりも内側にオフセットするよう形成されたオフセット部とを備える
半導体製造装置。 - 前記オフセット部が、前記第一の辺の前記交点の側の端点と前記第二の辺の前記交点の側の端点を結ぶ線分と比較して内側に凹形である請求項1に記載の半導体製造装置。
- 前記第一の突き上げブロックは、前記半導体チップの中央側の方が低くなるよう傾斜がついた面を有する請求項1または2に記載の半導体製造装置。
- 前記第一の突き上げブロックの上面が凹凸のある形状である請求項1から3の何れか一項に記載の半導体製造装置。
- 前記凹凸のある形状は、スリットによる凹部、球形による凸部または針状部材による凸部の何れか一つを含む形状である請求項4に記載の半導体製造装置。
- 前記ピックアップステージは、前記第一の突き上げブロックの内側で該第一の突き上げブロックと協調して動作する第二の突き上げブロックを備える請求項1から5の何れか一項に記載の半導体製造装置。
- 前記第一の突き上げブロックが、内部に弾性機能を有する請求項6に記載の半導体製造装置。
- 前記第二の突き上げブロックの上面が、前記半導体チップの各辺の中心付近を支持する形状である請求項6または7に記載の半導体製造装置。
- 前記第二の突き上げブロックの上面は、中央部が最も高くなるよう傾斜がついた曲面である請求項6から8の何れか一項に記載の半導体製造装置。
- 前記第二の突き上げブロックが複数のブロックから構成され、各ブロックが内側のブロックほど高くなるよう順次動作する請求項6に記載の半導体製造装置。
- 前記ピックアップステージが吸引機構を備える
請求項1から10の何れか一項に記載の半導体製造装置。 - 前記半導体チップがワイドバンドギャップ半導体で形成されている
請求項1から11の何れか一項に記載の半導体製造装置。 - 前記ワイドバンドギャップ半導体は、炭化珪素、窒化ガリウム系材料又はダイヤモンドである請求項12に記載の半導体製造装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021206231A JP2023091470A (ja) | 2021-12-20 | 2021-12-20 | 半導体製造装置 |
US17/814,446 US20230197476A1 (en) | 2021-12-20 | 2022-07-22 | Semiconductor manufacturing apparatus |
DE102022128124.8A DE102022128124A1 (de) | 2021-12-20 | 2022-10-25 | Vorrichtung zur Halbleiterherstellung |
CN202211612934.1A CN116313887A (zh) | 2021-12-20 | 2022-12-15 | 半导体制造装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021206231A JP2023091470A (ja) | 2021-12-20 | 2021-12-20 | 半導体製造装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2023091470A true JP2023091470A (ja) | 2023-06-30 |
Family
ID=86606526
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021206231A Pending JP2023091470A (ja) | 2021-12-20 | 2021-12-20 | 半導体製造装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20230197476A1 (ja) |
JP (1) | JP2023091470A (ja) |
CN (1) | CN116313887A (ja) |
DE (1) | DE102022128124A1 (ja) |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012164951A (ja) | 2011-01-21 | 2012-08-30 | Elpida Memory Inc | 半導体チップの剥離装置、及び半導体チップの剥離方法 |
-
2021
- 2021-12-20 JP JP2021206231A patent/JP2023091470A/ja active Pending
-
2022
- 2022-07-22 US US17/814,446 patent/US20230197476A1/en active Pending
- 2022-10-25 DE DE102022128124.8A patent/DE102022128124A1/de active Pending
- 2022-12-15 CN CN202211612934.1A patent/CN116313887A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
CN116313887A (zh) | 2023-06-23 |
DE102022128124A1 (de) | 2023-06-22 |
US20230197476A1 (en) | 2023-06-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2008021929A (ja) | サポートプレート、搬送装置、剥離装置及び剥離方法 | |
US7651925B2 (en) | Vacuum expansion of integrated circuits at sort | |
JPWO2008004270A1 (ja) | ピックアップ方法およびピックアップ装置 | |
US7518240B2 (en) | Deposition pattern for eliminating backside metal peeling during die separation in semiconductor device fabrication | |
JP2001093864A (ja) | 半導体ウェーハ固定治具及び半導体装置の製造方法 | |
JP2003229469A (ja) | 半導体チップピックアップ装置 | |
JP2023091470A (ja) | 半導体製造装置 | |
JP6366223B2 (ja) | 半導体チップのピックアップ装置 | |
JP2011082457A (ja) | 基板の処理方法及び基板保持装置 | |
KR101062708B1 (ko) | 칩 박리 방법, 칩 박리 장치, 및 반도체 장치 제조 방법 | |
JP5075769B2 (ja) | 半導体チップのピックアップ装置およびこれを用いた半導体チップのピックアップ方法 | |
TW202234567A (zh) | 半導體晶粒的拾取裝置以及拾取方法 | |
KR101199298B1 (ko) | 칩 박리 방법, 반도체 장치의 제조 방법, 및 칩 박리 장치 | |
JP2015008191A (ja) | 半導体装置の製造方法 | |
JP2007073778A (ja) | 半導体チップのピックアップ方法及び装置 | |
JP2008244132A (ja) | 半導体装置の製造方法および半導体装置 | |
JP2006321610A (ja) | 搬送装置 | |
JP2004259811A (ja) | ダイピックアップ方法及び装置 | |
JP2003086540A (ja) | 半導体装置の製造方法及びその製造装置 | |
JP5356061B2 (ja) | 剥離装置及び剥離方法 | |
JP5553062B2 (ja) | 位置決め装置と位置決め方法 | |
JP6631347B2 (ja) | 半導体装置の製造方法 | |
KR200363934Y1 (ko) | 다이 본더의 백업 홀더 구조 | |
JP7107436B2 (ja) | ダイシングテープの貼付方法 | |
JP2008153487A (ja) | 半導体装置の製造装置と製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20231220 |