CN116313887A - 半导体制造装置 - Google Patents

半导体制造装置 Download PDF

Info

Publication number
CN116313887A
CN116313887A CN202211612934.1A CN202211612934A CN116313887A CN 116313887 A CN116313887 A CN 116313887A CN 202211612934 A CN202211612934 A CN 202211612934A CN 116313887 A CN116313887 A CN 116313887A
Authority
CN
China
Prior art keywords
push
block
manufacturing apparatus
semiconductor chip
semiconductor manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211612934.1A
Other languages
English (en)
Inventor
上野和起
山下钦也
高木保志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN116313887A publication Critical patent/CN116313887A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67126—Apparatus for sealing, encapsulating, glassing, decapsulating or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Dicing (AREA)

Abstract

本发明涉及半导体制造装置，目的在于提供半导体芯片角的切割带剥离容易推进的半导体制造装置。本发明的半导体制造装置具有拾取台，该拾取台具有使四边形的半导体芯片升降的机构，拾取台在四角具有第一上推块。第一上推块构成为具有：与半导体芯片的一条边平行的第一边；与半导体芯片的另一条边平行的第二边；以及偏移部，其形成为在第一边与所述第二边之间与第一边和第二边各自的延长线的交点相比向内侧偏移。

Description

半导体制造装置
技术领域
本发明涉及半导体芯片的从切割带的剥离所使用的半导体制造装置。
背景技术
在专利文献1中公开了将半导体芯片从切割带剥离的技术。在作为半导体制造工序之一的切割工序中，在一并形成有多个半导体芯片的半导体基板的背面粘贴切割带，接下来将半导体基板切断。然后，将半导体芯片从切割带剥离而进行拾取。
专利文献1：日本特开2012-164951号公报
但是，在上述方法中，存在以下课题，即，由块将半导体芯片的角上推，因此芯片角的切割带剥离不易推进。
发明内容
本发明用于解决上述问题，其目的在于提供半导体芯片角的切割带剥离容易推进的半导体制造装置。
本发明的方案优选是以下半导体制造装置，该半导体制造装置具有拾取台，拾取台具有使四边形的半导体芯片升降的机构，拾取台在四角具有第一上推块，第一上推块具有：与半导体芯片的一条边平行的第一边；与半导体芯片的另一条边平行的第二边；以及偏移部，其形成为在第一边与第二边之间与第一边和第二边各自的延长线的交点相比向内侧偏移。
发明的效果
根据本发明的方案，半导体芯片角的切割带剥离变得容易推进，其结果，能够抑制半导体芯片的芯片裂纹及芯片缺损。
附图说明
图1是本发明的实施方式1涉及的上推块的俯视图。
图2是本发明的实施方式1涉及的上推块的变形例的俯视图。
图3是本发明的实施方式1涉及的半导体拾取装置的剖视图。
图4是表示本发明的实施方式2涉及的上推块的结构的图。
图5是表示本发明的实施方式2涉及的中央部上推块的变形例的正视图。
图6是本发明的实施方式2涉及的中央部上推块的俯视图。
图7是表示本发明的实施方式2涉及的中央部上推块的变形例的俯视图。
图8是表示本发明的实施方式2涉及的中央部上推块的变形例的俯视图。
图9是表示本发明的实施方式3涉及的上推块的结构的正视图。
图10是表示本发明的实施方式3涉及的上推块的结构的剖视图。
图11是表示本发明的实施方式3涉及的上推块的动作的图。
图12是本发明的实施方式4涉及的上推块的俯视图。
图13是表示本发明的实施方式4涉及的切割带剥离推进的正视图。
图14是表示本发明的实施方式4涉及的变形例的俯视图。
图15是表示本发明的实施方式4涉及的变形例的俯视图。
具体实施方式
实施方式1
图1是本发明的实施方式1涉及的上推块的俯视图。为了进行说明，通过假想线而图示出半导体芯片1的载置位置。角部上推块2位于将半导体芯片1的四角上推的位置处，具有与半导体芯片1的一条边平行的第一边2a和与半导体芯片1的另一条边平行的第二边2b。另外，角部上推块2具有偏移部2c，该偏移部2c形成为与第一边2a和第二边2b各自的延长线的交点相比向内侧偏移。
角部上推块2在不与外缘重叠的内侧的位置处将所载置的半导体芯片1上推。在考虑到第一边2a及第二边2b各自的延长线的交点的情况下，偏移部2c形成为与将第一边2a的交点侧的端点和第二边2b的交点侧的端点连接的线段相比向内侧凹。此外，偏移部2c也可以是成为向外侧凸的形状的方式。
半导体芯片1的剥离以该角为剥离起点，朝向半导体芯片1的中央推进。因此，如果像以往的结构那样将芯片角上推，则由于上推动作而使切割带被按压至芯片角，存在芯片角的剥离受到阻碍的问题。在本实施方式1的结构中，块上表面不与芯片角及芯片边接触，因此，不会阻碍切割带剥离的开始，能够使半导体芯片1的剥离推进。
另外，由于在从芯片角开始剥离至完成剥离的期间，在使芯片角弯折的方向施加力，因此为了防止芯片折断，需要对接近半导体芯片角部的位置进行保持。在本实施方式1的结构中，通过相同的角部上推块2对芯片角的两侧进行上推，由此能够对芯片角的两侧均等地进行保持。因此，不会产生芯片角部的裂纹及缺损，能够使半导体芯片1的剥离推进。
另外，半导体芯片1的各边的中央部分的剥离迟缓，因此，容易受力而产生芯片裂纹。因此，在半导体芯片1是2条边的长度不同的长方形的情况下，角部上推块2的上表面构成为与半导体芯片的长边平行侧的边变长。由此，能够充分地对容易产生裂纹的长边中央部分进行支撑，因此，能够抑制在半导体芯片1产生芯片裂纹及芯片缺损的风险。
图2是本发明的实施方式1涉及的上推块的变形例的俯视图。本变形例的角部上推块3具有与半导体芯片1接触的接触平面3a和以从与接触平面3a之间的切线朝向芯片中央方向而变低的方式倾斜的倾斜平面3b。
图3是本发明的实施方式1涉及的半导体拾取装置的剖视图。图3示出将角部上推块3以穿过图2的接触平面3a及倾斜平面3b的方式剖开的情况。半导体拾取装置具有拾取台100。拾取台100具有能够从其上表面部使前端部凸出的角部上推块3。角部上推块3通过使前端从拾取台100凸出而将切割带50从下表面上推。在切割带50之上粘贴有通过切割而被分离成单个芯片的半导体芯片1，因此，此时半导体芯片1被上推，从切割带50的剥离开始。
在将角部上推块3上推之后，接触平面3a与针对角部上推块2在前面叙述过的情况同样地，不产生芯片角部的裂纹及缺损，使半导体芯片1的剥离推进。另外，角部上推块3具有倾斜平面3b，因此，薄片剥离不仅从芯片角部及芯片周边部开始，还迂回至倾斜平面3b与半导体芯片1之间的空间而推进。其结果，具有倾斜平面3b的角部上推块3能够迅速地使薄片剥离推进。
另外，角部上推块3也可以在接触平面3a包含由狭缝形成的凹部，或者包含由球形或针状部件形成的凸部，从而具有凹凸形状。通过在块的表面具有凹凸形状，从而在薄片与半导体芯片1之间产生空间，因此，能够更快速地使薄片剥离推进。
拾取台100也可以在与芯片接触的面具有吸附槽或吸附孔，吸附槽的边缘部也可以是被进行了R倒角或C倒角精加工的构造。在这种情况下，拾取台100具有对切割带50进行吸引的机构，具有通过在将半导体芯片1上推时对切割带50进行吸引而能够使剥离容易地推进的功能。另外，也可以是能够变更吸引机构的吸附压力的结构。
实施方式2
图4是表示本发明的实施方式2涉及的上推块的结构的图。上图是俯视图，下图是斜视图。本实施方式2除了具有角部上推块3以外还具有中央部上推块4。
在切割带50的剥离不断推进时，如果如本实施方式1这样仅将半导体芯片1的角部上推，则有时半导体芯片1的各边中心部受力而产生芯片裂纹及芯片缺损。中央部上推块4在切割带50的剥离从半导体芯片1的角部向中央部推进的期间将半导体芯片1上推。由此，半导体芯片1的各边中央部附近得到支撑，因此，能够抑制芯片裂纹及芯片缺损。
另外，本实施方式2的角部上推块3及中央部上推块4也可以具有分别进行动作的升降机构。角部上推块3将半导体芯片1上推的动作不阻碍芯片角的切割带剥离，但阻碍受到支撑的芯片角周边的剥离。因此，通过前述的升降机构，在半导体芯片1的角部的切割带剥离开始时，停止角部上推块3的上升或使其开始下降。由此，角部上推块3变得低于中央部上推块4，因此，芯片角部的切割带变得容易剥离，向半导体芯片1的中央方向的切割带剥离推进。
此外，拾取台100是开设有孔的使块升起的构造。关于多个角部上推块3，通过将安装部设为相同形状，从而能够将它们各自设置于拾取台100的任意的部位，因此能够实现由部件的种类削减带来的低成本化。另外，只要安装部是共通的，则块自身的大小可以变更，因此，即使在半导体芯片1的尺寸不同的情况下，只要对块进行更换就能够应对，在这一点上也能够实现低成本化。
图5是表示本发明的实施方式2涉及的中央部上推块的变形例的正视图。本变形例具有上表面不是平面而是中央部最高的曲面的中央部上推块5。在上表面为平面的情况下，在上表面外周集中地施加有力，但在上表面为曲面的情况下，该力被分散，因此能够抑制芯片裂纹及芯片缺损。另外，由于呈中央部最高的形状，因此不易妨碍从半导体芯片1的外周朝向中央推进的切割带剥离。
图6是本发明的实施方式2涉及的中央部上推块的俯视图。中央部上推块4具有在俯视图中观察的情况下呈圆形的上表面。
图7是表示本发明的实施方式2涉及的中央部上推块的变形例的俯视图。本变形例具有中央部上推块6，该中央部上推块6具有在俯视图中观察的情况下呈菱形的上表面。
另外，图8是表示本发明的实施方式2涉及的中央部上推块的变形例的俯视图。本变形例具有中央部上推块7，该中央部上推块7具有在俯视图中观察的情况下呈十字形状的上表面。这里所说的十字形状是指将四个彼此不重叠的等腰三角形从菱形去除后的形状，这四个等腰三角形将形成菱形的四条边各边设为底边。
本实施方式2的目的在于使被施加于半导体芯片1的各边中央部附近的力分散，因此，只要是能够对各边中央部附近进行支撑的形状即可。因此，也可以是中央部上推块6及7这样的具有菱形及十字形状的上表面的上推块。
实施方式3
图9是表示本发明的实施方式3涉及的上推块的结构的正视图，图10是表示本发明的实施方式3涉及的上推块的结构的剖视图。本实施方式3的角部上推块8如图10所示在内部具有弹簧9等弹性机构。
图11是表示本发明的实施方式3涉及的上推块的动作的图。从左图向右图依次示出切割带50的剥离推进的情况。本实施方式3的弹簧9选定具有比即将剥离之前的切割带50的复原力小的复原力的弹簧。因此，在上推动作的初期，如左图所示，角部上推块8将半导体芯片1向上按压。但是，在上推动作的后期，切割带50的复原力超过弹簧9的复原力。因此，如右图所示，通过被切割带50压回的方式而使角部上推块8向拾取台100侧沉入。此时，半导体芯片1与切割带50剥离。
通过上述弹簧的作用，即使在通过一个升降机构对角部上推块8和中央部上推块4一起进行驱动的情况下，也能够使角部上推块8和中央部上推块4分别进行动作。因此，能够实现装置的低成本化。
实施方式4
图12是本发明的实施方式4涉及的上推块的俯视图。为了进行说明，通过假想线而图示出半导体芯片1的载置位置。实施方式4具有多个上推块，上述多个上推块呈格子状配置，具有相同形状的上表面。并且，不使用与半导体芯片1的各边及角部周边接触的块，仅通过在比这些块更靠内侧处与半导体芯片1接触的块将切割带50剥离。在图12中，块200a与半导体芯片1的各边接触，块200b与半导体芯片1的角部接触，因此，使用比它们更靠内侧的块201、202、203、204、205。
上述多个上推块各自具有分别进行动作的升降机构，以越是内侧的块越高的方式依次进行动作。在图12的情况下，首先块201、202、203、204、205同时地上推。在一定时间之后，块201停止上推，其余的块202、203、204、205继续上推。再过一定时间之后，块202停止上推，其余的块203、204、205继续上推。这样，以从靠近芯片角的块开始依次停止上推，从而内侧的块变得相对较高，因此，能够顺利地使切割带剥离推进。
如果是该方式，则即使在半导体芯片的大小发生了改变的情况下，仅对使用的块进行变更就能够应对。即，能够以1个半导体制造装置实现向多个尺寸的半导体芯片1的应用，因此，能够期待部件削减及管理的简便化。
图13是表示本发明的实施方式4涉及的切割带剥离推进的正视图。该图是从正面观察与图12相同的半导体制造装置，因此呈如下状态，即，未用于上推的块200a及200b位于拾取台100内而不可见，仅用于上推且位于近端侧的块201、202、203、204可见。
首先，如左图所示，块201、202、203、204被协同地上推。在半导体芯片1端部的剥离开始之后，如正中间的图所示，被上推的块之中位于最外侧的块201停止上升，除此以外的块202、203、204继续上升。在剥离进一步推进之后，如右图所示，被上推的块之中位于最外侧的块202停止上升，除此以外的块203、204继续上升。通过反复进行该操作，从而能够一边对半导体芯片1的中央部进行支撑而抑制芯片裂纹及芯片缺损，一边顺利地推进切割带剥离。
图14、15是表示本发明的实施方式4涉及的变形例的俯视图。图14示出使用除了靠近半导体芯片1的外周及角部的块以及与半导体芯片1的对角线附近接触的块以外的块的变形例。但是，使用与半导体芯片1的中心接触的块215。由此，半导体芯片1与块整体之间的接触面积变小，因此，容易促进切割带剥离。具体地说，不使用块210，将块211、212、213、214、215上推而开始切割带剥离。然后，以块211、212、213、214、215的顺序停止上升，使剥离不断推进。
图15示出将靠近半导体芯片1的外周及角部的块除外，每隔一个地使用比它们更靠内侧的块的变形例。由此，半导体芯片1与块整体之间的接触面积进一步减小，因此，容易促进切割带剥离。具体地说，不使用块220，将块221、222、223、224上推而开始切割带剥离。然后，以块221、222、223、224的顺序停止上升，使剥离不断推进。
此外，在本发明中示出的上推块可以是金属制成的，也可以是树脂制成的。如果是金属制成的，则不易磨损，因此寿命长，还利于防止由形状变化引起的半导体芯片裂纹。如果是树脂制成的，则材料费廉价，因此能够实现低成本化。另外，本发明的半导体制造装置也可以是为了提高处理能力而同时地将多个半导体芯片上推的结构。
另外，本发明中示出的上推块也可以具有上升速度及凸出量可变更的升降机构。在切割带的粘接力强的情况下，使上升速度变慢而降低芯片裂纹及芯片缺损的风险，通过使凸出量变大，从而容易地使切割带剥离推进。相反地，在粘接力弱的情况下，使上升速度变快，缩短工序时间，通过使凸出量变小，从而降低芯片裂纹及芯片缺损的风险。
并且，本发明示出了使用由硅形成的基板的情况，但也可以使用与硅相比带隙大的宽带隙半导体。作为宽带隙半导体，例如具有碳化硅、氮化镓类材料或金刚石。
标号的说明
1半导体芯片，2第一边，2a第一边，2b第二边，2c偏移部，100拾取台，200块，200a块，200b块，201块，202块，203块，204块，205块，210块，211块，212块，213块，214块，215块，220块，221块，222块，223块，224块

Claims (13)

1.一种半导体制造装置，其具有拾取台，该拾取台具有使四边形的半导体芯片升降的机构，
所述拾取台在四角具有第一上推块，
所述第一上推块具有：
与所述半导体芯片的一条边平行的第一边；
与所述半导体芯片的另一条边平行的第二边；以及
偏移部，其形成为在所述第一边与所述第二边之间与该第一边和该第二边各自的延长线的交点相比向内侧偏移。
2.根据权利要求1所述的半导体制造装置，其中，
所述偏移部呈与将所述第一边的所述交点侧的端点和所述第二边的所述交点侧的端点连接的线段相比向内侧凹的形状。
3.根据权利要求1或2所述的半导体制造装置，其中，
所述第一上推块具有以所述半导体芯片的中央侧变低的方式倾斜的面。
4.根据权利要求1至3中任一项所述的半导体制造装置，其中，
所述第一上推块的上表面呈存在凹凸的形状。
5.根据权利要求4所述的半导体制造装置，其中，
所述存在凹凸的形状是包含由狭缝形成的凹部、由球形形成的凸部或由针状部件形成的凸部的任一者的形状。
6.根据权利要求1至5中任一项所述的半导体制造装置，其中，
所述拾取台具有在所述第一上推块的内侧与该第一上推块协同地进行动作的第二上推块。
7.根据权利要求6所述的半导体制造装置，其中，
所述第一上推块在内部具有弹性功能。
8.根据权利要求6或7所述的半导体制造装置，其中，
所述第二上推块的上表面呈对所述半导体芯片的各边的中心附近进行支撑的形状。
9.根据权利要求6至8中任一项所述的半导体制造装置，其中，
所述第二上推块的上表面是以中央部最高的方式倾斜的曲面。
10.根据权利要求6所述的半导体制造装置，其中，
所述第二上推块由多个块构成，各块以越是内侧的块则越高的方式依次进行动作。
11.根据权利要求1至10中任一项所述的半导体制造装置，其中，
所述拾取台具有吸引机构。
12.根据权利要求1至11中任一项所述的半导体制造装置，其中，
所述半导体芯片由宽带隙半导体形成。
13.根据权利要求12所述的半导体制造装置，其中，
所述宽带隙半导体是碳化硅、氮化镓类材料或金刚石。
CN202211612934.1A 2021-12-20 2022-12-15 半导体制造装置 Pending CN116313887A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021206231A JP2023091470A (ja) 2021-12-20 2021-12-20 半導体製造装置
JP2021-206231 2021-12-20

Publications (1)

Publication Number Publication Date
CN116313887A true CN116313887A (zh) 2023-06-23

Family

ID=86606526

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211612934.1A Pending CN116313887A (zh) 2021-12-20 2022-12-15 半导体制造装置

Country Status (4)

Country Link
US (1) US20230197476A1 (zh)
JP (1) JP2023091470A (zh)
CN (1) CN116313887A (zh)
DE (1) DE102022128124A1 (zh)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4556362A (en) * 1983-12-21 1985-12-03 At&T Technologies, Inc. Methods of and apparatus for handling semiconductor devices
JP2002050670A (ja) * 2000-08-04 2002-02-15 Toshiba Corp ピックアップ装置及びピックアップ方法
JP4021614B2 (ja) * 2000-12-11 2007-12-12 株式会社東芝 半導体素子のピックアップ用治具、半導体素子のピックアップ装置、半導体素子のピックアップ方法、半導体装置の製造方法及び半導体装置の製造装置
US8026126B2 (en) * 2002-11-27 2011-09-27 Asm Assembly Automation Ltd Apparatus and method for thin die detachment
KR20070120319A (ko) * 2006-06-19 2007-12-24 삼성전자주식회사 한 쌍의 이젝터들을 구비하는 반도체 칩의 탈착 장치 및이를 이용한 반도체 칩의 탈착 방법
US7771560B2 (en) * 2007-09-28 2010-08-10 International Business Machines Corporation Methods to prevent ECC (edge chipping and cracking) damage during die picking process
JP2012164951A (ja) 2011-01-21 2012-08-30 Elpida Memory Inc 半導体チップの剥離装置、及び半導体チップの剥離方法
JP5813432B2 (ja) * 2011-09-19 2015-11-17 ファスフォードテクノロジ株式会社 ダイボンダ及びボンディング方法
JP2019169516A (ja) * 2018-03-22 2019-10-03 東芝メモリ株式会社 半導体装置の突き上げ装置及び突き上げ方法
JP7326861B2 (ja) * 2019-05-17 2023-08-16 三菱電機株式会社 半導体製造装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
DE102022128124A1 (de) 2023-06-22
JP2023091470A (ja) 2023-06-30
US20230197476A1 (en) 2023-06-22

Similar Documents

Publication Publication Date Title
KR100766512B1 (ko) 반도체 칩의 박리 방법 및 장치
TWI292596B (en) Manufacturing method of semiconductor device
JP2001035817A (ja) ウェーハの分割方法及び半導体装置の製造方法
US7198988B1 (en) Method for eliminating backside metal peeling during die separation
JP5298588B2 (ja) 半導体装置製造用積層シート
WO2008004270A1 (fr) Méthode de ramassage et appareil de ramassage
JP2001093864A (ja) 半導体ウェーハ固定治具及び半導体装置の製造方法
JP2003229469A (ja) 半導体チップピックアップ装置
CN116313887A (zh) 半导体制造装置
KR101062708B1 (ko) 칩 박리 방법, 칩 박리 장치, 및 반도체 장치 제조 방법
TW202234567A (zh) 半導體晶粒的拾取裝置以及拾取方法
JP5075769B2 (ja) 半導体チップのピックアップ装置およびこれを用いた半導体チップのピックアップ方法
JP2015008191A (ja) 半導体装置の製造方法
JP5214739B2 (ja) チップ剥離方法、半導体装置の製造方法、及びチップ剥離装置
US10117338B2 (en) Method for manufacturing light emitting device
JP2007073778A (ja) 半導体チップのピックアップ方法及び装置
CN221927991U (zh) 用于半导体制程的扩片机
US20040173322A1 (en) Apparatus for removing an adhesive film on a chip
JP2004259811A (ja) ダイピックアップ方法及び装置
JP2002124525A (ja) 半導体チップ剥離装置及び方法
JP6631347B2 (ja) 半導体装置の製造方法
JPH07249674A (ja) 半導体装置の製造方法及び製造装置
JP2004071685A (ja) 半導体ウエハ分離装置
JP2024086091A (ja) 半導体装置の製造方法
JPH0661347A (ja) チップ剥離の方法及び装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination