JP2023087621A - 積層型キャパシタ - Google Patents
積層型キャパシタ Download PDFInfo
- Publication number
- JP2023087621A JP2023087621A JP2022065392A JP2022065392A JP2023087621A JP 2023087621 A JP2023087621 A JP 2023087621A JP 2022065392 A JP2022065392 A JP 2022065392A JP 2022065392 A JP2022065392 A JP 2022065392A JP 2023087621 A JP2023087621 A JP 2023087621A
- Authority
- JP
- Japan
- Prior art keywords
- external electrode
- noise reduction
- electrode
- internal electrode
- multilayer capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 92
- 238000009413 insulation Methods 0.000 claims abstract description 41
- 230000009467 reduction Effects 0.000 claims description 56
- 239000003822 epoxy resin Substances 0.000 claims description 6
- 229920000647 polyepoxide Polymers 0.000 claims description 6
- 230000005534 acoustic noise Effects 0.000 abstract description 21
- 238000003475 lamination Methods 0.000 abstract description 2
- 230000002265 prevention Effects 0.000 description 12
- 239000000919 ceramic Substances 0.000 description 10
- 238000007689 inspection Methods 0.000 description 10
- 239000000758 substrate Substances 0.000 description 10
- 230000007547 defect Effects 0.000 description 9
- 238000005259 measurement Methods 0.000 description 9
- 238000000034 method Methods 0.000 description 8
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 6
- 239000010949 copper Substances 0.000 description 6
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 6
- 239000000843 powder Substances 0.000 description 6
- 238000007747 plating Methods 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 238000007639 printing Methods 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 3
- 229910002113 barium titanate Inorganic materials 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 238000001035 drying Methods 0.000 description 3
- 238000010304 firing Methods 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- 239000002002 slurry Substances 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 239000011230 binding agent Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000007613 environmental effect Effects 0.000 description 2
- 238000004299 exfoliation Methods 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 229920001187 thermosetting polymer Polymers 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 238000004627 transmission electron microscopy Methods 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 239000003985 ceramic capacitor Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 239000002270 dispersing agent Substances 0.000 description 1
- 238000007606 doctor blade method Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000007646 gravure printing Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000007641 inkjet printing Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 239000004014 plasticizer Substances 0.000 description 1
- 229920001690 polydopamine Polymers 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- XLOMVQKBTHCTTD-UHFFFAOYSA-N zinc oxide Inorganic materials [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/35—Feed-through capacitors or anti-noise capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
- H01G2/02—Mountings
- H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
- H01G2/065—Mountings specially adapted for mounting on a printed-circuit support for surface mounting, e.g. chip capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/012—Form of non-self-supporting electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
- H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/224—Housing; Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
- H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
- H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
- H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
- Y02E60/13—Energy storage using capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
Abstract
【課題】アコースティックノイズを低減させる積層型キャパシタを提供する。【解決手段】第１内部電極と第２内部電極とが誘電体層を間に挟んで第１方向に積層された積層構造を含む本体と、第１内部電極及び第２内部電極に夫々連結される第１外部電極１３１及び第２外部電極１３２と、本体の一面と第１、第２外部電極の一面とを共にカバーする騒音低減絶縁層１４０とを含む。第１、第２外部電極の一面で互いに相対する方向において、第１、第２外部電極のそれぞれの長さの和を２で除した値はＢＷ１であり、ＢＷ１の方向と平行な方向において、騒音低減絶縁層の長さはＬであり、本体の一面に垂直な方向において、騒音低減絶縁層における本体をカバーする部分の厚さはＴ１であり、Ｔ１の方向と平行な方向において、第１、第２外部電極の一面における厚さはＴ２であり、［｛（Ｌ×Ｔ１）－（ＢＷ１×Ｔ２）｝／（Ｌ×Ｔ１）］は０．９４４８超過１未満である。【選択図】図４
Description
本発明は、積層型キャパシタに関するものである。
積層型キャパシタは、小型でありながらも高容量が保障され、実装が容易であるという利点により、コンピュータ、ＰＤＡ、携帯電話などの電子機器の部品として広く使用されており、高信頼性、高強度特性を有し、電気機器（車両を含む）の部品としても広く使用されている。
積層型キャパシタに使用できる高誘電率の誘電体材料は、圧電性も有することができるため、積層型キャパシタは電圧の印加によって微細に振動する可能性がある。積層型キャパシタの微細な振動は、積層型キャパシタに連結可能な基板に伝達され、基板は伝達された振動によって騒音を誘発するおそれがある。上記騒音はアコースティックノイズ（ａｃｏｕｓｔｉｃ ｎｏｉｓｅ）と定義することができる。
アコースティックノイズは、基板を含む電子機器／電気機器の使用者の聴覚を刺激することができるため、使用者は、上記騒音により電子機器／電気機器が故障していると認識する可能性がある。また、アコースティックノイズは、電子機器／電気機器が聴覚的入力／出力を提供する場合に、上記聴覚的入力／出力の性能を低下させる可能性があり、電子機器／電気機器のセンサにノイズとして作用してセンサの感度を低下させる可能性がある。したがって、アコースティックノイズは、積層型キャパシタの様々な性能の一つとして要求されることができる。
本発明は、アコースティックノイズ及び／又は不良率（例：ピンホール発生率）を低減することができる積層型キャパシタを提供する。
本発明の一実施形態による積層型キャパシタは、少なくとも一つの第１内部電極と少なくとも一つの第２内部電極とが少なくとも一つの誘電体層を間に挟んで第１方向に交互に積層された積層構造を含む本体と、上記少なくとも一つの第１内部電極及び少なくとも一つの第２内部電極にそれぞれ連結されるように互いに離隔して上記本体に配置された第１外部電極及び第２外部電極と、上記本体の一面と上記第１外部電極及び上記第２外部電極の一面とを共にカバーする騒音低減絶縁層と、を含み、上記第１外部電極及び上記第２外部電極の一面で互いに相対する方向において、上記第１外部電極及び上記第２外部電極のそれぞれの長さの和を２で除した値はＢＷ１であり、上記ＢＷ１の方向と平行な方向において、上記騒音低減絶縁層の長さはＬであり、上記本体の一面に垂直な方向において、上記騒音低減絶縁層における上記本体をカバーする部分の厚さはＴ１であり、上記Ｔ１の方向と平行な方向において、上記第１外部電極及び上記第２外部電極のそれぞれの一面における厚さの和を２で除した値はＴ２であり、［｛（Ｌ×Ｔ１）-（ＢＷ１×Ｔ２）｝／（Ｌ×Ｔ１）］は０．９４４８超過１未満であることができる。
本発明の一実施形態による積層型キャパシタは、少なくとも一つの第１内部電極と少なくとも一つの第２内部電極とが少なくとも一つの誘電体層を間に挟んで第１方向に交互に積層された積層構造を含む本体と、上記少なくとも一つの第１内部電極及び少なくとも一つの第２内部電極にそれぞれ連結されるように互いに離隔して上記本体に配置された第１外部電極及び第２外部電極と、上記本体の一面と上記第１外部電極及び上記第２外部電極の一面とを共にカバーする騒音低減絶縁層と、を含み、上記第１外部電極及び上記第２外部電極の一面で互いに相対する方向と平行な方向において、上記騒音低減絶縁層の長さであるＬは１．９６５ｍｍ未満であり、上記本体の一面に垂直な方向において、上記騒音低減絶縁層における上記本体をカバーする部分の厚さはＴ１であり、上記Ｔ１の方向と平行な方向において、上記第１外部電極及び上記第２外部電極のそれぞれの一面における厚さの和を２で除した値はＴ２であり、（Ｔ２／Ｔ１）は０超過（２３／１０１）未満であることができる。
本発明の一実施形態による積層型キャパシタは、アコースティックノイズ及び／又は不良率（例：ピンホール発生率）を低減することができる。
本発明の実施形態は、様々な他の形態に変形することができ、本発明の範囲は以下で説明する実施形態に限定されるものではない。また、本発明の実施形態は、当該技術分野において平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどは、より明確な説明のために誇張することができ、図面上の同一の符号で示される要素は同一の要素である。
そして、図面において本発明を明確に説明するために説明と関係のない部分は省略し、複数の層及び領域を明確に表現するために厚さを拡大して示し、同一思想の範囲内の機能が同一である構成要素に対しては同一の参照符号を用いて説明する。明細書全体において、ある部分がある構成要素を「含む」というとき、これは特に反対される記載がない限り、他の構成要素を除外するのではなく、他の構成要素をさらに含むことができることを意味する。
本発明の実施形態を明確に説明するために六面体の方向を定義すると、図面上に表されるＸ、Ｙ及びＺはそれぞれ長さ方向、幅方向及び厚さ方向を示す。ここで、厚さ方向は、誘電体層が積層される積層方向（又は第１方向）と同じ概念として使用されることができる。
以下では、本発明の一実施形態による積層型キャパシタについて説明し、特に積層セラミックキャパシタ（Ｍｕｌｔｉ－ｌａｙｅｒ ｃｅｒａｍｉｃ ｃａｐａｃｉｔｏｒ、ＭＬＣＣ）として説明するが、これに限定されるものではない。
図１は、本発明の一実施形態による積層型キャパシタの一部分を示す斜視図であり、図２は、図１のＡ‐Ａ'線に沿った断面図であり、図３は、図１のＢ‐Ｂ'線に沿った断面図である。
図１、図２及び図３を参照すると、本発明の一実施形態による積層型キャパシタの一部分１００ｐｒｅは、本体１１０、第１外部電極１３１及び第２外部電極１３２を含むことができる。
本体１１０は、少なくとも一つの第１内部電極１２１と少なくとも一つの第２内部電極１２２とが少なくとも一つの誘電体層１１１を間に挟んで第１方向（例：Ｚ方向）に交互に積層された積層構造を含むことができる。
例えば、本体１１０は、積層構造の焼成によってセラミック本体で構成されることができる。ここで、本体１１０に配置された少なくとも一つの誘電体層１１１は焼結された状態であって、隣接する誘電体層の間の境界は走査電子顕微鏡（ＳＥＭ：Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）を利用せずには確認しにくいほど一体化することができる。
例えば、本体１１０は、長さ方向Ｘの両側面、幅方向Ｙの両側面及び厚さ方向Ｚの両側面を有する六面体で形成されることができ、上記六面体の角及び／又はコーナーは研磨されることにより丸い形態であることができる。ただし、本体１１０の形状、寸法及び誘電体層１１１の積層数が本実施形態に示されたものに限定されるものではない。
少なくとも一つの誘電体層１１１は、その厚さを積層型キャパシタの一部分１００ｐｒｅの容量設計に合わせて任意に変更することができ、高誘電率を有するセラミック粉末、例えば、チタン酸バリウム（ＢａＴｉＯ３）系粉末を含むことができるが、本発明はこれに限定されるものではない。また、積層型キャパシタの一部分１００ｐｒｅの要求規格に応じて、セラミック粉末に各種のセラミック添加剤（例：ＭｇＯ、Ａｌ２Ｏ３、ＳｉＯ２、ＺｎＯ）、有機溶剤、可塑剤、結合剤、分散剤などを添加することができる。
少なくとも一つの誘電体層１１１の形成に使用されるセラミック粉末の平均粒径は特に限定されず、積層型キャパシタの一部分１００ｐｒｅの要求規格（例：電子機器用キャパシタのように小型化及び／又は高容量が要求されるか、電気機器用キャパシタのように高い耐電圧特性及び／又は強い強度が要求される等）に応じて調節することができるが、例えば、４００ｎｍ以下に調節することができる。
例えば、少なくとも一つの誘電体層１１１は、チタン酸バリウム（ＢａＴｉＯ３）などのパウダーを含んで形成されたスラリーをキャリアフィルム(ｃａｒｒｉｅｒ ｆｉｌｍ）上に塗布及び乾燥して複数個のセラミックシートを設けることによって形成されることができる。上記セラミックシートは、セラミック粉末、バインダー、溶剤を混合してスラリーを製造し、上記スラリーをドクターブレード法により数μｍの厚さを有するシート（ｓｈｅｅｔ）状に作製することによって形成されることができるが、これに限定されない。
少なくとも一つの第１内部電極１２１及び少なくとも一つの第２内部電極１２２は、導電性金属を含む導電性ペーストを印刷して誘電体層の積層方向（例：Ｚ方向）に沿って本体１１０の長さ方向Ｘの一側面と他側面に交互に露出するように形成されることができ、中間に配置された誘電体層によって互いに電気的に絶縁されることができる。
例えば、少なくとも一つの第１内部電極１２１及び少なくとも一つの第２内部電極１２２のそれぞれは、粒子の平均サイズが０．１～０．２μｍであり、４０～５０重量％の導電性金属粉末を含む内部電極用導電性ペーストにより形成されることができるが、これに限定されない。上記導電性ペーストは、ニッケル（Ｎｉ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、銀（Ａｇ）、鉛（Ｐｂ）又は白金（Ｐｔ）等の単独又はこれらの合金であってよいが、本発明はこれに限定されるものではない。
例えば、上記セラミックシート上に上記内部電極用導電性ペーストを印刷工法などにより塗布して内部電極パターンを形成することができる。上記導電性ペーストの印刷方法としては、スクリーン印刷法、グラビア印刷法、インクジェット印刷法等を使用することができるが、本発明はこれに限定されるものではない。例えば、上記内部電極パターンが印刷されたセラミックシートを２００～３００層積層し、圧着、焼成することにより、本体１１０を作製することができる。
積層型キャパシタの一部分１００ｐｒｅの静電容量は、少なくとも一つの第１内部電極１２１と少なくとも一つの第２内部電極１２２間の積層方向（例：Ｚ方向）の重なり面積に比例し、少なくとも一つの第１内部電極１２１及び少なくとも一つの第２内部電極１２２の総積層数に比例し、少なくとも一つの第１内部電極１２１と少なくとも一つの第２内部電極１２２間の間隔に反比例することができる。上記間隔は、少なくとも一つの誘電体層１１１のそれぞれの厚さと実質的に同一であってよい。
積層型キャパシタの一部分１００ｐｒｅは、少なくとも一つの第１内部電極１２１と少なくとも一つの第２内部電極１２２間の間隔が短いほど、厚さに対してより大きな静電容量を有することができる。これに対し、積層型キャパシタの一部分１００ｐｒｅの耐電圧は、上記間隔が長いほど高くなることができる。したがって、上記間隔は積層型キャパシタの一部分１００ｐｒｅの要求規格（例：電子機器用キャパシタのように小型化及び／又は高容量が要求されるか、電気機器用キャパシタのように高い耐電圧特性及び／又は強い強度が要求される等）に応じて調節することができる。少なくとも一つの第１内部電極１２１及び少なくとも一つの第２内部電極１２２のそれぞれの厚さも上記間隔の影響を受けることができる。
例えば、積層型キャパシタの一部分１００ｐｒｅは、高い耐電圧特性及び／又は強い強度が要求される場合に、少なくとも一つの第１内部電極１２１と少なくとも一つの第２内部電極１２２間の間隔がそれぞれの厚さの２倍を超えるように設計されることができる。例えば、積層型キャパシタの一部分１００ｐｒｅは、小型化及び／又は高容量が要求される場合に、少なくとも一つの第１内部電極１２１及び少なくとも一つの第２内部電極１２２のそれぞれの厚さが０．４μｍ以下であり、総積層数が４００層以上となるように設計されることができる。
第１外部電極１３１及び第２外部電極１３２は、少なくとも一つの第１内部電極１２１及び少なくとも一つの第２内部電極１２２にそれぞれ連結されるように互いに離隔して本体１１０に配置されることができる。
例えば、第１外部電極１３１及び第２外部電極１３２のそれぞれは、金属成分が含まれたペーストにディッピング（ｄｉｐｐｉｎｇ）方法、導電性ペーストを印刷する方法、シート（Ｓｈｅｅｔ）転写、パッド（Ｐａｄ）転写方法、スパッタめっき、又は電解めっきなどにより形成されることができる。例えば、第１外部電極１３１及び第２外部電極１３２は、上記ペーストが焼成されることで形成された焼成層と、上記焼成層の外面に形成されためっき層とを含むことができ、上記焼成層と上記めっき層との間に導電性樹脂層をさらに含むことができる。例えば、上記導電性樹脂層は、エポキシのような熱硬化性樹脂に導電性粒子が含有されることによって形成されることができる。上記金属成分は、銅（Ｃｕ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、金（Ａｕ）、銀（Ａｇ）、鉛（Ｐｂ）、錫（Ｓｎ）等の単独又はこれらの合金であってよいが、これらに限定されない。
積層型キャパシタの一部分１００ｐｒｅは、外部基板（例：プリント回路基板）に実装又は内蔵されることができ、第１外部電極１３１及び第２外部電極１３２を介して上記外部基板の配線、ランド、半田及びバンプのうち少なくとも一つに連結されることにより、上記外部基板に電気的に連結された回路（例：集積回路、プロセッサ）に電気的に連結されることができる。
図１、図２及び図３を参照すると、本体１１０は上部カバー層１１２、下部カバー層１１３及びコア領域１１５を含むことができ、コア領域１１５はマージン領域１１４及び容量領域１１６を含むことができる。
上部カバー層１１２及び下部カバー層１１３は、第１方向（例：Ｚ方向）にコア領域１１５を間に挟むように配置され、それぞれ少なくとも一つの誘電体層１１１のそれぞれよりも厚くてよい。上部カバー層１１２及び下部カバー層１１３は、外部環境要素（例：水分、めっき液、異物）がコア領域１１５に浸透することを防止することができ、本体１１０を外部衝撃から保護することができ、本体１１０の曲げ強度も向上させることができる。
例えば、上部カバー層１１２及び下部カバー層１１３は、少なくとも一つの誘電体層１１１と同じ材料又は他の材料（例：エポキシ樹脂などの熱硬化性樹脂）を含むことができる。
容量領域１１６は、少なくとも一つの第１内部電極１２１と少なくとも一つの第２内部電極１２２との間を含むことができるため、積層型キャパシタの一部分１００ｐｒｅの静電容量を形成することができる。容量領域１１６は、少なくとも一つの第１内部電極１２１と少なくとも一つの第２内部電極１２２とが少なくとも一つの誘電体層１１１を間に挟んで第１方向（例：Ｚ方向）に交互に積層された積層構造を含むことができ、上記積層構造と同じサイズを有することができる。
マージン領域１１４は、少なくとも一つの第１内部電極１２１及び少なくとも一つの第２内部電極１２２の境界線Ｍと本体１１０の表面との間を含むことができる。複数のマージン領域１１４は、第１方向（例：Ｚ方向）に垂直な第２方向（例：Ｙ方向）に容量領域１１６を間に挟むように配置されてよい。例えば、複数のマージン領域１１４は、少なくとも一つの誘電体層１１１と類似の方式（積層方向が異なる）で形成されてよい。
複数のマージン領域１１４は、少なくとも一つの第１内部電極１２１と少なくとも一つの第２内部電極１２２が、本体１１０において第２方向（例：Ｙ方向）の表面に露出することを防止することができるため、外部環境要素（例：水分、めっき液、異物）が上記第２方向の表面を介して少なくとも一つの第１内部電極１２１及び少なくとも一つの第２内部電極１２２に浸透することを防止することができ、積層型キャパシタの一部分１００ｐｒｅの信頼性及び寿命を向上させることができる。また、少なくとも一つの第１内部電極１２１及び少なくとも一つの第２内部電極１２２は、複数のマージン領域１１４により第２方向に効率的に拡張して形成されることができるため、複数のマージン領域１１４は、少なくとも一つの第１内部電極１２１と少なくとも一つの第２内部電極１２２との重なり面積を広げて積層型キャパシタの一部分１００ｐｒｅの静電容量の向上にも寄与することができる。
図４は、図１の積層型キャパシタの一部分と残りの部分とを分けて示す斜視図であり、図５は、本発明の一実施形態による積層型キャパシタを示す断面図である。図４及び図５を参照すると、本発明の一実施形態による積層型キャパシタ１００は、本体１１０、第１外部電極１３１及び第２外部電極１３２、並びに騒音低減絶縁層１４０を含むことができる。
本体１１０は、第１面１、第２面２、第３面３、第４面４、第５面５及び第６面６を含む六面体の形態であってよいが、これに限定されない。ここで、第１面１は、積層型キャパシタ１００がこれに連結される基板２１０を相対する面として定義することができる。第３面３及び第４面４は、本体１１０において少なくとも一つの第１内部電極及び少なくとも一つの第２内部電極が第１外部電極１３１及び第２外部電極１３１、１３２に連結される面であってよく、第１面１に平行でなくてよい。第１面１は、騒音低減絶縁層１４０の上面及び／又は下面と平行であってよい。
積層型キャパシタ１００は、基板２１０の第１パッド２２１及び第２パッド２２２上に第１外部電極１３１及び第２外部電極１３２に配置されるように載置されることができ、半田２３０はリフロー（ｒｅｆｌｏｗ）工程によって第１外部電極１３１及び第２外部電極１３２と第１パッド２２１及び第２パッド２２２との間を連結するように配置され、これらを固着させることができる。半田２３０は、第１外部電極１３１及び第２外部電極１３２に含有され得る銅（Ｃｕ）より低い溶融点を有することができ、錫（Ｓｎ）又は錫系合金を含むことができる。
騒音低減絶縁層１４０は、本体１１０の一面（例：第１面１）と第１外部電極１３１及び第２外部電極１３２の一面（例：下面）とを共にカバーすることができる。例えば、騒音低減絶縁層１４０は、カバー部１４０ａと突出部１４０ｂとを含むことができ、カバー部１４０ａと突出部１４０ｂは互いに一体化することができる。突出部１４０ｂは、第１外部電極１３１及び第２外部電極１３２の間に配置されることができる。
本体１１０の誘電体層とは異なり、騒音低減絶縁層１４０は静電容量に実質的に寄与しない可能性があるため、高い誘電率を有する必要はない。すなわち、騒音低減絶縁層１４０は、本体１１０の誘電体層に比べて圧電性の低い又は圧電性のない絶縁材料を含有するのに有利である可能性があり、アコースティックノイズを低減するのに有利である可能性がある。
また、騒音低減絶縁層１４０は、本体１１０の下面だけでなく、第１外部電極１３１及び第２外部電極１３２の下面までもカバーできるため、騒音低減絶縁層１４０の上面及び／又は下面の面積は広くなることができる。これにより、騒音低減絶縁層１４０は単位厚さに対して大きな体積を有することができ、騒音低減絶縁層１４０の騒音低減性能は体積に比例することができるため、騒音低減絶縁層１４０はアコースティックノイズをより効率的に低減することができる。
また、騒音低減絶縁層１４０において、第１外部電極１３１及び第２外部電極１３２にＺ方向に重なる部分は、第１外部電極１３１及び第２外部電極１３２と第１パッド２２１及び第２パッド２２２との間の音波インピーダンスにさらに大きい影響を与えることができるため、本体１１０の振動が上記他の構造に伝達される効率を下げることができ、アコースティックノイズを低減することができる。
例えば、騒音低減絶縁層１４０は、本体１１０の誘電体層のヤング率（Ｙｏｕｎｇ'ｓ ｍｏｄｕｌｕｓ）よりも低いヤング率を有することができる。これにより、本体１１０の振動による応力の一部は騒音低減絶縁層１４０で吸収されることができるため、アコースティックノイズは減少することができる。また、騒音低減絶縁層１４０の低いヤング率による応力の吸収は、本体１１０の応力によるクラック（ｃｒａｃｋ）防止にも寄与することができるため、本体１１０の強度も向上させることができる。
例えば、騒音低減絶縁層１４０はエポキシ（ｅｐｏｘｙ）樹脂を含むことができる。エポキシ樹脂のヤング率は３．８ＧＰａであってよく、チタン酸バリウム（ＢａＴｉＯ３）系誘電体層のヤング率は１３５ＧＰａであってよい。
図４及び図５を参照すると、本発明の一実施形態による積層型キャパシタ１００は、互いに離隔して第１外部電極１３１及び第２外部電極１３２に配置された第１端子１５１及び第２端子１５２をさらに含むことができる。
騒音低減絶縁層１４０の第１部分は第１外部電極１３１と第１端子１５１との間に配置され、騒音低減絶縁層１４０の第２部分は第２外部電極１３２と第２端子１５２との間に配置されることができる。第１端子１５１及び第２端子１５２は、積層型キャパシタ１００と第１パッド２２１及び第２パッド２２２との間の電気的連結経路を安定的に提供することができ、騒音低減絶縁層１４０の端部において第１外部電極１３１及び第２外部電極１３２から離脱する余地を未然に防止することができる。
本体１１０の一面（例：第１面１）に垂直な方向（例：Ｚ方向）において、騒音低減絶縁層１４０の一部分（例：端部）は本体１１０と重ならなくてよい。これにより、騒音低減絶縁層１４０の側面と第１外部電極１３１及び第２外部電極１３２の側面間の段差は未然に防止されることができる。
図６は、本発明の一実施形態による積層型キャパシタの寸法を示す側面図である。図６を参照すると、第１外部電極１３１及び第２外部電極１３２の一面で互いに相対する方向（例：Ｘ方向）において、第１外部電極１３１及び第２外部電極１３２のそれぞれの長さの和を２で除した値はＢＷ１であることができる。第１端子１５１及び第２端子１５２の一面で互いに相対する方向（例：Ｘ方向）において、第１端子１５１及び第２端子１５２のそれぞれの長さの和を２で除した値はＢＷ２であることができる。ＢＷ１の方向と平行な方向（例：Ｘ方向）において、騒音低減絶縁層１４０の長さはＬであることができる。
Ｌを測定する基準となるＸＹ平面は、第１外部電極１３１及び第２外部電極１３２の一面と第１端子１５１及び第２端子１５２の一面との間の中心地点を含むことができ、ＢＷ１を測定する基準となるＸＹ平面は、第１外部電極１３１及び第２外部電極１３２のそれぞれの中心地点を含むことができ、ＢＷ２を測定する基準となるＸＹ平面は、第１端子１５１及び第２端子１５２のそれぞれの中心地点を含むことができる。Ｌ、ＢＷ１、ＢＷ２のそれぞれは、当該ＸＹ平面が露出するように測定用積層型キャパシタを切断又は研磨することによって測定することができ、当該ＸＹ平面内で当該寸法（例：Ｌ、ＢＷ１、ＢＷ２）が適用できる部分の平均寸法として測定することができる。
図６を参照すると、本体１１０の一面に垂直な方向（例：Ｚ方向）において、騒音低減絶縁層１４０における本体１１０をカバーする部分の厚さはＴ１であってよい。Ｔ１の方向と平行な方向（例：Ｚ方向）において、第１外部電極１３１及び第２外部電極１３２のそれぞれの一面における厚さの和を２で除した値はＴ２であってよい。Ｔ１の方向と平行な方向（例：Ｚ方向）において、騒音低減絶縁層１４０における第１外部電極１３１及び第２外部電極１３２と第１端子１５１及び第２端子１５２との間に位置する部分の厚さはＴ３であってよい。Ｔ１の方向と平行な方向（例：Ｚ方向）において、第１端子１５１及び第２端子１５２の一面における厚さはＴ４であってよい。Ｔ１の方向と平行な方向（例：Ｚ方向）において、本体１１０の中心の厚さはＴ０であってよい。
Ｔ１を測定する基準となるＹＺ平面は本体１１０の中心地点を含むことができ、Ｔ２及びＴ３を測定する基準となるＹＺ平面は第１外部電極１３１及び第２外部電極１３２のそれぞれの中心地点を含むことができ、Ｔ４を測定する基準となるＹＺ平面は、第１端子１５１及び第２端子１５２のそれぞれの中心地点を含むことができる。
Ｌを測定する基準となるＸＹ平面は、第１外部電極１３１及び第２外部電極１３２の一面と第１端子１５１及び第２端子１５２の一面との間の中心地点を含むことができ、ＢＷ１を測定する基準となるＹＺ平面は、第１外部電極１３１及び第２外部電極１３２のそれぞれの中心地点を含むことができ、ＢＷ２を測定する基準となるＹＺ平面は、第１端子１５１及び第２端子１５２のそれぞれの中心地点を含むことができる。Ｔ０、Ｔ１、Ｔ２、Ｔ３、Ｔ４のそれぞれは、当該ＹＺ平面が露出するように測定用積層型キャパシタを切断又は研磨することにより測定することができ、当該ＹＺ平面において当該寸法（例：Ｔ０、Ｔ１、Ｔ２、Ｔ３、Ｔ４）が適用できる部分の平均寸法として測定することができる。
上記表１は、Ｘ方向の長さとＹ方向の幅がそれぞれ１．０ｍｍと０．５ｍｍである積層型キャパシタの１０個のサンプルに対する測定結果を示し、下記表２は、Ｘ方向の長さとＹ方向の幅がそれぞれ１．６ｍｍと０．８ｍｍである積層型キャパシタの８個のサンプルに対する測定結果を示し、下記表３は、Ｘ方向の長さとＹ方向の幅がそれぞれ２．０ｍｍと１．２ｍｍである積層型キャパシタの６個のサンプルに対する測定結果を示す。
表１、２、３において、Ｌ、Ｔ１、ＢＷ１、Ｔ２の単位はｍｍであり、Ａ．Ｎ．ＡＶＧはアコースティックノイズを示し、Ａ．Ｎ．ＡＶＧの単位はｄＢであってよく、ピンホール検査のＯＫとはピンホール（ｐｉｎｈｏｌｅ）がないことを示し、ピンホール検査のＮＧとはピンホールがあることを示す。ピンホールのない積層型キャパシタは、ピンホールのある積層型キャパシタに比べて不良と判断される可能性が低い可能性がある。表１、２、３の騒音低減絶縁層はエポキシ樹脂を含むことができる。
上記表４は、表１、２、３の総２４個のサンプルに５個ずつ対応する１２０個の測定サンプル（ＳＰＬ）のアコースティックノイズと５個のアコースティックノイズの平均（Ａ．Ｎ．ＡＶＧ）を示す。表１、２、３を参照すると、［｛（Ｌ×Ｔ１）－（ＢＷ１×Ｔ２）｝／（Ｌ×Ｔ１）］が高くなるほど、アコースティックノイズの平均（Ａ．Ｎ．ＡＶＧ）は低くなることができる。
［｛（Ｌ×Ｔ１）－（ＢＷ１×Ｔ２）｝／（Ｌ×Ｔ１）］が１である場合、第１外部電極１３１及び第２外部電極１３２は本体１１０の下面（第１面）に配置されないため、第１外部電極１３１及び第２外部電極１３２の本体１１０に対する配置安定性（例：外部電極の剥離防止、本体コーナーの露出による水分浸透経路の形成防止）は確保されない可能性がある。例えば、［｛（Ｌ×Ｔ１）－（ＢＷ１×Ｔ２）｝／（Ｌ×Ｔ１）］が０．９９９８以下の場合、第１外部電極１３１及び第２外部電極１３２は本体１１０の下面（第１面）に配置されることができる。
表１、２、３の２４個のサンプルのうち、ピンホールのあるサンプル（ピンホール検査ＮＧ）の［｛（Ｌ×Ｔ１）－（ＢＷ１×Ｔ２）｝／（Ｌ×Ｔ１）］の最高値は０．９４４８であることができる。ピンホールは、第１外部電極１３１及び第２外部電極１３２の一部分（本体と騒音低減絶縁層との間）が過度に大きくなることによる騒音低減絶縁層１４０の段差及び／又は空気トラップ（ａｉｒ ｔｒａｐ）により発生する可能性がある。
したがって、本発明の一実施形態による積層型キャパシタは、０．９４４８を超え１未満の［｛（Ｌ×Ｔ１）-（ＢＷ１×Ｔ２）｝／Ｌ×Ｔ１）］を有することにより、アコースティックノイズ低減性能だけでなく、ピンホールが発生しないことによる不良防止性能も確保することができ、外部電極の配置安定性も確保することができる。
表１、２、３の２４個のサンプルのうち、ピンホールのないサンプル（ピンホール検査ＯＫ）の［｛（Ｌ×Ｔ１）－（ＢＷ１×Ｔ２）｝／（Ｌ×Ｔ１）］の最低値は０．９５０２であることができる。したがって、本発明の一実施形態による積層型キャパシタは、０．９５０２以上の［｛（Ｌ×Ｔ１）－（ＢＷ１×Ｔ２）｝／（Ｌ×Ｔ１）］を有する場合にピンホールが発生しないことによる不良防止性能をより安定的に確保することができる。
表３のＬの最低値は１．９６５ｍｍであり、表１、２の１８個のサンプルのうち、ピンホールのないサンプル（ピンホール検査ＯＫ）の［｛（Ｌ×Ｔ１）-（ＢＷ１×Ｔ２）｝／（Ｌ×Ｔ１）］の最低値は０．９６４であることができる。したがって、Ｌが１．９６５ｍｍ未満の場合、本発明の一実施形態による積層型キャパシタは、０．９６４以上の［｛（Ｌ×Ｔ１）－（ＢＷ１×Ｔ２）｝／（Ｌ×Ｔ１）］を有する場合にピンホールが発生しないことによる不良防止性能をより安定的に確保することができる。
表１のＬの最高値は１．１８８ｍｍであり、表２の８個のサンプルのうち、ピンホールのないサンプル（ピンホール検査ＯＫ）の［｛（Ｌ×Ｔ１）－（ＢＷ１×Ｔ２）｝／（Ｌ×Ｔ１）］の最低値は０．９７５であることができる。したがって、Ｌが１．１８８ｍｍ超過１．９６５ｍｍ未満の場合、本発明の一実施形態による積層型キャパシタは、０．９７５以上の［｛（Ｌ×Ｔ１）－（ＢＷ１×Ｔ２）｝／（Ｌ×Ｔ１）］を有する場合にピンホールが発生しないことによる不良防止性能をより安定的に確保することができる。
一方、表１、２、３を参照すると、（Ｔ２／Ｔ１）が高くなるほど、アコースティックノイズの平均（Ａ．Ｎ．ＡＶＧ）は低くなることができる。（Ｔ２／Ｔ１）が０の場合、第１外部電極１３１及び第２外部電極１３２は本体１１０の下面（第１面）に配置されないため、第１外部電極１３１及び第２外部電極１３２の本体１１０に対する配置安定性（例：外部電極の剥離防止、本体コーナーの露出による水分浸透経路の形成防止）は確保されない可能性がある。
表１、２、３の２４個のサンプルのうち、ピンホールのあるサンプル（ピンホール検査ＮＧ）の（Ｔ２／Ｔ１）の最高値は（２３／１０１）であることができる。したがって、本発明の一実施形態による積層型キャパシタは、０超過（２３／１０１）未満の（Ｔ２／Ｔ１）を有することにより、アコースティックノイズ低減性能だけでなく、ピンホールが発生しないことによる不良防止性能も確保することができ、外部電極の配置安定性も確保することができる。
表１、２、３の２４個のサンプルのうち、ピンホールのないサンプル（ピンホール検査ＯＫ）の（Ｔ２／Ｔ１）の最低値は（２６／１５０）であることができる。したがって、本発明の一実施形態による積層型キャパシタは、（２６／１５０）以下の（Ｔ２／Ｔ１）を有する場合にピンホールが発生しないことによる不良防止性能をより安定的に確保することができる。
表２のＬの最低値は１．６８２ｍｍであり、表１の１０個のサンプルのうち、ピンホールのないサンプル（ピンホール検査ＯＫ）の（Ｔ２／Ｔ１）の最低値は（１５／１０３）であることができる。したがって、Ｌが１．６８２ｍｍ未満の場合、本発明の一実施形態による積層型キャパシタは、（１５／１０３）以下の（Ｔ２／Ｔ１）を有する場合にピンホールが発生しないことによる不良防止性能をより安定的に確保することができる。
一方、表１、２、３のＬ、Ｔ１、ＢＷ１、Ｔ２はマイクロメータによって測定することができ、ＴＥＭ（Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｙ）、ＡＦＭ（Ａｔｏｍｉｃ Ｆｏｒｃｅ Ｍｉｃｒｏｓｃｏｐｅ）、ＳＥＭ（Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）、光学顕微鏡、及びｓｕｒｆａｃｅ ｐｒｏｆｉｌｅｒのうち少なくとも一つを使用した分析によって測定することもできる。アコースティックノイズは、無響チャンバ（ｃｈａｍｂｅｒ）内で基板に積層型キャパシタ１００を実装させた後に基板を介して電圧を印加することで測定することができる。ピンホール検査は、騒音低減絶縁層１４０を本体１１０の第１面に印刷し、騒音低減絶縁層１４０の規格に適した乾燥条件（例：エポキシメーカーが提供する乾燥条件）に従って乾燥してピンホールの発生有無を確認する過程であってよい。
図７ａ～図７ｄは、本発明の一実施形態による積層型キャパシタの騒音低減絶縁層の良好（ＯＫ）及び不良（ＮＧ）を例示した写真である。図７ａを参照すると、総４２個の測定用積層型キャパシタを設けることができる。
図７ａ～図７ｄは、ピンホールのないサンプル（ＯＫ）におけるピンホール有無の判断例と、ピンホールのあるサンプル（ＮＧ）におけるピンホール有無の判断例を示す。サンプルの個数は４２個に限定されず、２４個であってもよく、１０００個であってもよい。
図８ａは、本発明の一実施形態による積層型キャパシタの騒音低減絶縁層が騒音低減領域を拡張することを示す図であり、図８ｂ～図８ｄは、本発明の一実施形態による積層型キャパシタの低減された騒音を示すグラフである。図８ａを参照すると、騒音低減絶縁層が本体と外部電極とを共にカバーするため、水平方向に広い面積を有することができる。したがって、騒音低減絶縁層は、拡張された低騒音領域（ｅｘｐａｎｄｅｄ ｌｏｗ ＡＮ ｒｅｇｉｏｎ）を提供することができる。
図８ｂを参照すると、図８ａの拡張された低騒音領域（ｅｘｐａｎｄｅｄ ｌｏｗ ＡＮ ｒｅｇｉｏｎ）を有する積層型キャパシタのアコースティックノイズ（Ａｃｏｕｓｔｉｃ Ｎｏｉｓｅ）は、０～２０ｋＨｚの周波数（Ｆｒｅｑｕｅｎｃｙ）範囲のスペクトルとして提供されることができ、縦軸の平均値として計算されることができ、０～２０ｋＨｚの周波数（Ｆｒｅｑｕｅｎｃｙ）の範囲で全体的に低くなることができる。
図８ｃ及び図８ｄを参照すると、図８ａの拡張された低騒音領域（ｅｘｐａｎｄｅｄ ｌｏｗ ＡＮ ｒｅｇｉｏｎ）を有する積層型キャパシタのアコースティックノイズ（Ａｃｏｕｓｔｉｃ Ｎｏｉｓｅ）は、本体１１０の厚さ（Ｚ方向）に応じて異なることができ、本体１１０の広い厚さの範囲で全体的に低くなることができる。
以上のように、本発明の実施形態について詳細に説明したが、本発明は、上述した実施形態及び添付の図面によって限定されるものではなく、添付の特許請求の範囲によって限定されるものとする。したがって、特許請求の範囲に記載された本発明の技術的思想から逸脱しない範囲内で、当該技術分野における通常の知識を有する者によって様々な形態の置換、変形及び変更が可能であり、これも本発明の範囲に属すると言える。
１００：積層型キャパシタ
１１０：本体（ｂｏｄｙ）
１１１：誘電体層
１１２：上部カバー層
１１３：下部カバー層
１１４：マージン領域
１１５：コア領域
１１６：容量領域
１２１：第１内部電極
１２２：第２内部電極
１３１：第１外部電極
１３２：第２外部電極
１４０：騒音低減絶縁層
１５１：第１端子
１５２：第２端子
１１０：本体（ｂｏｄｙ）
１１１：誘電体層
１１２：上部カバー層
１１３：下部カバー層
１１４：マージン領域
１１５：コア領域
１１６：容量領域
１２１：第１内部電極
１２２：第２内部電極
１３１：第１外部電極
１３２：第２外部電極
１４０：騒音低減絶縁層
１５１：第１端子
１５２：第２端子
Claims (16)
- 少なくとも一つの第１内部電極と少なくとも一つの第２内部電極とが少なくとも一つの誘電体層を間に挟んで第１方向に交互に積層された積層構造を含む本体と、
前記少なくとも一つの第１内部電極及び前記少なくとも一つの第２内部電極にそれぞれ連結されるように互いに離隔して前記本体に配置された第１外部電極及び第２外部電極と、
前記本体の一面と前記第１外部電極及び前記第２外部電極の一面とを共にカバーする騒音低減絶縁層と、を含み、
前記第１外部電極及び前記第２外部電極の一面で互いに相対する方向において、前記第１外部電極及び前記第２外部電極のそれぞれの長さの和を２で除した値はＢＷ１であり、
前記ＢＷ１の方向と平行な方向において、前記騒音低減絶縁層の長さはＬであり、
前記本体の一面に垂直な方向において、前記騒音低減絶縁層における前記本体をカバーする部分の厚さはＴ１であり、
前記Ｔ１の方向と平行な方向において、前記第１外部電極及び前記第２外部電極のそれぞれの一面における厚さの和を２で除した値はＴ２であり、
［｛（Ｌ×Ｔ１）－（ＢＷ１×Ｔ２）｝／（Ｌ×Ｔ１）］は０．９４４８超過１未満である、積層型キャパシタ。 - 互いに離隔して前記第１外部電極及び前記第２外部電極に配置された第１端子及び第２端子をさらに含み、
前記騒音低減絶縁層の第１部分は、前記第１外部電極と前記第１端子との間に配置され、前記騒音低減絶縁層の第２部分は、前記第２外部電極と前記第２端子との間に配置される、請求項１に記載の積層型キャパシタ。 - 前記本体において、前記少なくとも一つの第１内部電極及び前記少なくとも一つの第２内部電極が前記第１外部電極及び前記第２外部電極に連結される面は、前記本体において前記騒音低減絶縁層によってカバーされる一面と平行でない、請求項１に記載の積層型キャパシタ。
- 前記騒音低減絶縁層は、前記少なくとも一つの誘電体層のヤング率（Ｙｏｕｎｇ'ｓ ｍｏｄｕｌｕｓ）よりも低いヤング率を有する、請求項１に記載の積層型キャパシタ。
- 前記騒音低減絶縁層はエポキシ（ｅｐｏｘｙ）樹脂を含む、請求項４に記載の積層型キャパシタ。
- 前記本体の一面に垂直な方向において、前記騒音低減絶縁層の一部分は前記本体に重ならない、請求項１から５のいずれか一項に記載の積層型キャパシタ。
- ［｛（Ｌ×Ｔ１）－（ＢＷ１×Ｔ２）｝／（Ｌ×Ｔ１）］は０．９５０２以上である、請求項１から５のいずれか一項に記載の積層型キャパシタ。
- Ｌは１．９６５ｍｍ未満であり、
［｛（Ｌ×Ｔ１）－（ＢＷ１×Ｔ２）｝／（Ｌ×Ｔ１）］は０．９６４以上である、請求項７に記載の積層型キャパシタ。 - Ｌは１．１８８ｍｍ超過であり、
［｛（Ｌ×Ｔ１）－（ＢＷ１×Ｔ２）｝／（Ｌ×Ｔ１）］は０．９７５以上である、請求項８に記載の積層型キャパシタ。 - 少なくとも一つの第１内部電極と少なくとも一つの第２内部電極とが少なくとも一つの誘電体層を間に挟んで第１方向に交互に積層された積層構造を含む本体と、
前記少なくとも一つの第１内部電極及び前記少なくとも一つの第２内部電極にそれぞれ連結されるように互いに離隔して前記本体に配置された第１外部電極及び第２外部電極と、
前記本体の一面と前記第１外部電極及び前記第２外部電極の一面とを共にカバーする騒音低減絶縁層と、を含み、
前記第１外部電極及び前記第２外部電極の一面で互いに相対する方向と平行な方向において、前記騒音低減絶縁層の長さであるＬは１．９６５ｍｍ未満であり、
前記本体の一面に垂直な方向において、前記騒音低減絶縁層における前記本体をカバーする部分の厚さはＴ１であり、
前記Ｔ１の方向と平行な方向において、前記第１外部電極及び前記第２外部電極のそれぞれの一面における厚さの和を２で除した値はＴ２であり、
（Ｔ２／Ｔ１）は０超過（２３／１０１）未満である、積層型キャパシタ。 - （Ｔ２／Ｔ１）は（２６／１５０）以下である、請求項１０に記載の積層型キャパシタ。
- Ｌは１．６８２ｍｍ未満であり、
（Ｔ２／Ｔ１）は（１５／１０３）以下である、請求項１１に記載の積層型キャパシタ。 - Ｔ１は２００μｍ未満である、請求項１０に記載の積層型キャパシタ。
- 互いに離隔して前記第１外部電極及び前記第２外部電極に配置された第１端子及び第２端子をさらに含み、
前記騒音低減絶縁層の第１部分は、前記第１外部電極と前記第１端子との間に配置され、前記騒音低減絶縁層の第２部分は、前記第２外部電極と前記第２端子との間に配置される、請求項１０から１３のいずれか一項に記載の積層型キャパシタ。 - 前記本体において、前記少なくとも一つの第１内部電極及び前記少なくとも一つの第２内部電極が前記第１外部電極及び前記第２外部電極に連結される面は、前記本体において前記騒音低減絶縁層によってカバーされる一面と平行でない、請求項１０から１３のいずれか一項に記載の積層型キャパシタ。
- 前記騒音低減絶縁層はエポキシ（ｅｐｏｘｙ）樹脂を含む、請求項１０から１３のいずれか一項に記載の積層型キャパシタ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020210177453A KR20230089085A (ko) | 2021-12-13 | 2021-12-13 | 적층형 커패시터 |
| KR10-2021-0177453 | 2021-12-13 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2023087621A true JP2023087621A (ja) | 2023-06-23 |
Family
ID=86694907
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2022065392A Pending JP2023087621A (ja) | 2021-12-13 | 2022-04-11 | 積層型キャパシタ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20230187139A1 (ja) |
| JP (1) | JP2023087621A (ja) |
| KR (1) | KR20230089085A (ja) |
| CN (1) | CN116264128A (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20150080797A (ko) | 2014-01-02 | 2015-07-10 | 삼성전기주식회사 | 세라믹 전자 부품 |
-
2021
- 2021-12-13 KR KR1020210177453A patent/KR20230089085A/ko unknown
-
2022
- 2022-04-07 US US17/715,267 patent/US20230187139A1/en active Pending
- 2022-04-11 JP JP2022065392A patent/JP2023087621A/ja active Pending
- 2022-06-20 CN CN202210696596.8A patent/CN116264128A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| CN116264128A (zh) | 2023-06-16 |
| KR20230089085A (ko) | 2023-06-20 |
| US20230187139A1 (en) | 2023-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6351159B2 (ja) | 積層セラミック電子部品及びその実装基板並びに製造方法 | |
| KR101862422B1 (ko) | 적층 세라믹 커패시터 및 그 실장 기판 | |
| US10176924B2 (en) | Multilayer ceramic capacitor and board for mounting of the same | |
| JP5819362B2 (ja) | 積層セラミックキャパシタ及び積層セラミックキャパシタの実装基板 | |
| JP6180898B2 (ja) | 積層セラミックキャパシタ及び積層セラミックキャパシタの実装基板 | |
| KR101823174B1 (ko) | 적층 세라믹 커패시터 및 그 실장 기판 | |
| CN108155006B (zh) | 电子部件 | |
| JP5458821B2 (ja) | 積層セラミックコンデンサ | |
| JP5755690B2 (ja) | 基板内蔵用積層セラミック電子部品及び積層セラミック電子部品内蔵型印刷回路基板 | |
| KR102129920B1 (ko) | 적층 세라믹 전자부품 및 그에 포함된 인터포저 | |
| KR102584974B1 (ko) | 적층 세라믹 전자부품 및 그에 포함된 인터포저 | |
| US10790093B2 (en) | Multilayer ceramic electronic component array | |
| JP2014072516A (ja) | 積層セラミック電子部品 | |
| CN110970220B (zh) | 复合电子组件 | |
| KR102018310B1 (ko) | 적층 세라믹 커패시터 및 그 실장 기판 | |
| JP2023087621A (ja) | 積層型キャパシタ | |
| JP2023099407A (ja) | 積層型キャパシタ | |
| KR102018311B1 (ko) | 적층 세라믹 커패시터 및 그 실장 기판 | |
| KR102076146B1 (ko) | 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 실장 기판 | |
| US20230215648A1 (en) | Multilayer capacitor | |
| KR102620525B1 (ko) | 적층형 커패시터 | |
| JP2023087620A (ja) | 積層型キャパシタ | |
| CN114628154A (zh) | 多层电容器和具有多层电容器的板组件 |