JP2023087620A - 積層型キャパシタ - Google Patents

積層型キャパシタ Download PDF

Info

Publication number
JP2023087620A
JP2023087620A JP2022047387A JP2022047387A JP2023087620A JP 2023087620 A JP2023087620 A JP 2023087620A JP 2022047387 A JP2022047387 A JP 2022047387A JP 2022047387 A JP2022047387 A JP 2022047387A JP 2023087620 A JP2023087620 A JP 2023087620A
Authority
JP
Japan
Prior art keywords
buffer layer
internal electrode
capacitor
multilayer capacitor
internal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022047387A
Other languages
English (en)
Inventor
チュル シム、ウォン
Won Chul Sim
ホワン ソン、スー
Soo-Howang Song
ギュ アン、ヤン
Yan-Gyu Ahn
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2023087620A publication Critical patent/JP2023087620A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/224Housing; Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/13Energy storage using capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

【課題】内部応力によるクラック(crack)を低減するか又は耐電圧特性を高めることができる積層型キャパシタを提供する。【解決手段】積層型キャパシタは、少なくとも一つの第1内部電極121と少なくとも一つの第2内部電極122とが少なくとも一つの誘電体層111を間に挟んで第1方向に交互に積層された容量領域を含む本体110と、少なくとも一つの第1内部電極及び少なくとも一つの第2内部電極にそれぞれ連結されるように互いに離隔して本体に配置された第1外部電極131及び第2外部電極132とを含む。本体は、容量領域に配置され、少なくとも一つの誘電体層のヤング率(Young's modulus)の0倍超(50/135)倍以下のヤング率を有するバッファ層140をさらに含むことができる。【選択図】図5

Description

本発明は、積層型キャパシタに関するものである。
積層型キャパシタは、小型でありながらも高容量が保障され、実装が容易であるという利点により、コンピュータ、PDA、携帯電話などの電子機器の部品として広く使用されており、高信頼性、高強度特性を有し、電気機器(車両を含む)の部品としても広く使用されている。
積層型キャパシタに使用できる高い誘電率の誘電体材料は圧電性も有することができるため、積層型キャパシタは電圧の印加による逆圧電(又は電歪)現象による内部応力の影響を受けることがあり、内部応力は積層型キャパシタのクラック(crack)を誘発したり、耐電圧特性を低下させる可能性がある。
韓国公開特許公報第10-2015-0125443号
本発明は、内部応力によるクラック(crack)を低減するか又は耐電圧特性を高めることができる積層型キャパシタを提供する。
本発明の一実施形態による積層型キャパシタは、少なくとも一つの第1内部電極と少なくとも一つの第2内部電極とが少なくとも一つの誘電体層を間に挟んで第1方向に交互に積層された容量領域を含む本体と、上記少なくとも一つの第1内部電極と少なくとも一つの第2内部電極にそれぞれ連結されるように互いに離隔して上記本体に配置された第1及び第2外部電極と、を含み、上記本体は上記容量領域に配置され、上記少なくとも一つの誘電体層のヤング率(Young's modulus)の0倍超(50/135倍)以下のヤング率を有するバッファ層をさらに含むことができる。
本発明の一実施形態による積層型キャパシタは、少なくとも一つの第1内部電極と少なくとも一つの第2内部電極とが少なくとも一つの誘電体層を間に挟んで第1方向に交互に積層された容量領域を含む本体と、上記少なくとも一つの第1内部電極と少なくとも一つの第2内部電極にそれぞれ連結されるように互いに離隔して上記本体に配置された第1及び第2外部電極と、を含み、上記本体は上記容量領域に配置され、50GPa以下のヤング率(Young's modulus)を有するバッファ層をさらに含むことができる。
本発明の一実施形態による積層型キャパシタは、内部応力によるクラック(crack)を低減するか又は耐電圧特性を高めることができる。
本発明の一実施形態による積層型キャパシタが基板に実装された構造を示す斜視図である。 本発明の一実施形態による積層型キャパシタの本体の内部を示す斜視図である。 本発明の一実施形態による積層型キャパシタとその内部を示す斜視図である。 本発明の一実施形態による積層型キャパシタのバッファ層に複数のダミー電極が配置された構造を示す斜視図である。 図3aのA-A'線に沿った断面図である。 図3aのB-B'線に沿った断面図である。 本発明の一実施形態による積層型キャパシタの内部応力を示すグラフである。
本発明の実施形態は、様々な他の形態に変形することができ、本発明の範囲が以下で説明する実施形態に限定されるものではない。また、本発明の実施形態は、当技術分野において平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどは、より明確な説明のために誇張することができ、図面上の同じ符号で示される要素は同じ要素である。
そして、図面において本発明を明確に説明するために説明と関係のない部分は省略し、複数の層及び領域を明確に表現するために厚さを拡大して示しており、同一思想の範囲内の機能が同一である構成要素に対しては同一の参照符号を使用して説明する。
明細書全体において、ある部分がある構成要素を「含む」というとき、これは、特に反対される記載がない限り、他の構成要素を除外するのではなく、他の構成要素をさらに含むことができることを意味する。
本発明の実施形態を明確に説明するために六面体の方向を定義すると、図面上に表されているL、W及びTはそれぞれ長さ方向、幅方向、及び厚さ方向を示す。ここで、厚さ方向は、誘電体層が積層される積層方向と同じ概念として使用されることができる。
以下では、本発明の一実施形態による積層型キャパシタについて説明し、特に積層セラミックキャパシタ(Multi-layer ceramic capacitor、MLCC)として説明するが、これに限定されるものではない。
図1は本発明の一実施形態による積層型キャパシタが基板に実装された構造を示す斜視図であり、図2は本発明の一実施形態による積層型キャパシタの本体の内部を示す斜視図であり、図3aは本発明の一実施形態による積層型キャパシタ及びその内部を示す斜視図であり、図4は図3aのA-A'線に沿った断面図であり、図5は図3aのB-B'線に沿った断面図である。
図1、図2、図3a、図4及び図5を参照すると、本発明の一実施形態による積層型キャパシタ100は、本体110、第1外部電極131及び第2外部電極132を含むことができる。
本体110は、少なくとも一つの第1内部電極121と少なくとも一つの第2内部電極122とが少なくとも一つの誘電体層111を間に挟んで第1方向(例:T方向)に交互に積層された積層構造を含むことができる。
例えば、本体110は、積層構造の焼成によってセラミック本体で構成されることができる。ここで、本体110に配置された少なくとも一つの誘電体層111は焼結された状態であって、隣接する誘電体層の間の境界は走査電子顕微鏡(SEM:Scanning Electron Microscope)を利用せずには確認しにくいほど一体化することができる。
例えば、本体110は、長さ方向Lの両側面、幅方向Wの両側面及び厚さ方向Tの両側面を有する六面体で形成されることができ、上記六面体の角及び/又はコーナーは研磨されることにより丸い形態であることができる。ただし、本体110の形状、寸法及び誘電体層111の積層数が本実施形態に示されたものに限定されるものではない。
少なくとも一つの誘電体層111は、その厚さを積層型キャパシタ100の容量設計に合わせて任意に変更することができ、高誘電率を有するセラミック粉末、例えば、チタン酸バリウム(BaTiO)系粉末を含むことができるが、本発明はこれに限定されるものではない。また、積層型キャパシタ100の要求規格に応じて、セラミック粉末に各種のセラミック添加剤(例:MgO、Al、SiO、ZnO)、有機溶剤、可塑剤、結合剤、分散剤などを添加することができる。
少なくとも一つの誘電体層111の形成に使用されるセラミック粉末の平均粒径は特に限定されず、積層型キャパシタ100の要求規格(例:電子機器用キャパシタのように小型化及び/又は高容量が要求されるか、電気機器用キャパシタのように高い耐電圧特性及び/又は強い強度が要求される等)に応じて調節することができるが、例えば、400nm以下に調節することができる。
例えば、少なくとも一つの誘電体層111は、チタン酸バリウム(BaTiO)などのパウダーを含んで形成されたスラリーをキャリアフィルム(carrier film)上に塗布及び乾燥して複数個のセラミックシートを設けることによって形成されることができる。上記セラミックシートは、セラミック粉末、バインダー、溶剤を混合してスラリーを製造し、上記スラリーをドクターブレード法により数μmの厚さを有するシート(sheet)状に作製することによって形成されることができるが、これに限定されない。
少なくとも一つの第1内部電極121及び少なくとも一つの第2内部電極122は、導電性金属を含む導電性ペーストを印刷して誘電体層の積層方向(例:T方向)に沿って本体110の長さ方向Lの一側面と他側面に交互に露出するように形成されることができ、中間に配置された誘電体層によって互いに電気的に絶縁されることができる。
例えば、少なくとも一つの第1内部電極121及び少なくとも一つの第2内部電極122のそれぞれは、粒子の平均サイズが0.1~0.2μmであり、40~50重量%の導電性金属粉末を含む内部電極用導電性ペーストにより形成されることができるが、これに限定されない。上記導電性ペーストは、ニッケル(Ni)、銅(Cu)、パラジウム(Pd)、銀(Ag)、鉛(Pb)又は白金(Pt)等の単独又はこれらの合金であってよいが、本発明はこれらに限定されるものではない。
例えば、上記セラミックシート上に上記内部電極用導電性ペーストを印刷工法などにより塗布して内部電極パターンを形成することができる。上記導電性ペーストの印刷方法としては、スクリーン印刷法、グラビア印刷法、インクジェット印刷法等を使用することができるが、本発明はこれに限定されるものではない。例えば、上記内部電極パターンが印刷されたセラミックシートを200~300層積層し、圧着、焼成することにより、本体110を作製することができる。
積層型キャパシタ100の静電容量は、少なくとも一つの第1内部電極121と少なくとも一つの第2内部電極122間の積層方向(例:T方向)の重なり面積に比例し、少なくとも一つの第1内部電極121及び少なくとも一つの第2内部電極122の総積層数に比例し、少なくとも一つの第1内部電極121と少なくとも一つの第2内部電極122間の間隔に反比例することができる。上記間隔は、少なくとも一つの誘電体層111のそれぞれの厚さと実質的に同一であってよい。
積層型キャパシタ100は、少なくとも一つの第1内部電極121と少なくとも一つの第2内部電極122間の間隔が短いほど、厚さに対してより大きな静電容量を有することができる。これに対し、積層型キャパシタ100の耐電圧は、上記間隔が長いほど高くなることができる。したがって、上記間隔は積層型キャパシタ100の要求規格(例:電子機器用キャパシタのように小型化及び/又は高容量が要求されるか、電気機器用キャパシタのように高い耐電圧特性及び/又は強い強度が要求される等)に応じて調節することができる。少なくとも一つの第1内部電極121及び少なくとも一つの第2内部電極122のそれぞれの厚さも上記間隔の影響を受けることができる。
例えば、積層型キャパシタ100は、高い耐電圧特性及び/又は強い強度が要求される場合に、少なくとも一つの第1内部電極121と少なくとも一つの第2内部電極122間の間隔がそれぞれの厚さの2倍を超えるように設計されることができる。例えば、積層型キャパシタ100は、小型化及び/又は高容量が要求される場合に、少なくとも一つの第1内部電極121及び少なくとも一つの第2内部電極122のそれぞれの厚さが0.4μm以下であり、総積層数が400層以上となるように設計されることができる。
第1及び第2外部電極131、132は、少なくとも一つの第1内部電極121と少なくとも一つの第2内部電極122にそれぞれ連結されるように互いに離隔して本体110に配置されることができる。
例えば、第1及び第2外部電極131、132のそれぞれは、金属成分を含むペーストにディッピング(dipping)する方法、導電性ペーストを印刷する方法、シート(Sheet)転写、パッド(Pad)転写方法、スパッタめっき、又は電解めっきなどにより形成されることができる。例えば、第1及び第2外部電極131、132は、上記ペーストが焼成されることで形成された焼成層と、上記焼成層の外面に形成されためっき層とを含むことができ、上記焼成層と上記めっき層との間に導電性樹脂層をさらに含むことができる。例えば、上記導電性樹脂層は、エポキシのような熱硬化性樹脂に導電性粒子が含有されることによって形成されることができる。上記金属成分は、銅(Cu)、パラジウム(Pd)、白金(Pt)、金(Au)、銀(Ag)、鉛(Pb)、錫(Sn)等の単独又はこれらの合金であってよいが、これらに限定されない。
積層型キャパシタ100は、基板210に実装又は内蔵されることができ、第1及び第2外部電極131、132を介して基板210上の第1及び第2パッド221、222に連結されることにより、基板210に電気的に連結された回路(例:集積回路、プロセッサ)に電気的に連結されることができる。
半田230は、積層型キャパシタ100の第1及び第2外部電極131、132が基板210の第1及び第2パッド221、222上に載置された状態で、リフロー(reflow)工程によって第1及び第2外部電極131、132と第1及び第2パッド221、222に接するように配置され、これらを固着させることができる。半田230は、第1及び第2外部電極131、132に含有され得る銅(Cu)より低い溶融点を有することができ、錫(Sn)又は錫系合金を含むことができる。
図3a、図4及び図5を参照すると、本体110は上部カバー層112、下部カバー層113及びコア領域115を含むことができ、コア領域115はマージン領域114及び容量領域116を含むことができる。
上部及び下部カバー層112、113は、第1方向(例:T方向)に、コア領域115を間に挟むように配置され、それぞれ少なくとも一つの誘電体層111のそれぞれよりも厚くてもよい。
上部及び下部カバー層112、113は、外部環境要素(例:水分、めっき液、異物)がコア領域115に浸透することを防止することができ、本体110を外部衝撃から保護することができ、本体110の曲げ強度も向上させることができる。
例えば、上部及び下部カバー層112、113は、少なくとも一つの誘電体層111と同じ材料又は他の材料(例:エポキシ樹脂のような熱硬化性樹脂)を含むことができる。
容量領域116は、少なくとも一つの第1内部電極121と少なくとも一つの第2内部電極122との間を含むことができるため、積層型キャパシタ100の静電容量を形成することができる。
容量領域116は、少なくとも一つの第1内部電極121と少なくとも一つの第2内部電極122とが少なくとも一つの誘電体層111を間に挟んで第1方向(例:T方向)に交互に積層された積層構造を含むことができ、上記積層構造と同じサイズを有することができる。
マージン領域114は、少なくとも一つの第1内部電極121及び少なくとも一つの第2内部電極122の境界線と本体110の表面との間を含むことができる。複数のマージン領域114は、第1方向(例:T方向)に垂直な第2方向(例:W方向)に容量領域116を間に挟むように配置されてよい。例えば、複数のマージン領域114は、少なくとも一つの誘電体層111と類似の方式(積層方向が異なる)で形成されてよい。
複数のマージン領域114は、少なくとも一つの第1内部電極121と少なくとも一つの第2内部電極122が、本体110において第2方向(例:W方向)の表面に露出することを防止することができるため、外部環境要素(例:水分、めっき液、異物)が上記第2方向の表面を介して少なくとも一つの第1内部電極121及び少なくとも一つの第2内部電極122に浸透することを防止することができ、積層型キャパシタ100の信頼性及び寿命を向上させることができる。また、少なくとも一つの第1内部電極121及び少なくとも一つの第2内部電極122は、複数のマージン領域114により第2方向に効率的に拡張して形成されることができるため、複数のマージン領域114は、少なくとも一つの第1内部電極121と少なくとも一つの第2内部電極122との重なり面積を広げて積層型キャパシタ100の静電容量の向上にも寄与することができる。
図2、図3a、図4及び図5を参照すると、本発明の一実施形態による積層型キャパシタ100は、少なくとも一つの誘電体層111のヤング率(Young's modulus)よりも低いヤング率を有するバッファ層140をさらに含むことができる。
積層型キャパシタ100の単位サイズに対する静電容量は、少なくとも一つの誘電体層111の誘電率が高いほど大きくなることができるため、少なくとも一つの誘電体層111は、チタン酸バリウム(BaTiO)のように誘電率の高い材料を含むことができる。チタン酸バリウム(BaTiO)のように誘電率の高い材料は圧電性も有する可能性も高いため、積層型キャパシタ100への電圧印加に伴う逆圧電(又は電歪)現象により内部応力も形成することができる。
少なくとも一つの誘電体層111のヤング率よりも低いヤング率を有するバッファ層140は、少なくとも一つの誘電体層111が形成する内部応力を吸収することができるため、本体110の全般的な応力を減らすことができる。本体110の全般的な応力が減少する場合、本体110のクラック(crack)発生の可能性は低くなることができ、本体110は電気的ボトルネックポイント(例:空隙、不安定な内部電極の境界など)を減らすことができるため、耐電圧を高めることができる。
バッファ層140のヤング率が低いというのは、バッファ層140が柔軟であることを意味することができる。バッファ層140は、隣接応力を吸収する過程においてバッファ層140の一部分で応力による一次的変位を発生させ、バッファ層140の他の部分で上記一次的変位による二次的変位を発生させることができ、このような過程は持続的に行われる可能性がある。
すなわち、バッファ層140が隣接応力を吸収する過程において、バッファ層140の各部分間の変位偏差は大きくなることができ、大きな変位偏差はバッファ層140と隣接層(例:内部電極、誘電体層)との間の境界での応力集中を誘発する可能性がある。
したがって、バッファ層140は、少なくとも一つの誘電体層111のヤング率に比べてかなり小さいヤング率を有することにより、バッファ層140と隣接層間の境界での応力集中によるクラック及び電気的ボトルネックポイントまでも防止することができる。
図6は、本発明の一実施形態による積層型キャパシタの内部応力を示すグラフである。図6を参照すると、バッファ層のない本体の内部応力曲線140WOは、本体におけるL方向位置に応じて均一に変化する形態であり、ヤング率の差が大きくないバッファ層のある本体の内部応力曲線140HYMは、本体におけるL方向位置に応じた内部応力の偏差が大きい形態であることができる。
ヤング率差が大きくないバッファ層のある本体の内部応力曲線140HYMの最大応力は、バッファ層のない本体の内部応力曲線140WOの当該L方向位置における値より高くなることができる。これは、バッファ層と隣接層間の境界での応力集中によるものである可能性がある。
バッファ層のヤング率が低くなる場合、内部応力曲線の変化方向140LYMは、全般的な内部応力が低くなる傾向にあることができる。内部応力曲線の最大応力がバッファ層のない本体の内部応力曲線の値より低い場合、本体は全般的な内部応力を減らしながらもバッファ層と隣接層間の境界での応力集中も減らすことができる。
以下の表1は、バッファ層のヤング率による最大応力を示す。表1において正規化した最大応力は、 上記最大応力を最大応力に対応する位置にバッファ層がなかった場合の内部応力で除した値を意味する。表1の値は、誘電体層がチタン酸バリウム(BaTiO)系セラミック材料を含む場合に測定された値であり、チタン酸バリウム系セラミック材料のヤング率は135GPaであることができる。
Figure 2023087620000002
表1を参照すると、ヤング率が100GPaであるバッファ層はチタン酸バリウムのヤング率より低いヤング率を有するが、正規化した最大応力は1より高くなることができる。ヤング率が50GPaのバッファ層は、チタン酸バリウムのヤング率よりもかなり低いヤング率であるため、正規化した最大応力は1より低くなることができる。
したがって、本発明の一実施形態による積層型キャパシタは、誘電体層のヤング率の0倍超(50/135)倍以下のヤング率を有するか、又は50GPa以下のヤング率を有することにより、全般的な内部応力を減らしながらもバッファ層と隣接層間の境界での応力集中も減らすことができるため、内部応力によるクラック(crack)を低減するか又は耐電圧特性を高めることができる。
例えば、バッファ層は、エポキシ(epoxy)、ポリイミド(polyimide)及びABF(Ajinomoto Build-up Film)のうち少なくとも一つを含むことができる。エポキシのヤング率は3.8GPaであるため、チタン酸バリウムのヤング率よりもかなり低くなることができ、正規化した最大応力は0.56であることができる。高い柔軟性を有するポリイミド及びABFは、チタン酸バリウムのヤング率よりもかなり低いヤング率を有することができる。バッファ層の材料は、EDS(Energy Dispersive X-ray Spectroscopy)分析によって確認することができる。
EDSを具体的に説明すると、積層型キャパシタのサンプルの本体110を、中心を含むXZ面に沿って切断又は研磨して露出する断面を前処理(例:サンプルの固定及び電気伝導性の小さい材料でコーティング)することができ、電子ビームは、上記前処理されたサンプルに走査されることができる。このとき、上記サンプルの各部分は電子ビームによって浮遊(excited)状態から安定化しつつX-rayを放出することができ、X-rayのエネルギー値は上記サンプルの各部分の物質によって異なることができる。したがって、収集器は上記X-rayを収集することができ、コンピューティングシステムは上記X-rayのエネルギー値を特定の数値範囲に属するか否かを比較することによって上記サンプルの各部分の物質を識別することができ、上記物質に基づいて当該部分のヤング率を判別することができる。
さらに、図2、図3a、図4及び図5を参照すると、少なくとも一つの第1内部電極121の個数は2つ以上であり、少なくとも一つの第2内部電極122の個数は2つであり、少なくとも一つの誘電体層111の個数は2つ以上であり、少なくとも一つの第1内部電極121の一部はバッファ層140の上部に配置され、残りはバッファ層140の下部に配置されることができ、少なくとも一つの第2内部電極122の一部はバッファ層140の上部に配置され、残りはバッファ層140の下部に配置されることができ、少なくとも一つの誘電体層111の一部はバッファ層140の上部に配置され、残りはバッファ層140の下部に配置されることができる。これにより、バッファ層140は、上部に配置された誘電体層の内部応力と下部に配置された誘電体層の内部応力を間で効率的に吸収することができる。
少なくとも一つの誘電体層111の内部応力は、垂直(T方向)ベクトル成分と水平ベクトル成分を有することができ、水平ベクトル成分は垂直ベクトル成分に比べて互いに同一方向成分で重なる割合がより高くなる可能性があり、本体110は、中心からT方向に対称構造に近い可能性があるため、本体110において内部応力が最も大きい領域は、本体110の中心を含む領域であることができる。したがって、バッファ層140は、本体110の中心を含む領域に配置されることにより、本体110の内部応力を効率的に吸収することができる。
バッファ層140の応力吸収性能は、バッファ層140の体積が大きいほど多くなることができるため、バッファ層140は、少なくとも一つの誘電体層111のそれぞれよりも厚くなることによって、より多くの応力を吸収することができる。積層型キャパシタ100の内部応力は、印加される電圧が高いほど大きくなることができるが、バッファ層140は、少なくとも一つの誘電体層111のそれぞれよりも厚くなることにより、高電圧印加による大きな内部応力を効率的に吸収することができ、積層型キャパシタ100の耐電圧は高くなることができる。
例えば、バッファ層140の厚さはバッファ層140の層数に比例することができるため、バッファ層140の層数調節によって調節することができる。ここで、1層の厚さは、少なくとも一つの誘電体層111のそれぞれの厚さと同一であってよい。または、バッファ層140は厚い1層として実現されることもできる。バッファ層140の厚さは、TEM(Transmission Electron Microscopy)、AFM(Atomic Force Microscope)、SEM(Scanning Electron Microscope)、光学顕微鏡及びsurface profilerのうち少なくとも一つを使用した分析によって測定することができ、本体110を、中心を含むXZ面に沿って切断又は研磨して露出する断面において、バッファ層140のZ方向の長さをX方向に対して積分し、X方向の長で除したして測定することができる。
例えば、バッファ層140は、少なくとも一つの誘電体層111の焼成時に予め積層されて同時に焼成されてよい。または、バッファ層140は、少なくとも一つの誘電体層111の焼成温度よりも低い温度に予め焼成された後、焼成された少なくとも一つの誘電体層111上に積層されてよく、本体110はバッファ層140が積層された状態で硬化温度で圧着されて形成されてよい。
図3bは、本発明の一実施形態による積層型キャパシタのバッファ層に複数のダミー電極が配置された構造を示す斜視図である。図3bを参照すると、本発明の一実施形態による積層型キャパシタ100bのバッファ層140bは、第1ダミー電極141及び第2ダミー電極142を含むことができ、第1ダミー電極141及び第2ダミー電極142の間の中心を含む領域143を有することができる。
第1ダミー電極141及び第2ダミー電極142は、第1及び第2外部電極131、132にそれぞれ連結され、バッファ層140bにおいて第1方向(例:T方向)に互いに重ならなくてもよい。したがって、第1ダミー電極141及び第2ダミー電極142は実質的に静電容量を形成しなくてよく、少なくとも一つの第1内部電極121と少なくとも一つの第2内部電極122と少なくとも一つの誘電体層111のデラミネーション(delamination)の可能性を減らすことができ、本体110の構造的安定性を向上させることができるため、耐電圧も高めることができる。
以上のように、本発明の実施形態について詳細に説明したが、本発明は、上述した実施形態及び添付の図面によって限定されるものではなく、添付の特許請求の範囲によって限定されるものとする。したがって、特許請求の範囲に記載された本発明の技術的思想から逸脱しない範囲内で、当該技術分野における通常の知識を有する者によって様々な形態の置換、変形及び変更が可能であり、これも本発明の範囲に属すると言える。
100:積層型キャパシタ
110:本体(body)
111:誘電体層
112:上部カバー層
113:下部カバー層
114:マージン領域
115:コア領域
116:容量領域
121:第1内部電極
122:第2内部電極
131:第1外部電極
132:第2外部電極
140:バッファ層
141:第1ダミー電極
142:第2ダミー電極
143:中心を含む領域

Claims (12)

  1. 少なくとも一つの第1内部電極と少なくとも一つの第2内部電極とが少なくとも一つの誘電体層を間に挟んで第1方向に交互に積層された容量領域を含む本体と、
    前記少なくとも一つの第1内部電極及び少なくとも一つの第2内部電極にそれぞれ連結されるように互いに離隔して前記本体に配置された第1及び第2外部電極と、を含み、
    前記本体は前記容量領域に配置され、前記少なくとも一つの誘電体層のヤング率(Young's modulus)の0倍超(50/135)倍以下のヤング率を有するバッファ層をさらに含む、積層型キャパシタ。
  2. 前記少なくとも一つの第1内部電極は複数の第1内部電極であり、
    前記少なくとも一つの第2内部電極は複数の第2内部電極であり、
    前記少なくとも一つの誘電体層は複数の誘電体層であり、
    前記バッファ層の位置は、前記複数の第1内部電極の間であり、前記複数の第2内部電極の間であり、前記複数の誘電体層の間である、請求項1に記載の積層型キャパシタ。
  3. 前記バッファ層は、前記本体の中心を含む領域に配置される、請求項2に記載の積層型キャパシタ。
  4. 前記バッファ層は、前記複数の誘電体層のそれぞれよりも厚い、請求項2または3に記載の積層型キャパシタ。
  5. 前記バッファ層は、前記第1及び第2外部電極にそれぞれ連結され、前記バッファ層において前記第1方向に互いに重ならない第1及び第2ダミー電極を含む、請求項1~4のいずれか一項に記載の積層型キャパシタ。
  6. 前記バッファ層は、エポキシ(epoxy)、ポリイミド(polyimide)及びABF(Ajinomoto Build-up Film)のうち少なくとも一つを含む、請求項1~5のいずれか一項に記載の積層型キャパシタ。
  7. 前記少なくとも一つの誘電体層は、チタン酸バリウム(BaTiO)系セラミック材料を含有し、
    前記バッファ層のヤング率は50GPa以下である、請求項1~6のいずれか一項に記載の積層型キャパシタ。
  8. 少なくとも一つの第1内部電極と少なくとも一つの第2内部電極とが少なくとも一つの誘電体層を間に挟んで第1方向に交互に積層された容量領域を含む本体と、
    前記少なくとも一つの第1内部電極及び少なくとも一つの第2内部電極にそれぞれ連結されるように互いに離隔して前記本体に配置された第1及び第2外部電極と、を含み、
    前記本体は前記容量領域に配置され、50GPa以下のヤング率(Young's modulus)を有するバッファ層をさらに含む、積層型キャパシタ。
  9. 前記バッファ層は、前記本体の中心を含む領域に配置される、請求項8に記載の積層型キャパシタ。
  10. 前記バッファ層は、少なくとも一つの誘電体層のそれぞれよりも厚い、請求項8または9に記載の積層型キャパシタ。
  11. 前記バッファ層は、前記第1及び第2外部電極にそれぞれ連結され、前記バッファ層において前記第1方向に互いに重ならない第1及び第2ダミー電極を含む、請求項8~10のいずれか一項に記載の積層型キャパシタ。
  12. 前記バッファ層は、エポキシ(epoxy)、ポリイミド(polyimide)及びABF(Ajinomoto Build-up Film)のうち少なくとも一つを含む、請求項8~11のいずれか一項に記載の積層型キャパシタ。
JP2022047387A 2021-12-13 2022-03-23 積層型キャパシタ Pending JP2023087620A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210177581A KR20230089157A (ko) 2021-12-13 2021-12-13 적층형 커패시터
KR10-2021-0177581 2021-12-13

Publications (1)

Publication Number Publication Date
JP2023087620A true JP2023087620A (ja) 2023-06-23

Family

ID=86694894

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022047387A Pending JP2023087620A (ja) 2021-12-13 2022-03-23 積層型キャパシタ

Country Status (4)

Country Link
US (1) US20230187136A1 (ja)
JP (1) JP2023087620A (ja)
KR (1) KR20230089157A (ja)
CN (1) CN116264130A (ja)

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
MY120414A (en) * 1995-10-03 2005-10-31 Tdk Corp Multilayer ceramic capacitor
JP2001244116A (ja) * 2000-02-29 2001-09-07 Taiyo Yuden Co Ltd 電子部品及びその製造方法
JP2004214258A (ja) * 2002-12-27 2004-07-29 Renesas Technology Corp 半導体モジュール
DE102005050638B4 (de) * 2005-10-20 2020-07-16 Tdk Electronics Ag Elektrisches Bauelement
US20130148259A1 (en) * 2010-06-30 2013-06-13 Taiyo Yuden Co., Ltd. Capacitor and method of manufacturing same
GB2502971B (en) * 2012-06-11 2017-10-04 Knowles (Uk) Ltd A capacitive structure
US9530905B2 (en) * 2014-11-18 2016-12-27 W&Wsens Devices, Inc. Microstructure enhanced absorption photosensitive devices
KR102089695B1 (ko) 2014-04-30 2020-03-16 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조방법
DE102016110742A1 (de) * 2016-06-10 2017-12-14 Epcos Ag Filterbauelement zur Filterung eines Störsignals
US10410794B2 (en) * 2016-07-11 2019-09-10 Kemet Electronics Corporation Multilayer ceramic structure
US20180294102A1 (en) * 2017-04-10 2018-10-11 Presidio Components. Inc. Multilayer Broadband Ceramic Capacitor with Internal Air Gap Capacitance
US11443898B2 (en) * 2017-04-10 2022-09-13 Presidio Components. Inc. Multilayer broadband ceramic capacitor with internal air gap capacitance
KR102527709B1 (ko) * 2018-11-09 2023-05-02 삼성전기주식회사 적층 세라믹 전자부품

Also Published As

Publication number Publication date
CN116264130A (zh) 2023-06-16
KR20230089157A (ko) 2023-06-20
US20230187136A1 (en) 2023-06-15

Similar Documents

Publication Publication Date Title
US10395840B1 (en) Multilayer ceramic electronic component
KR102129920B1 (ko) 적층 세라믹 전자부품 및 그에 포함된 인터포저
KR102586070B1 (ko) 적층 세라믹 전자부품
KR20190121200A (ko) 적층 세라믹 전자부품
US10395839B1 (en) Multilayer ceramic electronic component
KR102409107B1 (ko) 적층 세라믹 전자부품
US10529491B1 (en) Multilayer ceramic electronic component
KR102048155B1 (ko) 적층 세라믹 전자부품
JP2023099407A (ja) 積層型キャパシタ
JP2023087620A (ja) 積層型キャパシタ
US11948745B2 (en) Multilayer capacitor
US20230215648A1 (en) Multilayer capacitor
KR102121578B1 (ko) 적층 세라믹 전자부품
US20230139075A1 (en) Multilayer capacitor
US11955289B2 (en) Multilayer capacitor
KR102442833B1 (ko) 적층 세라믹 전자부품
US20240177935A1 (en) Multilayer ceramic capacitor and method of manufacturing the same
JP2023063203A (ja) 積層型キャパシタ
JP2023099464A (ja) 積層型キャパシタ
KR20230095590A (ko) 적층형 커패시터
KR20230077153A (ko) 적층형 커패시터 및 적층형 커패시터 제조 방법
KR20200080208A (ko) 적층 세라믹 전자부품 및 그에 포함된 인터포저
KR20230096651A (ko) 적층형 커패시터
JP2023087621A (ja) 積層型キャパシタ
KR20200040540A (ko) 적층 세라믹 전자부품