JP2023082185A - 焼結準備済み銀フィルム - Google Patents

焼結準備済み銀フィルム Download PDF

Info

Publication number
JP2023082185A
JP2023082185A JP2023061354A JP2023061354A JP2023082185A JP 2023082185 A JP2023082185 A JP 2023082185A JP 2023061354 A JP2023061354 A JP 2023061354A JP 2023061354 A JP2023061354 A JP 2023061354A JP 2023082185 A JP2023082185 A JP 2023082185A
Authority
JP
Japan
Prior art keywords
carrier
silver film
ready
sinter
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2023061354A
Other languages
English (en)
Other versions
JP7507921B2 (ja
Inventor
ハセレフ、オスカー
Khaselev Oscar
ジェームズ シーベンヒュナー、マシュー
James Siebenhuhner Matthew
ブレグダ、モニエ
Boureghda Monnir
マルツィ、マイク
Marczi Mike
ビルグリエン、カール
Bilgrien Carl
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alpha Assembly Solutions Inc
Original Assignee
Alpha Assembly Solutions Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alpha Assembly Solutions Inc filed Critical Alpha Assembly Solutions Inc
Publication of JP2023082185A publication Critical patent/JP2023082185A/ja
Application granted granted Critical
Publication of JP7507921B2 publication Critical patent/JP7507921B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B22—CASTING; POWDER METALLURGY
    • B22D—CASTING OF METALS; CASTING OF OTHER SUBSTANCES BY THE SAME PROCESSES OR DEVICES
    • B22D21/00—Casting non-ferrous metals or metallic compounds so far as their metallurgical properties are of importance for the casting procedure; Selection of compositions therefor
    • B22D21/06—Casting non-ferrous metals with a high melting point, e.g. metallic carbides
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B22—CASTING; POWDER METALLURGY
    • B22C—FOUNDRY MOULDING
    • B22C9/00—Moulds or cores; Moulding processes
    • B22C9/22—Moulds for peculiarly-shaped castings
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B22—CASTING; POWDER METALLURGY
    • B22D—CASTING OF METALS; CASTING OF OTHER SUBSTANCES BY THE SAME PROCESSES OR DEVICES
    • B22D25/00—Special casting characterised by the nature of the product
    • B22D25/02—Special casting characterised by the nature of the product by its peculiarity of shape; of works of art
    • B22D25/04—Casting metal electric battery plates or the like
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/0008—Soldering, e.g. brazing, or unsoldering specially adapted for particular articles or work
    • B23K1/0016—Brazing of electronic components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/27003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the layer preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/271—Manufacture and pre-treatment of the layer connector preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2733—Manufacturing methods by local deposition of the material of the layer connector in solid form
    • H01L2224/27334—Manufacturing methods by local deposition of the material of the layer connector in solid form using preformed layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Die Bonding (AREA)
  • Laminated Bodies (AREA)
  • Powder Metallurgy (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】焼結準備済み銀フィルム及びキャリアを作製する方法並びに焼結準備済み銀フィルム及びキャリアを提供する。【解決手段】組み合わされた焼結準備済み銀フィルム及びキャリア１を作製する方法は、設計された開口部を含むキャリアを作成し、開口部内に銀フィルム層７を鋳造し、キャリア１及び銀フィルム層７を乾燥させて、組み合わされた焼結準備済み銀フィルム及びキャリア１を形成する。構成要素を基板に組み立てる方法は、焼結準備済み銀フィルム及びキャリア１を、銀フィルム層７が下向きになるように、基板の上に位置決めし、積層によって銀フィルム層を基板上に転写し、組み合わされた焼結準備済み銀フィルム及びキャリア１から開口部を含むキャリアを除去し、転写された銀フィルム層７と接触する基板上に構成要素を配置して、アセンブリを形成する工程と、アセンブリを焼結して、構成要素と基板との間に銀接合を作成する。【選択図】図１ｃ

Description

本明細書は、電気的又は機械的構成要素を接合する方法を対象とし、より具体的には、電子的構成要素及び関連デバイスを回路基板上に取り付ける方法を対象とする。
ダイを取り付けるために使用され得る焼結準備済み銀フィルムは、ナノ銀粉末及び化学配合物の物理的特性を製品に組み合わせて、様々な電子デバイスの接合を可能にして熱伝導性界面及び導電性界面を生産する。
米国特許出願公開第２０１２／０１１４９２７（Ａ１）号は、その要約によると、マルチチップ及び単一構成要素のダイ取り付けのための方法が、基板上又はダイの裏側に焼結ペーストを印刷することを伴い得ることを記載している。印刷は、ステンシル印刷、スクリーン印刷、又は分配プロセスを伴い得る。ペーストは、ダイシング前のウェハ全体の裏側に、又は個々のダイの裏側に印刷され得る。焼結フィルムは、ウェハ、ダイ、又は基板にも加工及び転写され得る。焼結後工程は、スループットを増加させ得る。
第１の態様では、本開示は、組み合わされた焼結準備済み銀フィルム及びキャリアを作製する方法であって、
ａ）設計された開口部を含むキャリアを作成する工程と、
ｂ）設計された開口部内に銀フィルム層を鋳造する工程と、
ｃ）キャリア及び銀フィルム層を乾燥させて、組み合わされた焼結準備済み銀フィルム及びキャリアを形成する工程と、を含む、方法を提供する。
この方法は、
ｄ）組み合わされた焼結準備済み銀フィルム及びキャリア、工業用途のために準備した個々のシートに圧延又は切断する工程を更に含み得る。
いくつかの実施形態では、キャリアは、プラスチックキャリアを含み得る。
いくつかの実施形態では、キャリアは、２つのプラスチックフィルムを恒久的に結合することによって作成され得る。いくつかの実施形態では、２つのプラスチックフィルムは、プラズマ結合プロセスを使用して結合され得る。いくつかの他の実施形態では、２つのプラスチックフィルムは、温度安定接着剤を使用して結合され得る。
キャリアは、ステンシル層及びバッキング層を含み得る。
いくつかの実施形態では、ステンシル層は、設計された開口部を画定し得る。
いくつかの実施形態では、ステンシル層は、１００～２００ミクロン、任意選択的に１５０ミクロンの厚さを有し得る。追加的に又は代替的に、ステンシル層は、ＰＥＴフィルムを含み得る。
いくつかの実施形態では、ステンシル層は、設計された開口部を生産するためにダイカットされ得る。いくつかの実施形態では、設計された開口部は、長方形又は正方形であり得る。
バッキング層は、設計された開口部の底部を封止するように構成され得る。
いくつかの実施形態では、バッキング層は、５０ミクロンの厚さを有し得る。追加的に又は代替的に、バッキング層は、ＰＥＴフィルムを含み得る。
いくつかの実施形態では、バッキング層は、酸素プラズマで前処理され得る。
いくつかの実施形態では、ステンシル層及びバッキング層は、ラミネータ－プレスを使用して、任意選択的に５ＭＰａの圧力下及び１５０℃の温度で結合され得る。
工程ｂ）の開始時に、設計された開口部の上部は、鋳造された銀フィルム層を受容するために開放し得る。
いくつかの実施形態では、銀フィルム層を鋳造することは、銀ペーストを鋳造することを含み得る。
いくつかの実施形態では、工程ｂ）における銀フィルム層は、溶媒を含み得る。工程ｃ）の後、溶媒の量は減少し、溶媒は、好ましくは、組み合わされた焼結準備済み銀フィルム及びキャリアには実質的に存在しない。しかしながら、溶媒の一部の残留物が、留まる場合がある。
いくつかの実施形態では、キャリア及び銀フィルム層を乾燥させて、組み合わされた焼結準備済み銀フィルム及びキャリアを形成することは、任意選択的に１３０℃で２０分間オーブン内で行われ得る。
第２の態様では、本開示は、設計された開口部を含むキャリアと、設計された開口部内に鋳造された銀フィルム層と、を含む、組み合わされた焼結準備済み銀フィルム及びキャリアを提供する。
いくつかの実施形態では、キャリアは、プラスチックキャリアを含み得る。
いくつかの実施形態では、キャリアは、２つの恒久的に結合されたプラスチックフィルムを含み得る。
キャリアは、ステンシル層及びバッキング層を含み得る。
いくつかの実施形態では、ステンシル層は、設計された開口部を画定し得る。
いくつかの実施形態では、ステンシル層は、１００～２００ミクロン、任意選択的に１５０ミクロンの厚さを有し得る。追加的に又は代替的に、ステンシル層は、ＰＥＴフィルムを含み得る。
いくつかの実施形態では、設計された開口部は、長方形又は正方形であり得る。
バッキング層は、設計された開口部の底部を封止し得る。
いくつかの実施形態では、バッキング層は、５０ミクロンの厚さを有し得る。追加的に又は代替的に、バッキング層は、ＰＥＴフィルムを含み得る。
銀フィルム層は、鋳造用銀ペーストから形成され得る。銀フィルム層は、鋳造時に溶媒を含み得る。
第３の態様では、本開示は、構成要素を基板に組み立てる方法であって、
ａ）設計された開口部を含むキャリアと、設計された開口部内に鋳造された銀フィルム層とを含むタイプの、組み合わされた焼結準備済み銀フィルム及びキャリアを、銀フィルム層が下向きになるように、基板の上に位置決めする工程と、
ｂ）積層によって銀フィルム層を基板上に転写する工程と、
ｃ）組み合わされた焼結準備済み銀フィルム及びキャリアからキャリアを除去する工程と、
ｄ）転写された銀フィルム層と接触する基板上に構成要素を配置して、アセンブリを形成する工程と、
ｅ）アセンブリを焼結して、構成要素と基板との間に銀接合を作成する工程と、を含む、方法を提供する。
工程ｂ）におけるいくつかの実施形態では、積層は、３～８ＭＰａ、任意選択的に３～６ＭＰａ、任意選択的に８Ｍｐａの圧力下、及び１３０～１５０℃、任意選択的に１３０℃の温度で、積層プレスを使用し得る。
工程ｅ）におけるいくつかの実施形態では、焼結は、１０ＭＰａの圧力及び２５０℃の温度であり得る。
いくつかの実施形態では、基板は、直接結合銅（direct bonded copper、ＤＢＣ）、リードフレーム、クリップ若しくはクリップアレイ、ウェハ、又は電子デバイスの組み立てに使用され、かつ金属化表面を有する任意の他の部品を含み得る。
いくつかの実施形態では、構成要素は、Ｓｉ若しくはＳｉＣデバイス及び／又はダイを含み得る。
いくつかの実施形態では、組み合わされた焼結準備済み銀フィルム及びキャリアは、上述の第２の態様で定義されたとおりであり得る。
第４の態様では、本開示は、焼結された銀接合によって一緒に接合された構成要素及び基板のアセンブリを提供し、アセンブリは、上述の第３の態様の方法によって得ることができる。
ここで、本開示の１つ以上の実施形態について、添付の図面を参照して、単に例として説明する。
本開示による、組み合わされた焼結準備済み銀フィルム及びキャリアの製造プロセスの概略図である。 本開示による、組み合わされた焼結準備済み銀フィルム及びキャリアの製造プロセスの概略図である。 本開示による、組み合わされた焼結準備済み銀フィルム及びキャリアの製造プロセスの概略図である。 積層プロセスの概略図である。 積層プロセスの概略図である。 正方形の開口部を有するＰＥＴフィルムから形成されたキャリアの写真である。 銀フィルム層を開口部内に鋳造した後の図３ａのキャリアの写真である。 銀フィルム層の平坦度プロファイルを示す。 本開示によるパターン化された銀フィルムで積層された直接結合銅（ＤＢＣ）基板を示す。 本開示によるパターン化された銀フィルムで積層された直接結合銅（ＤＢＣ）基板を示す。 図４ａ及び４ｂの銀フィルム上に配置され、かつＤＢＣ基板に焼結されたダイを示す写真である。
別途定義されない限り、本明細書で使用されるすべての技術用語及び科学用語は、特許請求される主題が属する当業者によって一般的に理解されるものと同じ意味を有する。前述の発明の概要及び以下の例は、例示的かつ説明的なものに過ぎず、特許請求されるいずれの主題も限定するものではないことを理解されたい。
以下の説明は、本開示の実施形態を対象とする。実施形態の説明は、添付の特許請求の範囲において特許請求される本開示のすべての可能な実施形態を含むことを意図するものではない。以下の実施形態において明示的に列挙されていない多くの修正、改善、及び同等物は、添付の特許請求の範囲内に含まれ得る。一実施形態の一部として記載される特徴は、文脈がそうではないことを明確に必要としない限り、１つ以上の他の実施形態の特徴と組み合わせてもよい。
ある特定の事例では、焼結準備済み銀フィルムを使用する好ましい方法は、それらを、直接結合銅（ＤＢＣ）、リードフレーム、又はクリップなどの基板上に積層することである。本開示は、基板の特定の領域上に選択的な積層を提供するために独自にパターン化された銀フィルムを形成するための既存の焼結フィルム技術の延長を説明する。このプロセスは、焼結プロセスを通して様々な電力モジュール及び別個のパッケージの大量製造に好適である。このプロセスは、焼結可能な銀フィルム及び特別なパターン化プロセスの能力を利用して、構成要素の正確な位置決め及び信頼性のある接続を確実にする。
図１ａ～図１ｃは、パターン化プロセスの概略図を示す。最初に、２つのプラスチックフィルム３、４を恒久的に結合することによって、キャリア２を作成する。いくつかの実施形態では、キャリア２は、一緒に結合されたポリエチレンテレフタレート（polyethylene terephthalate、ＰＥＴ）フィルムの２つの層から構成され得る。
２つのプラスチックフィルムは、図１ａに示されるように、ステンシル層３及びバッキング層４を含み得る。ステンシル層３は、「層１」と呼ばれ得、バッキング層４は、「層２」と呼ばれ得る。
上部プラスチックフィルム、すなわちステンシル層３を予め切断して、所望のパターン設計に従って開口部／穴５を形成する。開口部／穴５は、設計された開口部５とも呼ばれ得る。ステンシル層３の本体は、図１ａにおいて数字６で参照される。穴５を、ステンシル層３を通ってスタンピングし得る。開口部／穴５は、正方形、長方形、又は他の形状であってもよい。ステンシル層３は、ＰＥＴから形成され得、１００～２００ミクロンの厚さを有し得る。非限定的な一実施形態では、キャリア２のステンシル層３は、１３×１３ｍｍ２の正方形の開口部／穴５を生産するためにダイカットされた厚さ１５０ミクロンのＰＥＴフィルムから構成される。
底部プラスチックフィルム、すなわち、バッキング層４は、ＰＥＴから形成され得、５０ミクロンの厚さを有し得る。バッキング層４は、ロール上のＰＥＴフィルムから形成され得る。
ステンシル層３及びバッキング層４は、図１ｂに示されるように、従来のプラズマ結合プロセスを使用して、又は温度安定接着剤を使用して一緒に結合されて、キャリア２を形成する。キャリア２の非限定的な例を図３ａに示す。
いくつかの実施形態では、酸素プラズマ前処理を、バッキング層４、又はステンシル層３及びバッキング層４の両方に行い得る。非限定的な一実施形態では、酸素プラズマ前処理は、１０分間の酸素プラズマを用いる。
いくつかの実施形態では、ステンシル層３及びバッキング層４は、圧力及び温度下で一緒に結合され得る。非限定的な一実施形態では、結合は、５ＭＰａの圧力下及び１５０℃の温度でラミネータープレスを使用して行われる。
キャリア２が形成されると、キャリア２の開口部／穴５内に特別な銀ペーストを鋳造する。銀ペーストは、溶媒を含み得る。非限定的な一実施形態では、銀ペーストは、ＭａｃＤｅｒｍｉｄ Ａｌｐｈａ－Ａｓｓｅｍｂｌｙ Ｓｏｌｕｔｉｏｎｓ ｏｆ Ｓｏｍｅｒｓｅｔ，ＮＪ，ＵＳＡから入手可能なＡｒｇｏｍａｘ（登録商標）ペーストであり得る。
銀ペーストを有するキャリア２をオーブン内で乾燥させて、図１ｃに示されるように、焼結準備済み銀フィルム７のパターンを形成する。非限定的な一実施形態では、キャリア２及び銀ペーストを１３０℃で２０分間乾燥させた。乾燥工程は、銀ペーストから溶媒の少なくとも一部を取り除き得る。乾燥工程が完了した後、溶媒の量が減少し、溶媒は、好ましくは、焼結準備済み銀フィルム７に実質的に存在しない。しかしながら、溶媒の一部の残留物が、留まる場合がある。
キャリア２及び焼結準備済み銀フィルム７は一緒に、本開示において、組み合わされた焼結準備済み銀フィルム及びキャリア１と呼ばれる。組み合わされた焼結準備済み銀フィルム及びキャリア１を、工業用途のために準備した個々のシートに圧延又は切断することができる。組み合わされた焼結準備済み銀フィルム及びキャリア１の非限定的な例を、図３ｂに示す。
非限定的な一実施形態では、図３ｃの平坦度プロファイルに示されるように、焼結準備済み銀フィルム７の銀フィルム厚さは、約１００ミクロンであり、パターン全体にわたって均一であった。
組み合わされた焼結準備済み銀フィルム及びキャリア１をある用途で使用するために、パターン化された焼結準備済み銀フィルム７を基板１０に積層する。基板１０は、ＤＢＣ、リードフレーム、クリップ若しくはクリップアレイ、ウェハ、又は電子デバイスのアセンブリに使用され、かつ金属化表面を有する任意の他の部品であり得る。焼結準備済み銀フィルム７が基板１０に積層されると、部品は、焼結プロセスを使用して組み立てられる準備が整う。
例示的な積層プロセスを、図２ａ及び２ｂに概略的に示す。積層は、図２ａに概略的に示される積層プレスを使用して行われ得る。積層プレスは、組み合わされた焼結準備済み銀フィルム及びキャリア１並びに基板１０に圧縮圧力を印加するために使用される上部プラテン１１及び底部プラテン１２を含み得る。上部プラテン１１及び底部プラテン１２は、１３０℃に加熱され得る。
黒鉛シート１３は、上側プラテン１１と、組み合わされた焼結準備済み銀フィルム及びキャリア１との間に介在し得る。組み合わされた焼結準備済み銀フィルム及びキャリア１を、焼結準備済み銀フィルム７が下向きになるように、基板１０（例えばＤＢＣ）の上に位置決めする。焼結準備済み銀フィルム７を、図２ｂに概略的に示されるように、５ＭＰａ、代替的に８ＭＰａの圧力下、及び１３０℃の温度の積層プレスで、キャリア２から基板１０上に転写する。焼結準備済み銀フィルム７で積層された、得られた基板１０（本例ではＤＢＣ）の非限定的な例を、図４ａ及び４ｂに示す。
次いで、焼結準備済み銀フィルムを焼結して銀接合を形成することによって、構成要素を基板１０に接合し得る。ダイ２２を、積層された焼結準備済み銀フィルム７上に装着し、１０ＭＰａ及び２５０℃の焼結プレスで基板１０に焼結する非限定的な例を、図５に示す。
産業上の適用可能性
パターン化された組み合わされた焼結準備済み銀フィルム及びキャリア１は、設計された開口部５を有するプラスチックキャリア２と、開口部５内に鋳造された焼結準備済み銀フィルム層７とから構成され得る。焼結準備済み銀フィルム７のパターンのレイアウトは、有利には、組み立てられる電子デバイスの設計によって画定される。パターン化された焼結準備済み銀フィルム７は、２工程プロセスで生産に使用される。第１の工程では、焼結準備済み銀フィルム７を、３～６Ｍｐａの典型的な圧力及び１３０～１５０℃の温度で積層することによって、キャリア２から基板１０上に転写する。使用される典型的な基板は、Ｓｉ又はＳｉＣデバイスを有するセラミックＤＢＣ、リードフレーム、クリップ、及びウェハである。第２の工程では、構成要素を基板１０上に配置し、アセンブリを１０ＭＰａの典型的な圧力及び２５０℃の温度で焼結して、信頼性の高い銀接合を作成する。有利には、このプロセスは、電力モジュール、別個の構成要素、及び様々な他のデバイスの大量製造に十分適している。
本開示の組み合わされた焼結準備済み銀フィルム及びキャリア１は、有利には、大量製造を可能にする既存の製造設備及びプロセスに適合するように位置決めされ得る。一例では、焼結準備済み銀フィルム７を、個々のダイ又はウェハに積層し、続いてダイシングをし得る。次いで、積層されたダイを基板上に配置し、印加された熱及び圧力下で焼結することができる。ダイと基板との間の得られた接合は、以下に示す構造及び特性を有する金属銀である。
典型的なＡｒｇｏｍａｘ（登録商標）接合
組成：焼結銀粒子
密度：８５～９５％
熱伝導率：約２００ＷｍＫ
導電率：約３μΩｃｍ
ヤング率：約２０ＧＰａ
本開示の組み合わされた焼結準備済み銀フィルム及びキャリア１は、電気設備及び自動車設備の大面積サイリスタ及び電力モジュールから、携帯電話技術及びＬＥＤ照明の小型の別個の構成要素まで、多種多様なデバイス及び用途における構成要素の取り付けに使用してもよい。この技術は、従来の接合技術と比較して、電力若しくは光出力又は信頼性を５～３０倍を超えて増加させることによって、既存のデバイスの性能を改善し得る。このフィルムは、既存の技術では達成不可能な電気効率をもたらす、新規の高温のＳｉＣ及びＧａＮ半導体並びに新規のデバイス設計の使用を可能にする。
本開示の更なる態様は、以下の項目に記載される。
項目
項目１． 組み合わされた焼結準備済み銀フィルム及びキャリアを作製する方法であって、
ａ）設計された開口部を含むキャリアを作成する工程と、
ｂ）設計された開口部内に銀フィルム層を鋳造する工程と、
ｃ）キャリア及び銀フィルム層を乾燥させて、組み合わされた焼結準備済み銀フィルム及びキャリアを形成する工程と、を含む、方法。
項目２．
ｄ）組み合わされた焼結準備済み銀フィルム及びキャリアを、工業用途のために準備した個々のシートに圧延又は切断する工程を更に含む、項目１に記載の方法。
項目３． キャリアが、プラスチックキャリアを含む、項目１又は項目２に記載の方法。
項目４． キャリアが、２つのプラスチックフィルムを恒久的に結合することによって作成される、項目１～３のいずれか一項に記載の方法。
項目５． ２つのプラスチックフィルムが、プラズマ結合プロセスを使用して結合される、項目４に記載の方法。
項目６． ２つのプラスチックフィルムが、温度安定性接着剤を使用して結合される、項目４に記載の方法。
項目７． キャリアが、ステンシル層及びバッキング層を含む、項目１～６のいずれか一項に記載の方法。
項目８． ステンシル層が、設計された開口部を画定する、項目７に記載の方法。
項目９． ステンシル層が、１００～２００ミクロン、任意選択的に１５０ミクロンの厚さを有する、項目７又は項目８に記載の方法。
項目１０． ステンシル層が、ＰＥＴフィルムを含む、項目７～９のいずれか一項に記載の方法。
項目１１． ステンシル層が、設計された開口部を生産するためにダイカットされる、項目７～１０のいずれか一項に記載の方法。
項目１２． 設計された開口部が、長方形又は正方形である、項目７～１１のいずれか一項に記載の方法。
項目１３． バッキング層が、設計された開口部の底部を封止するように構成されている、項目７～１２のいずれか一項に記載の方法。
項目１４． バッキング層が、５０ミクロンの厚さを有する、項目７～１３のいずれか一項に記載の方法。
項目１５． バッキング層が、ＰＥＴフィルムを含む、項目７～１４のいずれか一項に記載の方法。
項目１６． バッキング層が、酸素プラズマで前処理される、項目７～１５のいずれか一項に記載の方法。
項目１７． ステンシル層及びバッキング層が、ラミネータープレスを使用して、任意選択的に５ＭＰａの圧力下及び１５０℃の温度で結合される、項目７～１６のいずれか一項に記載の方法。
項目１８． 工程ｂ）の開始時に、設計された開口部の上部が、鋳造された銀フィルム層を受容するために開放されている、項目７～１７のいずれか一項に記載の方法。
項目１９． 銀フィルム層を鋳造することが、銀ペーストを鋳造することを含む、項目１～１８のいずれか一項に記載の方法。
項目２０． 銀フィルム層が、溶媒を含む、項目１～１９のいずれか一項に記載の方法。
項目２１． キャリア及び銀フィルム層を乾燥させて、組み合わされた焼結準備済み銀フィルム及びキャリアを形成することが、任意選択的に１３０℃で２０分間オーブン内で行われる、項目１～２０のいずれか一項に記載の方法。
項目２２． 設計された開口部を含むキャリアと、設計された開口部内に鋳造された銀フィルム層と、を含む、組み合わされた焼結準備済み銀フィルム及びキャリア。
項目２３． キャリアが、プラスチックキャリアを含む、項目２２に記載の組み合わされた焼結準備済み銀フィルム及びキャリア。
項目２４． キャリアが、２つの恒久的に結合されたプラスチックフィルムを含む、項目２２又は項目２３に記載の組み合わされた焼結準備済み銀フィルム及びキャリア。
項目２５． キャリアが、ステンシル層及びバッキング層を含む、項目２２～２４のいずれか一項に記載の＞組み合わされた焼結準備済み銀フィルム及びキャリア。
項目２６． ステンシル層が、設計された開口部を画定する、項目２５に記載の組み合わせられた焼結準備済み銀フィルム及びキャリア。
項目２７． ステンシル層が、１００～２００ミクロン、任意選択的に１５０ミクロンの厚さを有する、項目２５又は項目２６に記載の組み合わされた焼結準備済み銀フィルム及びキャリア。
項目２８． ステンシル層が、ＰＥＴフィルムを含む、項目２５～２７のいずれか一項に記載の組み合わされた焼結準備済み銀フィルム及びキャリア。
項目２９． 設計された開口部が、長方形又は正方形である、項目２５～２８のいずれか一項に記載の組み合わされた焼結準備済み銀フィルム及びキャリア。
項目３０． バッキング層が、設計された開口部の底部を封止する、項目２５～２９のいずれか一項に記載の組み合わされた焼結準備済み銀フィルム及びキャリア。
項目３１． バッキング層が、５０ミクロンの厚さを有する、項目２５～３０のいずれか一項に記載の組み合わされた焼結準備済み銀フィルム及びキャリア。
項目３２． バッキング層が、ＰＥＴフィルムを含む、項目２５～３１のいずれか一項に記載の組み合わされた焼結準備済み銀フィルム及びキャリア。
項目３３． 銀フィルム層が、鋳造用銀ペーストから形成される、項目２２～３２のいずれか一項に記載の組み合わされた焼結準備済み銀フィルム及びキャリア。
項目３４． 銀フィルム層が、鋳造時に溶媒を含む、項目２２～３３のいずれか一項に記載の組み合わされた焼結準備済み銀フィルム及びキャリア。
項目３５． 構成要素を基板に組み立てる方法であって、
ａ）設計された開口部を含むキャリアと、設計された開口部内に鋳造された銀フィルム層とを含むタイプの、組み合わされた焼結準備済み銀フィルム及びキャリアを、銀フィルム層が下向きになるように、基板の上に位置決めする工程と、
ｂ）積層によって銀フィルム層を基板上に転写する工程と、
ｃ）組み合わされた焼結準備済み銀フィルム及びキャリアからキャリアを除去する工程と、
ｄ）転写された銀フィルム層と接触する基板上に構成要素を配置して、アセンブリを形成する工程と、
ｅ）アセンブリを焼結して、構成要素と基板との間に銀接合を作成する工程と、を含む、方法。
項目３６． 工程ｂ）において、積層が、３～８ＭＰａ、任意選択的に３～６ＭＰａ、任意選択的に８ＭＰａの圧力下、及び１３０℃～１５０℃、任意選択的に１３０℃の温度で、積層プレスを使用する、項目３５に記載の方法。
項目３７． 工程ｅ）において、焼結が、１０ＭＰａの圧力及び２５０℃の温度である、項目３５又は項目３６に記載の方法。
項目３８． 基板が、直接結合銅（ＤＢＣ）、リードフレーム、クリップ若しくはクリップアレイ、ウェハ、又は電子デバイスのアセンブリに使用され、かつ金属化表面を有する任意の他の部品を含む、項目３５～３７のいずれか一項に記載の方法。
項目３９． 構成要素が、Ｓｉ若しくはＳｉＣデバイス及び／又はダイを含む、項目３５～３８のいずれか一項に記載の方法。
項目４０． 組み合わされた焼結準備済み銀フィルム及びキャリアが、項目２２～３４のいずれか一項に定義されるとおりである、項目３５～３９のいずれか一項に記載の方法。
項目４１． 焼結された銀接合によって一緒に接合された構成要素及び基板のアセンブリであって、項目３５～４０のいずれか一項に記載の方法によって得ることができる、アセンブリ。
本開示の図面及び説明のうちの少なくとも一部が、本開示の明確な理解のために、関連する要素に焦点を当てるように簡素化されており、当業者が理解する他の要素が明確にする目的で排除されることが必要とされ得ることを理解されたい。このような要素は当業者に周知であるため、かつ本開示のより良好な理解を必ずしも容易にするものではないため、そのような要素の説明は本明細書では提供されない。

Claims (20)

  1. 組み合わされた焼結準備済み銀フィルム及びキャリアを作製する方法であって、
    ａ）設計された開口部を含むキャリアを作成する工程と、
    ｂ）前記設計された開口部内に銀フィルム層を鋳造する工程と、
    ｃ）前記キャリア及び銀フィルム層を乾燥させて、前記組み合わされた焼結準備済み銀フィルム及びキャリアを形成する工程と、を含む、方法。
  2. ｄ）前記組み合わされた焼結準備済み銀フィルム及びキャリアを、工業用途のために準備した個々のシートに圧延又は切断する工程を更に含む、請求項１に記載の方法。
  3. 前記キャリアが、２つのプラスチックフィルムを恒久的に結合することによって作成される、請求項１又は請求項２に記載の方法。
  4. 前記キャリアが、ステンシル層及びバッキング層を含む、請求項１～３のいずれか一項に記載の方法。
  5. 前記ステンシル層が、前記設計された開口部を画定する、請求項４に記載の方法。
  6. 前記バッキング層が、前記設計された開口部の底部を封止するように構成されている、請求項４又は請求項５に記載の方法。
  7. 工程ｂ）の開始時に、前記設計された開口部の上部が、前記鋳造された銀フィルム層を受容するために開放されている、請求項４～６のいずれか一項に記載の方法。
  8. 前記銀フィルム層を鋳造することが、銀ペーストを鋳造することを含む、請求項１～７のいずれか一項に記載の方法。
  9. 設計された開口部を含むキャリアと、前記設計された開口部内に鋳造された銀フィルム層と、を含む、組み合わされた焼結準備済み銀フィルム及びキャリア。
  10. 前記キャリアが、２つの恒久的に結合されたプラスチックフィルムを含む、請求項９に記載の組み合わされた焼結準備済み銀フィルム及びキャリア。
  11. 前記キャリアが、ステンシル層及びバッキング層を含む、請求項９又は請求項１０に記載の組み合わされた焼結準備済み銀フィルム及びキャリア。
  12. 前記ステンシル層が、前記設計された開口部を画定する、請求項１１に記載の組み合わされた焼結準備済み銀フィルム及びキャリア。
  13. 前記ステンシル層が、１００～２００ミクロン、任意選択的に１５０ミクロンの厚さを有する、請求項１１又は請求項１２に記載の組み合わされた焼結準備済み銀フィルム及びキャリア。
  14. 構成要素を基板に組み立てる方法であって、
    ａ）設計された開口部を含むキャリアと、前記設計された開口部内に鋳造された銀フィルム層とを含むタイプの、組み合わされた焼結準備済み銀フィルム及びキャリアを、前記銀フィルム層が下向きになるように、前記基板の上に位置決めする工程と、
    ｂ）積層によって前記銀フィルム層を前記基板上に転写する工程と、
    ｃ）前記組み合わされた焼結準備済み銀フィルム及びキャリアから前記キャリアを除去する工程と、
    ｄ）前記転写された銀フィルム層と接触する前記基板上に前記構成要素を配置して、アセンブリを形成する工程と、
    ｅ）前記アセンブリを焼結して、前記構成要素と前記基板との間に銀接合を作成する工程と、を含む、方法。
  15. 工程ｂ）において、前記積層が、３～８ＭＰａ、任意選択的に３～６ＭＰａ、任意選択的に８ＭＰａの圧力下、及び１３０℃～１５０℃、任意選択的に１３０℃の温度で、積層プレスを使用する、請求項１４に記載の方法。
  16. 工程ｅ）において、前記焼結が、１０ＭＰａの圧力及び２５０℃の温度である、請求項１４又は請求項１５に記載の方法。
  17. 前記基板が、直接結合銅（ＤＢＣ）、リードフレーム、クリップ若しくはクリップアレイ、ウェハ、又は電子デバイスのアセンブリに使用され、かつ金属化表面を有する任意の他の部品を含む、請求項１４～１６のいずれか一項に記載の方法。
  18. 前記構成要素が、Ｓｉ若しくはＳｉＣデバイス及び／又はダイを含む、請求項１４～１７のいずれか一項に記載の方法。
  19. 前記組み合わされた焼結準備済み銀フィルム及びキャリアが、請求項９～１３のいずれか一項で特許請求されるとおりである、請求項１４～１８のいずれか一項に記載の方法。
  20. 焼結された銀接合によって一緒に接合された構成要素及び基板のアセンブリであって、請求項１４～１９のいずれか一項に記載の方法によって得ることができる、アセンブリ。
JP2023061354A 2019-05-07 2023-04-05 焼結準備済み銀フィルム Active JP7507921B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201962844235P 2019-05-07 2019-05-07
US62/844,235 2019-05-07
JP2021565874A JP7259084B2 (ja) 2019-05-07 2020-05-05 焼結準備済み銀フィルム
PCT/EP2020/025205 WO2020224806A1 (en) 2019-05-07 2020-05-05 Sinter-ready silver films

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2021565874A Division JP7259084B2 (ja) 2019-05-07 2020-05-05 焼結準備済み銀フィルム

Publications (2)

Publication Number Publication Date
JP2023082185A true JP2023082185A (ja) 2023-06-13
JP7507921B2 JP7507921B2 (ja) 2024-06-28

Family

ID=70775304

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2021565874A Active JP7259084B2 (ja) 2019-05-07 2020-05-05 焼結準備済み銀フィルム
JP2023061354A Active JP7507921B2 (ja) 2019-05-07 2023-04-05 焼結準備済み銀フィルム

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2021565874A Active JP7259084B2 (ja) 2019-05-07 2020-05-05 焼結準備済み銀フィルム

Country Status (7)

Country Link
US (1) US20220241852A1 (ja)
EP (1) EP3966858A1 (ja)
JP (2) JP7259084B2 (ja)
KR (1) KR20220003612A (ja)
CN (1) CN113767470A (ja)
TW (1) TW202109692A (ja)
WO (1) WO2020224806A1 (ja)

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5878661A (en) * 1998-07-13 1999-03-09 Ford Motor Company Self-shearing stencil
DE19923166A1 (de) * 1999-05-20 2000-12-07 Lpkf Laser & Electronics Ag Verfahren zur Herstellung einer Schablone und Schablone zum Aufbringen von Lötpaste auf Leiterplatten
US6443059B1 (en) * 2001-02-07 2002-09-03 Apack Technologies Inc. Solder screen printing process
JP3835352B2 (ja) * 2002-06-03 2006-10-18 株式会社デンソー バンプの形成方法及びバンプを有する基板と他の基板との接合方法
US20060011267A1 (en) * 2004-05-28 2006-01-19 Kay Lawrence C Solder paste and process
JP5897780B2 (ja) * 2005-01-28 2016-03-30 デューク ユニバーシティ プリント回路基板上の液滴操作装置及び方法
US7413805B2 (en) * 2005-02-25 2008-08-19 Fry's Metals, Inc. Preparation of metallic particles for electrokinetic or electrostatic deposition
WO2011121756A1 (ja) * 2010-03-31 2011-10-06 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
WO2012061511A2 (en) * 2010-11-03 2012-05-10 Fry's Metals, Inc. Sintering materials and attachment methods using same
DE102013104572A1 (de) * 2013-05-03 2014-11-06 Osram Opto Semiconductors Gmbh Verfahren zum Ausbilden einer optoelektronischen Baugruppe und optoelektronische Baugruppe
KR20240112953A (ko) * 2014-06-12 2024-07-19 알파 어쎔블리 솔루션 인크. 재료들의 소결 및 그를 이용하는 부착 방법들
US20160190078A1 (en) * 2014-12-27 2016-06-30 EoPlex, Limited Integrated circuit system with carrier construction configuration and method of manufacture thereof
CN107848074A (zh) * 2015-01-09 2018-03-27 马萨诸塞大学 无铅纳米焊料的制备和应用
US10593562B2 (en) * 2015-04-02 2020-03-17 Samtec, Inc. Method for creating through-connected vias and conductors on a substrate
WO2016174584A1 (en) * 2015-04-28 2016-11-03 Ormet Circuits, Inc. Sintering pastes with high metal loading for semiconductor die attach applications
CN107709418B (zh) * 2015-05-08 2021-04-27 汉高知识产权控股有限责任公司 可烧结的膜和膏及其使用方法
WO2018168187A1 (ja) * 2017-03-15 2018-09-20 日立化成株式会社 接合用金属ペースト、接合体及びその製造方法、並びに半導体装置及びその製造方法
WO2018168186A1 (ja) * 2017-03-15 2018-09-20 日立化成株式会社 接合用金属ペースト、接合体及びその製造方法、並びに半導体装置及びその製造方法
CN107845617B (zh) * 2017-09-19 2020-12-15 全球能源互联网研究院有限公司 一种芯片烧结品、子单元、igbt封装模块及制备方法

Also Published As

Publication number Publication date
TW202109692A (zh) 2021-03-01
JP7259084B2 (ja) 2023-04-17
KR20220003612A (ko) 2022-01-10
EP3966858A1 (en) 2022-03-16
JP7507921B2 (ja) 2024-06-28
WO2020224806A1 (en) 2020-11-12
US20220241852A1 (en) 2022-08-04
JP2022531686A (ja) 2022-07-08
CN113767470A (zh) 2021-12-07

Similar Documents

Publication Publication Date Title
JP7001659B2 (ja) 焼結材料、及びそれを用いる接着方法
KR102531070B1 (ko) 소결 재료 및 이를 이용한 부착 방법
US9520377B2 (en) Semiconductor device package including bonding layer having Ag3Sn
US20150123263A1 (en) Two-step method for joining a semiconductor to a substrate with connecting material based on silver
KR102496716B1 (ko) 세라믹 기판 제조 방법
CN108807301B (zh) 使用烧结附着的封装微电子组件安装
CN111868900A (zh) 电子组件安装模块的制造方法
JP6703584B2 (ja) セラミックス搭載板と厚膜回路の接着力を高める方法
CN115734994B (zh) 粘合剂转移膜及使用粘合剂转移膜制造电源模块基板的方法
US20240006266A1 (en) Direct bonded copper substrates fabricated using silver sintering
JP7259084B2 (ja) 焼結準備済み銀フィルム
CN111819684A (zh) 电子组件安装模块
JP2013012693A (ja) 半導体モジュール実装方法
JP2010147398A (ja) パワーモジュール用基板およびその製造方法
CN114727504B (zh) 金属陶瓷复合基板及其制作方法
TWI745572B (zh) 電子零件安裝模組
JP2013041895A (ja) 接続シート
KR102496717B1 (ko) 세라믹 기판 제조 방법 및 이 제조방법으로 제조된 세라믹 기판
KR20210135025A (ko) 접착제 전사 필름 및 이를 이용한 파워모듈용 기판 제조방법
JP2024025271A (ja) 半導体モジュールの製造方法
KR20240139062A (ko) 라미네이팅된 모듈식 프리폼을 사용하여 전기 및 기계 컴포넌트를 접합하는 방법
KR20210007253A (ko) 방열 기판 및 그 제조 방법
CN115565970A (zh) 半导体设备及其双面覆银预制片制作工艺
JPH04295066A (ja) セラミック−金属接合体の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230405

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230405

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20240513

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240521

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240522

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240618

R150 Certificate of patent or registration of utility model

Ref document number: 7507921

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150