JP2023058930A - 積層インダクタ - Google Patents
積層インダクタ Download PDFInfo
- Publication number
- JP2023058930A JP2023058930A JP2021168734A JP2021168734A JP2023058930A JP 2023058930 A JP2023058930 A JP 2023058930A JP 2021168734 A JP2021168734 A JP 2021168734A JP 2021168734 A JP2021168734 A JP 2021168734A JP 2023058930 A JP2023058930 A JP 2023058930A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- electrode portion
- main surface
- virtual plane
- outer edge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004020 conductor Substances 0.000 description 135
- 101001124039 Banna virus (strain Indonesia/JKT-6423/1980) Non-structural protein 4 Proteins 0.000 description 44
- 239000012212 insulator Substances 0.000 description 37
- 101001128925 Zea mays 9-cis-epoxycarotenoid dioxygenase 1, chloroplastic Proteins 0.000 description 20
- 239000002585 base Substances 0.000 description 12
- 238000000926 separation method Methods 0.000 description 11
- 238000007747 plating Methods 0.000 description 10
- 238000012986 modification Methods 0.000 description 8
- 230000004048 modification Effects 0.000 description 8
- 238000003825 pressing Methods 0.000 description 8
- 239000000463 material Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 239000000696 magnetic material Substances 0.000 description 5
- -1 polyethylene terephthalate Polymers 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000002245 particle Substances 0.000 description 4
- 229910001252 Pd alloy Inorganic materials 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 239000002002 slurry Substances 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 229910000859 α-Fe Inorganic materials 0.000 description 3
- 229910052783 alkali metal Inorganic materials 0.000 description 2
- 150000001340 alkali metals Chemical class 0.000 description 2
- 239000011230 binding agent Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000005304 joining Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000003960 organic solvent Substances 0.000 description 2
- 229920000139 polyethylene terephthalate Polymers 0.000 description 2
- 239000005020 polyethylene terephthalate Substances 0.000 description 2
- 239000000843 powder Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- OAYXUHPQHDHDDZ-UHFFFAOYSA-N 2-(2-butoxyethoxy)ethanol Chemical compound CCCCOCCOCCO OAYXUHPQHDHDDZ-UHFFFAOYSA-N 0.000 description 1
- ZCYVEMRRCGMTRW-UHFFFAOYSA-N 7553-56-2 Chemical compound [I] ZCYVEMRRCGMTRW-UHFFFAOYSA-N 0.000 description 1
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- 229910001020 Au alloy Inorganic materials 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 229910000640 Fe alloy Inorganic materials 0.000 description 1
- 229910001260 Pt alloy Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000004873 anchoring Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- XXJWXESWEXIICW-UHFFFAOYSA-N diethylene glycol monoethyl ether Chemical compound CCOCCOCCO XXJWXESWEXIICW-UHFFFAOYSA-N 0.000 description 1
- 238000007606 doctor blade method Methods 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 239000006112 glass ceramic composition Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910052740 iodine Inorganic materials 0.000 description 1
- 239000011630 iodine Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229920002037 poly(vinyl butyral) polymer Polymers 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F17/0013—Printed inductances with stacked layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/02—Fixed inductances of the signal type without magnetic core
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/28—Coils; Windings; Conductive connections
- H01F27/29—Terminals; Tapping arrangements for signal inductances
- H01F27/292—Surface mounted devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F2017/0073—Printed inductances with a special conductive pattern, e.g. flat spiral
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Coils Or Transformers For Communication (AREA)
Abstract
【課題】素体からの外部電極の剥離をより一層抑制する積層インダクタを提供する。【解決手段】積層インダクタMD1は、主面1aと、主面1aと隣り合うと共に主面1aと直交する仮想平面上に位置する側面と、を有している素体1と、素体1内に配置されているコイル10と、素体1に配置されていると共に、コイル10と電気的に接続されている外部電極20と、を備えている。外部電極20は、主面1aから露出している第一電極部21と、第一電極部21に連続していると共に主面1aから露出しており、主面1aに直交する方向から見て仮想平面と一致する外縁を有する第二電極部22と、第一電極部21に連続していると共に第二電極部22と主面に直交する方向に離間しており、主面1aに直交する方向から見て仮想平面と一致する外縁を有する第三電極部23とを有している。第二電極部22と第三電極部23とは、素体1の一部を挟んでいる。【選択図】図1
Description
本発明は、積層インダクタに関する。
知られている積層インダクタは、実装面を有している素体と、素体内に配置されているコイルと、コイルに電気的に接続されていると共に、素体に配置されている外部電極と、を備えている(たとえば、特許文献1及び特許文献2参照)。外部電極は、素体の一部を挟む部分を有している。
本発明の一つの態様は、素体からの外部電極の剥離をより一層抑制する積層インダクタを提供することを目的とする。
本発明者らは、素体からの外部電極の剥離をより一層抑制する積層インダクタについて鋭意研究を行った。その結果、本発明者らは、以下の知見を新たに得て、本発明を想到するに至った。
本発明者らの新たな知見によれば、外部電極が次の構成を有している場合、素体からの外部電極の剥離がより一層抑制される。すなわち、素体が、実装面を構成する主面と、主面と隣り合うと共に主面と直交する仮想平面上に位置する側面と、を有する。外部電極が、主面から露出している電極部と、当該電極部とで素体の一部を挟むよう素体内に位置している電極部とを有する。素体内に位置している電極部が、主面に直交する方向から見て仮想平面と一致する外縁を有する。特許文献1及び特許文献2は、上述した構成を有している積層インダクタを開示していない。
一つの態様に係る積層インダクタは、実装面を構成する主面と、主面と隣り合うと共に主面と直交する仮想平面上に位置する側面と、を有している素体と、素体内に配置されているコイルと、素体に配置されていると共に、コイルと電気的に接続されている外部電極と、を備えている。外部電極は、主面から露出している第一電極部と、第一電極部に連続していると共に主面から露出しており、主面に直交する方向から見て第一電極部から仮想平面に向けて延在するように位置している第二電極部と、第一電極部に連続していると共に第二電極部と主面に直交する方向に離間しており、主面に直交する方向から見て仮想平面と一致する外縁を有する第三電極部と、を有している。第二電極部と第三電極部とは、素体の一部を挟んでいる。
上記一つの態様によれば、外部電極が、第一電極部に連続している第二電極部と第三電極部とを含んでいる。第二電極部と第三電極部とは、仮想平面と一致する外縁を有している。仮想平面上には、実装面と隣り合う素体の側面が位置している。挟んでいる電極部のうち、素体内に位置している第三電極部が、仮想平面に一致する外縁を有している。したがって、上記一つの態様は、素体からの外部電極の剥離をより一層抑制する。
上記一つの態様では、外部電極は、第三電極部に形成されていると共に側面から露出している電極層を更に有していてもよい。電極層の主面に直交する方向での第一幅は、第三電極部が有する外縁における、第三電極部の主面に直交する方向での第二幅より大きくてもよい。
第一幅が第二幅より大きい構成では、側面から露出している電極層が、アンカー効果を生じさせ得る。したがって、本構成は、素体からの外部電極の剥離をより一層抑制することが確実に実現される。
第一幅が第二幅より大きい構成では、側面から露出している電極層が、アンカー効果を生じさせ得る。したがって、本構成は、素体からの外部電極の剥離をより一層抑制することが確実に実現される。
上記一つの態様では、第二電極部は、主面に直交する方向から見て仮想平面と一致する外縁を有し、電極層は、第二電極部が有する外縁において、第二電極部に更に形成されていてもよい。
電極層が、第二電極部が有する外縁において、第二電極部に更に形成されている構成では、上記アンカー効果がより向上する。したがって、本構成は、素体からの外部電極の剥離をより一層抑制することが更に確実に実現される。
電極層が、第二電極部が有する外縁において、第二電極部に更に形成されている構成では、上記アンカー効果がより向上する。したがって、本構成は、素体からの外部電極の剥離をより一層抑制することが更に確実に実現される。
上記一つの態様では、第二電極部は、第一電極部に連続していると共に主面から露出している第一部分と、第一部分より仮想平面寄りに位置している第二部分と、を有し、第二部分は、素体内に位置していてもよい。
第二部分が素体内に位置している構成では、第二電極部と素体との接触面積が増大し得る。したがって、本構成は、素体からの外部電極の剥離をより一層抑制することが更に確実に実現し得る。
第二部分が素体内に位置している構成では、第二電極部と素体との接触面積が増大し得る。したがって、本構成は、素体からの外部電極の剥離をより一層抑制することが更に確実に実現し得る。
上記一つの態様では、側面は、主面と直交する第一仮想平面上に位置する第一側面と、第一側面と対向していると共に、主面と直交し、かつ、第一仮想平面と対向する第二仮想平面上に位置する第二側面と、第一側面及び第二側面と隣り合うと共に、主面、第一仮想平面、及び第二仮想平面と直交する第三仮想平面上に位置する第三側面と、を含んでいてもよい。第二電極部は、主面に直交する方向から見て第一仮想平面と一致する外縁を有する第一側面側部分と、主面に直交する方向から見て第二仮想平面と一致する外縁を有する第二側面側部分と、主面に直交する方向から見て第三仮想平面と一致する外縁を有する第三側面側部分と、を含んでいてもよい。第三電極部は、主面に直交する方向から見て第一仮想平面と一致する外縁を有する第一側面側部分と、主面に直交する方向から見て第二仮想平面と一致する外縁を有する第二側面側部分と、主面に直交する方向から見て第三仮想平面と一致する外縁を有する第三側面側部分と、を含んでいてもよい。外部電極は、第一電極部と第二電極部の第一側面側部分及び第二側面側部分とに連続していると共に主面から露出しており、主面に直交する方向から見て第三側面から離間している第四電極部と、第一電極部に連続していると共に第四電極部と主面に直交する方向に離間している第五電極部と、を更に有していてもよい。第四電極部と第五電極部とは、素体の一部を挟んでいてもよい。
この場合、第二電極部及び第三電極部は、互いに直交する三つの仮想平面と一致する外縁を有している。三つの仮想平面上には、主面と隣り合う素体の側面が位置している。第二電極部と第三電極部とが、仮想平面に一致する外縁を有している。第四電極部と第五電極部とは、素体の一部を挟んでいる。したがって、上記一つの態様は、素体からの外部電極の剥離をより一層抑制することが更に確実に実現される。
この場合、第二電極部及び第三電極部は、互いに直交する三つの仮想平面と一致する外縁を有している。三つの仮想平面上には、主面と隣り合う素体の側面が位置している。第二電極部と第三電極部とが、仮想平面に一致する外縁を有している。第四電極部と第五電極部とは、素体の一部を挟んでいる。したがって、上記一つの態様は、素体からの外部電極の剥離をより一層抑制することが更に確実に実現される。
上記一つの態様では、側面は、主面と直交する第一仮想平面上に位置する第一側面と、第一側面と対向していると共に、主面と直交し、かつ、第一仮想平面と対向する第二仮想平面上に位置する第二側面と、第一側面及び第二側面と隣り合うと共に、主面、第一仮想平面、及び第二仮想平面と直交する第三仮想平面上に位置する第三側面と、を含んでいてもよい。第二電極部は、主面に直交する方向から見て第一仮想平面と一致する外縁を有する第一側面側部分と、主面に直交する方向から見て第二仮想平面と一致する外縁を有する第二側面側部分と、主面に直交する方向から見て第三仮想平面と一致する外縁を有する第三側面側部分と、を含んでいてもよい。第三電極部は、主面に直交する方向から見て第一仮想平面と一致する外縁を有する第一側面側部分と、主面に直交する方向から見て第二仮想平面と一致する外縁を有する第二側面側部分と、を含んでいてもよい。外部電極は、第一電極部と第二電極部の第一側面側部分及び第二側面側部分とに連続していると共に主面から露出しており、主面に直交する方向から見て第三側面から離間している第四電極部と、第一電極部に連続していると共に第四電極部と主面に直交する方向に離間している第五電極部と、を更に有していてもよい。第四電極部と第五電極部とは、素体の一部を挟んでいてもよい。
この場合、第二電極部及び第三電極部は、互いに直交する二つの仮想平面と一致する外縁を有している。二つの仮想平面上には、主面と隣り合う素体の側面が位置している。第二電極部と第三電極部とが、仮想平面に一致する外縁を有している。第四電極部と第五電極部とは、素体の一部を挟んでいる。したがって、上記一つの態様では、素体からの外部電極の剥離をより一層抑制することが更に確実に実現される。
この場合、第二電極部及び第三電極部は、互いに直交する二つの仮想平面と一致する外縁を有している。二つの仮想平面上には、主面と隣り合う素体の側面が位置している。第二電極部と第三電極部とが、仮想平面に一致する外縁を有している。第四電極部と第五電極部とは、素体の一部を挟んでいる。したがって、上記一つの態様では、素体からの外部電極の剥離をより一層抑制することが更に確実に実現される。
本発明の一つの態様は、素体からの外部電極の剥離をより一層抑制する積層インダクタを提供する。
以下、添付図面を参照して、本発明の実施形態について詳細に説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。図1~図8を参照しながら、積層インダクタMD1の構成を説明する。図1は、一実施形態に係る積層インダクタを示す斜視図である。図2は、本実施形態に係る積層インダクタを示す側面図である。図3は、本実施形態に係る積層インダクタを示す側面図である。図4の(a)は、外部電極の第一電極部、第三電極部、及び第五電極部を示す平面図である。図4の(b)は、外部電極の第二電極部及び第四電極部を示す平面図である。図5は、本実施形態に係る積層インダクタを示す分解斜視図である。図6は、外部電極の断面図である。図7は、外部電極の断面図である。図8は、外部電極の断面図である。
図1~図5を参照しながら、積層インダクタMD1の構成を説明する。積層インダクタMD1は、素体1、コイル10、及び一対の外部電極20,30を有している。コイル10は、素体1内に配置されている。外部電極20,30は、素体1に配置されていると共に、コイル10に電気的に接続されている。
素体1は、たとえば、直方体形状を呈している。素体1は、互いに対向している一対の主面1a,1bと、互いに対向している一対の側面1c,1dと、互いに対向している一対の側面1e,1fと、を有している。主面1a,1b及び側面1c,1d,1e,1fは、素体1の外表面を構成している。主面1a,1bは、第一方向D1に交差する方向に延在している。本実施形態では、主面1aは、第一方向D1に直交する方向に延在している。主面1aは、実装面を構成している。主面1aは、積層インダクタMD1が他の電子機器、たとえば、回路基材、又は積層電子部品に実装される際に、他の電子機器と対向する。
主面1a,1bは、第一方向D1で互いに対向している。主面1a,1bは、素体1の第一方向D1での両端を規定している。側面1c,1dは、主面1a,1bと隣り合うと共に、第一方向D1に交差する第二方向D2で延在している。側面1c,1dは、第二方向D2で互いに対向している。側面1c,1dは、素体1の第二方向D2での両端を規定している。側面1e,1fは、主面1a,1bと隣り合うと共に、第二方向D2に延在している。側面1e,1fは、第三方向D3で互いに対向している。側面1e,1fは、素体1の第三方向D3での両端を規定している。本実施形態では、第一方向D1、第二方向D2、及び第三方向D3は、互いに直交している。本明細書での「直方体形状」は、角部及び稜線部が面取りされている直方体の形状、及び、角部及び稜線部が丸められている直方体の形状を含む。
主面1a及び主面1bは、側面1cと側面1dとを連結するように、第二方向D2に延在している。主面1a及び主面1bは、側面1eと側面1fとを連結するように、第三方向D3に延在している。側面1c及び側面1dは、主面1aと主面1bとを連結するように、第一方向D1に延在している。側面1c及び側面1dは、側面1eと側面1fとを連結するように、第三方向D3に延在している。側面1e及び側面1fは、主面1aと主面1bとを連結するように、第一方向D1に延在している。側面1e及び側面1fは、側面1cと側面1dとを連結するように、第二方向D2に延在している。側面1cは、側面1e及び側面1fと隣り合っている。側面1dは、側面1e及び側面1fと隣り合っている。
本実施形態では、側面1c,1d,1e,1fは、仮想平面上に位置している。仮想平面は、たとえば、仮想平面VP11と、仮想平面VP12と、仮想平面VP13と、仮想平面VP14と、を含んでいる。側面1eは、主面1aと直交する仮想平面VP11上に位置している。側面1fは、側面1eと対向していると共に、主面1aと直交し、かつ、仮想平面VP11と対向する仮想平面VP12上に位置している。側面1cは、側面1e及び側面1fと隣り合うと共に、主面1a、仮想平面VP11、及び仮想平面VP12と直交する仮想平面VP13上に位置している。側面1dは、側面1e及び側面1fと隣り合うと共に、主面1a、仮想平面VP11、及び仮想平面VP12と直交する仮想平面VP14上に位置している。たとえば、側面1eが、第一側面を構成する場合、側面1fが、第二側面を構成し、側面1cが、第三側面を構成する。たとえば、仮想平面VP11が、第一仮想平面を構成する場合、仮想平面VP12が、第二仮想平面を構成し、仮想平面VP13が、第三仮想平面を構成し、仮想平面VP14が、第四仮想平面を構成する。
第一方向D1での素体1の長さは、たとえば、約0.2mmである。第二方向D2での素体1の長さは、たとえば、約0.4mmである。第三方向D3での素体1の長さは、たとえば、約0.2mmである。本実施形態では、たとえば、第二方向D2が、素体1の長手方向である。
素体1は、たとえば、複数の層2a~2kが積層されて形成されている。本実施形態では、複数の層2a~2kの積層方向は、第一方向D1である。複数の層2a~2kは、実際には互いの境界が視認できない程度に一体化されている。層2a~2kは、たとえば、絶縁体層3a~3kを有している。絶縁体層3a~3kは、磁性材料を含んでいる。絶縁体層3a~3kの磁性材料は、たとえば、Ni-Cu-Zn系フェライト材料、Ni-Cu-Zn-Mg系フェライト材料、又はNi-Cu系フェライト材料を含んでいる。絶縁体層の磁性材料は、たとえば、Fe合金を含んでいていてもよい。絶縁体層3a~3kは、たとえば、非磁性材料を含んでいてもよい。絶縁体層3a~3kの非磁性材料は、たとえば、ガラスセラミック材料又は誘電体材料を含んでいる。
コイル10は、素体1内に配置されている。コイル10は、たとえば、らせん状を呈し、複数のコイル導体層10b~10hと、複数のスルーホール導体15a~15hとによって形成されている。複数のコイル導体層10b~10hは、スルーホール導体15a~15hによって互いに接続されている。本実施形態では、コイル10の軸心方向は、第一方向D1である。コイル導体層10b~10hは、第一方向D1から見て、少なくとも一部が互いに重なるように配置されている。コイル導体層10b~10hは、主面1a,1b、側面1c,1d,1e,1fから離間している。
コイル10は、第一コイル部11と第二コイル部12とを含んでいる。第一コイル部11と第二コイル部12とは、互いに接続されている。本実施形態では、第一コイル部11は、複数のコイル導体層10b~10dによって形成され、第二コイル部12は、複数のコイル導体層10e~10hによって形成されている。たとえば、第一コイル部11は、主面1b寄りに配置され、第二コイル部12は、主面1a寄りに配置されている。
素体1内には、第一接続導体13と第二接続導体14とが配置されている。第一接続導体13は、コイル10と外部電極20とを電気的に接続している。第二接続導体14は、コイル10と外部電極30とを電気的に接続している。
第一接続導体13は、第一方向D1に延在するスルーホール導体であり、複数の第一スルーホール導体層13i,13jによって形成されている。第一接続導体13の主面1b寄りの端部が、コイル10の主面1b寄りの一端に接続されている。第一接続導体13は、第一方向D1から見て、コイル10よりも素体1の外表面寄りに配置されている。第一接続導体13は、たとえば、側面1cと側面1fとが成す角部の近くに配置されている。第一接続導体13の主面1a寄りの端部が、外部電極20に接続されている。
第二接続導体14は、第一方向D1に延在するスルーホール導体であり、複数の第二スルーホール導体層14c~14jによって形成されている。第二接続導体14の主面1b寄りの端部が、コイル10の主面1b寄りの一端に接続されている。第二接続導体14は、第一方向D1から見て、コイル10よりも素体1の外表面が成す角部寄りに配置されている。第二接続導体14は、たとえば、側面1dと側面1eとが成す角部の近くに配置されている。第二接続導体14の主面1a寄りの端部が、外部電極30に接続されている。
第一接続導体13及び第二接続導体14は、たとえば、円柱形状を呈している。円柱形状の断面は、真円形状又は楕円形状を呈していてもよい。第一接続導体13及び第二接続導体14は、三角柱形状又は四角柱形状を呈していてもよい。
外部電極20,30は、素体1に配置されている。外部電極20は、たとえば、側面1c寄りに配置され、外部電極30は、たとえば、側面1d寄りに配置されている。外部電極20と外部電極30とは、たとえば、第二方向D2で互いに離間している。外部電極20,30は、第一方向D1から見て、たとえば、矩形状を呈している。本明細書での「矩形状」は、たとえば、各角が面取りされている形状、及び、各角が丸められている形状を含む。
外部電極20は、第一電極部21と第二電極部22とを有している。第二電極部22は、第一方向D1で、第一電極部21に連続している。第一電極部21は、第二電極部22よりも主面1bに近い。第一電極部21は、主面1aから露出している。第二電極部22は、主面1aから露出している。第二電極部22は、第一方向D1から見て、第一電極部21から仮想平面VP11,VP12,VP13に向けて延在するように位置している。第二電極部22は、外縁22pを有している。外縁22pは、第一方向D1から見て、仮想平面VP13と一致している。
第二電極部22は、第一側面側部分22eと、第二側面側部分22fと、第三側面側部分22cと、を含んでいる。第一側面側部分22eは、第一方向D1から見て、仮想平面VP11と一致する外縁22qを有している。第二側面側部分22fは、第一方向D1から見て、仮想平面VP12と一致する外縁22rを有している。第三側面側部分22cは、第一方向D1から見て、仮想平面VP13と一致する外縁22pを有している。本明細書において「外縁が仮想平面と一致する」は、意図せず、外縁が仮想平面に一致しないことも含む。たとえば、製造誤差又は公差により、意図せず、外縁が仮想平面に一致しない構成は、外縁が仮想平面と一致する構成に含まれる。
外部電極20は、第三電極部23を有している。第三電極部23は、第一電極部21に連続していると共に、第二電極部22と第一方向D1に離間している。第三電極部23は、外縁23pを有している。外縁23pは、第一方向D1から見て、仮想平面VP13と一致している。第三電極部23は、第一方向D1で互いに対向している上縁23bと下縁23aとを有している。上縁23bと下縁23aとは、第三電極部23の第一方向D1での両端部を規定している。
第三電極部23は、第一側面側部分23eと、第二側面側部分23fと、第三側面側部分23cと、を含んでいる。第一側面側部分23eは、第一方向D1から見て、仮想平面VP11と一致する外縁23qを有している。第二側面側部分23fは、第一方向D1から見て、仮想平面VP12と一致する外縁23rを有している。第三側面側部分22cは、第一方向D1から見て、仮想平面VP13と一致する外縁23pを有している。外縁23qは、たとえば、側面1cに露出している。この場合、第三電極部23は、外縁23qを除いて、素体1内に埋まっている。上縁23b及び下縁23aも、素体1内に埋まっている。
外部電極20は、第四電極部24と第五電極部25とを有している。第四電極部24は、第二電極部22の第一側面側部分22eと第二側面側部分22fとに連続している。第四電極部24は、主面1aから露出している。第四電極部24は、第一方向D1から見て、側面1cから離間している。第五電極部25は、第一電極部21に連続している。第五電極部25は、第四電極部24と第一方向D1に離間している。第四電極部24と第五電極部25とは、第一方向D1で、素体1の一部を挟んでいる。
外部電極30は、第一電極部31と第二電極部32とを有している。第二電極部32は、第一方向D1で、第一電極部31に連続している。第一電極部31は、第二電極部32よりも主面1bに近い。第一電極部31は、主面1aから露出している。第二電極部32は、主面1aから露出している。第二電極部32は、第一方向D1から見て、第一電極部21から仮想平面VP11,VP12,VP13に向けて延在するように位置している第二電極部32は、外縁32pを有している。外縁32pは、第一方向D1から見て、仮想平面VP14と一致している。外縁32pは、たとえば、側面1dに露出している。外部電極30に対する仮想平面VP14は、外部電極20に対する仮想平面VP13と同じ位置関係を有している。
第二電極部32は、第一側面側部分32eと、第二側面側部分32fと、第三側面側部分32dと、を含んでいる。第一側面側部分32eは、第一方向D1から見て、仮想平面VP11と一致する外縁32qを有している。第二側面側部分32fは、第一方向D1から見て、仮想平面VP12と一致する外縁32rを有している。第三側面側部分32dは、第一方向D1から見て、仮想平面VP14と一致する外縁32pを有している。
外部電極30は、第三電極部33を有している。第三電極部33は、第一電極部31に連続していると共に、第二電極部32と第一方向D1に離間している。第三電極部33は、外縁33pを有している。外縁33pは、第一方向D1から見て、仮想平面VP14と一致している。第三電極部33は、第一方向D1で互いに対向している上縁33bと下縁33aとを有している。上縁33bと下縁33aとは、第三電極部33の第一方向D1での両端部を規定している。
第三電極部33は、第一側面側部分33eと、第二側面側部分33fと、第三側面側部分33cと、を含んでいる。第一側面側部分33eは、第一方向D1から見て、仮想平面VP11と一致する外縁33qを有している。第二側面側部分33fは、第一方向D1から見て、仮想平面VP12と一致する外縁33rを有している。第三側面側部分32cは、第一方向D1から見て、仮想平面VP14と一致する外縁33pを有している。外縁23pは、たとえば、側面1dに露出している。この場合、第三電極部33は、外縁33pを除いて、素体1内に埋まっている。上縁33b及び下縁33aも、素体1内に埋まっている。
外部電極30は、第四電極部34と第五電極部35とを有している。第四電極部34は、第二電極部32の第一側面側部分と第二側面側部分とに連続している。第四電極部34は、主面1aから露出している。第四電極部34は、第一方向D1から見て、側面1cから離間している。第五電極部35は、第一電極部31に連続している。第五電極部35は、第四電極部34と第一方向D1に離間している。第四電極部34と第五電極部35とは、素体1の一部を挟んでいる。
本実施形態では、第三電極部23,33の厚みは、たとえば、5~25μmである。第三電極部23,33と第二電極部22,32とに挟まれた素体1の厚みは、たとえば、5~25μmである。第二電極部22,32の厚みは、たとえば、5~25μmである。第四電極部24,34の厚みは、たとえば、5~25μmである。第四電極部24,34と第五電極部25,35とに挟まれた素体1の厚みは、たとえば、5~25μmである。第五電極部25,35の厚みは、たとえば、5~25μmである。
図2に示されるように、第三方向D3から見て、第二接続導体14と第二コイル部12との間の第二方向D2での距離L1は、第二接続導体14と第一コイル部11との間の第二方向D2での距離L2よりも大きい。第三方向D3から見て、第二コイル部12は、第一コイル部11よりも第二接続導体14から離間している。本実施形態では、距離L1は、第二接続導体14と第二コイル部12との最短距離である。距離L2は、第二接続導体14と第一コイル部11との最短距離である。図2では、距離L1及び距離L2を一例として便宜的に示しており、実際の最短距離と異なっていてもよい。
第一コイル部11の径の大きさは、第二コイル部12の径の大きさと異なっている。第一コイル部11の径の大きさは、たとえば、第二コイル部12の径の大きさよりも大きい。第一方向D1から見て、第一コイル部11のコイル軸と、第二コイル部12のコイル軸とは、互いに一致していない。第一方向D1から見て、第二コイル部12のコイル軸は、たとえば、第一コイル部11のコイル軸よりも側面1cに近い。第一方向D1から見て、第一コイル部11の側面1c寄りの外縁は、たとえば、第二コイル部12の側面1c寄りの外縁と一致している。したがって、第一方向D1から見て、第一コイル部11を構成するコイル導体層10b及びコイル導体層10dの一部は、たとえば、第二コイル部12を構成するコイル導体層10e及びコイル導体層10hの一部と重なっている。
第二コイル部12は、第一方向D1から見て、たとえば、外部電極30と重なっていない。したがって、第二コイル部12は、第一方向D1から見て、たとえば、外部電極30と異なる場所に配置されている。第一方向D1から見て、コイル導体層10e~10hは、たとえば、外部電極30と重なっていない。
本実施形態では、コイル10と、第一接続導体13及び第二接続導体14と、外部電極20,30とは、導電材料を含んでいる。導電材料は、たとえば、Ag、Pd、Au、Pt、Cu、Ni、Al、Mo、又は、Wを含む。導電材料は、たとえば、Ag-Pd合金、Ag-Cu合金、Ag-Au合金、又は、Ag-Pt合金を含んでいてもよい。コイル10と、第一接続導体13及び第二接続導体14とは、外部電極20,30と同じ導電材料を含んでいてもよい。コイル10と、第一接続導体13及び第二接続導体14と、外部電極20,30とは、互いに同じ導電材料を含んでいてもよい。コイル10と、第一接続導体13及び第二接続導体14と、外部電極20,30とは、互いに異なる導電材料を含んでいてもよい。
図5に示されるように、積層インダクタMD1は、たとえば、複数の層2a~2kを含んでいる。たとえば、層2a~2kがこの順番に積層されて、積層インダクタMD1が形成される。
層2aは、絶縁体層3aを含んでいる。層2aは、素体1の最上層を構成し、層2aの主面2pは、素体1の主面1bに相当する。層2bは、絶縁体層3bと、絶縁体層3bに配置されたコイル導体層10bとを含んでいる。コイル導体層10bは、第一コイル部11の一部を構成している。層2cは、絶縁体層3cと、絶縁体層3cに配置されたコイル導体層10c及び第二スルーホール導体層14cとを含んでいる。コイル導体層10cは、第一コイル部11の一部を構成し、第二スルーホール導体層14cは、第二接続導体14の一部を構成している。層2bと層2cとの間には、スルーホール導体15a及びスルーホール導体15bが配置されている。スルーホール導体15aは、コイル導体層10bの一端とコイル導体層10cの一端とを接続している。スルーホール導体15bは、コイル導体層10bの他端と第二スルーホール導体層14cとを接続している。
層2dは、絶縁体層3dと、絶縁体層3dに配置されたコイル導体層10d及び第二スルーホール導体層14dとを含んでいる。コイル導体層10dは、第一コイル部11の一部を構成し、第二スルーホール導体層14dは、第二接続導体14の一部を構成している。層2cと層2dとの間には、スルーホール導体15cが配置されている。スルーホール導体15cは、コイル導体層10cの他端とコイル導体層10dの一端とを接続している。
層2eは、絶縁体層3eと、絶縁体層3eに配置されたコイル導体層10e及び第二スルーホール導体層14eとを含んでいる。コイル導体層10eは、第二コイル部12の一部を構成し、第二スルーホール導体層14eは、第二接続導体14の一部を構成している。層2dと層2eとの間には、スルーホール導体15dが配置されている。スルーホール導体15dは、コイル導体層10dの他端とコイル導体層10eの一端とを接続している。
層2fは、絶縁体層3fと、絶縁体層3fに配置されたコイル導体層10f及び第二スルーホール導体層14fとを含んでいる。コイル導体層10fは、第二コイル部12の一部を構成し、第二スルーホール導体層14fは、第二接続導体14の一部を構成している。層2eと層2fとの間には、スルーホール導体15eが配置されている。スルーホール導体15eは、コイル導体層10eの他端とコイル導体層10fの一端とを接続している。
層2gは、絶縁体層3gと、絶縁体層3gに配置されたコイル導体層10g及び第二スルーホール導体層14gとを含んでいる。コイル導体層10gは、第二コイル部12の一部を構成し、第二スルーホール導体層14gは、第二接続導体14の一部を構成している。層2fと層2gとの間には、スルーホール導体15fが配置されている。スルーホール導体15fは、コイル導体層10fの他端とコイル導体層10gの一端とを接続している。
層2hは、絶縁体層3hと、絶縁体層3hに配置されたコイル導体層10h及び第二スルーホール導体層14hとを含んでいる。コイル導体層10hは、第二コイル部12の一部を構成し、第二スルーホール導体層14hは、第二接続導体14の一部を構成している。層2gと層2hとの間には、スルーホール導体15gが配置されている。スルーホール導体15gは、コイル導体層10gの他端とコイル導体層10hの一端とを接続している。
層2iは、絶縁体層3iと、絶縁体層3iに配置された第一スルーホール導体層13i及び第二スルーホール導体層14iとを含んでいる。第一スルーホール導体層13iは、第一接続導体13の一部を構成し、第二スルーホール導体層14iは、第二接続導体14の一部を構成している。層2hと層2iとの間には、スルーホール導体15hが配置されている。スルーホール導体15hは、コイル導体層10hの他端と第一スルーホール導体層13iとを接続している。層2jは、絶縁体層3jと、絶縁体層3jに配置された第一スルーホール導体層13j及び第二スルーホール導体層14jとを含んでいる。
層2kは、絶縁体層3kと、第一方向D1での絶縁体層3kの両側に配置された電極層16a,16b及び電極層17a,17bと、を含んでいる。電極層16aは、第一電極部21、第三電極部23、及び第五電極部25を構成し、電極層16bは、第二電極部22及び第四電極部24を構成する。電極層17aは、第一電極部31、第三電極部33、及び第五電極部35を構成し、電極層17bは、第二電極部32及び第四電極部34を構成する。絶縁体層3kには、電極層16aと電極層16bとが互いに接合されるための開口18aが形成されている。絶縁体層3kには、電極層17aと電極層17bとが互いに接合されるための開口18bが形成されている。
電極層16aは、開口18aが形成された絶縁体層3kに押し込められて、第一電極部21、第三電極部23、及び第五電極部25に加工される。第一電極部21は、たとえば、開口18aを介して、第二電極部22と連続している。電極層17aは、開口18bが形成された絶縁体層3kに押し込められて、第一電極部31、第三電極部33、及び第五電極部35に加工される。第一電極部31は、たとえば、開口18bを介して第二電極部22と連続している。層2kは、素体1の最下層を構成し、層2kの主面2qは、素体1の主面1aに相当する。
図6~図8を参照しながら、外部電極20,30の構成を更に説明する。図6及び図7に示されるように、外部電極20は、たとえば、素体1の外表面に配置される電極層26を有している。電極層26は、第三電極部23に形成されている。電極層26は、たとえば、外縁23pが露出している側面1cに配置されている。電極層26は、外縁23qが露出している側面1eに配置されていてもよい。電極層26は、外縁23rが露出している側面1fに配置されていてもよい。たとえば、外縁23pが側面1cに露出している場合、電極層26は、側面1cに配置される。たとえば、外縁23q,23rがそれぞれ側面1e,1fに露出している場合、電極層26は、それぞれ側面1e,1fに配置される。電極層26は、側面1c,1e,1fから露出している。
電極層26は、たとえば、外縁23p,23q,23rと接合していると共に、外縁23p,23q,23rが露出している側面1c,1e,1fの少なくとも一つのうち、外縁23p,23q,23rを囲んでいる領域と接している。たとえば、外縁23pが側面1cに露出している場合、電極層26は、側面1cのうち、外縁23pを囲んでいる領域と接している。電極層26の第一方向D1での第一幅は、第三電極部23が有する外縁23pにおける、第三電極部23の第一方向D1での第二幅より大きい。電極層26は、たとえば、第二電極部22の素体1から露出している外縁23p,23q,23rを覆うように形成されていてもよい。
図6は、側面1cに配置された電極層26の例を示している。電極層26は、側面1cと側面1eとが成す稜と、側面1cと側面1fとが成す稜と間を第三方向D3に延在していてもよい。たとえば、外縁23p,23qがそれぞれ側面1c,1eに露出している場合、側面1c上の電極層26は、側面1cと側面1eとが成す稜を越えて、側面1e上の電極層26と連結していてもよい。たとえば、外縁23p,23rがそれぞれ側面1c,1fに露出している場合、側面1c上の電極層26は、側面1cと側面1fとが成す稜を越えて、側面1f上の電極層26と連結していてもよい。たとえば、外縁23p,23q,23rがそれぞれ側面1c,1e,1fに露出している場合、側面1e上の電極層26は、側面1eと側面1cとが成す稜を越えて、側面1c上の電極層26と連結し、更に、側面1c上の電極層26は、側面1cと側面1fとが成す稜を越えて、側面1f上の電極層26と連結していてもよい。
外部電極30は、たとえば、素体1の外表面に配置される他の電極層を有している。電極層26は、第三電極部33に形成されている。他の電極層は、側面1d及び側面1e,1fの少なくとも一つに配置されている。たとえば、外縁33pが側面1dに露出している場合、他の電極層は、側面1dに配置される。他の電極層は、側面1d,1e,1fから露出している。他の電極層の第一方向D1での第一幅は、第三電極部33が有する外縁33pにおける、第三電極部33の第一方向D1での第二幅より大きい。
電極層26及び他の電極層は、たとえば、Niめっき膜、Snめっき膜、Cuめっき膜、又はAuめっき膜を含んでいる。電極層26及び他の電極層は、これらのめっき膜の多層構造を有してもよく、たとえば、Niめっき膜と、Niめっき膜上に形成されたAuめっき膜とを含んでいてもよい。電極層26及び他の電極層の厚みは、たとえば、5~15μmである。
図7に示されるように、電極層26は、たとえば、第二電極部22が有する外縁22pにおいて、第二電極部22に更に形成されている。第二電極部22は、たとえば、第一方向D1から見て仮想平面VP13と一致する外縁22pを有している。図7に示されている電極層26は、図6に示されている例よりも、電極層26の第一方向D1での第一幅は、第三電極部23が有する外縁23pにおける、第三電極部23の第一方向D1での第二幅より大きい。図7は、外縁23pが側面1cに露出している場合の電極層26を例示している。外部電極30においても、他の電極層は、第二電極部32が有する外縁32pにおいて、第二電極部32に更に形成されていてもよい。
図8に示されるように、第二電極部22は、たとえば、第一部分22aと第二部分22bとを有している。第一部分22aは、第一方向D1で、第一電極部21に連続している。第一部分22aは、第一電極部21に連続しており、たとえば、第一電極部21と一体的に形成されている。第一部分22aは、第一方向D1から見て、第一電極部21の少なくとも一部と重なっている。第一部分22aは、たとえば、主面1aから露出している。第二部分22bは、素体1内に位置している。第二部分22bは、たとえば、第一部分22aよりも外縁22p寄りに位置している。第二部分22bは、外縁22pを含んでいる。第三電極部23と第二部分22bとは、第一方向D1で互いに離間している。図8に示されるように、外縁22pは、側面1cに露出しないで、側面1cと離間していてもよい。第二部分22bは、たとえば、素体1内に位置している。たとえば、第二電極部22及び第三電極部23のうち、素体1に露出している外縁には、めっき膜27が形成されていてもよい。めっき膜27は、たとえば、電極層26と同じ材料を含んでいる。
第二電極部32は、たとえば、第一部分と第二部分とを有している。第一部分は、第一方向D1で、第一電極部31に連続している。第二電極部32の第一部分は、たとえば、主面1aから露出している。第二電極部32の第二部分は、たとえば、第一部分よりも外縁32p寄りに位置している。第二電極部32の第二部分は、たとえば、素体1内に位置している。
積層インダクタMD1の製造方法の一例について説明する。製造方法の各工程の順番は、互いに入れ替わってもよい。製造方法の一例では、初めに、スラリーを用意する。スラリーは、たとえば、絶縁性樹脂と溶剤とを混合した材料を含んでいる。絶縁性樹脂は、たとえば、アクリル樹脂又はブチラール樹脂を含んでいる。溶剤は、たとえば、エチルカルビトール又はブチルカルビトールを含んでいる。
続いて、たとえば、ドクターブレード法によって、スラリーを基材上に塗布して、グリーンシートを形成する。基材は、たとえば、PET(ポリエチレンテレフタレート)を含んでいる。グリーンシートは、絶縁体層3a~3kを形成するために用いられる。続いて、たとえば、グリーンシートにレーザー光を照射して、スルーホール導体15a~15h、第一スルーホール導体層13i,13j、及び第二スルーホール導体層14c~14jのための貫通孔を形成する。
続いて、グリーンシートに形成された貫通孔内に導電性ペーストを充填する。貫通孔内に充填される導電性ペーストは、たとえば、Ag粒子又はAg-Pd合金粒子を含む金属粉末に、ガラス成分、アルカリ金属、有機バインダ、及び有機溶剤を混合して準備される。導電性ペーストを充填後、コイル導体層10b~10hのための導体をグリーンシートに配置する。コイル導体層10b~10hのための導体は、貫通孔内に充填された導電性ペーストと接続されるようにグリーンシートに配置される。
続いて、電極層16a,17aを押し込むためのグリーンシートの一面に、第一電極部21,31、第三電極部23,33、及び第五電極部25,35を形成するための導電性ペーストを付与する。電極層16a,17aを押し込むためのグリーンシートは、たとえば、他のグリーンシートと同じ材料を含んでいる。続いて、電極層16a,17aを押し込むためのグリーンシートの他面に、第二電極部22,32及び第四電極部24,34を形成するための導電性ペーストを付与する。外部電極20,30を形成するための導電性ペーストは、たとえば、Ag粒子又はAg-Pd合金粒子を含む金属粉末に、ガラス成分、アルカリ金属、有機バインダ、及び有機溶剤を混合して準備される。
続いて、各グリーンシートを積層する。グリーンシートは、たとえば、基材から剥がされた後に積層される。積層された各グリーンシートは、積層される第一方向D1に加圧される。積層されたグリーンシートを加圧した後、第一方向D1から見て、コイル導体層10b~10hのための各導体が互いに重なっている積層体が形成される。
グリーンシートを加圧する際には、電極層16a,16bのための導電性ペーストは、絶縁体層3kを形成するグリーンシートに押し込められる。絶縁体層3kを形成するグリーンシートには、開口18a,18bのための貫通孔が形成されている。電極層16a,16bのための導電性ペーストは、絶縁体層3kを形成するグリーンシートのうち、開口18a,18bのための貫通孔を除く部分のみによって押し込められる。この結果、絶縁体層3kを形成するグリーンシートのうち、当該貫通孔の周辺部分によって押し込められた領域が、第三電極部23,33及び第五電極部25,35を形成する。当該貫通孔の周辺部分によって押し込められなかった領域が、第一電極部21,31を形成する。
図4及び図5に示されるように、たとえば、外部電極20の形成では、電極層16aのための導電性ペーストへの押し込みによって、第三電極部23の第一側面側部分23e、第二側面側部分23f、及び第三側面側部分23cと、第五電極部25とが形成される。絶縁体層3kを形成するグリーンシートのうち、当該貫通孔の周辺部分によって押し込められなかった領域が、第一電極部21を形成する。第一電極部21のための導電性ペーストは、たとえば、開口18aのための貫通孔を介して、第二電極部22のための導電性ペーストと接合される。導電性ペーストの接合により、第二電極部22は、第一電極部21に連続する。
続いて、積層体に熱処理を施すことによって、積層インダクタアレイを形成する。積層インダクタアレイは、たとえば、切断機によって、所定の大きさに切断され、積層インダクタMD1が作製される。本実施形態では、たとえば、めっき法によって、切断後の積層インダクタMD1に対して、電極層26及び他の電極層が形成されてもよい。電極層26及び他の電極層の形成は、たとえば、電解めっき法又は無電解めっき法による。
以上説明したように、積層インダクタMD1は、実装面を構成する主面1aと、主面1aと隣り合うと共に主面1aと直交する仮想平面VP11,VP12,VP13,VP14上に位置する側面1c,1d,1e,1fと、を有している素体1と、素体1内に配置されているコイル10と、素体1に配置されていると共に、コイル10と電気的に接続されている外部電極20,30と、を備えている。外部電極20は、主面1aから露出している第一電極部21,31と、第一電極部21,31に連続していると共に主面1aから露出しており、主面1aに直交する方向から見て第一電極部21,31から仮想平面に向けて延在するように位置している第二電極部22,32と、第一電極部21,31に連続していると共に第二電極部22,32と主面1aに直交する方向に離間しており、主面1aに直交する方向から見て仮想平面と一致する外縁を有する第三電極部23,33と、を有している。第二電極部22,32と第三電極部23,33とは、素体1の一部を挟んでいる。
積層インダクタMD1によれば、外部電極20,30が、第一電極部21,31に連続している第二電極部22,32と第三電極部23,33とを含んでいる。第二電極部22と第三電極部23とは、仮想平面VP11,VP12,VP13と一致する外縁を有している。仮想平面VP11,VP12,VP13上には、主面1aと隣り合う素体1の側面1c,1e,1fが位置している。挟んでいる電極部のうち、素体1内に位置している第三電極部23が、仮想平面VP11,VP12,VP13に一致する外縁を有している。第二電極部32と第三電極部33とは、仮想平面VP11,VP12,VP14と一致する外縁を有している。仮想平面VP11,VP12,VP14上には、主面1aと隣り合う素体1の側面1d,1e,1fが位置している。挟んでいる電極部のうち、素体1内に位置している第三電極部33が、仮想平面VP11,VP12,VP14に一致する外縁を有している。したがって、上記一つの態様は、素体1からの外部電極20,30の剥離をより一層抑制する。
積層インダクタMD1では、外部電極20は、第三電極部23に形成されていると共に側面1cから露出している電極層26を更に有している。電極層26の主面1aに直交する方向での第一幅は、第三電極部23が有する外縁における、第三電極部23の主面1aに直交する方向での第二幅より大きい。
この場合、側面1cから露出している電極層26が、アンカー効果を生じさせ得る。したがって、本構成は、素体1からの外部電極20の剥離をより一層抑制することが確実に実現される。
この場合、側面1cから露出している電極層26が、アンカー効果を生じさせ得る。したがって、本構成は、素体1からの外部電極20の剥離をより一層抑制することが確実に実現される。
積層インダクタMD1では、第二電極部22は、主面1aに直交する方向から見て仮想平面と一致する外縁を有し、電極層26は、第二電極部32が有する外縁において、第二電極部22に更に形成されている。
この場合、上記アンカー効果がより向上する。したがって、本構成は、素体1からの外部電極20の剥離をより一層抑制することが更に確実に実現される。
この場合、上記アンカー効果がより向上する。したがって、本構成は、素体1からの外部電極20の剥離をより一層抑制することが更に確実に実現される。
積層インダクタMD1では、第二電極部22は、第一電極部21に連続していると共に主面1aから露出している第一部分22aと、第一部分22aより仮想平面寄りに位置している第二部分22bと、を有し、第二部分22bは、素体1内に位置している。
この場合、第二電極部22と素体1との接触面積が増大し得る。したがって、本構成は、素体1からの外部電極20の剥離をより一層抑制することが更に確実に実現し得る。
この場合、第二電極部22と素体1との接触面積が増大し得る。したがって、本構成は、素体1からの外部電極20の剥離をより一層抑制することが更に確実に実現し得る。
積層インダクタMD1では、側面1c,1e,1fは、主面1aと直交する仮想平面VP11上に位置する第一側面1eと、第一側面1eと対向していると共に、主面1aと直交し、かつ、仮想平面VP11と対向する仮想平面VP12上に位置する第二側面1fと、第一側面1e及び第二側面1fと隣り合うと共に、主面1a、仮想平面VP11、及び仮想平面VP12と直交する仮想平面VP13上に位置する第三側面1cと、を含んでいる。第二電極部22は、主面1aに直交する方向から見て仮想平面VP11と一致する外縁を有する第一側面側部分22eと、主面1aに直交する方向から見て仮想平面VP12と一致する外縁を有する第二側面側部分22fと、主面1aに直交する方向から見て仮想平面VP13と一致する外縁を有する第三側面側部分22cと、を含んでいる。第三電極部23は、主面1aに直交する方向から見て仮想平面VP11と一致する外縁を有する第一側面側部分23eと、主面1aに直交する方向から見て仮想平面VP12と一致する外縁を有する第二側面側部分23fと、主面1aに直交する方向から見て仮想平面VP13と一致する外縁を有する第三側面側部分23cと、を含んでいる。外部電極20は、第一電極部21と第二電極部22の第一側面側部分23e及び第二側面側部分23fとに連続していると共に主面1aから露出しており、主面1aに直交する方向から見て第三側面1cから離間している第四電極部24と、第一電極部21に連続していると共に第四電極部24と主面に直交する方向に離間している第五電極部25と、を更に有している。第四電極部24と第五電極部25とは、素体の一部を挟んでいる。
この場合、第二電極部22及び第三電極部23は、互いに直交する三つの仮想平面VP11,VP12,VP13と一致する外縁を有している。第二電極部32は、互いに直交する三つの仮想平面VP11,VP12,VP13と一致する外縁を有している。三つの仮想平面VP11,VP12,VP13上には、主面1aと隣り合う側面1c,1e,1fが位置しており、第二電極部22と第三電極部23とが、仮想平面VP11,VP12,VP13に一致する外縁を有している。第三電極部33は、互いに直交する三つの仮想平面VP11,VP12,VP14と一致する外縁を有している。三つの仮想平面VP11,VP12,VP14上には、主面1aと隣り合う側面1d,1e,1fが位置しており、第二電極部32と第三電極部33とが、仮想平面VP11,VP12,VP14に一致する外縁を有している。第四電極部24,34と第五電極部25,35とは、素体1の一部を挟んでいる。したがって、本構成では、素体1からの外部電極20,30の剥離をより一層抑制することが更に確実に実現される。
この場合、第二電極部22及び第三電極部23は、互いに直交する三つの仮想平面VP11,VP12,VP13と一致する外縁を有している。第二電極部32は、互いに直交する三つの仮想平面VP11,VP12,VP13と一致する外縁を有している。三つの仮想平面VP11,VP12,VP13上には、主面1aと隣り合う側面1c,1e,1fが位置しており、第二電極部22と第三電極部23とが、仮想平面VP11,VP12,VP13に一致する外縁を有している。第三電極部33は、互いに直交する三つの仮想平面VP11,VP12,VP14と一致する外縁を有している。三つの仮想平面VP11,VP12,VP14上には、主面1aと隣り合う側面1d,1e,1fが位置しており、第二電極部32と第三電極部33とが、仮想平面VP11,VP12,VP14に一致する外縁を有している。第四電極部24,34と第五電極部25,35とは、素体1の一部を挟んでいる。したがって、本構成では、素体1からの外部電極20,30の剥離をより一層抑制することが更に確実に実現される。
図9~図11を参照しながら、実施形態に係る積層インダクタMD1の変形例について説明する。図9は、本実施形態の変形例に係る積層インダクタMD1を示す側面図である。図10は、外部電極20,30を示す分解斜視図である。図11の(a)は、外部電極の第一電極部、第三電極部、及び第五電極部を示す平面図である。図11の(b)は、外部電極の第二電極部及び第四電極部を示す平面図である。本変形例に係る積層インダクタMD1は、外部電極20,30の構成を除いて、実施形態に係る積層インダクタMD1と同一の構成を有している。
外部電極20,30は、素体1に配置されている。外部電極20は、たとえば、側面1c寄りに配置され、外部電極30は、たとえば、側面1d寄りに配置されている。外部電極20と外部電極30とは、たとえば、第二方向D2で互いに離間している。
外部電極20は、第一電極部21と第二電極部22とを有している。第二電極部22は、第一方向D1で、第一電極部21に連続している。第一電極部21は、第二電極部22よりも主面1bに近い。第一電極部21は、主面1aから露出している。第二電極部22は、主面1aから露出している。第二電極部22は、外縁22pを有している。外縁22pは、第一方向D1から見て、仮想平面VP13と一致している。
第二電極部22は、第一側面側部分22eと、第二側面側部分22fと、第三側面側部分22cと、を含んでいる。第一側面側部分22eは、第一方向D1から見て、仮想平面VP11と一致する外縁22qを有している。第二側面側部分22fは、第一方向D1から見て、仮想平面VP12と一致する外縁22rを有している。第三側面側部分22cは、第一方向D1から見て、仮想平面VP13と一致する外縁22pを有している。
外部電極20は、第三電極部23を有している。第三電極部23は、第一電極部21に連続していると共に、第二電極部22と第一方向D1に離間している。第三電極部23は、二つの外縁23pを有している。外縁23pは、第一方向D1から見て仮想平面VP13と一致している。本変形例では、第一電極部21は、たとえば、側面1cまで延在している。第一電極部21は、第一方向D1から見て、仮想平面VP13と一致する外縁21pを有している。第一方向D1から見て、外縁21pは、二つの外縁23pに挟まれている。
第三電極部23は、第一側面側部分23eと、第二側面側部分23fと、を含んでいる。第一側面側部分23eは、第一方向D1から見て、仮想平面VP11と一致する外縁23qを有している。第二側面側部分23fは、第一方向D1から見て、仮想平面VP12と一致する外縁23rを有している。
外部電極20は、第四電極部24と第五電極部25とを有している。第四電極部24は、第二電極部22の第一側面側部分22e及び第二側面側部分22fに連続している。第四電極部24は、主面1aから露出している。第四電極部24は、第一方向D1から見て側面1cから離間している。第五電極部25は、第一電極部21に連続している。第五電極部25は、第四電極部24と第一方向D1に離間している。第四電極部24と第五電極部25とは、素体1の一部を挟んでいる。
図10及び図11に示されるように、外部電極20では、電極層16aのための導電性ペーストへの押し込みによって、第三電極部23の第一側面側部分23e及び第二側面側部分23fと、第五電極部25とが形成される。電極層16aのための導電性ペーストへの押し込めの際に押し込められなかった領域は、第一電極部21を形成する。第一電極部21のための導電性ペーストは、たとえば、開口18aのための貫通孔を介して、第二電極部22のための導電性ペーストと接合される。
外部電極30は、第一電極部31と第二電極部32とを有している。第二電極部32は、第一方向D1で、第一電極部31に連続している。第一電極部31は、第二電極部32よりも主面1bに近い。第一電極部31は、主面1aから露出している。第二電極部32は、主面1aから露出している。第二電極部32は、外縁32pを有している。外縁32pは、第一方向D1から見て、仮想平面VP14と一致している。
第二電極部32は、第一側面側部分32eと、第二側面側部分32fと、第三側面側部分32cと、を含んでいる。第一側面側部分32eは、第一方向D1から見て、仮想平面VP11と一致する外縁32qを有している。第二側面側部分32fは、第一方向D1から見て、仮想平面VP12と一致する外縁32rを有している。第三側面側部分32cは、第一方向D1から見て、仮想平面VP14と一致する外縁32pを有している。
外部電極30は、第三電極部33を有している。第三電極部33は、第一電極部31に連続していると共に、第二電極部32と第一方向D1に離間している。第三電極部33は、二つの外縁33pを有している。外縁33pは、第一方向D1から見て仮想平面VP14と一致している。本変形例では、第一電極部31は、たとえば、側面1dまで延在している。第一電極部31は、第一方向D1から見て、仮想平面VP14と一致する外縁31pを有している。第一方向D1から見て、外縁31pは、二つの外縁33pに挟まれている。
第三電極部33は、第一側面側部分33eと、第二側面側部分33fと、を含んでいる。第一側面側部分33eは、第一方向D1から見て、仮想平面VP11と一致する外縁33qを有している。第二側面側部分33fは、第一方向D1から見て、仮想平面VP12と一致する外縁33rを有している。
外部電極30は、第四電極部34と第五電極部35とを有している。第四電極部34は、第二電極部32の第一側面側部分32e及び第二側面側部分32fに連続している。第四電極部34は、主面1aから露出している。第四電極部34は、第一方向D1から見て側面1dから離間している。第五電極部35は、第一電極部31に連続している。第五電極部35は、第四電極部34と第一方向D1に離間している。第四電極部34と第五電極部35とは、素体1の一部を挟んでいる。
図10及び図11に示されるように、外部電極30では、電極層17aのための導電性ペーストへの押し込みによって、第三電極部33の第一側面側部分33e及び第二側面側部分33fと、第五電極部35とが形成される。電極層17aのための導電性ペーストへの押し込めの際に押し込められなかった領域は、第一電極部31を形成する。第一電極部31のための導電性ペーストは、たとえば、開口18bのための貫通孔を介して、第二電極部32のための導電性ペーストと接合される。
本変形例に係る積層インダクタMD1は、たとえば、素体1の外表面に配置される電極層26を有している。電極層26は、第三電極部23に形成されている。電極層26は、たとえば、外縁23qが露出している側面1eに配置されている。電極層26は、外縁23rが露出している側面1fにも配置されていてもよい。たとえば、外縁23q,23rがそれぞれ側面1e,1fに露出している場合、電極層26は、側面1e,1fに配置される。本変形例に係る積層インダクタMD1は、素体1の外表面に配置される他の電極層を有していてもよい。他の電極層は、第三電極部33に形成されている。
以上説明したように、積層インダクタMD1では、側面1c,1e,1fは、主面1aと直交する仮想平面VP11上に位置する第一側面1eと、第一側面1eと対向していると共に、主面1aと直交し、かつ、仮想平面VP11と対向する仮想平面VP12上に位置する第二側面1fと、第一側面1e及び第二側面1fと隣り合うと共に、主面1a、仮想平面VP11、及び仮想平面VP12と直交する仮想平面VP13上に位置する第三側面1cと、を含んでいる。第二電極部22は、主面1aに直交する方向から見て仮想平面VP11と一致する外縁を有する第一側面側部分22eと、主面1aに直交する方向から見て仮想平面VP12と一致する外縁を有する第二側面側部分22fと、主面1aに直交する方向から見て仮想平面VP13と一致する外縁22pを有する第三側面側部分22cと、を含んでいる。第三電極部23は、主面1aに直交する方向から見て仮想平面VP11と一致する外縁を有する第一側面側部分23eと、主面1aに直交する方向から見て仮想平面VP12と一致する外縁を有する第二側面側部分23fと、を含んでいる。外部電極20は、第一電極部21と第二電極部22の第一側面側部分23e及び第二側面側部分23fとに連続していると共に主面1aから露出しており、主面1aに直交する方向から見て第三側面1cから離間している第四電極部24と、第一電極部21に連続していると共に第四電極部24と主面1aに直交する方向に離間している第五電極部25と、を更に有している。第四電極部24と第五電極部25とは、素体1の一部を挟んでいる。
この場合、第二電極部22,32及び第三電極部23,33は、互いに直交する二つの仮想平面VP11,VP12と一致する外縁を有している。三つの仮想平面VP11,VP12上には、主面1aと隣り合う側面1e,1fが位置しており、第二電極部22,32と第三電極部23,33とが、仮想平面VP11,VP12に一致する外縁を有している。第四電極部24,34と第五電極部25,35とは、素体1の一部を挟んでいる。したがって、本構成では、素体1からの外部電極20,30の剥離をより一層抑制することが更に確実に実現される。
この場合、第二電極部22,32及び第三電極部23,33は、互いに直交する二つの仮想平面VP11,VP12と一致する外縁を有している。三つの仮想平面VP11,VP12上には、主面1aと隣り合う側面1e,1fが位置しており、第二電極部22,32と第三電極部23,33とが、仮想平面VP11,VP12に一致する外縁を有している。第四電極部24,34と第五電極部25,35とは、素体1の一部を挟んでいる。したがって、本構成では、素体1からの外部電極20,30の剥離をより一層抑制することが更に確実に実現される。
以上、本発明の実施形態及び変形例について説明してきたが、本発明は必ずしも上述した実施形態及び変形例に限定されるものではなく、その要旨を逸脱しない範囲で様々な変更が可能である。
積層インダクタMD1では、電極層26の主面1aに直交する方向での第一幅は、第三電極部23が有する外縁における、第三電極部23の主面1aに直交する方向での第二幅より大きくなくてもよい。第一幅が第二幅より大きい構成では、上述したように、側面1cから露出している電極層26が、アンカーのような役割を果たす。したがって、本構成は、素体1からの外部電極20の剥離をより一層抑制することが確実に実現される。
積層インダクタMD1では、電極層26は、第二電極部22が有する外縁において、第二電極部22に更に形成されていなくてもよい。電極層26が、第二電極部22が有する外縁において、第二電極部22に更に形成されている構成では、上述したように、上記アンカー効果がより向上する。したがって、本構成は、素体1からの外部電極20の剥離をより一層抑制することが更に確実に実現される。
積層インダクタMD1では、電極層26は、第二電極部22が有する外縁において、第二電極部22に更に形成されていなくてもよい。電極層26が、第二電極部22が有する外縁において、第二電極部22に更に形成されている構成では、上述したように、上記アンカー効果がより向上する。したがって、本構成は、素体1からの外部電極20の剥離をより一層抑制することが更に確実に実現される。
1…素体、1a…主面、1c…側面、1d…側面、1e…側面、1f…側面、10…コイル、20…外部電極、21…第一電極部、22…第二電極部、22a…第一部分、22b…第二部分、22e…第一側面側部分、22f…第二側面側部分、22c…第三側面側部分、23…第三電極部、23e…第一側面側部分、23f…第二側面側部分、23c…第三側面側部分、24…第四電極部、25…第五電極部、MD1…積層インダクタ、VP11…仮想平面。VP12…仮想平面、VP13…仮想平面、VP14…仮想平面。
Claims (6)
- 実装面を構成する主面と、前記主面と隣り合うと共に前記主面と直交する仮想平面上に位置する側面と、を有している素体と、
前記素体内に配置されているコイルと、
前記素体に配置されていると共に、前記コイルと電気的に接続されている外部電極と、
を備え、
前記外部電極は、
前記主面から露出している第一電極部と、
前記第一電極部に連続していると共に前記主面から露出しており、前記主面に直交する方向から見て前記第一電極部から前記仮想平面に向けて延在するように位置している第二電極部と、
前記第一電極部に連続していると共に前記第二電極部と前記主面に直交する前記方向に離間しており、前記主面に直交する前記方向から見て前記仮想平面と一致する外縁を有する第三電極部と、を有し、
前記第二電極部と第三電極部とは、前記素体の一部を挟んでいる、積層インダクタ。 - 前記外部電極は、前記第三電極部に形成されていると共に前記側面から露出している電極層を更に有し、
前記電極層の前記主面に直交する前記方向での第一幅は、前記第三電極部が有する前記外縁における、前記第三電極部の前記主面に直交する前記方向での第二幅より大きい、請求項1に記載の積層インダクタ。 - 前記第二電極部は、前記主面に直交する方向から見て前記仮想平面と一致する外縁を有し、
前記電極層は、前記第二電極部が有する前記外縁において、前記第二電極部に更に形成されている、請求項2に記載の積層インダクタ。 - 前記第二電極部は、
前記第一電極部に連続していると共に前記主面から露出している第一部分と、
前記第一部分より前記仮想平面寄りに位置している第二部分と、を有し、
前記第二部分は、前記素体内に位置している、請求項1~3のいずれか一項に記載の積層インダクタ。 - 前記側面は、
前記主面と直交する第一仮想平面上に位置する第一側面と、
前記第一側面と対向していると共に、前記主面と直交し、かつ、前記第一仮想平面と対向する第二仮想平面上に位置する第二側面と、
前記第一側面及び前記第二側面と隣り合うと共に、前記主面、前記第一仮想平面、及び前記第二仮想平面と直交する第三仮想平面上に位置する第三側面と、を含み、
前記第二電極部は、
前記主面に直交する方向から見て前記第一仮想平面と一致する外縁を有する第一側面側部分と、
前記主面に直交する方向から見て前記第二仮想平面と一致する外縁を有する第二側面側部分と、
前記主面に直交する方向から見て前記第三仮想平面と一致する外縁を有する第三側面側部分と、を含み、
前記第三電極部は、
前記主面に直交する方向から見て前記第一仮想平面と一致する外縁を有する第一側面側部分と、
前記主面に直交する方向から見て前記第二仮想平面と一致する外縁を有する第二側面側部分と、
前記主面に直交する方向から見て前記第三仮想平面と一致する外縁を有する第三側面側部分と、を含み、
前記外部電極は、
前記第一電極部と前記第二電極部の前記第一側面側部分及び前記第二側面側部分とに連続していると共に前記主面から露出しており、前記主面に直交する方向から見て前記第三側面から離間している第四電極部と、
前記第一電極部に連続していると共に前記第四電極部と前記主面に直交する前記方向に離間している第五電極部と、を更に有し、
前記第四電極部と第五電極部とは、前記素体の一部を挟んでいる、請求項1~4のいずれか一項に記載の積層インダクタ。 - 前記側面は、
前記主面と直交する第一仮想平面上に位置する第一側面と、
前記第一側面と対向していると共に、前記主面と直交し、かつ、前記第一仮想平面と対向する第二仮想平面上に位置する第二側面と、
前記第一側面及び前記第二側面と隣り合うと共に、前記主面、前記第一仮想平面、及び前記第二仮想平面と直交する第三仮想平面上に位置する第三側面と、を含み、
前記第二電極部は、
前記主面に直交する方向から見て前記第一仮想平面と一致する外縁を有する第一側面側部分と、
前記主面に直交する方向から見て前記第二仮想平面と一致する外縁を有する第二側面側部分と、
前記主面に直交する方向から見て前記第三仮想平面と一致する外縁を有する第三側面側部分と、を含み、
前記第三電極部は、
前記主面に直交する方向から見て前記第一仮想平面と一致する外縁を有する第一側面側部分と、
前記主面に直交する方向から見て前記第二仮想平面と一致する外縁を有する第二側面側部分と、を含み、
前記外部電極は、
前記第一電極部と前記第二電極部の前記第一側面側部分及び前記第二側面側部分とに連続していると共に前記主面から露出しており、前記主面に直交する方向から見て前記第三側面から離間している第四電極部と、
前記第一電極部に連続していると共に前記第四電極部と前記主面に直交する前記方向に離間している第五電極部と、を更に有し、
前記第四電極部と第五電極部とは、前記素体の一部を挟んでいる、請求項1~4のいずれか一項に記載の積層インダクタ。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021168734A JP2023058930A (ja) | 2021-10-14 | 2021-10-14 | 積層インダクタ |
US17/964,280 US20230119231A1 (en) | 2021-10-14 | 2022-10-12 | Multilayer inductor |
CN202211246554.0A CN115985620A (zh) | 2021-10-14 | 2022-10-12 | 层叠电感器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021168734A JP2023058930A (ja) | 2021-10-14 | 2021-10-14 | 積層インダクタ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2023058930A true JP2023058930A (ja) | 2023-04-26 |
Family
ID=85961314
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021168734A Pending JP2023058930A (ja) | 2021-10-14 | 2021-10-14 | 積層インダクタ |
Country Status (3)
Country | Link |
---|---|
US (1) | US20230119231A1 (ja) |
JP (1) | JP2023058930A (ja) |
CN (1) | CN115985620A (ja) |
-
2021
- 2021-10-14 JP JP2021168734A patent/JP2023058930A/ja active Pending
-
2022
- 2022-10-12 CN CN202211246554.0A patent/CN115985620A/zh active Pending
- 2022-10-12 US US17/964,280 patent/US20230119231A1/en active Pending
Also Published As
Publication number | Publication date |
---|---|
US20230119231A1 (en) | 2023-04-20 |
CN115985620A (zh) | 2023-04-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9058927B2 (en) | Electronic component | |
WO2013146568A1 (ja) | 電子部品 | |
JP2002252117A (ja) | 積層型コイル部品及びその製造方法 | |
JPH08203737A (ja) | コイル部品 | |
WO2014069095A1 (ja) | 高周波信号線路及びその製造方法 | |
US9673501B2 (en) | Laminated flat cable and method for producing same | |
JP6044650B2 (ja) | 高周波信号伝送線路及び電子機器 | |
TWI578872B (zh) | 印刷電路板之多層導線結構、磁性元件及其製造方法 | |
WO2014115433A1 (ja) | コイル部品および電子機器 | |
JP2020119978A (ja) | 積層コイル部品 | |
JP6705567B2 (ja) | 多層基板、多層基板の実装構造、多層基板の製造方法、および電子機器の製造方法 | |
JP6740874B2 (ja) | 電子部品 | |
JP2002353071A (ja) | 複合電子部品及びその製造方法 | |
JP5765468B2 (ja) | 高周波信号線路 | |
WO2018088219A1 (ja) | フェライト基板モジュール | |
JP2023058930A (ja) | 積層インダクタ | |
CN106376173B (zh) | 印刷电路板的多层导线结构、磁性元件及其制造方法 | |
JP2001176725A (ja) | 積層電子部品 | |
JPH10208942A (ja) | 磁芯入りチップインダクタとその製造方法 | |
JP2012204475A (ja) | 積層電子部品 | |
US6888432B2 (en) | Laminated substrate, method of producing the same, nonreciprocal circuit element, and communication device | |
US20230230737A1 (en) | Multilayer coil component | |
US20220392696A1 (en) | Magnetic element, method for manufacturing magnetic element, and power supply module | |
JPH10215134A (ja) | 積層emiフィルタ | |
JP2023101896A (ja) | コイル部品 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20240515 |