JP2023045503A - 基板処理装置、半導体装置の製造方法、及びプログラム - Google Patents

基板処理装置、半導体装置の製造方法、及びプログラム Download PDF

Info

Publication number
JP2023045503A
JP2023045503A JP2021153956A JP2021153956A JP2023045503A JP 2023045503 A JP2023045503 A JP 2023045503A JP 2021153956 A JP2021153956 A JP 2021153956A JP 2021153956 A JP2021153956 A JP 2021153956A JP 2023045503 A JP2023045503 A JP 2023045503A
Authority
JP
Japan
Prior art keywords
substrate
processing
time
chamber
transfer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2021153956A
Other languages
English (en)
Other versions
JP7324811B2 (ja
Inventor
奎汰 大久保
Keita Okubo
誠 野村
Makoto Nomura
一人 斉藤
Kazuto Saito
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kokusai Electric Corp
Original Assignee
Kokusai Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kokusai Electric Corp filed Critical Kokusai Electric Corp
Priority to JP2021153956A priority Critical patent/JP7324811B2/ja
Priority to TW111127297A priority patent/TW202341314A/zh
Priority to CN202210935466.5A priority patent/CN115910844A/zh
Priority to KR1020220111572A priority patent/KR20230042635A/ko
Priority to US17/939,582 priority patent/US20230093324A1/en
Publication of JP2023045503A publication Critical patent/JP2023045503A/ja
Application granted granted Critical
Publication of JP7324811B2 publication Critical patent/JP7324811B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67276—Production flow monitoring, e.g. for increasing throughput
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67745—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber characterized by movements or sequence of movements of transfer devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67167—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers surrounding a central transfer chamber

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Automation & Control Theory (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Robotics (AREA)

Abstract

【課題】搬送室等での先行の基板の滞留の発生の抑制と処理室の未使用時間の低減を実現することで、スループットを向上させる。【解決手段】基板を処理する複数の処理室と、前記基板を搬送する搬送機構を有する搬送室と、前記基板がそれぞれの前記処理室に搬送可能となる基板搬送可能時間を算出し、算出したそれぞれの前記処理室への前記基板搬送可能時間のうち、最も短い時間となる前記処理室への基板搬送経路を選択し、選択した前記基板搬送経路に基づいて前記搬送機構の制御を行う制御部と、を備える技術が提供される。【選択図】図１

Description

本開示は、基板処理装置、半導体装置の製造方法、及びプログラムに関する。
従来、基板処理装置において、複数の処理室で基板を１枚ずつ処理する並列運転動作が行われている。この並列運転において、各処理室での処理時間が異なるような場合には、基板の処理予定の処理室で先行の基板処理が実行中であるために、搬送室等での滞留が発生する場合がある。この場合、後続の基板の処理予定の処理室が空いているにもかかわらず、搬送できないため、スループットの低下や処理室の温度低下による成膜均一性の低下という課題がある。
例えば、特許文献１では、各処理室での処理時間が異なる場合でも、基板の投入間隔を一定にすることにより、基板の処理室での滞留を抑制している。しかしながら、処理室外での滞留については、課題が残る場合がある。
国際公開第２００５／０５５３１４号
本開示の目的は、搬送室等での先行の基板の滞留の発生の抑制と処理室の未使用時間の低減を実現することで、スループットを向上させることにある。
本開示の一態様によれば、 基板を処理する複数の処理室と、
前記基板を搬送する搬送機構を有する搬送室と、
前記基板がそれぞれの前記処理室に搬送可能となる基板搬送可能時間を算出し、算出したそれぞれの前記処理室への前記基板搬送可能時間のうち、最も短い時間となる前記処理室への基板搬送経路を選択し、選択した前記基板搬送経路に基づいて前記搬送機構の制御を行う制御部と、
を備える技術が提供される。
本開示によれば、搬送室等での先行の基板の滞留の発生の抑制と処理室の未使用時間の低減を実現することで、スループットを向上させることができる。
本実施形態で好適に用いられる基板処理装置の構成図である。 本実施形態の基板処理装置における制御系の構成図である。 本実施形態の搬送工程のフロー図である。 本実施形態における基板処理装置への基板の投入の搬送制御のフロー図である。 本実施形態における基板搬送可能時間算出処理のフロー図である。 基板を基板処理装置へ投入する搬送制御の判断タイミングにおける、基板配置の状態例である。 図６の状態において、各処理室について、実行中の基板処理残時間と実行予定の処理の時間をまとめた表である。 本実施形態における真空搬送室への基板の搬送制御のフロー図である。 本実施形態における搬送基板の決定のフロー図である。 真空搬送室への基板の搬送制御の判断タイミングにおける、基板配置の状態例である。 図１０の状態において、ロードロック室に配置されている、候補基板と他候補基板Ｓについて、対応する処理室の実行中の処理の残時間と、実行予定の処理の時間をまとめたものである。 本実施形態の処理室の条件を予め整える処理の実行タイミング判断フロー図である。 処理室の条件を予め整える処理の実行タイミングの判断時における、基板配置の状態例である。 図１３の状態において、関係する各基板について、対応する処理室の実行中の処理の残時間と、処理室の条件を予め整える処理の処理時間をまとめた表である。 本実施形態においてロードロック室に空きを作る処理の制御のフロー図である。 本実施形態において処理済基板をロードロック室から払い出してロードロック室をＥＶＡＣ完了状態とするまでの時間を算出するフロー図である。 ロードロック室に空きを作る処理の実行タイミングの判断時における、基板配置の状態例である。 図１７の状態において、ロードロック室の未処理基板の払い出し時間Ｔと、処理済基板行き先処理室の基板搬送可能時間をまとめた表である。 従来の並列処理における処理室の使用タイムチャートの一例である。 本実施形態が適用された並列処理における処理室の使用タイムチャートの一例である。
以下、本開示の実施形態について図面を参照しながら説明する。なお、以下の説明において用いられる図面は、いずれも模式的なものである。また、本実施形態では、半導体基板を処理する基板処理装置及び半導体装置の製造方法を例として説明するが、例えば、ＬＣＤ用基板を処理する基板処理装置などに同様な構成や動作を適用することも可能である。以下の説明においては、これら基板を単に基板Ｓと呼ぶ。
（基板処理装置の構成）
図１に示されるように、本実施形態に係る基板処理装置１０は、減圧状態で基板Ｓを取り扱う真空側の構成と、大気圧状態において基板Ｓを取り扱う大気圧側の構成とを備えている。真空側の構成は、主に、真空搬送室ＴＭと、ロードロック室ＬＭ１，ＬＭ２と、基板Ｓを処理する処理室(処理機構)ＰＭ１～ＰＭ４とを備えている。大気圧側の構成は、主に、大気圧搬送室ＥＦＥＭと、配置部としてのロードポートＬＰ１～ＬＰ３とを備えている。ロードポートＬＰ１～ＬＰ３には、基板Ｓを収納したキャリアＣＡ１～ＣＡ３が、基板処理装置１０の外部から搬送されて載置され、また、基板処理装置１０の外部へ搬送される。このような構成により、例えば、ロードポートＬＰ１上のキャリアＣＡ１から未処理の基板Ｓが取り出され、ロードロック室ＬＭ１を経て、処理室ＰＭ１へ搬入されて処理された後、処理済みの基板Ｓは、その逆の手順で、ロードポートＬＰ１上のキャリアＣＡ１へ戻される。
（真空側の構成）
真空搬送室ＴＭは、真空状態などの大気圧未満の負圧（減圧）に耐えることが出来る真空気密可能な構造に構成されている。なお、本実施形態においては、真空搬送室ＴＭの筐体は、平面視が五角形で、上下両端が閉塞した箱形状に形成されている。ロードロック室ＬＭ１，ＬＭ２、処理室ＰＭ１～ＰＭ４は、真空搬送室ＴＭの外周を囲むように配置されている。なお、処理室ＰＭ１～ＰＭ４を総称又は代表する場合は、処理室ＰＭと称する。ロードロック室ＬＭ１，ＬＭ２を総称又は代表する場合は、ロードロック室ＬＭと称する。その他の構成(後述する真空ロボットＶＲ、アームＶＲＡ等)についても同様のルールとする。
真空搬送室ＴＭ内には、減圧状態で基板Ｓを搬送する搬送手段としての真空ロボットＶＲが例えば１台設けられている。真空ロボットＶＲは、基板Ｓを基板載置部である２組の基板支持アーム（以下、アーム）ＶＲＡに載せることで、ロードロック室ＬＭ及び処理室ＰＭとの間で、基板Ｓの搬送を行なう。真空ロボットＶＲは、真空搬送室ＴＭの気密性を維持しつつ昇降できるように構成される。また、２組のアームＶＲＡは、上下方向に離間して設けられ、それぞれ水平方向に伸縮でき、係る水平面内で回転移動できるように構成されている。
処理室ＰＭは、基板Ｓが載置される基板載置部をそれぞれ備える。さらには、処理室ＰＭに処理ガス等のガスを供給可能なガス供給部及び処理室ＰＭ内の雰囲気を排気可能な排気部が接続される。処理室ＰＭは、例えば基板Ｓを１枚ずつ減圧状態で処理する枚葉式の処理室として構成されている。すなわち、処理室ＰＭは、それぞれが例えばプラズマ等を用いたエッチングやアッシング、化学反応による成膜など、基板Ｓに付加価値を与える処理室として機能する。
処理室ＰＭは、開閉弁としてのゲートバルブＰＧＶにより真空搬送室ＴＭにそれぞれ連接される。したがって、ゲートバルブＰＧＶを開けることにより、真空搬送室ＴＭとの間で減圧下にて基板Ｓの搬送を行うことが可能である。また、ゲートバルブＰＧＶを閉じることにより、処理室ＰＭ内の圧力や処理ガス雰囲気を保持したまま、基板Ｓに対して各種の基板処理を行うことが可能である。
ロードロック室ＬＭは、真空搬送室ＴＭ内へ基板Ｓを搬入する載置部として、あるいは真空搬送室ＴＭ内から基板Ｓを搬出する載置部として機能する。ロードロック室ＬＭの内部には、基板Ｓを搬入搬出する際、基板Ｓを一時的に支持するバッファステージ（不図示）が、それぞれ設けられている。バッファステージは、複数枚（例えば２枚）の基板Ｓを保持する多段型スロットとして構成することができる。
また、ロードロック室ＬＭは、開閉弁としてのゲートバルブＬＧＶにより真空搬送室ＴＭにそれぞれ連接されており、また、開閉弁としてのゲートバルブＬＤにより後述する大気圧搬送室ＥＦＥＭにそれぞれ連接されている。したがって、真空搬送室ＴＭ側のゲートバルブＬＧＶを閉じたまま、大気圧搬送室ＥＦＥＭ側のゲートバルブＬＤを開けることにより、真空搬送室ＴＭ内の真空気密を保持したまま、ロードロック室ＬＭと大気圧搬送室ＥＦＥＭとの間で、大気圧下にて基板Ｓの搬送を行うことが可能である。
また、ロードロック室ＬＭは、真空状態などの大気圧未満の減圧に耐えることが出来る構造に構成されており、その内部をそれぞれ真空排気することが可能となっている。したがって、大気圧搬送室ＥＦＥＭ側のゲートバルブＬＤを閉じてロードロック室ＬＭの内部を真空排気した後で、真空搬送室ＴＭ側のゲートバルブＬＧＶを開けることにより、真空搬送室ＴＭ内の真空状態を保持したまま、ロードロック室ＬＭと真空搬送室ＴＭとの間で、減圧下にて基板Ｓの搬送を行うことが可能である。このように、ロードロック室ＬＭは、大気圧状態と減圧状態とを切換え可能に構成されている。
（大気圧側の構成）
一方、基板処理装置１０の大気圧側には、上述の通り、ロードロック室ＬＭ１，ＬＭ２に接続されたフロントモジュールである大気圧搬送室ＥＦＥＭ（Equipment Front End Module）と、大気圧搬送室ＥＦＥＭに接続され、例えば１ロット分、２５枚の基板Ｓをそれぞれ収納した基板収納容器としてのキャリアＣＡ１～ＣＡ３を載置する配置部としてのロードポートＬＰ１～ＬＰ３と、が設けられている。このようなキャリアＣＡ１～ＣＡ３としては、例えばＦＯＵＰ（Front Opening Unified Pod）が使用される。ここで、ロードポートＬＰ１～ＬＰ３を総称又は代表する場合は、ロードポートＬＰと称する。キャリアＣＡ１～ＣＡ３を総称又は代表する場合は、キャリアＣＡと称する。真空側の構成と同様に大気圧側の構成(後述するキャリアドアＣＡＨ１～ＣＡＨ３、キャリアオープナＣＰ１～ＣＰ３等)についても同様のルールとする。
大気圧搬送室ＥＦＥＭ内には、搬送手段としての大気圧ロボットＡＲが例えば１台設けられている。大気圧ロボットＡＲは、ロードロック室ＬＭ１とロードポートＬＰ１上のキャリアＣＡとの間で基板Ｓの搬送を行なう。大気圧ロボットＡＲも、真空ロボットＶＲと同様に基板を載置する２組のアームＡＲＡを有する。大気圧ロボットＡＲ、及び真空ロボットＶＲが、基板Ｓを搬送する搬送機構となる。また、大気圧搬送室ＥＦＥＭ、及び、真空搬送室ＴＭが、搬送室となる。
キャリアＣＡ１には、キャリアＣＡのキャップ（蓋）であるキャリアドアＣＡＨが設けられている。ロードポートＬＰ上に載置されたキャリアＣＡのドアＣＡＨが開放された状態で、基板搬入搬出口ＣＡＡ１を通して、大気圧ロボットＡＲによりキャリアＣＡ内に基板Ｓが収納され、また、キャリアＣＡ内の基板Ｓが大気圧ロボットＡＲにより搬出される。
大気圧搬送室ＥＦＥＭ内には、それぞれキャリアドアＣＡＨを開閉するためのキャリアオープナＣＰが、それぞれロードポートＬＰに隣設されている。つまり、大気圧搬送室ＥＦＥＭ内は、キャリアオープナＣＰを介してロードポートＬＰに隣接して設けられている。
キャリアオープナＣＰは、キャリアドアＣＡＨと密着可能なクロージャと、クロージャを水平及び鉛直方向に動作させる駆動機構とを有する。キャリアオープナＣＰは、キャリアドアＣＡＨにクロージャを密着した状態で、クロージャをキャリアドアＣＡＨとともに水平及び鉛直方向に動かすことにより、キャリアドアＣＡＨを開閉する。
大気圧搬送室ＥＦＥＭ内には、基板位置修正装置として、基板Ｓの結晶方位の位置合わせ等を行うオリフラ合わせ装置であるアライナーＡＵが設けられている。また、大気圧搬送室ＥＦＥＭには、大気圧搬送室ＥＦＥＭの内部にクリーンエアを供給するクリーンエアユニット(図示しない)が設けられている。
ロードポートＬＰは、ロードポートＬＰ上に、複数枚の基板Ｓを収納したキャリアＣＡ１～ＣＡ３をそれぞれ載置するように構成される。それぞれのキャリアＣＡ内には、基板Ｓをそれぞれ収納する収納部としてのスロット（図示せず）が例えば１ロット分、２５スロット設けられている。各ロードポートＬＰはキャリアＣＡが載置されると、キャリアＣＡに付され、キャリアＣＡを識別するキャリアＩＤを示すバーコード等を読み取って記憶するよう構成される。
次に、基板処理装置１０を統括的に制御する制御部２０について説明する。制御部２０は、基板処理装置１０の各部を制御するよう構成される。
制御部２０は、図１に示すように基板処理装置１０内に設けるだけでなく、基板処理装置１０外に設けられていてもよい。また、例えばパソコン（パーソナルコンピュータ）等の一般的な汎用コンピュータとして構成されていてもよい。この場合、各種プログラムを格納したコンピュータ読み取り可能な記録媒体（ＵＳＢメモリ、ＤＶＤ等）を用いて汎用コンピュータにプログラムをインストールすることにより、各コントローラを構成することができる。
また、上述の処理を実行するプログラムを供給するための手段は、任意に選択できる。さらに、上述のように所定の記録媒体を介して供給するほか、例えば、通信回線、通信ネットワーク、通信システムなどを介して供給することができる。この場合、例えば、通信ネットワークの掲示板に当該プログラムを掲示し、これをネットワークを介して搬送波に重畳して供給してもよい。そして、このようにして提供されたプログラムを起動し、基板処理装置のＯＳ（Operating System）の制御下、他のアプリケーションプログラムと同様に実行することにより、上述の処理を実行することができる。
制御部２０は、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）２０Ａ、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）２０Ｂ、記憶装置２０Ｃ、Ｉ／Ｏポート２０Ｄを備えたコンピュータとして構成されている。ＲＡＭ２０Ｂ、記憶装置２０Ｃ、Ｉ／Ｏポート２０Ｄは、内部バス２０Ｅを介して、ＣＰＵ２０Ａとデータ交換可能なように構成されている。制御部２０には、内部バス２０Ｅを介して、例えばタッチパネルやディスプレイ等として構成された入出力装置２２が接続され、外部記憶装置（例えば、ＵＳＢメモリやメモリカード等の半導体メモリ）２３が接続されている。
記憶装置２０Ｃは、例えばフラッシュメモリ、ＨＤＤ（Ｈａｒｄ Ｄｉｓｋ Ｄｒｉｖｅ）等で構成されている。記憶装置２０Ｃ内には、基板処理装置１０の動作を制御する制御プログラムや、基板処理の手順や条件などが記載されたプログラムレシピ等が読み出し可能に格納されている。プロセスレシピ(処理レシピ)等の各種プログラムレシピは、各手順を制御部２０に実行させ、所定の結果を得ることが出来るように組み合わされたものであり、プログラムとして機能する。以下、このプログラムレシピや制御プログラム等を総称して、単にプログラムともいう。なお、本明細書においてプログラムという言葉を用いた場合は、プログラムレシピ単体のみを含む場合、制御プログラム単体のみを含む場合、または、その両方を含む場合がある。
ＲＡＭ２０Ｂは、ＣＰＵ２０Ａによって読み出されたプログラムやデータ等が一時的に保持されるメモリ領域（ワークエリア）として構成されている。
Ｉ／Ｏポート２０Ｄは、真空ロボットＶＲや大気圧ロボットＡＲ、各種バルブ（ＰＧＶ、ＬＧＶ等）、スイッチ、その他の制御対象各部に接続されている。
（基板搬送工程）
図３には、本実施形態の基板処理装置１０において、基板Ｓが処理される際の搬送工程のフローが示されている。ロードポートＬＰにキャリアＣＡとしてＦＯＵＰを載置し（Ｈ１）、大気圧ロボットＡＲを用いてＦＯＵＰから基板Ｓを取り出して大気圧搬送室ＥＦＥＭ内に搬送する（Ｈ２）。次に、大気圧ロボットＡＲにより大気圧搬送室ＥＦＥＭからロードロック室ＬＭへ搬送し（Ｈ３）、真空ロボットＶＲを用いてロードロック室ＬＭから真空搬送室ＴＭへ搬送する（Ｈ４）。そして、真空ロボットＶＲにより真空搬送室ＴＭから処理室ＰＭへ搬送し（Ｈ５）、処理室ＰＭ内で処理が行われる。 処理室ＰＭ内での処理が終了した後、真空ロボットＶＲにより処理室ＰＭから真空搬送室ＴＭへ搬送し（Ｈ６）、真空ロボットＶＲで真空搬送室ＴＭからロードロック室ＬＭへ搬送する（Ｈ７）。そして、大気圧ロボットＡＲによりロードロック室ＬＭから大気圧搬送室ＥＦＥＭへ搬送し（Ｈ８）、大気圧ロボットＡＲを用いて大気圧搬送室ＥＦＥＭからＦＯＵＰ内で基板Ｓを戻す（Ｈ９）
上記の搬送工程を有する基板処理装置１０において、搬送機構の制御、及び、搬送室ＰＭの制御について説明する。制御部２０では、以下の４項目の判断が、各々のタイミングで周期的に行われる。なお、ここでの「基板処理装置１０内）は、ＦＯＵＰから出されている状態をいい、ロードポートＬＰ上のＦＯＵＰ内に収納されている状態を含まない。
（１）基板処理装置１０内に既に搬送されている全基板Ｓの処理に要する予定の時間と搬送時間から、各処理室ＰＭの使用可能となる時間を算出して、最も短い時間で処理室ＰＭに搬送可能となる基板Ｓ（最も短い時間で行き先処理室ＰＭが使用可能となる基板Ｓ）を、ロードポートＬＰのＦＯＵＰから大気圧搬送室ＥＦＥＭ内へ処理室ＰＭの決定情報を付与して投入する（図３のＨ１→Ｈ２）。当該基板Ｓの該当処理室ＰＭまでの搬送経路が基板搬送経路となる。
（２）基板処理装置１０内にある未処理の基板Ｓの各々について、処理される処理室ＰＭに搬送可能となる時間（行き先処理室ＰＭが使用可能となる時間）を算出し、最も短い時間で搬送可能となる基板Ｓを真空搬送室ＴＭに搬送する（図３のＨ４→Ｈ５）。
（３）基板処理装置１０内にある先行で搬送されている基板Ｓによって、基板Ｓの滞留が余儀なくされた場合に、滞留の解消される時間を基板Ｓの処理に要する時間と搬送時間から算出する。そして、前記の滞留の解消される時間と処理室ＰＭの条件を予め整える処理に要する時間から、処理室ＰＭの条件を予め整える処理を実行するタイミングを制御する。
（４）基板処理装置１０のロードロック室ＬＭ（載置部）に未処理の基板Ｓと処理済の基板Ｓが混在した場合に、未処理の基板Ｓが処理室ＰＭに搬送可能となる時間と、処理済の基板ＳをＦＯＵＰに搬送するのに必要な時間(ロードロック室ＬＭの吸排気処理に要する時間と処理済の基板Ｓを冷却するのに要する時間と大気搬送室ＥＦＥＭでの搬送時間から算出する)から、処理済の基板ＳをＦＯＵＰに搬送することによって未処理の基板Ｓを処理室ＰＭに搬送することに遅延を及ぼすか否かを判断する。遅延を及ぼさないと判定した場合のみ、処理済の基板ＳをＦＯＵＰに搬送して、ロードロック室ＬＭ（載置部）に空きを作る。
以下、上記の制御（１）～（４）の各々について、例を挙げて説明する。
（１）基板処理装置１０への基板Ｓの投入の搬送制御
図４に示されるように、まず、処理室ＰＭの使用可能となる時間ＴＴを、処理室ＰＭ毎に算出する（Ｓ１０）。時間ＴＴの算出は、基板処理装置１０内に既に搬送されている基板Ｓの情報から行われる。
図５に示されるように、基板搬送可能時間算出処理では、ステップＳ１１で、基板処理装置１０内に既に搬送されている先行基板Ｓの処理状態を確認する。確認は、基板Ｓ毎に実行される。基板Ｓの処理状態が、処理済みの場合にはステップＳ１６へ進み、未処理又は処理中の場合にはステップＳ１２へ進む。ステップＳ１２では、基板Ｓの位置を確認する。基板Ｓの位置が、ＦＯＵＰの場合にはステップＳ１６へ進み、処理室ＰＭの場合にはステップＳ１５へ進み、それ以外の場合、すなわち、大気圧搬送室ＥＦＥＭ（アライナーＡＵを含む）、ロードロック室ＬＭ、真空搬送室ＴＭの場合にはステップＳ１３へ進む。ステップＳ１３では、処理室ＰＭにおいて当該基板Ｓが処理室ＰＭに搬入される前に実行される前処理(ＪＯＢ前処理、前処理、ウォームアップＴｙｐｅｌなど)の実行予定時間を処理室の基板搬送可能時間として加算し、ステップＳ１４で、当該基板Ｓの処理室ＰＭにおける処理（本処理）に予定されている時間を加算する。そして、ステップＳ１５へ進む。
ステップＳ１５では、対象となっている処理室ＰＭの時間ＴＴに、当該基板Ｓが処理室ＰＭ搬出後に実行される後処理(後処理、枚数クリーニング、ＪＯＢ後処理など)の実行予定時間を加算し、ステップＳ１６へ進む。
ステップＳ１６では、基板処理装置１０内に基板搬送可能時間を算出していない基板Ｓがあるかどうかを判断し、判断が肯定された場合には、ステップＳ１７で、次の基板Ｓを選択し、ステップＳ１１へ戻る。判断が否定された場合、すなわち、基板処理装置１０内のすべての基板Ｓについて時間算出の処理が完了していれば、ステップＳ１８で、対象となる処理室ＰＭの基板処理残時間ＴＲを、当該処理室ＰＭの時間ＴＴに加算し、基板搬送可能時間算出処理を終了する。当該基板搬送可能時間算出処理により、各処理室ＰＭの基板搬送可能時間ＴＴを算出することができる。
次に、図４のステップＳ２０へ進み、搬送対象処理室ＰＭを選択する。搬送対象とする処理室ＰＭの選択は、基板搬送可能時間算出処理で算出した各処理室の基板搬送可能時間ＴＴの中で最も短いものから順に選択する。
次に、ステップＳ２２で、選択した処理室ＰＭへ搬送する基板Ｓを取得する。当該取得は、選択した処理室ＰＭを使用する基板ＳがＦＯＵＰ内にあり、かつ、基板処理装置１０へ投入が可能な基板Ｓならば取得する。ステップＳ２４で、基板Ｓの取得ができたかどうか、すなわち、対象基板Ｓがあるかどうかを判断し、判断が否定された場合（無し）には、ステップＳ２０へ戻り、基板搬送可能時間ＴＴの中で次に短いものを、搬送対象処理室ＰＭとして選択する。そして、上記の処理を繰り返す。ステップＳ２４で、投入可能な基板Ｓの取得ができた場合（有り）には、ステップＳ２６で、当該基板Ｓの投入指示を行って本処理を終了する。
図６、図７を用いて、基板処理装置１０への基板Ｓの投入の搬送制御についての一例を説明する。
図６は、基板Ｓを基板処理装置１０へ投入する搬送制御の判断タイミング（図３のＨ１→Ｈ２）における、基板処理装置１０の状態例である。基板処理装置１０内には、処理室ＰＭ１、ＰＭ２、ＰＭ３、大気圧搬送室ＥＦＥＭ、ロードロック室ＬＭの各々に１枚の基板Ｓ、合計５枚の基板Ｓが先行基板として存在している。
図７は、図６の状態において、各処理室ＰＭについて、実行中の処理の残時間（基板処理残時間ＴＲ）と、実行予定の処理の時間をまとめたものである。表中の各時間Ｔは、後述の図１１、１４、１８を含め、以下に対応している。これらの時間のうち、真空搬送室ＴＭ及び大気圧搬送室ＥＦＥＭ内での処理時間は、本開示の搬送時間となる。
ＴＲ：処理室ＰＭの基板処理残時間（処理実行中のＪＯＢ前処理を含む）
ＴＪＰｒｅ：ＪＯＢ前処理実行予定時間
ＴＭａｉｎ：本処理実行予定時間
ＴＰｒｅ：前処理実行予定時間
ＴＰｏｓｔ：後処理実行予定時間
ＴＣＣ：枚数クリーニング処理実行予定時間
ＴＴ：対象基板が処理室に搬送可能となる時間（基板搬送可能時間）
ＴＥ：載置部を大気状態の雰囲気に整える時間
ＴＶ：載置部を真空状態の雰囲気に整える時間
ＴＣ：対象基板の冷却に要する時間
ＴＡＴ：対象基板の大気搬送に要する時間
ＴＣＯ：対象基板を載置部からの払出しに要する時間（基板Ｓの払い出し時間）
図７に示されるように、処理室ＰＭ１は、基板処理残時間ＴＲに後処理実行予定時間ＴＰｏｓｔと枚数クリーニング処理実行予定時間ＴＣＣが加算された３７５０００ｍｓが基板搬送可能時間ＴＴとなる。処理室ＰＭ２は、基板処理残時間ＴＲに、ロードロック室ＬＭに待機中の基板Ｓ（ＰＭ２行き）についての前処理実行予定時間ＴＰｒｅと本処理実行予定時間Ｔｍａｉｎが加算された２０１０００が基板搬送可能時間ＴＴとなる。処理室ＰＭ３は、基板処理残時間ＴＲに、ロードロック室ＬＭに待機中の基板Ｓ（ＰＭ３行き）についての本処理実行予定時間Ｔｍａｉｎが加算された１５６０００ｍｓが基板搬送可能時間ＴＴとなる。処理室ＰＭ４は、基板処理残時間ＴＲ（図７では実行中のＪＯＢ前処理を基板処理残時間ＴＲとして計上する）の３７２０００ｍｓが基板搬送可能時間ＴＴとなる。
以上より、基板搬送可能時間ＴＴが最短である基板搬送経路を選択し、投入される基板Ｓは基板搬送可能時間ＴＴが最短の処理室ＰＭ３に搬送する基板Ｓであることが判断できる。基板搬送可能時間ＴＴが最短である基板Ｓを投入することにより、搬送途中での無駄な待ち時間が削減できる。これにより、生産のスループットの向上に貢献できる。
（２）真空搬送室への基板Ｓの搬送制御
基板処理装置１０内にある未処理の基板Ｓの内、どの基板Ｓを真空搬送室ＴＭへ搬送するかについて、以下のようにして決定する。
図８に示されるように、まず、ステップＳ３０で、ＥＶＡＣ（排気）完了状態のロードロック室ＬＭにおける搬送候補の未処理基板Ｓ（以下「候補基板Ｓ」と称する）を取得する。候補基板Ｓを取得できない（候補基板Ｓが存在しない）場合には、処理を終了する。取得に成功した場合には、ステップＳ３２で、他の搬送候補として、ＥＶＡＣ（排気）未完了状態のロードロック室ＬＭの未処理基板Ｓ、大気圧搬送室ＥＦＥＭ（アライナーＡＵを含む）の未処理基板Ｓ（以下「他候補基板Ｓ」と称する）を取得する。他候補基板Ｓを取得できない（他候補基板Ｓが存在しない）場合には、ステップＳ３８へ進む。
ステップＳ３２で、取得に成功した場合には、ステップＳ３４で、ステップＳ３０、Ｓ３２の各々で取得した候補基板Ｓ、他候補基板Ｓについて、対応する処理室ＰＭ（行き先の処理室）の基板搬送可能時間ＴＴを算出する。基板搬送可能時間ＴＴの算出は、判定時点での処理室ＰＭで実行されている基板処理残時間ＴＲと、その処理が完了して候補基板Ｓが処理室ＰＭに搬送されるまでに実行される基板搬送前処理(ＪＯＢ前処理、前処理など)と、処理室ＰＭ内に搬送されている基板Ｓがある場合は、この基板Ｓが処理室ＰＭ搬出後に実行される後処理(後処理、枚数クリーニング、ＪＯＢ後処理など)の実行予定時間を加算した時間となる。
次に、ステップＳ３６へ進み、候補基板Ｓ、他候補基板Ｓについて、基板搬送可能時間ＴＴとロードロック室ＬＭの状態から搬送基板Ｓの決定処理を行う。搬送基板Ｓの決定処理は、図９に示されるように、ステップＳ３６－１で、各基板Ｓの行き先処理室ＰＭの基板搬送可能時間ＴＴを比較し、候補基板Ｓの基板搬送可能時間ＴＴが他候補基板Ｓの基板搬送可能時間ＴＴ以下の場合には、ステップＳ３６－６へ進み、候補基板Ｓの基板搬送可能時間ＴＴが他候補基板Ｓの基板搬送可能時間ＴＴよりも長い短い場合には、ステップＳ３６－２へ進む。
ステップＳ３６－２では、他候補基板Ｓのロードロック室ＬＭの状態を確認し、当該ロードロック室ＬＭが、ＶＥＮＴ（大気開放）中又はＶＥＮＴ完了状態の場合にはステップＳ３６－３へ進み、ＥＶＡＣ完了状態の場合にはステップＳ３６－７へ進み、ＥＶＡＣ中の場合にはステップＳ３６－４へ進む。ステップＳ３６－３では、ＥＶＡＣ時間を取得し、ステップＳ３６－５へ進む。ステップＳ３６－４では、ＥＶＡＣ残時間を取得し、ステップＳ３６－５へ進む。
ステップＳ３６－５では、ＥＶＡＣ時間またはＥＶＡＣ残時間と処理室ＰＭの基板搬送可能時間ＴＴとを比較し、処理室ＰＭの基板搬送可能時間ＴＴがＥＶＡＣ時間またはＥＶＡＣ残時間以下の場合には、ステップＳ３６－６へ進み、候補基板Ｓを搬送基板Ｓとして決定する。処理室ＰＭの基板搬送可能時間ＴＴがＥＶＡＣ時間またはＥＶＡＣ残時間より長い場合には、ステップＳ３６－７へ進み、他候補基板Ｓを搬送基板Ｓとして決定する。
そして、図８のステップＳ３８へ進み、搬送基板Ｓとして決定された基板Ｓを真空搬送室ＴＭに搬送し、本処理を終了する。
図１０、図１１を用いて、真空搬送室ＴＭへの基板Ｓの搬送制御についての一例を説明する。
図１０は、真空搬送室ＴＭへの基板Ｓの搬送制御の判断タイミング（図３のＨ３→Ｈ４）における、基板処理装置１０の状態例である。基板処理装置１０内には、処理室ＰＭ１、ＰＭ２、ＰＭ３、２つのロードロック室ＬＭの各々に１枚の基板Ｓ、合計５枚の基板Ｓが存在している。
図１１は、図１０の状態において、ロードロック室ＬＭに配置されている、候補基板Ｓ（Ａ）と他候補基板Ｓ（Ｂ）について、対応する処理室ＰＭの実行中の処理の残時間（基板処理残時間ＴＲ）と、実行予定の処理の時間をまとめたものである。
図１１に示されるように、候補基板Ｓ（Ａ）は、行き先である処理室ＰＭ３の基板処理残時間ＴＲが加算された５１０００ｍｓが基板搬送可能時間ＴＴとなる。他候補基板Ｓ（Ｂ）は、行き先である処理室ＰＭ２の基板処理残時間ＴＲに、前処理実行予定時間ＴＰｒｅが加算された１２６０００ｍｓが基板搬送可能時間ＴＴとなる。以上より、基板搬送可能時間ＴＴが最短である基板搬送経路の選択として、基板Ｓ（Ａ）を真空搬送室ＴＭへ搬送することを判断できる。
（３）処理室ＰＭの条件を予め整える処理の実行タイミング
図１２に示されるように、ステップＳ４０で、各処理室ＰＭにおいてＪＯＢ前処理の実行要求があるかどうかを判断し、判断が肯定された場合には、ステップＳ４１へ進み、判断が否定された場合には、ステップＳ４６へ進む。ステップＳ４１では、搬送阻害要因となる基板Ｓの有無を判断する。
搬送阻害要因となる基板Ｓの有無判断は、真空搬送室ＴＭにＪＯＢ前処理を実行する要因の基板Ｓ以外の未処理基板Ｓがある、又は、 合計で有効ロードロック室ＬＭ数以上のＪＯＢ前処理を実行する要因の未処理基板がロードロック室ＬＭ、大気圧搬送室ＥＦＥＭ（アライナーＡＵを含む）にある、のどちらかを満たしている場合、有りの判定となる。有りの判定となった場合はＪＯＢ前処理の実行タイミングの調整が必要となる。これは、ＪＯＢ前処理を実行する処理室ＰＭへ、対象となる基板Ｓが到達できる時間（搬送時間として搬送機構上での待機時間も含む基板搬送可能時間）がＪＯＢ前処理の実行完了よりも遅れる可能性があるからである。
ステップＳ４１での判断で阻害要因となる基板Ｓが有りと判断された場合には、ステップＳ４２へ進み、無しと判断された場合には、ステップＳ４５へ進む。
ステップＳ４２では、阻害要因基板Ｓの処理室ＰＭの基板搬送可能時間ＴＴである時間Ｔ１を取得する。時間Ｔ１は、阻害要因基板Ｓを処理室ＰＷへ搬送できる時間であり、ＪＯＢ前処理の処理室ＰＭで処理される基板Ｓを搬送することができるようになる時間（基板搬送可能時間）である。阻害要因基板Ｓの処理室ＰＭの基板搬送可能時間ＴＴは、判定時点での処理室ＰＭで実行されている基板処理残時間ＴＲと、その処理が完了して候補基板Ｓが処理室ＰＭに搬送されるまでに実行される搬送前処理（ＪＯＢ前処理、前処理など)と、同一処理室での処理予定の先行の基板Ｓがある場合は、その基板Ｓの搬送前処理、本処理、搬送後処理の実施時間を加算する。また、処理室ＰＭ内に搬送されている基板Ｓがある場合は、この基板Ｓが処理室搬出後に実行される後処理（後処理、枚数クリーニング、ＪＯＢ後処理など）の実行予定時間を加算した時間となる。
次に、ステップＳ４３へ進み、ＪＯＢ前処理 / ウォームアップＴｙｐｅｌの処理開始可能時間Ｔ２を取得する。そして、ステップＳ４４へ進み、ステップＳ４２で取得した阻害要因基板Ｓの処理室ＰＭの基板搬送可能時間ＴＴであるＴ１と、ステップＳ４３で取得したＪＯＢ前処理 / ウォームアップＴｙｐｅｌの処理開始可能時間Ｔ２と、を比較する。時間Ｔ１が時間Ｔ２以下の場合には、ステップＳ４５へ進み、ＪＯＢ前処理を開始する。時間Ｔ１が時間Ｔ２よりも長い場合には、ステップＳ４６へ進み、ＪＯＢ前処理を開始せず待ち状態とする。
これにより、阻害要因基板Ｓの処理室ＰＭの基板搬送可能時間ＴＴがＪＯＢ前処理以下となった場合に、ＪＯＢ前処理が実行されるので、対象基板Ｓの処理室ＰＭへの搬送が、ＪＯＢ前処理の完了よりも遅れてしまうことが回避でき、ＪＯＢ前処理の完了に合わせて基板Ｓを処理室ＰＭへ搬送することができる。したがって、ＪＯＢ前処理完了後の処理室ＰＭの温度低下を低減することができる。
図１３、図１４を用いて、処理室ＰＭの条件を予め整える処理の実行タイミングについての一例を説明する。
図１３は、処理室ＰＭの条件を予め整える処理の実行タイミングの判断タイミング（図３のＨ７）における、基板処理装置１０の状態例である。基板処理装置１０内には、処理室ＰＭ１、ＰＭ３、ＰＭ４、真空搬送室ＴＭ、２つのロードロック室ＬＭの各々に１枚の基板Ｓ、合計６枚の基板Ｓが存在している。
図１４は、図１３の状態において、ロードロック室ＬＭに配置されている基板Ｓ（Ａ）、基板Ｓ（Ｂ）、真空搬送室ＴＭに配置されている基板Ｓ（Ｃ）について、対応する処理室ＰＭの実行中の処理の残時間（基板処理残時間ＴＲ）と、処理室ＰＭの条件を予め整える処理の処理時間をまとめたものである。
図１３から、真空搬送室ＴＭにＪＯＢ前処理（処理開始可能時間：ＪＯＢ前処理実行時間ＴＪＰｒｅ３０００００ｍｓ）を実行する要因の基板Ｓ（Ｃ）以外の未処理基板Ｓ（Ａ）があり、搬送阻害要因となる基板Ｓ（Ａ）が有ることが判断できる。基板Ｓ（Ａ）の処理予定の処理室ＰＭ３の基板搬送可能時間ＴＴは３６００００ｍｓであり、基板Ｓ（Ｃ）の処理予定の処理室ＰＭ２の条件を予め整える処理の処理開始可能時間３０００００ｍｓよりも長くなっている。したがって、処理室ＰＭ２でＪＯＢ前処理の実行タイミング待ちである。基板Ｓ（Ａ）の行き先処理室ＰＭ３について基板搬送可能時間ＴＴが基板Ｓ（Ｃ）の行き先処理室ＰＭ２の条件を予め整える処理の処理開始可能時間である３０００００ｍｓを下回ったとき、処理室ＰＭ２の条件を予め整える処理を実行する。
（４）基板処理装置１０のロードロック室ＬＭに空きを作る処理の制御
基板処理装置１０のロードロック室ＬＭに空きを作るか否かについて、以下のようにして決定する。
図１５に示されるように、まず、ステップＳ５０で、ロードロック室ＬＭにおける基板Ｓの混在状態を確認する。ロードロック室ＬＭに、未処理基板Ｓと処理済基板Ｓとが混在していない場合には、処理を終了し、未処理基板Ｓと処理済基板Ｓとが混在している場合には、ステップＳ５１へ進む。ステップＳ５１では、ロードロック室ＬＭの排気状態を確認する。ロードロック室ＬＭがＥＶＡＣ中又はＶＥＮＴ中の場合には、処理を終了し、ロードロック室ＬＭがＥＶＡＣ又はＶＥＮＴを完了した状態であれば、ステップＳ５２へ進む。
ステップＳ５２では、基板Ｓの行き先処理室ＰＭの基板搬送可能時間ＴＴをＴ３として算出する。次に、ステップＳ５３へ進み、処理済基板Ｓをロードロック室ＬＭから払い出してロードロック室ＬＭをＥＶＡＣ完了状態とするまでの時間Ｔ４を算出する。時間Ｔ４の算出は、図１６に示すように、ステップＳ５３－１で、ロードロック室ＬＭの排気状態を確認し、ＶＥＮＴ完了状態であれば、ステップＳ５３－４へ進み、基板Ｓ冷却時間、ＥＶＡＣ処理時間、処理済基板Ｓ搬送時間の和を、処理済基板Ｓの払い出し時間Ｔ４として算出する。
ステップＳ５３－１で確認したロードロック室ＬＭの排気状態が、ＥＶＡＣ完了状態であれば、ステップＳ５３－２へ進み、ＶＥＮＴ処理時間と基板Ｓ冷却時間とを比較する。ＶＥＮＴ処理時間が基板Ｓ冷却時間以下の場合には、ステップＳ５３－４へ進み、基板Ｓ処理時間、ＥＶＡＣ処理時間、処理済基板Ｓ搬送時間の和を、処理済基板Ｓの払い出し時間Ｔ４として算出する。ＶＥＮＴ処理時間が基板Ｓ冷却時間よりも長い場合には、ステップＳ５３－３へ進み、ＶＥＮＴ処理時間、ＥＶＡＣ処理時間、処理済基板Ｓ搬送時間の和を、処理済基板Ｓの払い出し時間Ｔ４として算出する。
次に、図１５のステップＳ５４へ進み、時間Ｔ３とＴ４を比較する。時間Ｔ３の方が長い場合には、未処理基板Ｓの搬入に遅延を与えないため、ステップＳ５５へ進み、処理済基板Ｓの払い出しを優先する。時間Ｔ４の方が長い場合には、未処理基板Ｓの搬入処理を優先する。
このように優先順位をつけることにより、ロードロック室ＬＭにある処理済の基板ＳをＦＯＵＰに搬送することで、未処理の基板Ｓの処理室ＰＭへの搬送に遅延を及ぼさない場合のみ、処理済の基板ＳをＦＯＵＰに搬送して、ロードロック室ＬＭに空きを作る。この処理によって、ロードロック室ＬＭに空きがないことによる、処理済の基板Ｓの処理室ＰＭ及び搬送室ＰＭでの滞留を低減し、基板Ｓの搬送効率が向上し、スループットも向上する。
図１７、図１８を用いて、基板処理装置１０のロードロック室ＬＭに空きを作る処理の制御についての一例を説明する。
図１７は、基板処理装置１０のロードロック室ＬＭに空きを作る処理の実行タイミングの判断タイミング（図３のＨ１～Ｈ４）における、基板処理装置１０の状態例である。基板処理装置１０内には、処理室ＰＭ１、ＰＭ２、ＰＭ３、ＰＭ４、真空搬送室ＴＭ、２つのロードロック室ＬＭの一方に各々に１枚の基板Ｓ、ロードロック室ＬＭの他方に２枚の基板Ｓ、合計７枚の基板Ｓが存在している。ロードロック室ＬＭの他方にある２枚の基板Ｓは、処理済と未処理であり払い出しの判断が必要となる。
図１８は、図１７の状態において、ロードロック室ＬＭの他方に配置されている未処理基板Ｓの行き先処理室ＰＭ２の基板搬送可能時間ＴＴである時間Ｔ３（１５００００ｍｓ）と、処理済基板Ｓについての払い出し時間ＴＣＯである時間Ｔ４（１１８０００ｍｓ）、をまとめたものである。図１８から、時間Ｔ３（１５００００ｍｓ）が時間Ｔ４（１１８０００ｍｓ）よりも長いことから、基板搬送可能時間ＴＴに影響がなく、基板搬送経路の選択として、ロードロック室ＬＭから処理済基板ＳをＦＯＵＰへ払い出す基板搬送経路を選択してよく、ロードロック室ＬＭに空きを作る処理を実行してよいことが判断できる。なお、払い出し時間ＴＣＯについて、載置部を大気状態の雰囲気に整える時間ＴＥ、載置部を真空状態の雰囲気に整える時間ＴＶ、対象基板の冷却に要する時間ＴＣ、対象基板の大気搬送に要する時間ＴＡＴの内、対象基板の冷却に要する時間ＴＣについては、一部他の時間と重複して実行される。
図１９及び２０には、処理室ＰＭ１、３、４を使用する本処理(５分)と、処理室ＰＭ２を使用する本処理(１０分)の並列運転動作について、処理室ＰＭ１～４の使用タイムチャートの一部が示されている。前述の制御（１）～（４）を実行しない従来の場合（図１９）は処理室ＰＭの未使用時間が多くなっている。制御（１）～（４）を実行した場合（図２０）では、処理室ＰＭの未使用時間がなく、全体のスループットが向上していることがわかる。
本実施形態の制御（１）～（４）を実行することにより、予定されていた処理に遅延が生じても、リアルタイムでの処理判断を実行することにより、影響を抑制することができる。
また、一部処理室ＰＭにおいて障害発生等により処理が停止した場合でも、他の処理室ＰＭにおいて処理を継続することができる。
続いて、搬送先の処理室ＰＭでの基板処理の一例について説明する。ここでは、処理工程の一例である交互供給処理を行い、基板Ｓの表面に所望の厚さの薄膜を形成する。
処理工程では、複数の処理ガスを用いると共に、第一の工程と第二の工程とを繰り返し、所望の膜を形成する。具体的には、第一工程では、処理ガス供給部から処理室ＰＭに第一ガスを供給し、次の第二工程では、処理ガス供給部から処理室ＰＭに第二ガスを供給し所望の膜を形成する。第一工程と第二工程との間では、処理室ＰＭの雰囲気を排気するパージ工程を備えてもよい。第一工程とパージ工程と第二工程との組み合わせを少なくとも一回以上、望ましくは複数回行う。このような処理を行うことで、基板Ｓ上に、例えばＳｉ含有膜を形成する。
なお、ここでは基板処理工程として該交互供給処理を例に説明したが、それに限るものではなく、たとえば第一ガスと第二ガスとを並行して処理室ＰＭに供給して所望の膜を形成する成膜処理や、あるいは酸素等の改質ガスを供給して基板Ｓに形成された膜を改質する改質処理を行っても良い。さらには、アッシング処理やエッチング処理等、様々な処理を行っても良い。
以下、本開示の望ましい形態について付記する。
（付記１）
本開示の一態様では、
基板を処理する複数の処理室と、
前記基板を搬送する搬送機構を有する搬送室と、
前記基板がそれぞれの前記処理室に搬送可能となる基板搬送可能時間を算出し、算出したそれぞれの前記処理室への前記基板搬送可能時間のうち、最も短い時間となる前記処理室への基板搬送経路を選択し、選択した前記基板搬送経路に基づいて前記搬送機構の制御を行う制御部と、
を備えた基板処理装置、が提供される。
（付記２）
好ましくは、
前記制御部は、
それぞれの前記処理室の基板処理残時間と、前記搬送機構で搬送途中の先行基板について前記処理室での処理実行予定時間と、各処理室に対応する前記基板の前記搬送機構での搬送時間と、に基づいて前記基板搬送可能時間の算出を行う、付記１の基板処理装置が提供される。
（付記３）
好ましくは、
前記基板を載置する複数の載置部を備え、
前記制御部は、
前記載置部に載置された前記基板のそれぞれが前記処理室に搬送可能となる基板搬送可能時間を算出し、
算出した基板搬送可能時間が最も短い前記基板を前記載置部から前記処理室へ向かって搬送するように前記搬送機構の制御を行う付記１の基板処理装置が提供される。
（付記４）
好ましくは、
複数の基板を収納する容器が配置される複数の配置部を備え、
前記制御部は、
前記載置部に未処理基板と処理済基板が配置されている場合に、前記処理済基板の前記配置部への搬送後に前記未処理基板を前記処理室へ搬送できる時間が、前記処理室の基板搬送可能時間よりも短い場合に、前記処理済基板を前記配置部へ搬送するように前記搬送機構を制御する付記３の基板処理装置が提供される。
（付記５）
好ましくは、
前記制御部は、
前記処理室への基板搬送可能時間と、前記処理室での前記基板の処理開始が可能となる処理開始可能時間に基づいて、前記処理開始可能時間の経過に合わせて前記基板搬送可能時間が到来するように、前記処理室の前処理開始時間を制御する付記１の基板処理装置が提供される。
（付記６）
好ましくは、
前記搬送機構は、
大気状態で前記基板の搬送を行うように大気搬送室内に配置される付記１の基板処理装置が提供される。
（付記７）
好ましくは、
前記搬送機構は、
真空状態で前記基板の搬送を行うように真空搬送室内に配置される付記１の基板処理装置が提供される。
（付記８）
好ましくは、
前記載置部は前記載置部内の雰囲気を大気状態と真空状態と切り替えることができ、
前記載置部は２枚以上の前記基板を載置できる構成となっており、
前記制御部は、
前記載置部に未処理の前記基板と処理済の前記基板が載置されている場合に、
未処理の前記基板が前記処理室に搬送可能となる時間と、
前記載置部内の雰囲気の状態及び処理済みの前記基板の冷却状況から、処理済みの前記基板を前記載置部払い出した後前記載置部の雰囲気を真空状態にするまでの時間と、
を算出し、
未処理の前記基板が前記処理室に搬送可能となる時間に影響を与えない場合に、前記載置部から処理済みの前記基板を払い出して前記載置部に空きを作るように制御を行う付記１の基板処理装置が提供される。
（付記９）
本開示の他の態様では、
複数の処理室で基板を処理する工程と、
前記基板を搬送する工程と、
前記基板がそれぞれの前記処理室に搬送可能となる基板搬送可能時間を算出し、算出したそれぞれの前記処理室への前記基板搬送可能時間のうち、最も短い時間となる前記処理室への基板搬送経路を選択し、選択した前記基板搬送経路に基づいて前記基板の搬送制御を行う工程と、
を有する半導体装置の製造方法、が提供される。
（付記１０）
本開示の他の態様では、
複数の処理室で基板を処理する手順と、
前記基板を搬送する手順と、
前記基板がそれぞれの前記処理室に搬送可能となる基板搬送可能時間を算出し、算出したそれぞれの前記処理室への前記基板搬送可能時間のうち、最も短い時間となる前記処理室への基板搬送経路を選択し、選択した前記基板搬送経路に基づいて前記基板の搬送制御を行う手順と、
を有する基板処理装置を実行するためのプログラム、が提供される。
１０ 基板処理装置
ＰＭ 処理室
ＴＭ 真空搬送室（搬送室）
ＥＦＥＭ 大気圧搬送室（搬送室）
Ｓ 基板
２０ 制御部

Claims (5)

  1. 基板を処理する複数の処理室と、
    前記基板を搬送する搬送機構を有する搬送室と、
    前記基板がそれぞれの前記処理室に搬送可能となる基板搬送可能時間を算出し、算出したそれぞれの前記処理室への前記基板搬送可能時間のうち、最も短い時間となる前記処理室への基板搬送経路を選択し、選択した前記基板搬送経路に基づいて前記搬送機構の制御を行う制御部と、
    を備えた基板処理装置。
  2. 前記制御部は、
    それぞれの前記処理室の基板処理残時間と、前記搬送機構で搬送途中の先行基板について前記処理室での処理実行予定時間と、各処理室に対応する前記基板の前記搬送機構での搬送時間と、に基づいて前記基板搬送可能時間の算出を行う、
    請求項１に記載の基板処理装置。
  3. 前記制御部は、
    前記処理室への前記基板搬送可能時間と、前記処理室での前記基板の処理開始が可能となる処理開始可能時間に基づいて、前記処理開始可能時間の経過に合わせて前記基板搬送可能時間が到来するように、前記処理室の前処理開始時間を制御する、
    請求項１に記載の基板処理装置。
  4. 複数の処理室で基板を処理する工程と、
    前記基板を搬送する工程と、
    前記基板がそれぞれの前記処理室に搬送可能となる基板搬送可能時間を算出し、算出したそれぞれの前記処理室への前記基板搬送可能時間のうち、最も短い時間となる前記処理室への基板搬送経路を選択し、選択した前記基板搬送経路に基づいて前記基板の搬送制御を行う工程と、
    を有する半導体装置の製造方法。
  5. 複数の処理室で基板を処理する手順と、
    前記基板を搬送する手順と、
    前記基板がそれぞれの前記処理室に搬送可能となる基板搬送可能時間を算出し、算出したそれぞれの前記処理室への前記基板搬送可能時間のうち、最も短い時間となる前記処理室への基板搬送経路を選択し、選択した前記基板搬送経路に基づいて前記基板の搬送制御を行う手順と、
    を有する基板処理装置を実行するためのプログラム。
JP2021153956A 2021-09-22 2021-09-22 基板処理装置、半導体装置の製造方法、及びプログラム Active JP7324811B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2021153956A JP7324811B2 (ja) 2021-09-22 2021-09-22 基板処理装置、半導体装置の製造方法、及びプログラム
TW111127297A TW202341314A (zh) 2021-09-22 2022-07-21 基板處理裝置、半導體裝置之製造方法及程式
CN202210935466.5A CN115910844A (zh) 2021-09-22 2022-08-04 基板处理装置、半导体器件的制造方法以及记录介质
KR1020220111572A KR20230042635A (ko) 2021-09-22 2022-09-02 기판 처리 장치, 반도체 장치의 제조 방법 및 프로그램
US17/939,582 US20230093324A1 (en) 2021-09-22 2022-09-07 Substrate processing apparatus, method of manufacturing semiconductor device and non-transitory computer-readable recording medium

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021153956A JP7324811B2 (ja) 2021-09-22 2021-09-22 基板処理装置、半導体装置の製造方法、及びプログラム

Publications (2)

Publication Number Publication Date
JP2023045503A true JP2023045503A (ja) 2023-04-03
JP7324811B2 JP7324811B2 (ja) 2023-08-10

Family

ID=85571966

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021153956A Active JP7324811B2 (ja) 2021-09-22 2021-09-22 基板処理装置、半導体装置の製造方法、及びプログラム

Country Status (5)

Country Link
US (1) US20230093324A1 (ja)
JP (1) JP7324811B2 (ja)
KR (1) KR20230042635A (ja)
CN (1) CN115910844A (ja)
TW (1) TW202341314A (ja)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000150619A (ja) * 1999-01-01 2000-05-30 Kokusai Electric Co Ltd 基板処理装置
JP2000332083A (ja) * 1999-03-17 2000-11-30 Hitachi Ltd 真空処理装置及びその運転方法
JP2002305225A (ja) * 2001-04-06 2002-10-18 Tokyo Electron Ltd クラスタツールおよび搬送制御方法
JP2007129177A (ja) * 2005-10-06 2007-05-24 Tokyo Electron Ltd 処理システム
JP2011124496A (ja) * 2009-12-14 2011-06-23 Hitachi High-Technologies Corp 半導体処理システム及びプログラム
JP2013258260A (ja) * 2012-06-12 2013-12-26 Tokyo Electron Ltd 基板搬送方法及び基板搬送装置
JP2014170828A (ja) * 2013-03-04 2014-09-18 Tokyo Electron Ltd 基板搬送経路の決定方法、基板搬送装置、基板処理装置及びプログラム
CN106950825A (zh) * 2016-01-06 2017-07-14 北京北方微电子基地设备工艺研究中心有限责任公司 半导体设备的任务终止方法及系统
WO2020161873A1 (ja) * 2019-02-07 2020-08-13 株式会社日立ハイテクノロジーズ 真空処理装置の運転方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4568231B2 (ja) 2003-12-01 2010-10-27 株式会社日立国際電気 基板処理装置及び半導体装置の製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000150619A (ja) * 1999-01-01 2000-05-30 Kokusai Electric Co Ltd 基板処理装置
JP2000332083A (ja) * 1999-03-17 2000-11-30 Hitachi Ltd 真空処理装置及びその運転方法
JP2002305225A (ja) * 2001-04-06 2002-10-18 Tokyo Electron Ltd クラスタツールおよび搬送制御方法
JP2007129177A (ja) * 2005-10-06 2007-05-24 Tokyo Electron Ltd 処理システム
JP2011124496A (ja) * 2009-12-14 2011-06-23 Hitachi High-Technologies Corp 半導体処理システム及びプログラム
JP2013258260A (ja) * 2012-06-12 2013-12-26 Tokyo Electron Ltd 基板搬送方法及び基板搬送装置
JP2014170828A (ja) * 2013-03-04 2014-09-18 Tokyo Electron Ltd 基板搬送経路の決定方法、基板搬送装置、基板処理装置及びプログラム
CN106950825A (zh) * 2016-01-06 2017-07-14 北京北方微电子基地设备工艺研究中心有限责任公司 半导体设备的任务终止方法及系统
WO2020161873A1 (ja) * 2019-02-07 2020-08-13 株式会社日立ハイテクノロジーズ 真空処理装置の運転方法

Also Published As

Publication number Publication date
US20230093324A1 (en) 2023-03-23
KR20230042635A (ko) 2023-03-29
TW202341314A (zh) 2023-10-16
JP7324811B2 (ja) 2023-08-10
CN115910844A (zh) 2023-04-04

Similar Documents

Publication Publication Date Title
KR102170007B1 (ko) 기판 처리 장치, 반도체 장치의 제조 방법, 및 프로그램
US11749550B2 (en) Method of manufacturing semiconductor device by setting process chamber maintenance enable state
US20230397303A1 (en) Method of manufacturing semiconductor device
JP4541931B2 (ja) 半導体装置の製造方法及び半導体製造装置
WO2003098684A1 (fr) Dispositif de traitement de substrats et procede de traitement de substrat
US20210191371A1 (en) Substrate processing apparatus, substrate processing system, method of manufacturing semiconductor device, and recording medium
JP7324811B2 (ja) 基板処理装置、半導体装置の製造方法、及びプログラム
JP2001250780A (ja) 半導体製造装置におけるダミー基板の運用方法
JP5997542B2 (ja) 真空処理装置及び真空処理方法
KR102166968B1 (ko) 처리 방법 및 처리 장치
JP6244131B2 (ja) 基板処理装置及びその制御方法、並びにプログラム
US20220310386A1 (en) Method of manufacturing semiconductor device
US20240047233A1 (en) Substrate processing apparatus, method of manufacturing semiconductor device and non-transitory computer-readable recording medium
US20230416916A1 (en) Substrate processing apparatus, method of manufacturing semiconductor device, and recording medium
WO2022065077A1 (ja) 搬送方法及び処理システム
JP2007194481A (ja) 基板処理装置
JP2005252105A (ja) 基板処理装置
JP2005136021A (ja) 基板処理装置
JP2008311365A (ja) 基板処理装置
JP2009024229A (ja) 基板処理装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220314

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230303

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230704

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230731

R150 Certificate of patent or registration of utility model

Ref document number: 7324811

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150