JP2023017212A

JP2023017212A - 電圧変換回路

Info

Publication number: JP2023017212A
Application number: JP2021121310A
Authority: JP
Inventors: 義規中津川; Yoshinori Nakatsugawa
Original assignee: Yazaki Corp
Current assignee: Yazaki Corp
Priority date: 2021-07-26
Filing date: 2021-07-26
Publication date: 2023-02-07

Abstract

【課題】リアルタイムに制御パラメータや制御条件を変更することが可能な電圧変換回路を提供する。【解決手段】電圧変換回路が、電圧が入力される入力端と、外部から入力される信号により抵抗値が変化するメモリスタと、前記入力端から入力された電圧の値に前記メモリスタの抵抗値またはコンダクタンス値を乗算して得られる値に比例する値の電圧を出力する出力端と、を有する。【選択図】図１

Description

本発明は、電圧変換回路に関する。

メモリスタは、抵抗値が変化する素子である。例えば、特許文献１には、第１電源ＰＳ１に接続した第１電極Ｐ１、グランドに接続された第２電極Ｐ２、第２電源ＰＳ２に接続した第３電極Ｐ３が有するメモリスタ（第１磁気効果素子１１）が開示されている。

特許文献１に開示されたメモリスタでは、第１電極Ｐ１から第２電極Ｐ２に流れる電流に対する抵抗値が、第３電極Ｐ３から第２電極Ｐ２に流れる電流により変化する。つまり、特許文献１には、外部から入力される信号により抵抗値（コンダクタンス値）が変化するメモリスタが開示されている。

また、非特許文献１には、メモリスタの抵抗値の書き込み回路が開示されている。非特許文献１に開示された書き込み回路は、パルス発生器と、パルス発生器の（－）端子がグランドに接続され、（＋）端子がメモリスタに接続された第１の状態と、パルス発生器の（＋）端子がグランドに接続され、（－）端子がメモリスタに接続された第２の状態と、の２つの状態の間での切り替えを行うスイッチと、を備えている。

非特許文献１に開示された書き込み回路では、第１の状態において、パルス発生器がパルスを発生すると、正電圧のパルスがメモリスタに入力され、メモリスタの抵抗値は、１つのパルスが入力されるごとに低下する。一方、第２の状態において、パルス発生器がパルスを発生すると、負電圧のパルスがメモリスタに入力され、メモリスタの抵抗値は、１つのパルスが入力されるごとに増加する。

特開２０２０－５３５３２号公報

Siti Musliha Ajmal Mokhtar, et al. "Write and Read Circuit for Memristor Analog Resistance Switching" ,2017 IEEE 8th Control and System Graduate Research Colloquium (ICSGRC 2017), 13-16pp

従来の電圧変換回路において、制御パラメータや制御条件の変更は、マイコンにインストールされている制御プログラムの修正が必要であり、リアルタイムに行うことができなかった。

そこで、本発明は、リアルタイムに制御パラメータや制御条件を変更することが可能な電圧変換回路を提供することを目的とする。

上記課題を解決するため、本発明の電圧変換回路は、電圧が入力される入力端と、外部から入力される信号により抵抗値が変化するメモリスタと、前記入力端から入力された電圧の値に前記メモリスタの抵抗値またはコンダクタンス値を乗算して得られる値に比例する値の電圧を出力する出力端と、を有する。

本発明によれば、リアルタイムに制御パラメータや制御条件を変更することが可能な電圧変換回路を提供することが可能になる。

本発明の一実施形態に係る電圧変換回路１００を示す図。トランジスタのエミッタ接地電流帰還バイアス増幅回路の一例を示す図。トランジスタのエミッタ接地電流帰還バイアス増幅回路のコレクタ抵抗がメモリスタである図。トランジスタのエミッタ接地電流帰還バイアス増幅回路のエミッタ抵抗がメモリスタである図。オペアンプの反転増幅回路の一例を示す図。オペアンプの反転増幅回路の負帰還抵抗がメモリスタである図。オペアンプの反転増幅回路の入力抵抗がメモリスタである図。

＜電圧変換回路１００＞
図１は、本発明の一実施形態に係る電圧変換回路１００を示す図である。電圧変換回路１００は、入力端１１０と、出力端１２０と、メモリスタ１３０と、を有する。電圧変換回路１００は、入力端１１０から入力された電圧を変換し、出力端１２０から出力する。

メモリスタ１３０は、外部から入力される信号により抵抗値が変化する素子である。

出力端１２０は、入力端１００から入力された入力電圧の値Ｖｉにメモリスタ１３０の抵抗値Ｒｍｅｍを乗算して得られる値（Ｒｍｅｍ・Ｖｉ）、または入力電圧の値Ｖｉにメモリスタ１３０のコンダクタンス値Ｇｍｅｍ（＝１／Ｒｍｅｍ）を乗算して得られる値（Ｇｍｅｍ・Ｖｉ）に比例する値の電圧を出力する。

つまり、本実施形態では、出力端１２０から出力される出力電圧の値Ｖｏは、入力電圧の値Ｖｉとメモリスタの抵抗値Ｒｍｅｍ、またはコンダクタンス値Ｇｍｅｍに比例している（Ｖｏ∝Ｒｍｅｍ・Ｖｉ、またはＶｏ∝Ｇｍｅｍ・Ｖｉ）。このため、本実施形態では、入力電圧の値Ｖｉを変更することなく、メモリスタの抵抗値Ｒｍｅｍ（コンダクタンス値Ｇｍｅｍ）を変更することで、出力電圧の値Ｖｏを変更することが可能である。

本実施形態では、メモリスタ１２０に入力される信号をリアルタイムに変更することで、メモリスタ１２０の抵抗値Ｒｍｅｍ（コンダクタンス値Ｇｍｅｍ）をリアルタイムに変更することが可能である。よって、本実施形態では、メモリスタ１２０の抵抗値Ｒｍｅｍ（コンダクタンス値Ｇｍｅｍ）をリアルタイムに制御することで、出力電圧の値Ｖｏをリアルタイムに変更することが可能である。つまり、本実施形態では、制御パラメータや制御条件をリアルタイムに変更することが可能である。

また、本実施形態では、出力電圧の値Ｖｏは、入力電圧の値Ｖｉとメモリスタの抵抗値Ｒｍｅｍ、またはコンダクタンス値Ｇｍｅｍに比例している。このため、本実施形態では、出力信号Ｖｏの物理的挙動により、入力信号Ｖｉの挙動解析を容易に行うことが可能である。

電圧変換回路１００は、メモリスタ１３０に信号を入力することにより、メモリスタ１３０の抵抗値Ｒｍｅｍ（コンダクタンス値Ｇｍｅｍ）を制御する制御部１４０をさらに有するようにしても良い。

＜トランジスタのエミッタ接地電流帰還バイアス増幅回路＞
電圧変換回路１００は、例えば、トランジスタのエミッタ接地電流帰還バイアス増幅回路を含むようにすると良い。図２は、トランジスタのエミッタ接地電流帰還バイアス増幅回路の一例を示す図である。

トランジスタのエミッタ接地電流帰還バイアス増幅回路は、トランジスタと直流電源を用いた増幅回路であり、トランジスタのエミッタ接地電流帰還バイアス増幅回路では、入力端から入力された電圧が入力コンデンサＣ_１を介してトランジスタのベースに入力され、トランジスタのコレクタ側の電圧が出力コンデンサＣ_２を介して出力端から出力される。そこで、電圧変換回路１００がトランジスタのエミッタ接地電流帰還バイアス増幅回路を含むのであれば、入力端１１０は、トランジスタのエミッタ接地電流帰還バイアス増幅回路の入力端を電圧変換回路１００の入力端１１０とし、トランジスタのエミッタ接地電流帰還バイアス増幅回路の出力端を電圧変換回路１００の出力端１２０とすると良い。

トランジスタのエミッタ接地電流帰還バイアス増幅回路では、直流電源Ｖ_ＣＣの正極とトランジスタのベースの間にバイアス抵抗Ｒ_Ａが接続され、直流電源Ｖ_ＣＣの負極とトランジスタのベースの間にバイアス抵抗Ｒ_Ｂが接続され、直流電源Ｖ_ＣＣの正極とトランジスタのコレクタの間にコレクタ抵抗Ｒ_Ｃが接続され、直流電源Ｖ_ＣＣの負極とトランジスタのエミッタの間にエミッタ抵抗Ｒ_Ｅが接続されている。直流電源Ｖ_ＣＣの負極とトランジスタのエミッタの間にエミッタコンデンサＣ_Ｅをエミッタ抵抗Ｒ_Ｅと並列に接続するようにしても良い。

トランジスタのエミッタ接地電流帰還バイアス増幅回路における入力電圧の値Ｖｉと出力電圧の値Ｖｏと関係は、Ｖｏ＝（Ｒｃ／Ｒｅ）Ｖｉである。ここで、Ｒｃは、コレクタ抵抗Ｒ_Ｃの抵抗値であり、Ｒｅは、エミッタ抵抗Ｒ_Ｅの抵抗値である。つまり、トランジスタのエミッタ接地電流帰還バイアス増幅回路において、出力電圧の値Ｖｏは、入力電圧の値Ｖｉにコレクタ抵抗Ｒ_Ｃの抵抗値Ｒｃを乗算した値Ｒｃ・Ｖｉに比例しており、入力電圧の値Ｖｉにエミッタ抵抗Ｒ_Ｅのコンダクタンス値Ｇｅ（＝１／Ｒｅ）を乗算した値Ｇｅ・Ｖｉにも比例している。

そこで、電圧変換回路１００は、例えば、図３に示すように、コレクタ抵抗Ｒ_Ｃがメモリスタ１３０であるトランジスタのエミッタ接地電流帰還バイアス増幅回路を含むようにすると良い。このようにすることで、コレクタ抵抗Ｒ_Ｃの抵抗値Ｒｃをリアルタイムに制御し、出力電圧の値Ｖｏをリアルタイムに制御することが可能になる。

また、電圧変換回路１００は、図４に示すように、エミッタ抵抗Ｒ_Ｅがメモリスタ１３０であるトランジスタのエミッタ接地電流帰還バイアス増幅回路を含むようにしても良い。このようにすることで、エミッタ抵抗Ｒ_Ｅのコンダクタンス値Ｇｅ（＝１／Ｒｅ）をリアルタイムに制御し、出力電圧の値Ｖｏをリアルタイムに制御することが可能になる。

＜オペアンプの反転増幅回路＞
電圧変換回路１００は、オペアンプの反転増幅回路を含むようにしても良い。図５は、オペアンプの反転増幅回路の一例を示す図である。

オペアンプの反転増幅回路は、オペアンプを用いた増幅回路であり、オペアンプの反転増幅回路では、入力端から入力された電圧が入力抵抗Ｒ_ＩＮを介してオペアンプの反転入力端子に入力され、オペアンプの出力端子の電圧が出力端から出力される。電圧変換回路１００がオペアンプの反転増幅回路を含むのであれば、オペアンプの反転増幅回路の入力端を電圧変換回路１００の入力端１１０とし、オペアンプの反転増幅回路の出力端を電圧変換回路１００の出力端１２０とすると良い。

オペアンプの反転増幅回路では、入力端とオペアンプの反転端子との間に入力抵抗Ｒ_ＩＮが接続され、出力端とオペアンプの反転端子との間に負帰還抵抗Ｒ_Ｆが接続されて、オペアンプの非反転端子は、グランドに接続されている。オペアンプの非反転端子は、補償抵抗Ｒ_Ｓを介して、グランドに接続されるようにしても良い。

オペアンプの反転増幅回路における入力電圧の値Ｖｉと出力電圧の値Ｖｏと関係は、Ｖｏ＝－（Ｒｆ／Ｒｉｎ）Ｖｉである。ここで、Ｒｆは、負帰還抵抗Ｒ_Ｆの抵抗値であり、Ｒｉｎは、入力抵抗Ｒ_ＩＮの抵抗値である。つまり、オペアンプの反転増幅回路において、出力電圧の値Ｖｏは、入力電圧の値Ｖｉに負帰還抵抗Ｒ_Ｆの抵抗値Ｒｆを乗算した値Ｒｆ・Ｖｉに比例しており、入力電圧の値Ｖｉに入力抵抗Ｒ_ＩＮのコンダクタンス値Ｇｉｎ（＝１／Ｒｉｎ）を乗算した値Ｇｉｎ・Ｖｉにも比例している。

そこで、電圧変換回路１００は、例えば、図６に示すように、負帰還抵抗Ｒ_Ｆがメモリスタ１３０であるオペアンプの反転増幅回路を含むようにすると良い。このようにすることで、負帰還抵抗Ｒ_Ｆの抵抗値Ｒｆをリアルタイムに制御し、出力電圧の値Ｖｏをリアルタイムに制御することが可能になる。

また、電圧変換回路１００は、図７に示すように、入力抵抗Ｒ_ＩＮがメモリスタ１３０であるオペアンプの反転増幅回路を含むようにすると良い。このようにすることで、入力抵抗Ｒ_ＩＮのコンダクタンス値Ｇｉｎ（１＝１／Ｒｉｎ）をリアルタイムに制御し、出力電圧の値Ｖｏをリアルタイムに制御することが可能になる。

以上、本発明の好適な実施の形態により本発明を説明した。ここでは特定の具体例を示して本発明を説明したが、特許請求の範囲に記載した本発明の趣旨および範囲から逸脱することなく、これら具体例に様々な修正および変更が可能である。

１００電圧変換回路
１１０入力端
１２０出力端
１３０メモリスタ
１４０制御部

Claims

電圧が入力される入力端と、
外部から入力される信号により抵抗値が変化するメモリスタと、
前記入力端から入力された電圧の値に前記メモリスタの抵抗値またはコンダクタンス値を乗算して得られる値に比例する値の電圧を出力する出力端と、を有する電圧変換回路。
前記メモリスタの抵抗値を制御する制御部をさらに有する、請求項１に記載の電圧変換回路。
前記電圧変換回路は、トランジスタのエミッタ接地電流帰還バイアス増幅回路を含み、
前記入力端は、前記エミッタ接地電流帰還バイアス増幅回路の入力端であり、
前記メモリスタは、前記エミッタ接地電流帰還バイアス増幅回路のコレクタ抵抗であり、
前記出力端は、前記エミッタ接地電流帰還バイアス増幅回路の出力端である、請求項１または２に記載の電圧変換回路。
前記電圧変換回路は、トランジスタのエミッタ接地電流帰還バイアス増幅回路を含み、
前記入力端は、前記エミッタ接地電流帰還バイアス増幅回路の入力端であり、
前記メモリスタは、前記エミッタ接地電流帰還バイアス増幅回路のエミッタ抵抗であり、
前記出力端は、前記エミッタ接地電流帰還バイアス増幅回路の出力端である、請求項１または２に記載の電圧変換回路。
前記電圧変換回路は、オペアンプの反転増幅回路を含み、
前記入力端は、前記反転増幅回路の入力端であり、
前記メモリスタは、前記反転増幅回路の負帰還抵抗であり、
前記出力端は、前記反転増幅回路の出力端である、請求項１または２に記載の電圧変換回路。
前記電圧変換回路は、オペアンプの反転増幅回路を含み、
前記入力端は、前記反転増幅回路の入力端であり、
前記メモリスタは、前記反転増幅回路の入力抵抗であり、
前記出力端は、前記反転増幅回路の出力端である、請求項１または２に記載の電圧変換回路。