JP2023015378A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2023015378A
JP2023015378A JP2022187033A JP2022187033A JP2023015378A JP 2023015378 A JP2023015378 A JP 2023015378A JP 2022187033 A JP2022187033 A JP 2022187033A JP 2022187033 A JP2022187033 A JP 2022187033A JP 2023015378 A JP2023015378 A JP 2023015378A
Authority
JP
Japan
Prior art keywords
insulating
electrode
semiconductor device
region
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2022187033A
Other languages
English (en)
Other versions
JP7386956B2 (ja
Inventor
瑛祐 梶原
Akihiro Kajiwara
雅彦 蔵口
Masahiko Kuraguchi
章 向井
Akira Mukai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2022187033A priority Critical patent/JP7386956B2/ja
Publication of JP2023015378A publication Critical patent/JP2023015378A/ja
Application granted granted Critical
Publication of JP7386956B2 publication Critical patent/JP7386956B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2006—Amorphous materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】特性の向上が可能な半導体装置を提供する。【解決手段】実施形態によれば、半導体装置は、第１～第３電極、第１、第２半導体層、第１、第２絶縁部材及び第１部材を含む。第１半導体層は、Ａｌｘ１Ｇａ１－ｘ１Ｎ（０≦ｘ１＜１）を含む。第１絶縁部材は、Ａｌ及び窒素を含む。第１絶縁部材の少なくとも一部は、アモルファスである。第２絶縁部材は、シリコン及び窒素を含む。第２半導体層は、Ａｌｘ２Ｇａ１－ｘ２Ｎ（０＜ｘ２≦１、ｘ１＜ｘ２）を含む。第１部材は、Ａｌｘ３Ｇａ１－ｘ３Ｎ（０＜ｘ３≦１、ｘ２＜ｘ３）を含む。第１部材は、結晶を含む。【選択図】図１

Description

本発明の実施形態は、半導体装置に関する。
例えば、トランジスタなどの半導体装置において、特性の向上が望まれる。
特開２０１８－１８８４８号公報
本発明の実施形態は、特性の向上が可能な半導体装置を提供する。
本発明の実施形態によれば、半導体装置は、第１電極、第２電極、第３電極、第１半導体層、第１絶縁部材、第２絶縁部材、第２半導体層及び第１部材を含む。前記第１電極から前記第２電極への方向は第１方向に沿う。前記第３電極は、第１電極部分を含む。前記第１電極部分の前記第１方向における位置は、前記第１電極の前記第１方向における位置と、前記第２電極の前記第１方向における位置と、の間にある。前記第１半導体層は、Ａｌｘ１Ｇａ１－ｘ１Ｎ（０≦ｘ１＜１）を含む。前記第１半導体層は、第１部分領域、第２部分領域、第３部分領域、第４部分領域及び第５部分領域を含む。前記第１部分領域から前記第１電極への第２方向は、前記第１方向と交差する。前記第２部分領域から前記第２電極への方向は、前記第２方向に沿う。前記第３部分領域から前記第１電極部分への方向は、前記第２方向に沿う。前記第４部分領域は前記第１方向において前記第１部分領域と前記第３部分領域との間にある。前記第５部分領域は前記第１方向において前記第３部分領域と前記第２部分領域との間にある。前記第１絶縁部材は、第１絶縁領域及び第２絶縁領域を含む。前記第１絶縁部材は、Ａｌ及び窒素を含む。前記第１絶縁部材の少なくとも一部は、アモルファスである。前記第２絶縁部材は、第１絶縁部分及び第２絶縁部分を含む。前記第１絶縁部分は、前記第２方向において、前記第４部分領域と前記第１絶縁領域との間にある。前記第２絶縁部分は、前記第２方向において、前記第５部分領域と前記第２絶縁領域との間にある。前記第２絶縁部分は、シリコン及び窒素を含む。前記第２半導体層は、Ａｌｘ２Ｇａ１－ｘ２Ｎ（０＜ｘ２≦１、ｘ１＜ｘ２）を含む。前記第２半導体層は、第１半導体部分、第２半導体部分及び第３半導体部分を含む。前記第１半導体部分は、前記第２方向において、前記第４部分領域と前記第１絶縁部分との間にある。前記第２半導体部分は、前記第２方向において、前記第５部分領域と前記第２絶縁部分との間にある。前記第３半導体部分は、前記第２方向において前記第３部分領域と前記第１電極部分との間にある。前記第１部材は、Ａｌｘ３Ｇａ１－ｘ３Ｎ（０＜ｘ３≦１、ｘ２＜ｘ３）を含む。前記第１部材は、前記第２方向において前記第３半導体部分と前記第１電極部分との間にあり、結晶を含む。
図１は、第１実施形態に係る半導体装置を例示する模式的断面図である。 図２は、第２実施形態に係る半導体装置を例示する模式的断面図である。 図３は、第３実施形態に係る半導体装置を例示する模式的断面図である。
以下に、本発明の各実施の形態について図面を参照しつつ説明する。
図面は模式的または概念的なものであり、各部分の厚さと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
（第１実施形態）
図１は、第１実施形態に係る半導体装置を例示する模式的断面図である。
図１に示すように、実施形態に係る半導体装置１１０は、第１電極５１、第２電極５２、第３電極５３、第１半導体層１０、第２半導体層２０、第１絶縁部材６１、第２絶縁部材６２、及び、第１部材３１を含む。
第１電極５１から第２電極５２への方向は、第１方向Ｄ１に沿う。第１方向Ｄ１は、例えば、Ｘ軸方向である。Ｘ軸方向に対して垂直な１つの方向をＺ軸方向とする。Ｘ軸方向及びＺ軸方向に対して垂直な方向をＹ軸方向とする。
第３電極５３は、第１電極部分５３ｐを含む。第１電極部分５３ｐの第１方向Ｄ１における位置は、第１電極５１の第１方向Ｄ１における位置と、第２電極５２の第１方向Ｄ１における位置と、の間にある。例えば、第３電極５３は、第１方向Ｄ１において、第１電極５１と第２電極５２との間にある。
第１半導体層１０は、Ａｌｘ１Ｇａ１－ｘ１Ｎ（０≦ｘ１＜１）を含む。第１半導体層１０におけるＡｌの組成比は、例えば、０以上０．０５以下である。第１半導体層１０は、例えば、ＧａＮを含む。
第１半導体層１０は、第１部分領域１０ａ、第２部分領域１０ｂ、第３部分領域１０ｃ、第４部分領域１０ｄ及び第５部分領域１０ｅを含む。第１部分領域１０ａから第１電極５１への第２方向Ｄ２は、第１方向Ｄ１と交差する。第２方向Ｄ２は、例えば、Ｚ軸方向である。第１半導体層１０は、例えば、Ｘ－Ｙ平面に平行に広がる。
第２部分領域１０ｂから第２電極５２への方向は、第２方向Ｄ２に沿う。第３部分領域１０ｃから第１電極部分５３ｐへの方向は、第２方向Ｄ２に沿う。第４部分領域１０ｄは、第１方向Ｄ１において、第１部分領域１０ａと第３部分領域１０ｃとの間にある。第５部分領域１０ｅは、第１方向Ｄ１において、第３部分領域１０ｃと第２部分領域１０ｂとの間にある。
第１絶縁部材６１は、第１絶縁領域６１ａ及び第２絶縁領域６１ｂを含む。第１絶縁部材６１は、Ａｌ及び窒素を含む。第１絶縁部材６１の少なくとも一部は、アモルファスである。第１絶縁部材６１は、例えば、アモルファスのＡｌＮを含む。後述するように、第１絶縁部材６１は、酸素などの他の元素をさらに含んでも良い。
第２絶縁部材６２は、第１絶縁部分６２ｐ及び第２絶縁部分６２ｑを含む。第１絶縁部分６２ｐは、第２方向Ｄ２において、第４部分領域１０ｄと第１絶縁領域６１ａとの間にある。第２絶縁部分６２ｑは、第２方向Ｄ２において、第５部分領域１０ｅと第２絶縁領域６１ｂとの間にある。第２絶縁部材６２は、例えば、シリコン及び窒素を含む。第２絶縁部材６２は、例えば、ＳｉＮ（例えば、Ｓｉ３Ｎ４）を含む。第２絶縁部材６２は、組成が互いに異なる、シリコン及び窒素を含む複数の膜を含む積層構造を有しても良い。第２絶縁部材６２は、例えば、ＳｉリッチなＳｉＮ膜と、ＮリッチなＳｉＮ膜と、を含む積層体でも良い。このような積層構造（または積層体）によって、例えば、低い電流コラプスと、低い電流リークと、が得られる。高い信頼性を有する半導体装置が得られる。
第２半導体層２０は、Ａｌｘ２Ｇａ１－ｘ２Ｎ（０＜ｘ２≦１、ｘ１＜ｘ２）を含む。第２半導体層２０におけるＡｌの組成比は、０．０５以上０．３５以下である。第２半導体層２０は、ＡｌＧａＮを含む。
第２半導体層２０は、第１半導体部分２１、第２半導体部分２２及び第３半導体部分２３を含む。第１半導体部分２１は、第２方向Ｄ２において、第４部分領域１０ｄと第１絶縁部分６２ｐとの間にある。第２半導体部分２２は、第２方向Ｄ２において、第５部分領域１０ｅと第２絶縁部分６２ｑとの間にある。第３半導体部分２３は、第２方向Ｄ２において、第３部分領域１０ｃと第１電極部分５３ｐとの間にある。
第１部材３１は、Ａｌｘ３Ｇａ１－ｘ３Ｎ（０＜ｘ３≦１、ｘ２＜ｘ３）を含む。第１部材３１におけるＡｌの組成比は、例えば、０．８以上である。第１部材３１は、例えば、ＡｌＮを含んでも良い。第１部材３１は、第２方向Ｄ２において、第３半導体部分２３と第１電極部分５３ｐとの間にある。第１部材３１は、結晶を含む。
第１部材３１の結晶状態に関する情報、及び、第１絶縁部材６１におけるアモルファス状態に関する情報は、例えば、電子顕微鏡観察またはＸ線回折像などにより得られる。
図１に示すように、例えば、基板１０ｓが設けられる。基板１０ｓは、例えば、ＳｉＣ基板でも良い。基板１０ｓは、シリコン基板でも良い。必要に応じて、基板１０ｓの上に、バッファ層１７が設けられても良い。バッファ層１７は、例えば、窒化物半導体を含む。例えば、基板１０ｓの上（例えばバッファ層１７の上）に、第１半導体層１０が設けられる。第１半導体層１０の上に第２半導体層２０が設けられる。第２半導体層２０の一部の上に第１電極５１及び第２電極５２が設けられる。第２半導体層２０の一部の上に、第１部材３１が設けられる。第１部材３１の上に第３電極５３が設けられる。
第２半導体層２０の上において、第１電極５１と第３電極５３との間に、第１絶縁部分６２ｐが設けられる。第１絶縁部分６２ｐの上に、第１絶縁領域６１ａが設けられる。第２半導体層２０の上において、第３電極５３と第２電極５２との間に、第２絶縁部分６２ｑが設けられる。第２絶縁部分６２ｑの上に、第２絶縁領域６１ｂが設けられる。
基板１０ｓが絶縁性である場合の１つの例において、基板１０ｓの下面に導電層５６が設けられても良い。導電層５６は、第１電極５１と電気的に接続される。電気的接続は、例えば、配線５７などにより行われる。
第１半導体層１０のうちの第２半導体層２０の側の部分に、キャリア領域１０Ｅが形成される。キャリア領域１０Ｅは、例えば、２次元電子ガスである。第３電極５３の電位を変えることにより、第１電極５１と第２電極５２との間に流れる電流が制御可能である。第１電極５１は、例えば、ソース電極である。第２電極５２は、例えば、ドレイン電極である。第３電極５３は、例えば、ゲート電極である。半導体装置１１０は、例えば、ＨＥＭＴ（High Electron Mobility Transistor）である。半導体装置１１０は、例えば、ノーマリオンの半導体装置である。
実施形態においては、結晶の第１部材３１が設けられる。これにより、第３電極５３の下のキャリア領域１０Ｅにおけるキャリア密度が上昇する。これにより、大きな最大出力電流が得られる。実施形態によれば、特性の向上が可能な半導体装置が提供できる。
発明者の実験によると、第３部材３１が結晶である場合におけるキャリア密度は、第３部材３１に対応する部材がアモルファスである場合におけるキャリア密度の１．５倍である。実施形態によれば、例えば、１．５倍の最大出力電流が得られる。
実施形態において、第１電極５１と第３電極５３との間の部分に、アモルファスの第１絶縁領域６１ａが設けられる。第２電極５２と第３電極５３との間の部分に、アモルファスの第２絶縁領域６１ｂが設けられる。例えば、第１絶縁領域６１ａ及び第２絶縁領域６１ｂにより、第２絶縁部材６２及び第２半導体層２０の少なくともいずれかに、外部から意図しない元素が侵入することが抑制できる。意図しない元素は、例えば、水素である。例えば、第１絶縁部材６１と第２絶縁部材６２との界面で、水素がトラップされる。第２絶縁部材６２中の水素の濃度を低くすることができる。
意図しない元素（例えば水素）の導入が抑制されることにより、例えば、リーク電流が抑制できる。デバイス特性の変動を抑制できる。例えば、高い信頼性が得られる。
例えば、第１絶縁部材６１が、結晶を含む場合、結晶の粒界に起因してリーク電流が流れやすい。第１絶縁部材６１がアモルファスの場合、リーク電流を抑制できる。実施形態によれば、リーク電流を抑制しつつ、高いキャリア密度が得られる。
実施形態において、例えば、第１部材３１は、第１電極部分５３ｐと接する。第１電極部分５３ｐは、例えば、第１部材３１とショットキー接触する。第３電極５３は、例えば、Ｎｉ、Ａｕ、Ｐｔ、Ｗ、Ａｌ、Ｔａ及びＴｉよりなる群から選択された少なくとも１つを含む。これにより、ショットキー接触が得やすくなる。
一方、例えば、第１部材３１は、第３半導体部分２３と接する。第１部材３１は、例えば、ＡＬＤ（Atomic Layer Deposition）により、第３半導体部分２３の上に形成できる。例えば、第１部材３１及び第１絶縁部材６１となる膜がＡＬＤなどの方法により形成される。結晶の第３半導体部分２３の上に設けられた部分が、第１部材３１となる。アモルファスの第２絶縁部材６２の上に設けられた部分が、第１絶縁部材６１となる。
第１部材３１の第２方向Ｄ２に沿う厚さｔ１（図１参照）は、０．５ｎｍ以上１０ｎｍ以下であることが好ましい。厚さｔ１が０．５ｎｍ以上であることにより、キャリア濃度が効果的に向上できる。厚さｔ１が１０ｎｍ以下であることにより、ゲート容量を小さくすることができ、良好な高周波利得が得やすくなる。実施形態において、厚さｔ１は、４ｎｍ以上１０ｎｍ以下でも良い。キャリア濃度よりが効果的に向上できる。良好な高周波利得が、より得やすくなる。
実施形態において、第１電極部分５３ｐの第１方向Ｄ１に沿う長さＬ１（図１参照）は、例えば、０．１μｍ以上である。これにより、特性ばらつきの小さい半導体装置が得やすくなる。長さＬ１は、例えば、１μｍ以下である。これにより、良好な高周波特性が得やすくなる。
図１に示すように、第１絶縁部材６１は、第３絶縁領域６１ｃをさらに含んでも良い。第３絶縁領域６１ｃは、第１方向Ｄ１において、第１絶縁部分６２ｐと、第１電極部分５３ｐの一部と、の間にある、第３絶縁領域６１ｃは、第１絶縁部材６１の側部である。
例えば、第３絶縁領域６１ｃは、第１側面６１ｃａを含む。第１側面６１ｃａは、第１方向Ｄ１において、第１絶縁部分６２ｐと対向する。この例では、第１側面６１ｃａは、第１方向Ｄ１及び第２方向Ｄ２に対して傾斜する。例えば、第１絶縁部分６２ｐの側面が傾斜し、その側面に第１側面６１ｃａが設けられる。第１側面６１ｃａを含む第３絶縁領域６１ｃもアモルファスである。これにより、第１絶縁部分６２ｐの側面部分におけるリーク電流も抑制できる。例えば、第１側面６１ｃａと第１絶縁部分６２ｐとの間の界面においても、水素などの意図しない元素をトラップできる。界面が傾斜しているため、界面の面積が大きくできる。大きな面積の界面で元素をトラップできるため、意図しない元素を効率的にトラップし易くなる。界面が傾斜していることで、第１側面６１ｃａにおいて、膜厚や膜質が均一な膜が得やすくなる。
図１に示すように、第１絶縁部材６１は、第４絶縁領域６１ｄをさらに含んでも良い。第４絶縁領域６１ｄは、第１方向Ｄ１において、第１電極部分５３ｐの一部と、第２絶縁部分６２ｑと、の間にある。例えば、第４絶縁領域６１ｄは、第２側面６１ｄｂを含む。第２側面６１ｄｂは、第１方向Ｄ１において第２絶縁部分６２ｑと対向する。この例では、第２側面６１ｄｂは、例えば、第１方向Ｄ１及び第２方向Ｄ２に対して傾斜する。第２側面６１ｄｂを含む第４絶縁領域６１ｄもアモルファスである。リーク電流が効果的に抑制できる。意図しない元素を効率的にトラップし易くなる。界面が傾斜していることで、第１側面６１ｃａにおいて、膜厚や膜質が均一な膜が得やすくなる。界面が傾斜していることで、第２電極５２からの強い電界ストレスに対して、側面端部での局所集中的な電界を緩和できる。例えば、高い信頼性が得られる。
図１に示すように、第３電極５３は、第２電極部分５３ｑ及び第３電極部分５３ｒをさらに含んでも良い。第１絶縁部材６１の第１絶縁領域６１ａの一部は、第２方向Ｄ２において、第１絶縁部分６２ｐと第２電極部分５３ｑとの間にある。第１絶縁部材６１の第２絶縁領域６１ｂの一部は、第２方向Ｄ２において、第２絶縁部分６２ｑと第３電極部分５３ｒとの間にある。
第３電極５３の第２電極部分５３ｑにより、第１絶縁部分６２ｐの第３電極５３の側の部分が覆われる。第３電極５３の第３電極部分５３ｒにより、第２絶縁部分６２ｑの第３電極５３の側の部分が覆われる。これにより、意図しない元素（例えば水素など）がこれらの部分に侵入することが、より効果的に抑制できる。例えば、リーク電流がより効果的に抑制できる。第２電極部分５３ｑの第１方向Ｄ１における長さＬ２、及び、第３電極部分５３ｒの第１方向Ｄ１における長さＬ３の少なくともいずれかは、０．２μｍ以下であることが望ましい。これにより、例えば、ゲート容量が抑制でき、良好な高周波特性が得やすい。
実施形態において、第１絶縁部材６１は、Ａｌ及び窒素に加えて、酸素をさらに含んでも良い。これにより、さらに高い、水素のトラップ効率が得られる。第１絶縁部材６１を水素が通過することがより抑制できる。リーク電流がより抑制できる。第１絶縁部材６１における酸素の濃度は、例えば、５％以上である。リーク電流がより効果的に抑制できる。
実施形態において、第１絶縁部材６１は、Ａｌ、窒素及び酸素に加えて、シリコンをさらに含んでも良い。これにより、さらに高い、水素のトラップ効率が得られる。第１絶縁部材６１を水素が通過することがより抑制できる。リーク電流がより抑制できる。第１絶縁部材６１におけるシリコンの濃度は、例えば、５％以上である。リーク電流がより効果的に抑制できる。
（第２実施形態）
図２は、第２実施形態に係る半導体装置を例示する模式的断面図である。
図２に示すように、実施形態に係る半導体装置１２０は、第１電極５１、第２電極５２、第３電極５３、第１半導体層１０、第２半導体層２０、第１絶縁部材６１、第２絶縁部材６２、及び、第１部材３１に加えて、第３絶縁部材６３をさらに含む。半導体装置１２０における、第１電極５１、第２電極５２、第３電極５３、第１半導体層１０、第２半導体層２０、第１絶縁部材６１、第２絶縁部材６２、及び、第１部材３１には、半導体装置１１０におけるそれらの構成が適用できる。以下、第３絶縁部材６３の例について説明する。
第２方向Ｄ２において、第１電極部分５３ｐは、第１部材３１と、第３絶縁部材６３の少なくとも一部と、の間にある。第３絶縁部材６３は、第１電極５１の少なくとも一部、第２電極５２の少なくとも一部、及び、第３電極５３の少なくとも一部を覆っても良い。第３絶縁部材６３は、たとえば、パッシベーション層として機能する。
第３絶縁部材６３は、窒素及び酸素よりなる群から選択された少なくとも１つを、シリコンと、を含む。第３絶縁部材６３は、例えば、ＳｉＮ（例えば、Ｓｉ３Ｎ４）を含む。第３絶縁部材６３は、例えば、例えば、ＳｉＯ２を含む。第３絶縁部材６３は、例えば、ＳｉＯＮを含む。第３絶縁部材６３が設けられることで、高い信頼性が得られる。
第３絶縁部材６３を形成するときに、水素が半導体層に向けて拡散し易い。実施形態においては、第１絶縁部材６１が設けられることで、水素の拡散を効果的に抑制できる。
（第３実施形態）
図３は、第３実施形態に係る半導体装置を例示する模式的断面図である。
図３に示すように、実施形態に係る半導体装置１３０は、第１電極５１、第２電極５２、第３電極５３、第１半導体層１０、第２半導体層２０、第１絶縁部材６１、第２絶縁部材６２、第１部材３１、及び、第３絶縁部材６３に加えて、導電部材５１Ｆをさらに含む。半導体装置１３０における、第１電極５１、第２電極５２、第３電極５３、第１半導体層１０、第２半導体層２０、第１絶縁部材６１、第２絶縁部材６２、第１部材３１、及び、第３絶縁部材６３には、半導体装置１２０におけるそれらの構成が適用できる。以下、導電部材５１Ｆの例について説明する。
導電部材５１Ｆは、第１電極５１と電気的に接続される。第３絶縁部材６３の少なくとも一部は、第１電極部分５３ｐと、導電部材５１Ｆの少なくとも一部との間にある。導電部材５１Ｆは、例えば、フィールドプレートとして機能する。導電部材５１Ｆにより、例えば、良好な周波数特性が得やすくなる。
実施形態によれば、特性の向上が可能な半導体装置を提供できる。
実施形態において「窒化物半導体」は、ＢｘＩｎｙＡｌｚＧａ１－ｘ－ｙ－ｚＮ（０≦ｘ≦１，０≦ｙ≦１，０≦ｚ≦１，ｘ＋ｙ＋ｚ≦１）なる化学式において組成比ｘ、ｙ及びｚをそれぞれの範囲内で変化させた全ての組成の半導体を含む。上記化学式において、Ｎ（窒素）以外のＶ族元素もさらに含むもの、導電形などの各種の物性を制御するために添加される各種の元素をさらに含むもの、及び、意図せずに含まれる各種の元素をさらに含むものも、「窒化物半導体」に含まれる。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、半導体装置に含まれる、半導体層、電極及び絶縁部材などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述した半導体装置を基にして、当業者が適宜設計変更して実施し得る全ての半導体装置も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０…第１半導体層、 １０Ｅ…キャリア領域、 １０ａ～１０ｅ…第１～第５部分領域、 １０ｓ…基板、 １７…バッファ層、 ２０…第２半導体層、 ２１～２３…第１～第３半導体部分、 ３１…第１部材、 ５１～５３…第１～第３電極、 ５１Ｆ…導電部材、 ５３ｐ～５３ｒ…第１～第３電極部分、 ５６…導電層、 ５７…配線、 ６１～６３…第１～第３絶縁部材、 ６１ａ～６１ｄ…第１～第４絶縁領域、 ６１ｃａ…第１側面、 ６１ｄｂ…第２側面、 ６２…絶縁部材、 ６２ｐ、６２ｑ…第１、第２絶縁部分、 ６３…第３絶縁部材、 １１０、１２０、１３０…半導体装置、 Ｄ１、Ｄ２…第１、第２方向、 Ｌ１～Ｌ３…長さ、 ｔ１…厚さ
発明者の実験によると、第１部材３１が結晶である場合におけるキャリア密度は、第１部材３１に対応する部材がアモルファスである場合におけるキャリア密度の１．５倍である。実施形態によれば、例えば、１．５倍の最大出力電流が得られる。
第１部材３１の第２方向Ｄ２に沿う厚さｔ１（図１参照）は、０．５ｎｍ以上１０ｎｍ以下であることが好ましい。厚さｔ１が０．５ｎｍ以上であることにより、キャリア濃度が効果的に向上できる。厚さｔ１が１０ｎｍ以下であることにより、ゲート容量を小さくすることができ、良好な高周波利得が得やすくなる。実施形態において、厚さｔ１は、４ｎｍ以上１０ｎｍ以下でも良い。キャリア濃度がより効果的に向上できる。良好な高周波利得が、より得やすくなる。
図１に示すように、第１絶縁部材６１は、第３絶縁領域６１ｃをさらに含んでも良い。第３絶縁領域６１ｃは、第１方向Ｄ１において、第１絶縁部分６２ｐと、第１電極部分５３ｐの一部と、の間にある。第３絶縁領域６１ｃは、第１絶縁部材６１の側部である。
第３絶縁部材６３は、窒素及び酸素よりなる群から選択された少なくとも１つを、シリコンと、を含む。第３絶縁部材６３は、例えば、ＳｉＮ（例えば、Ｓｉ３Ｎ４）を含む。第３絶縁部材６３は、例えば、ＳｉＯ２を含む。第３絶縁部材６３は、例えば、ＳｉＯＮを含む。第３絶縁部材６３が設けられることで、高い信頼性が得られる。

Claims (21)

  1. 第１電極と、
    第２電極であって、前記第１電極から前記第２電極への方向は第１方向に沿う、前記第２電極と、
    第１電極部分を含む第３電極であって、前記第１電極部分の前記第１方向における位置は、前記第１電極の前記第１方向における位置と、前記第２電極の前記第１方向における位置と、の間にある、前記第３電極と、
    Ａｌｘ１Ｇａ１－ｘ１Ｎ（０≦ｘ１＜１）を含む第１半導体層であって、前記第１半導体層は、第１部分領域、第２部分領域、第３部分領域、第４部分領域及び第５部分領域を含み、前記第１部分領域から前記第１電極への第２方向は、前記第１方向と交差し、前記第２部分領域から前記第２電極への方向は、前記第２方向に沿い、前記第３部分領域から前記第１電極部分への方向は、前記第２方向に沿い、前記第４部分領域は前記第１方向において前記第１部分領域と前記第３部分領域との間にあり、前記第５部分領域は前記第１方向において前記第３部分領域と前記第２部分領域との間にある、前記第１半導体層と、
    第１絶縁領域及び第２絶縁領域を含む第１絶縁部材であって、前記第１絶縁部材は、Ａｌ及び窒素を含み、前記第１絶縁部材の少なくとも一部は、アモルファスである、前記第１絶縁部材と、
    第１絶縁部分及び第２絶縁部分を含む第２絶縁部材であって、前記第１絶縁部分は、前記第２方向において、前記第４部分領域と前記第１絶縁領域との間にあり、前記第２絶縁部分は、前記第２方向において、前記第５部分領域と前記第２絶縁領域との間にあり、前記第２絶縁部分は、シリコン及び窒素を含む、前記第２絶縁部材と、
    Ａｌｘ２Ｇａ１－ｘ２Ｎ（０＜ｘ２≦１、ｘ１＜ｘ２）を含む第２半導体層であって、前記第２半導体層は、第１半導体部分、第２半導体部分及び第３半導体部分を含み、前記第１半導体部分は、前記第２方向において、前記第４部分領域と前記第１絶縁部分との間にあり、前記第２半導体部分は、前記第２方向において、前記第５部分領域と前記第２絶縁部分との間にあり、前記第３半導体部分は、前記第２方向において前記第３部分領域と前記第１電極部分との間にある、前記第２半導体層と、
    Ａｌｘ３Ｇａ１－ｘ３Ｎ（０＜ｘ３≦１、ｘ２＜ｘ３）を含む第１部材であって、前記第１部材は、前記第２方向において前記第３半導体部分と前記第１電極部分との間にあり、結晶を含む、前記第１部材と、
    を備えた、ノーマリオンの半導体装置。
  2. 前記第１部材は、前記第１電極部分と接する、請求項１記載の半導体装置。
  3. 前記第１電極部分は、前記第１部材とショットキー接触する、請求項１または２に記載の半導体装置。
  4. 前記第１部材は、前記第３半導体部分と接する、請求項１～３のいずれか１つに記載の半導体装置。
  5. 前記第１絶縁部材は、第３絶縁領域をさらに含み、
    前記第３絶縁領域は、前記第１方向において、前記第１絶縁部分と、前記第１電極部分の一部と、の間にある、請求項１～４のいずれか１つに記載の半導体装置。
  6. 前記第１絶縁部材は、第４絶縁領域をさらに含み、
    前記第４絶縁領域は、前記第１方向において、前記第１電極部分の前記一部と、前記第２絶縁部分と、の間にある、請求項５記載の半導体装置。
  7. 前記第４絶縁領域は、前記第１方向において前記第２絶縁部分と対向する第２側面を含み、
    前記第２側面は、前記第１方向及び前記第２方向に対して傾斜した、請求項６記載の半導体装置。
  8. 前記第３絶縁領域は、前記第１方向において前記第１絶縁部分と対向する第１側面を含み、
    前記第１側面は、前記第１方向及び前記第２方向に対して傾斜した、請求項５～７のいずれか１つに記載の半導体装置。
  9. 前記第３電極は、第２電極部分及び第３電極部分をさらに含み、
    前記第１絶縁領域の一部は、前記第２方向において、前記第１絶縁部分と前記第２電極部分との間にあり、
    前記第２絶縁領域の一部は、前記第２方向において、前記第２絶縁部分と前記第３電極部分との間にある、請求項１～８のいずれか１つに記載の半導体装置。
  10. 前記第２電極部分の前記第１方向に沿う長さ、及び、前記第３電極部分の前記第１方向に沿う長さの少なくともいずれかは、０．２μｍ以下である、請求項９記載の半導体装置。
  11. 前記第１部材の前記第２方向に沿う厚さは、０．５ｎｍ以上１０ｎｍ以下である、請求項１～１０のいずれか１つに記載の半導体装置。
  12. 前記第１絶縁部材は、酸素をさらに含む、請求項１～１１のいずれか１つに記載の半導体装置。
  13. 前記第１絶縁部材における酸素の濃度は、５％以上である、請求項１２記載の半導体装置。
  14. 前記第１絶縁部材は、シリコンをさらに含む、請求項１２または１３に記載の半導体装置。
  15. 前記第１絶縁部材におけるシリコンの濃度は、５％以上である、請求項１４記載の半導体装置。
  16. 第３絶縁部材をさらに備え、
    前記第２方向において、前記第１電極部分は、前記第１部材と、前記第３絶縁部材の少なくとも一部と、の間にある、請求項１～１５のいずれか１つに記載の半導体装置。
  17. 前記第３絶縁部材は、窒素及び酸素よりなる群から選択された少なくとも１つと、シリコンと、を含む、請求項１６記載の半導体装置。
  18. 前記第１電極と電気的に接続された導電部材をさらに備え、
    前記第３絶縁部材の前記少なくとも一部は、前記第１電極部分と、前記導電部材の少なくとも一部との間にある、請求項１６または１７に記載の半導体装置。
  19. 前記第１電極部分の前記第１方向に沿う長さは、１μｍ以下である、請求項１～１７のいずれか１つに記載の半導体装置。
  20. 前記第３電極は、Ｎｉ、Ａｕ、Ｐｔ、Ｗ、Ｔａ、Ａｌ及びＴｉよりなる群から選択された少なくとも１つを含む、請求項１～１９のいずれか１つに記載の半導体装置。
  21. 前記第１部材におけるＡｌの組成比は、０．８以上である、請求項１～２０のいずれか１つに記載の半導体装置。
JP2022187033A 2019-12-16 2022-11-24 半導体装置 Active JP7386956B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2022187033A JP7386956B2 (ja) 2019-12-16 2022-11-24 半導体装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019226743A JP7262379B2 (ja) 2019-12-16 2019-12-16 半導体装置
JP2022187033A JP7386956B2 (ja) 2019-12-16 2022-11-24 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2019226743A Division JP7262379B2 (ja) 2019-12-16 2019-12-16 半導体装置

Publications (2)

Publication Number Publication Date
JP2023015378A true JP2023015378A (ja) 2023-01-31
JP7386956B2 JP7386956B2 (ja) 2023-11-27

Family

ID=76320555

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2019226743A Active JP7262379B2 (ja) 2019-12-16 2019-12-16 半導体装置
JP2022187033A Active JP7386956B2 (ja) 2019-12-16 2022-11-24 半導体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2019226743A Active JP7262379B2 (ja) 2019-12-16 2019-12-16 半導体装置

Country Status (2)

Country Link
US (1) US11329135B2 (ja)
JP (2) JP7262379B2 (ja)

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006032552A (ja) 2004-07-14 2006-02-02 Toshiba Corp 窒化物含有半導体装置
US20070018199A1 (en) 2005-07-20 2007-01-25 Cree, Inc. Nitride-based transistors and fabrication methods with an etch stop layer
JP4761319B2 (ja) * 2008-02-19 2011-08-31 シャープ株式会社 窒化物半導体装置とそれを含む電力変換装置
US7985986B2 (en) 2008-07-31 2011-07-26 Cree, Inc. Normally-off semiconductor devices
JP2010232610A (ja) 2009-03-30 2010-10-14 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
WO2011132284A1 (ja) 2010-04-22 2011-10-27 富士通株式会社 半導体装置及びその製造方法、電源装置
JP5740356B2 (ja) 2012-06-20 2015-06-24 株式会社東芝 半導体装置
US8975664B2 (en) * 2012-06-27 2015-03-10 Triquint Semiconductor, Inc. Group III-nitride transistor using a regrown structure
JP2014072225A (ja) * 2012-09-27 2014-04-21 Fujitsu Ltd 化合物半導体装置及びその製造方法
US20140335666A1 (en) 2013-05-13 2014-11-13 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Growth of High-Performance III-Nitride Transistor Passivation Layer for GaN Electronics
CN103715086A (zh) * 2013-12-27 2014-04-09 苏州晶湛半导体有限公司 一种增强型器件的制造方法
JP6677598B2 (ja) 2016-07-25 2020-04-08 ルネサスエレクトロニクス株式会社 半導体装置
JP6725455B2 (ja) * 2017-06-22 2020-07-22 株式会社東芝 半導体装置及びその製造方法
JP7170433B2 (ja) * 2018-06-19 2022-11-14 株式会社東芝 半導体装置及びその製造方法
JP7071893B2 (ja) 2018-07-23 2022-05-19 株式会社東芝 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP7262379B2 (ja) 2023-04-21
JP2021097111A (ja) 2021-06-24
US20210184007A1 (en) 2021-06-17
US11329135B2 (en) 2022-05-10
JP7386956B2 (ja) 2023-11-27

Similar Documents

Publication Publication Date Title
JP6251071B2 (ja) 半導体装置
JP5487550B2 (ja) 電界効果半導体装置及びその製造方法
JP5597581B2 (ja) 窒化物半導体装置及びその製造方法
JP2013235873A (ja) 半導体装置およびその製造方法
JP5388839B2 (ja) Ｉｉｉ族窒化物半導体電界効果トランジスタ
JP2008034411A (ja) 窒化物半導体素子
JP2005217049A (ja) 半導体装置
JP2016062976A (ja) 半導体装置およびその製造方法
JP2017073506A (ja) 窒化物半導体装置およびその製造方法
JP2012523701A (ja) 補償型ゲートｍｉｓｆｅｔ及びその製造方法
JP5309532B2 (ja) 窒化物系化合物半導体装置
JP6834546B2 (ja) 半導体装置及びその製造方法
US20220384423A1 (en) Nitride-based semiconductor bidirectional switching device and method for manufacturing the same
US20130069074A1 (en) Power device and method of manufacturing the same
JP2007123824A (ja) Ｉｉｉ族窒化物系化合物半導体を用いた電子装置
JP2007088252A (ja) 電界効果トランジスタ
JP2015213100A (ja) 半導体装置およびその製造方法
JP7262379B2 (ja) 半導体装置
TWM529274U (zh) 常關式疊接型高電子遷移率電晶體
JP2008172085A (ja) 窒化物半導体装置及びその製造方法
JP2010245240A (ja) ヘテロ接合型電界効果半導体装置及びその製造方法
JP2009060065A (ja) 窒化物半導体装置
US20190296111A1 (en) Semiconductor device and method of manufacturing semiconductor device
JP7332548B2 (ja) 半導体装置
JP2015035534A (ja) 半導体装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221124

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221124

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20230616

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230929

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231016

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231114

R151 Written notification of patent or utility model registration

Ref document number: 7386956

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151