JP2022552269A - 短絡耐量が改善された半導体デバイスおよびその製造方法 - Google Patents

短絡耐量が改善された半導体デバイスおよびその製造方法 Download PDF

Info

Publication number
JP2022552269A
JP2022552269A JP2022521259A JP2022521259A JP2022552269A JP 2022552269 A JP2022552269 A JP 2022552269A JP 2022521259 A JP2022521259 A JP 2022521259A JP 2022521259 A JP2022521259 A JP 2022521259A JP 2022552269 A JP2022552269 A JP 2022552269A
Authority
JP
Japan
Prior art keywords
region
well region
semiconductor device
doping concentration
drift layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022521259A
Other languages
English (en)
Inventor
リュー，セイ－ヒュン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wolfspeed Inc
Original Assignee
Wolfspeed Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wolfspeed Inc filed Critical Wolfspeed Inc
Publication of JP2022552269A publication Critical patent/JP2022552269A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/0869—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H01L21/0465—Making n or p doped regions or layers, e.g. using diffusion using ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823493—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/086—Impurity concentration or distribution

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

半導体デバイス（１０）は、基板（１２）と、ドリフト層（１４）と、ウェル領域（１６）と、ソース領域（１８）とを備える。基板（１２）は、第１の導電型を有する。ドリフト層（１４）は、第１の導電型を有し、基板（１２）上にある。ウェル領域（１６）は、第１の導電型とは反対の第２の導電型を有し、チャネル領域（２８）を提供する。ソース領域（１８）は、ウェル領域（１６）内にあり、第１の導電型を有する。基板（１２）に対向するドリフト層（１４）の表面に沿ったウェル領域（１６）のドーピング濃度は、ウェル領域（１６）がソース領域（１８）とウェル領域（１６）との間の接合部から離れた位置にドーピング濃度増加領域（３０）を含むように可変である。

Description

[0001]本開示は、半導体デバイスに関し、詳細には、短絡耐量(ｓｈｏｒｔ ｃｉｒｃｕｉｔ ｗｉｔｈｓｔａｎｄ ｔｉｍｅ)を向上させるための半導体デバイスの改善に関する。
[0002]金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）は、パワーエレクトロニクスにおいて広く使用されている。電力用途に使用されるＭＯＳＦＥＴの１つの重要な性能特性は、短絡耐量である。ＭＯＳＦＥＴの短絡耐量は、故障が発生する前にＭＯＳＦＥＴが短絡事象（例えば、ドレイン－ソース間短絡）に耐えることができる時間量である。ＭＯＳＦＥＴの短絡耐量が長いほど、用途において短絡事象に起因する故障の可能性が低くなる。したがって、短絡耐量が大きいことが望ましい。
[0003]最近、炭化ケイ素ＭＯＳＦＥＴが、電力用途のためにそれらのシリコン対応物に取って代わりつつある。これは、炭化ケイ素ＭＯＳＦＥＴのオン状態の抵抗およびスイッチング速度などの性能の大幅な改善によるものである。しかしながら、炭化ケイ素ＭＯＳＦＥＴの短絡耐量は、従来、ＭＯＳチャネル特性および短チャネル効果により制限されていた。ＭＯＳチャネル特性に関しては、炭化ケイ素ＭＯＳＦＥＴのしきい値電圧は温度と共に減少し、一方、相互コンダクタンスは温度と共に増加する。これらの特性は、炭化ケイ素ＭＯＳＦＥＴの短絡耐量を劣化させる。短チャネル効果に関しては、これらの効果により、出力抵抗が比較的低い劣悪な飽和特性がもたらされる。これらの効果は、炭化ケイ素ＭＯＳＦＥＴの短絡耐量をさらに劣化させる。
[0004]従来、炭化ケイ素ＭＯＳＦＥＴの短絡耐量を向上させるための努力は、デバイスの接合型電界効果トランジスタ（ＪＦＥＴ）領域における抵抗を増加させること、および／またはデバイスのソースに外部抵抗器を追加することを伴うものであった。これらの解決策は、実際、炭化ケイ素ＭＯＳＦＥＴの短絡耐量を向上させるが、そのオン状態の抵抗も増加させ、全体的な性能を劣化させる。
[0005]したがって、他の性能特性を損なわない短絡耐量が改善されたＭＯＳＦＥＴおよびその製造方法が必要とされている。
[0006]一実施形態では、半導体デバイスは、基板と、ドリフト層と、ウェル領域と、ソース領域と、を含む。基板は、第１の導電型を有する。ドリフト層は、第１の導電型を有し、基板上にある。ウェル領域は、第１の導電型とは反対の第２の導電型を有し、チャネル領域を提供する。ソース領域は、ウェル領域内にあり、第１の導電型を有する。ウェル領域は、ソース領域とドリフト層との間にある。基板に対向する（ｏｐｐｏｓｉｔｅ）ドリフト層の表面に沿ったウェル領域のドーピング濃度は、横方向寸法において変化するように不均一である。ウェル領域に上述したようなドーピングプロファイルを提供することによって、半導体デバイスの他の性能特性を維持しながら、半導体デバイスの短絡耐量を改善することができる。
[0007]一実施形態では、ウェル領域は、ソース領域とウェル領域との界面（ｉｎｔｅｒｆａｃｅ）から離れた位置にキャリア濃度増加領域を含む。キャリア濃度増加領域は、チャネル領域と重なっていてもよい。
[0008]一実施形態では、半導体デバイスは、基板と、ドリフト層と、ウェル領域と、ソース領域と、を含む。基板は、第１の導電型を有する。ドリフト層は、第１の導電型を有し、基板上にある。ウェル領域は、第１の導電型とは反対の第２の導電型を有し、チャネル領域を提供する。ソース領域は、ウェル領域内にあり、第１の導電型を有する。ウェル領域は、ソース領域とドリフト層との間にある。ソース領域の深さは、不均一である。説明したように可変の深さを有するソース領域を設けることによって、半導体デバイスの他の性能特性を維持しながら、半導体デバイスの短絡耐量を改善することができる。
[0009]一実施形態では、ソース領域の深さが、チャネル領域からの距離に比例して増加する。
[0010]一実施形態では、半導体デバイスを製造するための方法は、基板を設けるステップと、基板上にドリフト層を設けるステップと、ドリフト層内にウェル領域を設けるステップと、ウェル領域内にソース領域を設けるステップと、を含む。基板およびドリフト層は、第１の導電型を有する。ウェル領域は、第１の導電型とは反対の第２の導電型を有し、チャネル領域を提供する。ソース領域は、第１の導電型を有し、ウェル領域がソース領域とドリフト層との間にあるように設けられる。基板に対向するドリフト層の表面に沿ったウェル領域のドーピング濃度は、横方向寸法において変化するように不均一である。ウェル領域に上述したような可変のドーピング濃度を提供することによって、半導体デバイスの他の性能特性を維持しながら、半導体デバイスの短絡耐量を改善することができる。
[0011]様々な実施形態において、半導体デバイスは、金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）である。
[0012]当業者は、添付の図面と関連した好ましい実施形態の以下の詳細な説明を読んだ後に、本開示の範囲を理解し、その追加の態様を認識するであろう。
[0013]本明細書に組み込まれ、本明細書の一部を形成する添付の図面は、本開示のいくつかの態様を示し、説明と共に本開示の原理を説明する役割を果たす。
[0014]本開示の一実施形態による半導体デバイスを示す図である。 [0015]図２Ａは本開示の一実施形態によるＭＯＳＦＥＴのウェル領域のドーピングプロファイルを示す図である。図２Ｂは本開示の一実施形態によるＭＯＳＦＥＴのウェル領域のドーピングプロファイルを示す図である。図２Ｃは本開示の一実施形態によるＭＯＳＦＥＴのウェル領域のドーピングプロファイルを示す図である。図２Ｄは本開示の一実施形態によるＭＯＳＦＥＴのウェル領域のドーピングプロファイルを示す図である。 [0016]本開示の一実施形態による半導体デバイスを示す図である。 [0017]本開示の一実施形態による半導体デバイスを示す図である。 [0018]本発明の一実施形態による半導体デバイスを製造するための方法を示す流れ図である。 [0019]本開示の一実施形態による半導体デバイスを製造するための方法を示す図である。 本開示の一実施形態による半導体デバイスを製造するための方法を示す図である。 本開示の一実施形態による半導体デバイスを製造するための方法を示す図である。 本開示の一実施形態による半導体デバイスを製造するための方法を示す図である。 本開示の一実施形態による半導体デバイスを製造するための方法を示す図である。 [0020]本開示の一実施形態による半導体デバイス内にウェル領域を設けるための方法を示す流れ図である。 [0021]図８Ａは本開示の一実施形態による半導体デバイス内にウェル領域を設けるための方法を示す図である。図８Ｂは本開示の一実施形態による半導体デバイス内にウェル領域を設けるための方法を示す図である。 [0022]図９Ａは本開示の一実施形態による半導体デバイス内にウェル領域を設けるための方法を示す図である。図９Ｂは本開示の一実施形態による半導体デバイス内にウェル領域を設けるための方法を示す図である。 [0023]本開示の一実施形態による半導体デバイス内にソース領域を設けるための方法を示す流れ図である。 [0024]図１１Ａは本開示の一実施形態による半導体デバイス内にソース領域を設けるための方法を示す図である。図１１Ｂは本開示の一実施形態による半導体デバイス内にソース領域を設けるための方法を示す図である。 [0025]図１２Ａは本開示の一実施形態による半導体デバイス内にソース領域を設けるための方法を示す図である。図１２Ｂは本開示の一実施形態による半導体デバイス内にソース領域を設けるための方法を示す図である。
[0026]以下に記載される実施形態は、当業者が実施形態を実施することができるようにする必要な情報を表しており、実施形態を実施する最良の様式を例示する。添付の図面に照らして以下の説明を読むと、当業者は、本開示の概念を理解し、本明細書で特に取り扱われないこれらの概念の応用を認識するであろう。これらの概念および応用は、本開示および添付の特許請求の範囲内に含まれることを理解されたい。
[0027]第１、第２などの用語は、様々な要素を説明するために本明細書で使用されることがあるが、これらの要素は、これらの用語によって限定されるべきではないことを理解されよう。これらの用語は、ある要素を別の要素と区別するためにのみ使用される。例えば、本開示の範囲から逸脱することなく、第１の要素を第２の要素と呼ぶことができ、同様に、第２の要素を第１の要素と呼ぶことができる。本明細書で使用される場合、「および／または」という用語は、関連付けられた列挙された項目の１つまたは複数の任意のおよびすべての組合せを含む。
[0028]層、領域、または基板などの要素が、別の要素の「上に（ｏｎ）」ある、または「上に（ｏｎｔｏ）」延在すると呼ばれる場合、要素は、他の要素の直接上にある、または直接上に延在することができ、あるいは介在する要素も存在してもよいことを理解されよう。対照的に、要素が別の要素の「直接上に」ある、または「直接上に」延在すると呼ばれる場合、介在する要素は存在しない。同様に、層、領域、または基板などの要素が、別の要素の「上にある」または「上に延在する」と呼ばれる場合、要素は、他の要素の直接上にある、または直接上に延在することができ、あるいは介在する要素も存在してもよいことを理解されよう。対照的に、要素が別の要素の「真上に」ある、または「真上に」延在すると呼ばれる場合、介在する要素は存在しない。ある要素が別の要素に「接続されている」または「結合されている」と呼ばれる場合、要素は、他の要素に直接接続または結合されてもよく、あるいは介在する要素が存在してもよいことも理解されるであろう。対照的に、要素が別の要素に「直接接続されている」または「直接結合されている」と呼ばれる場合、介在する要素は存在しない。
[0029]「下」または「上」あるいは「上部」または「下部」あるいは「水平」または「垂直」などの相対的な用語は、本明細書において、図に示されるようなある要素、層、または領域と、別の要素、層、または領域との関係を説明するために使用されることがある。これらの用語および上述された用語は、図に示される配向に加えて、デバイスの異なる配向を包含することが意図されていることを理解されよう。
[0030]本明細書で使用される専門用語は、特定の実施形態を説明することのみを目的とし、本開示を限定することは意図されていない。本明細書で使用される場合、単数形「１つの（ａ）」、「１つの（ａｎ）」、および「その（ｔｈｅ）」は、文脈がそうでないことを明確に示さない限り、複数形も含むことが意図されている。用語「備える（ｃｏｍｐｒｉｓｅｓ）」、「備えている（ｃｏｍｐｒｉｓｉｎｇ）」、「含む（ｉｎｃｌｕｄｅｓ）」、および／または「含んでいる（ｉｎｃｌｕｄｉｎｇ）」は、本明細書で使用される場合、述べられた特徴、整数、ステップ、動作、要素、および／または構成要素の存在を特定するが、１つまたは複数の他の特徴、整数、ステップ、動作、要素、構成要素、および／またはそれらのグループの存在あるいは追加を排除しないことをさらに理解されよう。
[0031]別段の定義がない限り、本明細書で使用されるすべての用語（技術用語および科学用語を含む）は、本開示が属する技術分野の当業者によって一般に理解されるものと同じ意味を有する。本明細書で使用される用語は、本明細書および関連技術の文脈におけるそれらの意味と一致する意味を有すると解釈されるべきであり、本明細書で明示的に定義されない限り、理想化されたまたは過度に形式的な意味で解釈されないことをさらに理解されるであろう。
[0032]図１は、本開示の一実施形態による半導体デバイス１０を示す。半導体デバイス１０は、基板１２と、基板１２上のドリフト層１４と、基板１２に対向するドリフト層１４の表面におけるウェル領域１６と、基板１２に対向するドリフト層１４の表面におけるソース領域１８であって、ウェル領域１６内にあるようなソース領域１８と、基板１２に対向するドリフト層１４の表面上の、特にウェル領域１６およびソース領域１８の一部の上のソースコンタクト２０と、ドリフト層１４に対向する基板１２の表面上のドレインコンタクト２２と、基板１２に対向するドリフト層１４の表面上の、特にウェル領域１６およびソース領域１８の一部の上のゲート酸化物２４と、ゲート酸化物２４上のゲートコンタクト２６と、を含む。ソースコンタクト２０は、基板１２に対向するドリフト層１４の表面上のゲート酸化物２４およびゲートコンタクト２６から分離されている。ゲート酸化物２４の下の、基板１２に対向するドリフト層１４の表面に沿ったウェル領域１６の一部は、半導体デバイス１０のチャネル領域２８を形成する。
[0033]基板１２およびドリフト層１４は、炭化ケイ素を含むことができる。一実施形態では、基板１２、ドリフト層１４、およびソース領域１８は、すべてｎドープされ、ウェル領域１６は、ｐドープされている。しかしながら、本開示の原理は、基板１２、ドリフト層１４、およびソース領域１８がｐドープされ、ウェル領域がｎドープされている半導体デバイス１０にも等しく適用される。基板１２は、５×１０１７～１×１０２０ｃｍ－３のドーピング濃度を有することができる。様々な実施形態では、基板１２のドーピング濃度は、５×１０１７～１×１０２０ｃｍ－３の範囲の任意のドーピング濃度であってもよく、またはこの範囲の任意の部分範囲をカバーしてもよい。ドリフト層１４は、５×１０１３～１×１０１８ｃｍ－３のドーピング濃度を有することができる。様々な実施形態では、ドリフト層１４のドーピング濃度は、５×１０１３～１×１０１８ｃｍ－３の範囲の任意のドーピング濃度であってもよく、またはこの範囲の任意の部分範囲をカバーしてもよい。以下で詳細に説明されるように、ウェル領域１６は、２×１０１７～５×１０１９ｃｍ－３のドーピング濃度を有するドーピング濃度増加領域３０を含むことができる。ドーピング濃度増加領域３０のドーピング濃度は、２×１０１７～５×１０１９ｃｍ－３の範囲の任意のドーピング濃度であってもよく、またはこの範囲の任意の部分範囲をカバーしてもよい。例えば、ドーピング濃度増加領域３０のドーピング濃度は、５×１０１７～５×１０１９ｃｍ－３、１×１０１８～５×１０１９ｃｍ－３、５×１０１８～５×１０１９ｃｍ－３、１×１０１９～５×１０１９ｃｍ－３、５×１０１７～１×１０１８ｃｍ－３、１×１０１８～１×１０１９ｃｍ－３などであってもよい。ウェル領域１６の残りの部分は、５×１０１５～５×１０１７ｃｍ－３のドーピング濃度を有することができる。ウェル領域１６の残りの部分のドーピング濃度は、５×１０１５～５×１０１７ｃｍ－３の範囲の任意のドーピング濃度であってもよく、またはこの範囲の任意の部分範囲をカバーしてもよい。例えば、ウェル領域１６の残りの部分のドーピング濃度は、１×１０１６～５×１０１７ｃｍ－３、５×１０１６～５×１０１７ｃｍ－３、１×１０１７～５×１０１７ｃｍ－３、５×１０１５～１×１０１７ｃｍ－３、５×１０１５～５×１０１６ｃｍ－３などであってもよい。ソース領域１８は、１×１０１８～５×１０２１ｃｍ－３のドーピング濃度を有することができる。ソース領域１８のドーピング濃度は、１×１０１８～５×１０２１ｃｍ－３の範囲の任意のドーピング濃度であってもよく、またはこの範囲の任意の部分範囲をカバーしてもよい。例えば、ソース領域１８のドーピング濃度は、５×１０１８～５×１０２１ｃｍ－３、１×１０１９～５×１０２１ｃｍ－３、５×１０１９～５×１０２１ｃｍ－３、１×１０２０～５×１０２１ｃｍ－３、５×１０２０～５×１０２１ｃｍ－３、１×１０２１～５×１０２１ｃｍ－３、１×１０１８～１×１０２１ｃｍ－３、１×１０１８～５×１０２０ｃｍ－３、１×１０１８～１×１０２０ｃｍ－３、１×１０１８～５×１０１９ｃｍ－３、１×１０１８～１×１０１９ｃｍ－３などであってもよい。
[0034]一実施形態において、半導体デバイス１０は、金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）であってもよい。動作において、半導体デバイス１０のしきい値電圧を超えてゲートコンタクト２６に供給されるバイアス電圧により、デバイスのチャネル領域２８が導電性になり、その結果、ドレインコンタクト２２からソースコンタクト２０に電流が流れることができる。バイアス電圧が半導体デバイス１０のしきい値電圧未満である場合、チャネル領域２８は、ドレインコンタクト２２からソースコンタクト２０に電流を流すことができるほどには十分に導電性ではない。したがって、半導体デバイス１０は、ドリフト層１４にかかるドレイン－ソース間電圧を遮断する。上述したように、一部の用途では、半導体デバイス１０は、ドレインコンタクト２２が電源に短絡されるような短絡事象に遭遇することがある。これらの短絡事象により、極めて高い電流が半導体デバイス１０に流れ、短期間の後にデバイスに損傷および故障を引き起こす可能性がある。上述したように、デバイスが故障することなく短絡事象に耐えることができる時間量は、短絡耐量と呼ばれる。さらに上述したように、従来のＭＯＳＦＥＴ、特に炭化ケイ素ＭＯＳＦＥＴは、短絡耐量が比較的低いという弱点があった。
[0035]上述したように、炭化ケイ素ＭＯＳＦＥＴの短絡耐量が比較的低い理由の１つは、温度の上昇に伴って相互コンダクタンスが増加し、しきい値電圧が減少するＭＯＳチャネル特性に起因するものである。半導体デバイス１０がオンであるとき、電流は、ドリフト層１４から、ウェル領域１６の反転層に沿って、ソース領域１８に流入し、ソースコンタクト２０に至る。この電流の流れにより、ソース領域１８の有限の抵抗に起因して、ソース領域１８両端間に電圧降下が生じる。ソース領域１８の抵抗（Ｖｓｐ）両端間のこの電圧降下は正であるため、ソース領域１８とウェル領域１６との間に逆バイアスが加わる。半導体デバイス１０のしきい値電圧（Ｖｔｈ）は、式（１）で表すことができる。
Figure 2022552269000002
ここで、Ｖｔｈは半導体デバイス１０のしきい値電圧であり、Ｖｔｈ０はＶｓｐ（ソース領域１８の抵抗両端間の電圧）が０のときの半導体デバイス１０のしきい値電圧であり、γは式（２）によって与えられるボディ効果パラメータである。
Figure 2022552269000003
φｐは式（３）で与えられる。
Figure 2022552269000004
ここで、ＮＡはウェル領域１６のドーピング濃度である。上記の式に示されるように、Ｖｔｈは、Ｖｓｐが増加するにつれて増加する。さらに、Ｖｔｈは、ウェル領域１６のドーピング濃度ＮＡが高いほどより速く増加する。したがって、半導体デバイス１０の温度に対する相互コンダクタンスの増加およびしきい値電圧の減少に対抗または相殺する１つの仕方は、ウェル領域１６のドーピング濃度を増加させることである。しかしながら、ウェル領域１６全体のドーピング濃度を増加させると、通常の動作状態中に許容できないほどしきい値電圧が高くなり、チャネル移動度が低く（または相互コンダクタンスが低く）なる。半導体デバイス１０のチャネル領域２８を、０．２マイクロメートル（μｍ）未満の長さを有するように短くして、しきい値電圧を下げ、相互コンダクタンスを増加させることができるが、これらの小さい寸法を有するＭＯＳＦＥＴを製造することは非常に困難である可能性がある。
[0036]したがって、半導体デバイス１０の短絡耐量を向上させるために、ウェル領域１６は、横方向寸法において変化する不均一なドーピングプロファイルを有する。具体的には、ウェル領域１６は、ドーピング濃度増加領域３０を含む。ドーピング濃度増加領域３０は、ウェル領域１６の残りの部分よりも高くドープされているウェル領域１６の部分領域である。ドーピング濃度増加領域３０は、基板１２に対向するドリフト層１４の表面に沿ったウェル領域１６内に位置し、したがってチャネル領域２８にある。ドーピング濃度増加領域３０は、基板１２に対向するドリフト層１４の表面に沿ったソース領域１８とウェル領域１６との間の接合部からある距離Ｄｉｓに位置し、ドーピング濃度増加領域３０が後述するようにこの距離だけソース領域１８から分離されるようにしている。ドーピング濃度増加領域３０を含むことによって、およびウェル領域１６の残りの部分をより低いレベルにドープされた状態に保つことによって、短絡耐量と、しきい値電圧と、相互コンダクタンスとの間の好ましいトレードオフがなされる。具体的には、半導体デバイス１０のしきい値電圧および相互コンダクタンスへの影響を最小限に抑えながら、短絡耐量を大幅に向上させる。さらに、ドーピング濃度増加領域３０は、ウェル領域１６の横方向の空乏化を抑制し、したがってチャネル領域２８の高電界からの遮蔽を高めることによって、短チャネル効果を低減することもできる。ドーピング濃度増加領域３０は、ウェル領域１６内の離散的な領域として示されているが、ドーピング濃度増加領域３０とウェル領域１６の残りの部分との間の線引きは段階的であってもよい。一般に、ウェル領域１６のドーピング濃度は、基板１２に対向するドリフト領域１４の表面に沿ったソース領域１８とウェル領域１６との界面（点Ｘ）から、基板１２に対向するドリフト領域１４の表面に沿ったウェル領域１６とドリフト領域１４との界面（点Ｘ’’）に向かう距離に比例して増加してもよい。したがって、ウェル領域１６の最も高いドーピング濃度は、基板１２に対向するドリフト領域１４の表面に沿ったウェル領域１６とドリフト領域１４との界面（点Ｘ’’）で生じてもよく、一方、ウェル領域１６の最も低いドーピング濃度は、基板１２に対向するドリフト領域の表面に沿ったソース領域１８とウェル領域１４との界面（点Ｘ）で生じてもよい。
[0037]図２Ａは、本開示の一実施形態による、図１に示す点ＸとＸ’’との間の、基板１２に対向するドリフト層１４の表面に沿ったウェル領域１６のドーピングプロファイルを示し、点Ｘは、基板１２に対向するドリフト層１４の表面に対して垂直に延在するソース領域１８のエッジ（ソース領域１８とウェル領域１６との界面）上にあり、点Ｘ’’は、基板１２に対向するドリフト層１４の表面に対して垂直に延在するウェル領域１６のエッジ（ウェル領域１６とドリフト層１４との界面）上にある。示されるように、基板１２に対向するドリフト層１４の表面に沿ったウェル領域１６のドーピング濃度は、点ＸとＸ’との間で比較的一定のままであり、この時点で、ドーピング濃度が増加し、ウェル領域１６の側面とドリフト層１４との界面である点Ｘ’’までこのレベルに留まる。ドーピング濃度増加領域３０は、点Ｘ’とＸ’’との間にある。
[0038]一実施形態では、ドーピング濃度増加領域３０は、ウェル領域１６の残りの部分のドーピング濃度よりも１．１～２５０倍高いドーピング濃度を有する。ドーピング濃度増加領域３０のドーピング濃度は、ウェル領域１６の残りの部分のドーピング濃度よりも、１．１～２５０の範囲の任意の倍数だけ、またはこの範囲の任意の部分範囲だけ高くてもよい。例えば、様々な実施形態において、ドーピング濃度増加領域３０のドーピング濃度は、ウェル領域１６の残りの部分のドーピング濃度よりも１０～２５０倍高い、５０～２５０倍高い、１００～２５０倍高い、および２００～２５０倍高い。特に、上述したように、ドーピング濃度増加領域３０は、２×１０１７～５×１０１９ｃｍ－３のドーピング濃度を有することができ、ウェル領域１６の残りの部分は、５×１０１５～５×１０１７ｃｍ－３のドーピング濃度を有することができる。基板１２に対向するドリフト層１４の表面に沿ったソース領域１８とドーピング濃度増加領域３０との間の距離である点Ｘと点Ｘ’との間の距離Ｄｉｓは、０．２～２μｍ、またはこの範囲の任意の部分範囲であってもよい。例えば、様々な実施形態において、点ＸとＸ’との間の距離Ｄｉｓは、０．３～２μｍ、０．４～２μｍ、０．５～２μｍ、０．６～２μｍ、０．７～２μｍ、０．８～２μｍ、０．９～２μｍ、１～２μｍ、１．１～２μｍ、１．２～２μｍ、１．３～２μｍ、１．４～２μｍ、１．５～２μｍ、１．６～２μｍ、１．７～２μｍ、１．８～２μｍ、１．９～２μｍ、０．５～１μｍ、０．５～１．５μｍ、１～１．５μｍ、または０．２～２μｍの任意の他の部分範囲であってもよい。点Ｘ’と点Ｘ’’との間の距離であるドーピング濃度増加領域３０の幅は、０．０５μｍ～０．５μｍであってもよく、この範囲の任意の部分範囲を含むことができる。例えば、様々な実施形態では、ドーピング濃度増加領域３０の幅は、０．１～０．５μｍ、０．１５～０．５μｍ、０．２～０．５μｍ、０．２５～０．５μｍ、０．３～０．５μｍ、０．３５～０．５μｍ、０．４～０．５μｍ、０．４５～０．５μｍ、０．１～０．２μｍ、０．１～０．３μｍ、０．１～０．４μｍ、または０．０５～０．５μｍの任意の他の部分範囲であってもよい。
[0039]図２Ｂは、本開示の追加の実施形態による、点Ｘと点Ｘ’’との間の、基板１２に対向するドリフト層１４の表面に沿ったウェル領域１６のドーピングプロファイルを示す。示されるように、基板１２に対向するドリフト層１４の表面に沿ったウェル領域１６のドーピング濃度は、点Ｘ’まで比較的一定のままであり、この時点で、ドーピング濃度が階段状に増加し、より高いレベルに達し、点Ｘ’’までこのレベルに留まる。
[0040]図２Ｃは、本開示の追加の実施形態による、点Ｘと点Ｘ’’との間の、基板１２に対向するドリフト層１４の表面に沿ったウェル領域１６のドーピングプロファイルを示す。示されるように、基板１２に対向するドリフト層１４の表面に沿ったウェル領域１６のドーピング濃度は、点Ｘ’まで比較的一定のままであり、この時点で、ドーピング濃度が直線的に増加し、より高いレベルに達し、点Ｘ’’までこのレベルに留まる。
[0041]図２Ｄは、本開示の追加の実施形態による、点Ｘと点Ｘ’’との間の、基板１２に対向するドリフト層１４の表面に沿ったウェル領域１６のドーピングプロファイルを示す。示されるように、基板１２に対向するドリフト層１４の表面に沿ったウェル領域１６のドーピング濃度は、点Ｘ’まで比較的一定のままであり、この時点で、ドーピング濃度が、指数関数的に増加し、より高いレベルに達し、点Ｘ’’までこのレベルに留まる。なお、前述の図２Ａ～図２Ｄは例示的なものにすぎず、基板１２に対向するドリフト層１４の表面に沿ったウェル領域１６のドーピングプロファイルは、本開示の原理から逸脱することなく、任意の適切な様式で変化してもよい。一般に、ウェル領域１６のドーピング濃度は、ドーピング濃度が横方向寸法において変化するように不均一である。ウェル領域１６のドーピング濃度は、第１の部分領域（例えば、ＸとＸ’との間）で一定で、第２の部分領域（例えば、Ｘ’とＸ’’との間）で可変であってもよく、またはウェル領域１６のドーピング濃度は、ウェル領域１６の全体（例えば、ＸとＸ’’との間）にわたって可変であってもよい。ウェル領域１６のドーピング濃度は、任意の適切なやり方（線形、勾配状、階段状、指数関数的など）で変化してもよい。
[0042]半導体デバイス１０の短絡耐量をさらに向上させるために、ソース領域１８の抵抗を高くすることができる。上述したように、これは、従来、ソース領域１８に外部抵抗器を追加することによって行われてきた。しかしながら、ソース領域１８に外部抵抗器を追加することは、半導体デバイス１０の他の性能特性に好ましくない影響がある。ソース領域１８の抵抗を増加させる別の仕方は、ソース領域１８のドーピング濃度を下げることである。しかしながら、ソース領域１８のドーピング濃度を一律に下げると、ソースコンタクト２０へのオーミックコンタクトが非線形になる可能性があり、これにより、半導体デバイス１０にかなりの量の順方向電圧降下を加える可能性がある。
[0043]したがって、図３は、本開示の追加の実施形態による半導体デバイス１０を示す。図３に示す半導体デバイス１０は、ソース領域１８の深さが横方向寸法において変化するようにソース領域１８の深さが不均一であることを除いて、図１に示す半導体デバイスと実質的に同様である。特に、ソース領域１８は、ソース領域１８の残りの部分の深さよりも浅い深さを有する深さ減少領域３２を含む。深さ減少領域３２は、半導体デバイス１０のチャネル領域２８に隣接するソース領域１８のエッジ（ソース領域１８とウェル領域１６との界面）に位置し、このエッジは、基板１２に対向するドリフト層１４の表面に対して垂直である。示されるように、ソース領域１８は、横方向に点ＹとＹ’’との間に設けられてもよく、点Ｙ’’は、チャネル領域２８に隣接して基板１２に対向するドリフト層１４の表面に対して垂直に延在するソース領域１８の第１のエッジに位置し、点Ｙは、第１のエッジに対して平行に延在するソース領域１８の第２のエッジに位置する。点Ｙ’において、ソース領域１８の深さが減少し、それによって、深さ減少領域３２を開始してもよい。一実施形態では、点Ｙと点Ｙ’との間のソース領域１８の幅は、０．１～５μｍまたはこの範囲の任意の部分範囲である。例えば、様々な実施形態において、点Ｙと点Ｙ’との間のソース領域１８の幅は、０．２～５μｍ、０．３～５μｍ、０．４～５μｍ、０．５～５μｍ、１～５μｍ、１．５～５μｍ、２～５μｍ、２．５～５μｍ、３～５μｍ、３．５～５μｍ、４～５μｍ、４．５～５μｍ、０．１～１μｍ、１～２μｍ、０．１～３μｍ、１～３μｍ、１～４μｍ、２～４μｍ、３～５μｍなどであってもよい。点Ｙ’と点Ｙ’’との間の距離である深さ減少領域３２の幅も、０．１～５μｍまたはこの範囲の任意の部分範囲である。例えば、深さ減少領域３２の幅は、０．２～５μｍ、０．３～５μｍ、０．４～５μｍ、０．５～５μｍ、１～５μｍ、１．５～５μｍ、２～５μｍ、２．５～５μｍ、３～５μｍ、３．５～５μｍ、４～５μｍ、４．５～５μｍ、０．１～１μｍ、１～２μｍ、０．１～３μｍ、１～３μｍ、１～４μｍ、２～４μｍ、３～５μｍなどであってもよい。深さ減少領域３２内のソース領域１８の深さＤｅｐは、０．１～１．０μｍまたはこの範囲の任意の部分範囲であってもよく、一方、ソース領域１８の残りの部分の深さは、０．２～１．５μｍまたはこの範囲の任意の部分範囲であってもよい。例えば、深さ減少領域３２内のソース領域１８の深さＤｅｐは、０．２～１．０μｍ、０．３～１．０μｍ、０．４～１．０μｍ、０．５～１．０μｍ、０．６～１．０μｍ、０．７～１．０μｍ、０．８～１．０μｍ、０．９～１．０μｍ、０．１～０．２μｍ、０．１～０．３μｍ、０．１～０．４μｍ、０．１～０．５μｍ、０．１～０．６μｍ、０．１～０．７μｍ、０．１～０．８μｍ、０．１～０．９μｍ、０．２～０．５μｍ、０．３～０．６μｍ、０．５～０．８μｍなどであってもよい。ソース領域１８の残りの部分の深さは、０．３～１．５μｍ、０．４～１．５μｍ、０．５～１．５μｍ、０．６～１．５μｍ、０．７～１．５μｍ、０．８～１．５μｍ、０．９～１．５μｍ、１．０～１．５μｍ、１．１～１．５μｍ、１．２～１．５μｍ、１．３～１．５μｍ、１．４～１．５μｍ、０．５～１．０μｍ、０．１～１．０μｍ、０．１～０．５μｍなどであってもよい。深さ減少領域３２の深さは、ソース領域１８の残りの部分の深さの０．０６～０．９３倍小さくてもよい。深さ減少領域３２は、ソース領域１８の残りの部分と比較して深さが１段ステップダウン（ｓｔｅｐ ｄｏｗｎ）されるとして示されているが、深さ減少領域３２はまた、ソース領域１８がチャネル領域２８に近づくにつれてソース領域１８の深さが減るように、または任意の適切なやり方で減少するように形成されてもよい。一般に、ソース領域１８の深さは、チャネル領域に最も近いソース領域１８の横方向エッジの距離に比例してソース領域１８の深さが増加するように不均一であってよく、横方向エッジは、基板１２に対向するドリフト層１４の表面に対して垂直である。
[0044]図４は、半導体デバイス１０の別の実施形態を示しており、ソース領域１８の深さは、チャネル領域２８に近づくにつれて先細りになっている。深さ減少領域３２は、ソースコンタクト２０との線形オーミックコンタクトも維持しながら、ソース領域１８の抵抗を増加させることができる。したがって、半導体デバイス１０の順方向電圧降下を増大させることなく、短絡耐量が改善される。なお、図３および図４に示す実施形態は、単なる例示である。一般に、ソース領域１８の深さは、任意の適切な様式で変化してもよい。例えば、ソース領域１８の深さは、横方向寸法においてソース領域１８の全体にわたって（例えば、ＹとＹ’’との間で）、またはその任意の部分領域にわたって（例えば、Ｙ’とＹ’’との間で）変化してもよい。ソース領域１８の深さは、任意の適切なやり方（例えば、線形、勾配状、階段状、指数関数的など）で変化してもよい。
[0045]図５は、本開示の一実施形態による半導体デバイス１０を製造するための方法を示す流れ図である。図６Ａ～図６Ｅは、図５の流れ図のステップを示しており、したがって、図５と一緒に説明される。最初に、基板１２が設けられる（ブロック１００および図６Ａ）。基板１２は、炭化ケイ素を含むことができ、特に炭化ケイ素半導体ウエハを含むことができる。ドリフト層１４は、基板１２上に設けられる（ブロック１０２および図６Ｂ）。ドリフト層１４は、任意の適切なプロセス、例えば、ドリフト層１４を基板１２上に成長させ、引き続き処理する（例えば、洗浄し、研磨するなど）エピタキシープロセスによって設けられてもよい。ウェル領域１６は、基板１２に対向するドリフト層１４の表面に設けられる（ブロック１０４および図６Ｃ）。以下でさらに詳細に説明されるように、ウェル領域１６は、イオン注入などの注入プロセスを介して設けられてもよい。上述したように、半導体デバイス１０の短絡耐量を向上させるためにドーピング濃度増加領域３０が設けられるように、専用マスクが前記注入プロセス中に基板１２に対向するドリフト層１４の表面上に設けられ、ウェル領域１６内に所望のドーピングプロファイルを形成することができる。ソース領域１８は、基板１２に対向するドリフト層１４の表面に設けられる（ブロック１０６および図６Ｄ）。以下でさらに詳細に説明されるように、ソース領域１８は、イオン注入などの注入プロセスを介して設けられてもよい。上述したように、半導体デバイス１０の短絡耐量を向上させるために深さ減少領域３２が設けられるように、専用マスクが前記注入プロセス中に基板１２に対向するドリフト層１４の表面上に設けられ、ソース領域１８の所望の深さプロファイルを形成することができる。ソースコンタクト２０、ドレインコンタクト２２、ゲート酸化物２４、およびゲートコンタクト２６が設けられる（ブロック１０８および図６Ｅ）。
[0046]図７は、本開示の一実施形態によるウェル領域１６を設ける詳細を示す流れ図である。図８Ａ～図８Ｂならびに図９Ａ～図９Ｂは、図７の流れ図のステップを示しており、したがって図７と一緒に説明される。最初に、ウェル領域注入マスク３４が、基板１２に対向するドリフト層１４の表面上に設けられる（ブロック２００、図８Ａおよび図９Ａ）。なお、ウェル領域注入マスク３４は、ウェル領域１６内に所望のドーピングプロファイルを生成するように構成された専用マスクである。特に、ウェル領域１６の所望のドーピングプロファイルを生成するために、ウェル領域注入マスク３４の厚さ、ウェル領域注入マスク３４の密度、および／またはウェル領域注入マスク３４の材料が変えられてもよい。ウェル領域１６を生成するためにドリフト層１４内に注入するイオンのドーピング深さプロファイルを選択することと共に、ウェル領域注入マスク３４の特性を変えることは、イオンが内部にどの程度深く注入されるかを変化させるため、基板１２に対向するドリフト層１４の表面におけるウェル領域１６のドーピング濃度を変化させる。図８Ａにおいて、ウェル領域注入マスク３４の厚さを単純にステップダウンさせたものが、イオン注入後にドーピング濃度増加領域３０が形成される領域にわたって示されている。ドーピング濃度増加領域３０にわたってウェル領域注入マスク３４の厚さをステップダウンさせると、イオンは、ドーピング濃度増加領域３０内に深く侵入せず、結果として、この領域の基板１２に対向するドリフト層１４の表面近くのドーピング濃度がより高くなる。図９Ａでは、イオン注入後にドーピング濃度増加領域３０が形成される領域にわたってウェル領域注入マスク３４の厚さに傾斜がつけられている。ドーピング濃度増加領域３０にわたってウェル領域注入マスク３４の厚さが傾斜していることにより、この領域の傾斜にわたってイオンが異なる深さに侵入し、結果として、ドーピング濃度増加領域３０のドーピング濃度が傾斜して増加（ｒａｍｐｅｄ ｉｎｃｒｅａｓｅ）することになる。なお、図８Ａおよび図９Ａに示されるウェル領域注入マスク３４は単なる例示である。ウェル領域１６を生成するために、ドーピング濃度増加領域３０を得るための任意の適切なプロセスが使用されてもよく、そのすべてが本明細書において企図される。次いで、基板１２に対向するドリフト層１４の表面に、ウェル領域注入マスク３４を通してイオンが注入される（ブロック２０２、図８Ｂおよび図９Ｂ）。上述したように、これにより、ウェル領域１６およびドーピング濃度増加領域３０が形成される。次いで、ウェル領域注入マスク３４が除去されてもよい（図示せず）。一実施形態では、注入によるピークのドーピング濃度が注入表面の下のある距離で生じるように、逆行性ドーピングプロファイルを用いてイオンを注入することができる。ウェル領域注入マスク３４の特性（例えば、厚さ）と共にイオン注入の逆行性ドーピングプロファイルを制御することにより、上述したように、基板１２に対向するドリフト層１４の表面に沿ったウェル領域１６の所望のドーピングプロファイルを形成することができる。ウェル領域１６の所望のドーピングプロファイルを達成するために、１×１０１２～５×１０１５ｃｍ－２の注入ドーズ量が、１０ｋｅＶ～１．５ＭｅＶの注入エネルギーと共に使用されてもよい。様々な実施形態において、ウェル領域を形成するために使用されるドーパントは、アルミニウム、ホウ素、またはベリリウムであってもよい。
[0047]図１０は、本開示の一実施形態による半導体デバイス１０を製造するための方法を示す流れ図である。図１１Ａ～図１１Ｂおよび図１２Ａ～図１２Ｂは、図１０の流れ図のステップを示しており、したがって、図１０と一緒に説明される。最初に、ソース領域注入マスク３６が、基板１２に対向するドリフト層１４の表面上に設けられる（ブロック３００、図１１Ａおよび図１２Ａ）。なお、ソース領域注入マスク３６は、ソース領域１８内に所望の深さプロファイルを生成するように構成された専用マスクである。特に、ソース領域１８の所望の深さプロファイルを生成するために、ソース領域注入マスク３６の厚さ、ソース領域注入マスク３６の密度、および／またはソース領域注入マスク３６の材料が変えられてもよい。ソース領域１８を生成するためにドリフト層１４内に注入するイオンのドーピング深さプロファイルだけでなく、ソース領域注入マスク３６の特性を変えることは、イオンが内部にどの程度深く注入されるかを変化させるため、基板１２に対向するドリフト層１４の表面におけるソース領域１８のドーピング濃度を変化させる。図１１Ａにおいて、図示されていないがイオン注入後に形成される深さ減少領域３２にわたってソース領域注入マスク３６の厚さを単純にステップダウンさせると、イオンは、深さ減少領域３２を形成するほどには深く侵入しない。図１２Ａにおいて、図示されていないがイオン注入後に形成される深さ減少領域３２にわたって設けられるソース領域注入マスク３６の厚さを傾斜させることにより、半導体デバイス１０のチャネル領域２８に向かって傾斜部が厚くなるため、ソース領域１８の深さが減少する。なお、図１１Ａおよび図１２Ａに示されるソース領域注入マスク３６は単なる例示である。ソース領域１８を生成するために、深さ減少領域３２を得るための任意の適切なプロセスが使用されてもよく、そのすべてが本明細書において企図される。次いで、基板１２に対向するドリフト層１４の表面に、ソース領域注入マスク３６を通してイオンが注入される（ブロック３０２、図１１Ｂおよび図１２Ｂ）。上述したように、この注入は、ソース領域１８および深さ減少領域３２を生成する。次いで、マスクが除去されてもよい（図示せず）。一実施形態では、イオン注入によるドーピング濃度がイオン注入深さまで比較的一定となるように平坦なドーピングプロファイルを用いてイオンが注入されてもよい。ソース領域注入マスク３６の特性（例えば、厚さ）と共にイオン注入の平坦なドーピングプロファイルを制御することにより、ソース領域１８の所望の深さプロファイルの生成が可能になる。ソース領域１８の所望のドーピングプロファイルを達成するために、１×１０１３～５×１０１５ｃｍ－２の注入ドーズ量が、１０ｋｅＶ～１．５ＭｅＶの注入エネルギーと共に使用されてもよい。ソース領域１８を形成するために使用されるドーパントは、様々な実施形態において、窒素、リン、およびヒ素であってもよい。
[0048]前述の例は、ＭＯＳＦＥＴデバイスに関連して説明されているが、本開示の原理はそのように限定されない。上述した特徴は、任意のタイプのトランジスタデバイス、任意のタイプのダイオードなどの任意のタイプの半導体デバイスに適用することができる。さらに、当業者は、本開示の好ましい実施形態に対する改善および変更を認識するであろう。このような改善および変更はすべて、本明細書に開示される概念および以下の請求項の範囲内であると見なされる。

Claims (26)

  1. 第１の導電型を有する基板と
    前記基板上の、前記第１の導電型を有するドリフト層と、
    前記ドリフト層内のウェル領域であって、
    前記第１導電型とは反対の第２の導電型を有し、
    チャネル領域を提供する、
    ウェル領域と、
    前記ウェル領域内のソース領域であって、
    前記ウェル領域が前記ソース領域と前記ドリフト層との間にあり、
    前記第１の導電型を有し、
    前記基板に対向する前記ドリフト層の表面に沿った前記ウェル領域のドーピング濃度が、前記基板に対向する前記ドリフト層の前記表面に沿って変化するように不均一である、
    ソース領域と、
    を備える、半導体デバイス。
  2. 前記基板に対向する前記ドリフト層の前記表面に沿った前記ウェル領域の前記ドーピング濃度が、前記ソース領域と前記ウェル領域との界面との間の距離に比例して増加し、ドーピング濃度の前記増加が前記基板に対向する前記ドリフト領域の前記表面に沿った前記ウェル領域と前記ドリフト領域との界面に向かうようになっている、請求項１に記載の半導体デバイス。
  3. 前記ウェル領域が、ドーピング濃度増加領域が前記ウェル領域と前記ドリフト領域との界面に沿って位置するように、前記ソース領域と前記ウェル領域との界面からある距離だけ分離された前記ドーピング濃度増加領域を含む、請求項１に記載の半導体デバイス。
  4. 前記ウェル領域内の前記ドーピング濃度増加領域のドーピング濃度が、前記ウェル領域の残りの部分のドーピング濃度よりも１．１～２５０倍高い、請求項３に記載の半導体デバイス。
  5. 前記ウェル領域内の前記ドーピング濃度増加領域の前記ドーピング濃度が、２×１０１７～５×１０１９ｃｍ－３である、請求項４に記載の半導体デバイス。
  6. 前記ウェル領域の前記残りの部分の前記ドーピング濃度が、５×１０１５～５×１０１７ｃｍ－３である、請求項５に記載の半導体デバイス。
  7. 前記ドーピング濃度増加領域と、前記ソース領域と前記ウェル領域との間の前記界面との間の前記距離が、０．２～２μｍである、請求項３に記載の半導体デバイス。
  8. 前記基板に対向する前記ドリフト層の前記表面に沿った前記ウェル領域の前記ドーピング濃度が、前記ソース領域と前記ウェル領域との間の前記界面と、前記ウェル領域と前記ドリフト領域との間の前記界面との間で直線的に変化する、請求項３に記載の半導体デバイス。
  9. 前記基板に対向する前記ドリフト層の前記表面に沿った前記ウェル領域の前記ドーピング濃度が、前記ソース領域と前記ウェル領域との間の前記界面と、前記ウェル領域と前記ドリフト領域との間の前記界面との間で階段状に変化する、請求項３に記載の半導体デバイス。
  10. 前記基板に対向する前記ドリフト層の前記表面に沿った前記ウェル領域の前記ドーピング濃度が、前記ソース領域と前記ウェル領域との間の前記界面と、前記ウェル領域と前記ドリフト領域との間の前記界面との間で指数関数的に変化する、請求項３に記載の半導体デバイス。
  11. 前記半導体デバイスが、金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）である、請求項１に記載の半導体デバイス。
  12. 前記ドリフト層に対向する前記基板の表面上のドレインコンタクトと、
    前記ソース領域および前記ウェル領域と接触するような、前記基板に対向する前記ドリフト層の前記表面上のソースコンタクトと、
    前記ウェル領域および前記ソース領域と接触し、前記ソースコンタクトから分離されるような、前記基板に対向する前記ドリフト層の前記表面上のゲート酸化物であって、前記ＭＯＳＦＥＴのチャネル領域が前記ウェル領域内で前記ゲート酸化物の下にある、ゲート酸化物と、
    前記ゲート酸化物上のゲートコンタクトと、
    をさらに備える、請求項１１に記載の半導体デバイス。
  13. 前記ソース領域の深さが不均一である、請求項１に記載の半導体デバイス。
  14. 前記ソース領域の前記深さが、前記チャネル領域からの距離に比例して増加する、請求項１３に記載の半導体デバイス。
  15. 第１の導電型を有する基板と
    前記基板上の、前記第１の導電型を有するドリフト層と、
    前記ドリフト層内のウェル領域であって、
    前記第１導電型とは反対の第２の導電型を有し、
    チャネル領域を提供する、
    ウェル領域と、
    前記ウェル領域内のソース領域であって、
    前記ウェル領域が前記ソース領域と前記ドリフト層との間にあり、
    前記第１の導電型を有し、
    前記ソース領域の深さが不均一である、
    ソース領域と、
    を備える、半導体デバイス。
  16. 前記ソース領域の前記深さが、前記チャネル領域からの距離に比例して増加する、請求項１５に記載の半導体デバイス。
  17. 前記チャネル領域に最も近い前記ソース領域の第１のエッジにおける前記ソース領域の前記深さが、前記第１のエッジに対向する前記ソース領域の第２のエッジにおける前記ソース領域の前記深さよりも０．０６～０．９３倍小さい、請求項１６に記載の半導体デバイス。
  18. 前記ソース領域の前記深さが直線的に変化する、請求項１６に記載の半導体デバイス。
  19. 前記ソース領域の深さが階段状に変化する、請求項１６に記載の半導体デバイス。
  20. 第１の導電型を有する基板を設けるステップと、
    前記基板上にドリフト層を設けるステップであって、前記ドリフト層が前記第１の導電型を有する、ステップと、
    前記ドリフト層内にウェル領域を設けるステップであって、
    前記ウェル領域が前記第１の導電型とは反対の第２の導電型を有し、
    前記ウェル領域がチャネル領域を提供する、
    ように、ウェル領域を設けるステップと、
    前記ウェル領域内にソース領域を設けるステップであって、
    前記ウェル領域が前記ソース領域と前記ドリフト層との間にあり、
    前記ソース領域が前記第１の導電型を有し、
    前記基板に対向する前記ドリフト層の表面に沿った前記ウェル領域のドーピング濃度が、前記ウェル領域が、前記ソース領域と前記ウェル領域との間の接合部から離れた位置にドーピング濃度増加領域を含むように可変である、
    ように、ソース領域を設けるステップと、
    を含む、半導体デバイスを製造するための方法。
  21. 前記ウェル領域が、前記ドーピング濃度増加領域のドーピング濃度が前記ウェル領域の残りの部分のドーピング濃度よりも１．１～２５０倍大きくなるように設けられる、請求項２０に記載の方法。
  22. 前記ウェル領域内の前記ドーピング濃度増加領域のドーピング濃度が２×１０１７～５×１０１９ｃｍ－３である、請求項２０に記載の方法。
  23. 前記ウェル領域の前記残りの部分のドーピング濃度が５×１０１５～５×１０１７ｃｍ－３である、請求項２２に記載の方法。
  24. 前記ドーピング濃度増加領域と、前記ソース領域と前記ウェル領域との間の前記接合部との間の距離が、０．２～２μｍである、請求項２０に記載の方法。
  25. 前記ウェル領域を設けるステップが、前記ドリフト層上にウェル注入マスクを設けるステップおよびイオン注入プロセスを実行するステップを含み、
    前記ソース領域を設けるステップが、前記ドリフト層上にソース注入マスクを設けるステップおよびイオン注入プロセスを実行するステップを含む、
    請求項２０に記載の方法。
  26. 前記ドリフト層を設けるステップが、エピタキシープロセスを介して前記ドリフト層を成長させるステップを含む、請求項２５に記載の方法。
JP2022521259A 2019-10-10 2020-10-02 短絡耐量が改善された半導体デバイスおよびその製造方法 Pending JP2022552269A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/598,646 2019-10-10
US16/598,646 US11309413B2 (en) 2019-10-10 2019-10-10 Semiconductor device with improved short circuit withstand time and methods for manufacturing the same
PCT/US2020/054115 WO2021071758A1 (en) 2019-10-10 2020-10-02 Semiconductor device with improved short circuit withstand time and methods for manufacturing the same

Publications (1)

Publication Number Publication Date
JP2022552269A true JP2022552269A (ja) 2022-12-15

Family

ID=73013819

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022521259A Pending JP2022552269A (ja) 2019-10-10 2020-10-02 短絡耐量が改善された半導体デバイスおよびその製造方法

Country Status (5)

Country Link
US (1) US11309413B2 (ja)
EP (1) EP4042485A1 (ja)
JP (1) JP2022552269A (ja)
CN (1) CN114556589A (ja)
WO (1) WO2021071758A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4120357A1 (en) 2021-07-16 2023-01-18 Hitachi Energy Switzerland AG Power semiconductor device
EP4120362A1 (en) * 2021-07-16 2023-01-18 Hitachi Energy Switzerland AG Power semiconductor device
JP2024041511A (ja) * 2022-09-14 2024-03-27 株式会社東芝 半導体装置及びその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5729037A (en) 1996-04-26 1998-03-17 Megamos Corporation MOSFET structure and fabrication process for decreasing threshold voltage
JP3356629B2 (ja) * 1996-07-15 2002-12-16 日本電気株式会社 横型ｍｏｓトランジスタの製造方法
US6048759A (en) 1998-02-11 2000-04-11 Magepower Semiconductor Corporation Gate/drain capacitance reduction for double gate-oxide DMOS without degrading avalanche breakdown
JP2001024184A (ja) * 1999-07-05 2001-01-26 Fuji Electric Co Ltd 絶縁ゲートトランジスタおよびその製造方法
JP4371521B2 (ja) 2000-03-06 2009-11-25 株式会社東芝 電力用半導体素子およびその製造方法
US8008747B2 (en) * 2008-02-28 2011-08-30 Alpha & Omega Semiconductor, Ltd. High power and high temperature semiconductor power devices protected by non-uniform ballasted sources
US7829402B2 (en) * 2009-02-10 2010-11-09 General Electric Company MOSFET devices and methods of making
JP6700648B2 (ja) * 2012-10-18 2020-05-27 富士電機株式会社 半導体装置の製造方法
JP6182921B2 (ja) * 2013-03-21 2017-08-23 富士電機株式会社 Ｍｏｓ型半導体装置
JP2015032615A (ja) 2013-07-31 2015-02-16 住友電気工業株式会社 炭化珪素半導体装置の製造方法

Also Published As

Publication number Publication date
KR20220079636A (ko) 2022-06-13
WO2021071758A1 (en) 2021-04-15
EP4042485A1 (en) 2022-08-17
US11309413B2 (en) 2022-04-19
CN114556589A (zh) 2022-05-27
US20210111279A1 (en) 2021-04-15

Similar Documents

Publication Publication Date Title
TWI415258B (zh) 具有增強傳導之非貫穿半導體通道的半導體裝置及其製造方法
JP2022552269A (ja) 短絡耐量が改善された半導体デバイスおよびその製造方法
US20070013000A1 (en) Semiconductor device and manufacturing method of the same, and non-isolated DC/DC converter
US20080142811A1 (en) MOSFET devices and methods of fabrication
EP2319083A2 (en) Semiconductor devices with non-punch-through semiconductor channels having enhanced conduction and methods of making
JP2008091450A (ja) 半導体素子
CN110828571A (zh) 半导体器件及其制备方法
US20220416075A1 (en) Vertical semiconductor device with improved ruggedness
CN112701153B (zh) 具有注入拖尾补偿区的碳化硅器件
JP4586547B2 (ja) 接合型電界効果トランジスタ
JP5585646B2 (ja) ノーマリーオフ型埋め込みゲート型炭化珪素静電誘導トランジスタの設計方法、ノーマリーオフ型埋め込みゲート型炭化珪素静電誘導トランジスタおよびその製造方法
KR20190124894A (ko) 반도체 소자 및 그 제조 방법
KR102667168B1 (ko) 개선된 단락 내구 시간을 갖는 반도체 디바이스 및 그 제조 방법들
CN116848640A (zh) 具有波状沟道的mosfet器件
KR101190007B1 (ko) 반도체 소자 및 그 수퍼정션 구조 형성 방법
US20230327014A1 (en) TRENCH SiC POWER SEMICONDUCTOR DEVICE
US8264016B2 (en) Semiconductor device including a channel stop zone
CN111316447B (zh) 用于减轻碳化硅mosfet器件中的短沟道效应的方法和组件
CN212182335U (zh) 一种新型碳化硅纵向扩散金属氧化物半导体晶体管
JP2023535019A (ja) 改善された耐久性を有する縦型ｓｉｃ半導体デバイス
KR101571704B1 (ko) 탄화규소 전계효과 트랜지스터의 제조방법
TW480720B (en) Trench type power MOSFET device with reduced epitaxy layer resistance value and the manufacturing method of the same
KR20150093349A (ko) 탄화규소 전계효과 트랜지스터
KR20150093351A (ko) 탄화규소 전계효과 트랜지스터

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230921