CN114556589A - 具有改进的短路耐受时间的半导体器件及其制造方法 - Google Patents

具有改进的短路耐受时间的半导体器件及其制造方法 Download PDF

Info

Publication number
CN114556589A
CN114556589A CN202080070820.1A CN202080070820A CN114556589A CN 114556589 A CN114556589 A CN 114556589A CN 202080070820 A CN202080070820 A CN 202080070820A CN 114556589 A CN114556589 A CN 114556589A
Authority
CN
China
Prior art keywords
region
well region
doping concentration
drift layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080070820.1A
Other languages
English (en)
Inventor
世亨·柳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wofu Semiconductor Co ltd
Original Assignee
Wofu Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wofu Semiconductor Co ltd filed Critical Wofu Semiconductor Co ltd
Publication of CN114556589A publication Critical patent/CN114556589A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/0869—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H01L21/0465—Making n or p doped regions or layers, e.g. using diffusion using ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823493—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/086—Impurity concentration or distribution

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

半导体器件(10)包括衬底(12)、漂移层(14)、阱区(16)和源极区(18)。衬底(12)具有第一导电类型。漂移层(14)具有第一导电类型并且位于衬底(12)上。阱区(16)具有与第一导电类型相对的第二导电类型并且设置沟道区(28)。源极区(18)位于阱区(16)中并且具有第一导电类型。沿着与衬底(12)相对的漂移层(14)的表面的阱区(16)的掺杂浓度是可变的，使得阱区(16)包括在距源极区(18)和阱区(16)之间的结一定距离处的掺杂浓度增加的区域。

Description

具有改进的短路耐受时间的半导体器件及其制造方法
技术领域
本公开涉及半导体器件，并且尤其涉及对半导体器件的改进以增加其短路耐受时间。
背景技术
金属氧化物半导体场效应晶体管(MOSFET)广泛用于电力电子领域。用于电力应用的MOSFET的一个重要性能特性是短路耐受时间。MOSFET的短路耐受时间是MOSFET在故障发生之前能够耐受短路事件(例如，漏极至源极短路)的时间量。MOSFET的短路耐受时间越长，其在应用中因短路事件而失效的可能性就越小。因此，期望具有较大的短路耐受时间。
最近，碳化硅MOSFET已经取代了用于电力应用的碳化硅MOSFET的硅对应物。这是由于诸如碳化硅MOSFET的导通电阻和开关速度的性能方面的显著改善。然而，由于MOS沟道特性和短沟道效应，碳化硅MOSFET的短路耐受时间一直受到限制。对于MOS沟道特性，碳化硅MOSFET的阈值电压随温度降低，而跨导随温度升高。这些特性降低了碳化硅MOSFET的短路耐受时间。对于短沟道效应，这会导致较差的饱和特性和相对较低的输出电阻。这些效应进一步降低了碳化硅MOSFET的短路耐受时间。
通常，增加碳化硅MOSFET的短路耐受时间的尝试涉及增加器件的结场效应晶体管(JFET)区域中的电阻和/或向器件的源极添加外部电阻器。虽然这些解决方案实际上增加了碳化硅MOSFET的短路耐受时间，但它们也增加了其导通电阻，这降低了整体性能。
因此，需要具有改进的短路耐受时间的MOSFET及其制造方法，该MOSFET不会损害其他性能特性。
发明内容
在一个实施例中，半导体器件包括衬底、漂移层、阱区和源极区。衬底具有第一导电类型。漂移层具有第一导电类型并位于衬底上。阱区具有与第一导电类型相对的第二导电类型并设置沟道区。源极区在阱区中并且具有第一导电类型。阱区在源极区和漂移层之间。沿着与衬底相对的漂移层的表面的阱区的掺杂浓度是非均匀的，使得阱区的掺杂浓度在横向尺寸上变化。如所描述的，通过设置具有掺杂分布的阱区，可以提高半导体器件的短路耐受时间，同时保持器件的其他性能特性。
在一个实施例中，阱区包括在距源极区和阱区之间的界面一定距离处的载流子浓度增加的区域。载流子浓度增加的区域可以与沟道区重叠。
在一个实施例中，半导体器件包括衬底、漂移层、阱区和源极区。衬底具有第一导电类型。漂移层具有第一导电类型并位于衬底上。阱区具有与第一导电类型相对的第二导电类型并设置沟道区。源极区位于阱区中并且具有第一导电类型。阱区在源极区和漂移层之间。源极区的深度是非均匀的。如所描述的，通过设置具有可变深度的源极区，可以提高半导体器件的短路耐受时间，同时保持器件的其他性能特性。
在一个实施例中，源极区的深度与距沟道区的距离成比例地增加。
在一个实施例中，用于制造半导体器件的方法包括：设置衬底；在衬底上设置漂移层；在漂移层中设置阱区；以及在阱区中设置源极区。衬底和漂移层具有第一导电类型。阱区具有与第一导电类型相对的第二导电类型并设置沟道区。源极区具有第一导电类型，并且被设置使得阱区在源极区和漂移层之间。沿着与衬底相对的漂移层的表面的阱区的掺杂浓度是非均匀的，使得阱区的掺杂浓度在横向尺寸上变化。通过如上所述设置具有可变掺杂浓度的阱区，可以提高半导体器件的短路耐受时间，同时保持器件的其他性能特性。
在各种实施例中，半导体器件是金属氧化物半导体场效应晶体管(MOSFET)。
在结合附图阅读优选实施例的以下详细描述之后，本领域技术人员将理解本公开的范围并实现本公开其附加方面。
附图说明
包含在本说明书中并形成本说明书的一部分的附图示出了本公开的几个方面，并且与描述一起用于解释本公开的原理。
图1示出了根据本公开的一个实施例的半导体器件。
图2A至图2D示出了根据本公开的一个实施例的MOSFET中阱区的掺杂分布。
图3示出了根据本公开的一个实施例的半导体器件。
图4示出了根据本公开的一个实施例的半导体器件。
图5是示出根据本公开的一个实施例的用于制造半导体器件的方法的流程图。
图6A至图6E示出了根据本公开的一个实施例的用于制造半导体器件的方法。
图7是示出根据本公开的一个实施例的用于在半导体器件中设置阱区的方法的流程图。
图8A和图8B示出了根据本公开的一个实施例的用于在半导体器件中设置阱区的方法。
图9A和图9B示出了根据本公开的一个实施例的用于在半导体器件中设置阱区的方法。
图10是示出根据本公开的一个实施例的用于在半导体器件中设置源极区的方法的流程图。
图11A和图11B示出了根据本公开的一个实施例的用于在半导体器件中设置源极区的方法。
图12A和图12B示出了根据本公开的一个实施例的用于在半导体器件中设置源极区的方法。
具体实施方式
下面阐述的实施例表示使本领域技术人员能够实践实施例的必要信息，并示出实践实施例的最佳模式。在根据附图阅读以下描述时，本领域技术人员将理解本公开的概念，并将认识到这些概念在本文未特别提及的应用。应当理解，这些概念和应用落入本公开和所附权利要求的范围内。
应当理解，尽管本文可以使用术语第一、第二等来描述各种元件，但这些元件不应受这些术语的限制。这些术语仅用于区分一个元件和另一元件。例如，在不脱离本公开的范围的情况下，第一元件可以被称为第二元件，并且类似地，第二元件可以被称为第一元件。如本文所使用的，术语“和/或”包括一个或多个相关列出的项的任何和所有组合。
应当理解，当诸如层、区域或衬底的元件被称为“在另一元件上”或“延伸到另一元件上”时，它可以直接在另一元件上或直接延伸到另一元件上，或者也可以存在中间元件。相对照地，当一个元件被称为“直接在另一元件上”或“直接延伸到另一元件上”时，没有中间元件存在。同样，应当理解，当诸如层、区域或衬底的元件被称为“在另一元件上方”或“延伸到另一元件上方”时，它可以直接在另一元件上方或直接延伸到另一元件上方，或者也可以存在中间元件。相对照地，当一个元件被称为“直接在另一元件上方”或“直接延伸到另一元件上方”时，没有中间元件存在。还应当理解，当一个元件被称为“连接”或“耦接”到另一元件时，它可以直接连接或耦接到另一元件，或者可以存在中间元件。相对照地，当一个元件被称为“直接连接”或“直接耦接”到另一元件时，没有中间元件存在。
本文可以使用诸如“在…下方”或“在…上方”或“在…上部”或“在…下部”或“水平”或“垂直”的相对术语来描述如图所示的一个元件、层或区域与另一元件、层或区域的关系。应当理解，这些术语和上面讨论的那些旨在包括器件的除了图中所示的定向之外的不同定向。
本文所使用的术语仅出于用于描述特定实施例的目的，而不旨在限制本公开。如本文所使用的，单数形式“一(a)”、“一个(an)”和“该(the)”也旨在包括复数形式，除非上下文明确另有指示。将进一步理解，当本文使用时，术语“包括(comprises)”、“包括(comprising)”、“包括(includes)”和/或“包括(including)”指定所述特征、整数、步骤、操作、元件和/或组件的存在，但不排除一个或多个其他特征、整数、步骤、操作、元件、组件和/或其组的存在或添加。
除非另有定义，否则本文所使用的所有术语(包括技术和科学术语)具有与本公开所属领域的普通技术人员通常理解的相同的含义。将进一步理解，本文所使用的术语应被解释为具有与其在本说明书和现有技术的上下文中的含义一致的含义，并且除非本文明确如此定义，否则不会以理想化或过于正式的意义进行解释。
图1示出了根据本公开的一个实施例的半导体器件10。半导体器件10包括：衬底12；衬底12上的漂移层14；在与衬底12相对的漂移层14的表面中的阱区16；在与衬底12相对的漂移层14的表面中的源极区18，使得源极区18位于阱区16内；在与衬底12相对的漂移层14的表面上，并且特别是在阱区16和源极区18的一部分上的源极接点20；在与漂移层14相对的衬底12的表面上的漏极接点22；在与衬底12相对的漂移层14的表面上，特别是在阱区16和源极区18的一部分上的栅极氧化层24；以及在栅极氧化层24上的栅极接点26。源极接点20与在与衬底12相对的漂移层14的表面上的栅极氧化层24和栅极接点26分隔开。沿着与衬底12相对的漂移层14的表面的阱区16在栅极氧化层24下方的部分形成半导体器件10的沟道区28。
衬底12和漂移层14可以包括碳化硅。在一个实施例中，衬底12、漂移层14和源极区18都是n掺杂的，而阱区16是p掺杂的。然而，本公开的原理同样适用于半导体器件10，其中，衬底12、漂移层14和源极区18是p掺杂的，而阱区是n掺杂的。衬底12的掺杂浓度可以在5×1017至1×1020cm-3之间。在各种实施例中，衬底12的掺杂浓度可以是在5×1017至1×1020cm-3之间的范围内的任何掺杂浓度，或者可以覆盖该范围内的任何子范围。漂移层14的掺杂浓度可以在5×1013至1×1018cm-3之间。在各种实施例中，漂移层14的掺杂浓度可以是在5×1013至1×1018cm-3之间的范围内的任何掺杂浓度，或者可以覆盖该范围内的任何子范围。如下面详细讨论的，阱区16可以包括掺杂浓度增加的区域30，其掺杂浓度在2×1017至5×1019cm-3之间。掺杂浓度增加的区域30的掺杂浓度可以是在2×1017至5×1019cm-3之间的范围内的任何掺杂浓度，或者可以覆盖该范围内的任何子范围。例如，掺杂浓度增加的区域30的掺杂浓度可以在5×1017至5×1019cm-3之间、1×1018至5×1019cm-3之间、5×1018至5×1019cm-3之间、1×1019至5×1019cm-3之间、5×1017至1×1018cm-3之间、1×1018至1×1019cm-3之间等。阱区16的剩余部分的掺杂浓度可以在5×1015至5×1017cm-3之间。阱区16的剩余部分的掺杂浓度可以是在5×1015至5×1017cm-3之间的范围内的任何掺杂浓度，或者可以覆盖该范围内的任何子范围。例如，阱区16的剩余部分的掺杂浓度可以在1×1016至5×1017cm-3之间、5×1016至5×1017cm-3之间、1×1017至5×1017cm-3之间、5×1015至1×1017cm-3之间、5×1015至5×1016cm-3之间等。源极区18的掺杂浓度可以在1×1018至5×1021cm-3之间。源极区18的掺杂浓度可以是在1×1018至5×1021cm-3之间的范围内的任何掺杂浓度，或者可以覆盖该范围内的任何子范围。例如，源极区18的掺杂浓度可以在5×1018至5×1021cm-3之间、1×1019至5×1021cm-3之间、5×1019至5×1021cm-3之间、1×1020至5×1021cm-3之间、5×1020至5×1021cm-3之间、1×1021至5×1021cm-3之间、1×1018至1×1021cm-3之间、1×1018至5×1020cm-3之间、1×1018至1×1020cm-3之间、1×1018至5×1019cm-3之间、1×1018至1×1019cm-3之间等。
在一个实施例中，半导体器件10可以是金属氧化物半导体场效应晶体管(MOSFET)。在操作中，在栅极接点26处设置的偏置电压高于半导体器件10的阈值电压使器件的沟道区28变得导电，使得电流可以从其漏极接点22流向源极接点20。当偏置电压低于半导体器件10的阈值电压时，沟道区28不充分导电以允许电流从漏极接点22流向源极接点20。因此，半导体器件10阻挡跨漂移层14的漏极至源极电压。如上所述，在一些应用中，半导体器件10可能经历短路事件，使得漏极接点22被短路到另一电源。这些短路事件可导致极高的电流流过半导体器件10，并在短时间后导致器件的损坏和故障。如上所述，器件能够耐受短路事件而不发生故障的时间量被称为短路耐受时间。此外，如上所述，传统MOSFET，并且尤其是碳化硅MOSFET，经受相对较低的短路耐受时间。
如上所述，碳化硅MOSFET的短路耐受时间相对较低的一个原因是由于MOS沟道特性，其中，跨导随温度升高而增加，阈值电压随温度升高而降低。当半导体器件10导通时，电流从漂移层14沿着阱区16中的反型层流入源极区18，并流向源极接点20。由于源极区18的有限电阻，该电流流动导致跨源极区18的电压降。跨源极区18电阻的电压降(Vsp)为正，因此增加了源极区18和阱区16之间的反向偏压。半导体器件10的阈值电压(Vth)可以根据等式(1)表示：
Figure BDA0003587271940000071
其中，Vth是半导体器件10的阈值电压，Vth0是当Vsp(跨源极区18电阻的电压)为零时半导体器件10的阈值电压，γ是由等式(2)给出的体效应参数：
Figure BDA0003587271940000072
而φp由等式(3)给出：
Figure BDA0003587271940000073
其中，NA是阱区16的掺杂浓度。如以上等式所示，Vth随着Vsp的增加而增加。此外，随着阱区16的掺杂浓度NA增加得越快，Vth增加得越快。因此，相对于半导体器件10的温度，通过增加阱区16的掺杂浓度是抵消或补偿跨导的增加和阈值电压的降低的一种方法。然而，增加整个阱区16的掺杂浓度导致在正常操作条件下不可接受的高阈值电压和低沟道迁移率(或低跨导)。虽然半导体器件10的沟道区28可以缩短为小于0.2微米(μm)的长度以降低阈值电压并增加跨导，但制造具有这些小尺寸的MOSFET可能非常困难。
因此，为了增加半导体器件10的短路耐受时间，阱区16具有在横向尺寸上变化的非均匀掺杂分布。具体地，阱区16包括掺杂浓度增加的区域30。掺杂浓度增加的区域30是比阱区16的剩余部分掺杂得更高的阱区16的子区域。掺杂浓度增加的区域30位于沿着与衬底12相对的漂移层14的表面的阱区16内，并因此位于沟道区28内。掺杂浓度增加的区域30位于沿着与衬底12相对的漂移层14的表面与源极区18和阱区16之间的结间隔一定距离Dis处，使得掺杂浓度增加的区域30与源极区18分隔如下所述的距离。通过包括掺杂浓度增加的区域30并将阱区16的剩余部分掺杂到较小的水平，在短路耐受时间、阈值电压和跨导之间取得了有利的折衷。具体地，在对半导体器件10的阈值电压和跨导的影响最小的情况下，短路耐受时间显著增加。此外，掺杂浓度增加的区域30还可以通过抑制阱区16的横向耗尽从而增加沟道区28对高电场的屏蔽来减小短沟道效应。虽然掺杂浓度增加的区域30被示为阱区16内的(delineation)离散区域，但是掺杂浓度增加的区域30和阱区16的剩余部分之间的描绘可以是渐进的。通常，阱区16的掺杂浓度可以与从沿着与衬底12相对的漂移区14的表面(点X)的源极区18和阱区16之间的界面朝向沿着与衬底12相对的漂移区14的表面(点X″)的阱区16和漂移区14之间的界面的距离成比例地增加。因此，阱区16的最高掺杂浓度可出现在沿着与衬底12相对的漂移区14的表面的阱区16和漂移区14之间的界面处(点X′)，而阱区16的最低掺杂浓度可出现在沿着与衬底12相对的漂移区的表面的源极区18和阱区14之间的界面处(点X)。
图2A示出了根据本公开的一个实施例的在图1所示的点X和X″之间沿着与衬底12相对的漂移层14的表面的阱区16的掺杂分布，其中，点X位于垂直于与衬底12相对的漂移层14的表面延伸的源极区18的边缘(源极区18和阱区16之间的界面)上，并且点X″位于垂直于与衬底12相对的漂移层14的表面延伸的阱区16的边缘(阱区16和漂移层14之间的界面)上。如图所示，沿着与衬底12相对的漂移层14的表面的阱区16的掺杂浓度在点X和X′之间保持相对恒定，此时它增加并保持在该水平直到点X″，该点″是阱区16与漂移层14的侧面之间的界面。掺杂浓度增加的区域30在点X和X″之间。
在一个实施例中，掺杂浓度增加的区域30的掺杂浓度比阱区16的剩余部分的掺杂浓度大1.1至250倍。掺杂浓度增加的区域30的掺杂浓度可以比阱区16的剩余部分的掺杂浓度大1.1至250之间的范围内或该范围的任何子范围内的任何因数。例如，在各种实施例中，掺杂浓度增加的区域30的掺杂浓度比阱区16的剩余部分的掺杂浓度大10至250倍、大50至250倍、大100至250倍以及大200至250倍。具体地，如上所述，掺杂浓度增加的区域30的掺杂浓度可以在2×1017至5×1019cm-3之间，而阱区16的剩余部分的掺杂浓度可以在5×1015至5×1017cm-3之间。在点X和X′之间的距离Dis，即沿着与衬底12相对的漂移层14的表面的源极区18和掺杂浓度增加的区域30之间的距离，可以在0.2至2μm之间，或者该范围的任何子范围。例如，在各种实施例中，点X和X′之间的距离Dis可以在0.3至2μm之间、0.4至2μm之间、在0.5至2μm之间、在0.6至2μm之间、0.7至2μm之间、0.8至2μm之间、0.9至2μm之间、1至2μm之间、1.1至2μm之间、1.2至2μm之间、1.3至2μm之间、1.4至2μm之间、1.5至2μm之间、1.6至2μm之间、1.7至2μm之间、1.8至2μm之间、1.9至2μm之间、0.5至1μm之间、0.5至1.5μm之间、1至1.5μm之间或0.2至2μm之间的任何其他子范围。掺杂浓度增加的区域30的宽度，即点X′和X″之间的距离，可以在0.05至0.5μm之间，包括该范围的任何子范围。例如，在各种实施例中，掺杂浓度增加的区域30的宽度可以在0.1至0.5μm之间、0.15至0.5μm之间、0.2至0.5μm之间、0.25至0.5μm之间、0.3至0.5μm之间、0.35至0.5μm之间、0.4至0.5μm之间、0.45至0.5μm之间、0.1至0.2μm之间、0.1至0.3μm之间、O.1至0.4μm之间或0.05至0.5μm之间的任何其他子范围。
图2B示出了根据本公开的附加实施例的在点X和X″之间沿着与衬底12相对的漂移层14的表面的阱区16的掺杂分布。如图所示，沿着与衬底12相对的漂移层14的表面的阱区16的掺杂浓度保持相对恒定直到点X′，此时它以阶梯方式增加，达到更高的水平，保持在该水平上直到点X″。
图2C示出了根据本公开的另一实施例的在点X和X″之间沿着与衬底12相对的漂移层14的表面的阱区16的掺杂分布。如图所示，沿着与衬底12相对的漂移层14的表面的阱区16的掺杂浓度保持相对恒定直到点X′，此时它以线性方式增加，达到更高的水平，保持在该水平上直到点X″。
图2D示出了根据本公开的另一实施例的在点X和X″之间沿着与衬底12相对的漂移层14的表面的阱区16的掺杂分布。如图所示，沿着与衬底12相对的漂移层14的表面的阱区16的掺杂浓度保持相对恒定直到点X′，此时它以指数方式增加，达到更高的水平，保持在该水平上直到点X″。值得注意的是，前面的图2A至图2D仅仅是示例性的，并且沿着与衬底12相对的漂移层14的表面的阱区16的掺杂分布可以在不偏离本公开的原理的情况下以任何合适的方式变化。通常，阱区16的掺杂浓度是非均匀的，使得掺杂浓度在横向尺寸上变化。阱区16的掺杂浓度在第一子区(例如，在X和X′之间)中可以是恒定的，而在第二子区(例如，在X′和X″之间)中可以是可变的，或者阱区16的掺杂浓度可以跨整个阱区16(例如，在X和X″之间)是可变的。阱区16的掺杂浓度可以以任何合适的方式(线性、梯度、阶梯、指数等)变化。
为了进一步提高半导体器件10的短路耐受时间，可以增加源极区18的电阻。如上所述，这通常是通过将外部电阻器添加到源极区18来完成的。然而，将外部电阻器添加到源极区18将对半导体器件10的其他性能特性产生不利影响。增加源极区18的电阻的另一种方式是降低源极区18的掺杂浓度。然而，均匀地降低源极区18的掺杂浓度可能导致与源极接点20的非线性欧姆接触，这可能向半导体器件10增加足量的正向压降。
因此，图3示出了根据本公开的附加实施例的半导体器件10。图3所示的半导体器件10基本上类似于图1所示的半导体器件10，除了源极区18的深度是非均匀的，使得源极区18的深度在横向尺寸上变化。具体地，源极区18包括深度减小的区域32，其深度小于源极区18的剩余部分的深度。深度减小的区域32位于与半导体器件10的源极区18的沟道区28相邻的边缘(源极区18和阱区16之间的界面)上，其中，该边缘垂直于与衬底12相对的漂移层14的表面。如图所示，可以在点Y和Y″之间横向设置源极区18，其中，点Y″位于源极区18的第一边缘上，该第一边缘垂直于与沟道区28相邻并与衬底12相对的漂移层14的表面延伸，并且点Y位于源极区18的第二边缘上，该第二边缘平行于第一边缘延伸。在点Y′处，源极区18的深度可以减小，由此开始深度减小的区域32。在一个实施例中，点Y和Y′之间的源极区18的宽度在0.1至5μm之间或该范围的任何子范围之间。例如，在各种实施例中，点Y和Y′之间的源极区18的宽度可以在0.2至5μm之间、0.3至5μm之间、0.4至5μm之间、0.5至5μm之间、1至5μm之间、1.5至5μm之间、2至5μm之间、2.5至5μm之间、3至5μm之间、3.5至5μm之间、4至5μm之间、4.5至5μm之间、0.1至1μm之间、1至2μm之间、0.1至3μm之间、1至3μm之间、1至4μm之间、2至4μm之间、3至5μm之间等。深度减小的区域32的宽度(即点Y′和Y″之间的距离)也在0.1至5μm之间或该范围的任何子范围之间。例如，深度减小的区域32的宽度可以在0.2至5μm之间、0.3至5μm之间、0.4至5μm之间、0.5至5μm之间、1至5μm之间、1.5至5μm之间、2至5μm之间、2.5至5μm之间、3至5μm之间、3.5至5μm之间、4至5μm之间、4.5至5μm之间、0.1至1μm之间、1至2μm之间、0.1至3μm之间、1至3μm之间、1至4μm之间、2至4μm之间、3至5μm之间等。深度减小的区域32内的源极区18的深度Dep可以在0.1至1.0μm之间或该范围的任何子范围之间，而源极区18的剩余部分的深度可以在0.2至1.5μm之间或该范围的任何子范围之间。例如，在深度减小的区域32内的源极区18的深度Dep可能在0.2至1.0μm之间、0.3至1.0μm之间、0.4至1.0μm之间、0.5至1.0μm之间、0.6至1.0μm之间、0.7至1.0μm之间、0.8至1.0μm之间、0.9至1.0μm之间、0.1至0.2μm之间、0.1至0.3μm之间、0.1至0.4μm之间、0.1至0.5μm之间、0.1至0.6μm之间、0.1至0.7μm之间、0.1至0.8μm之间、0.1至0.9μm之间、0.2至0.5μm之间、0.3至0.6μm之间、0.5至0.8μm之间等。源极区18的剩余部分的深度可能在0.3至1.5μm之间、0.4至1.5μm之间、0.5至1.5μm之间、0.6至1.5μm之间、0.7至1.5μm之间、0.8至1.5μm之间、0.9至1.5μm之间、1.0至1.5μm之间、1.1至1.5μm之间、1.2至1.5μm之间、1.3至1.5μm之间、1.4至1.5μm之间、0.5至1.0μm之间、0.1至1.0μm之间、0.1至0.5μm之间等。深度减小的区域32的深度可以比源极区18的剩余部分的深度小0.06至0.93倍。虽然与源极区18的剩余部分相比，深度减小的区域32被示为深度下降的单个阶梯，但是深度减小的区域32也可以被形成为使得随着源极区18接近沟道区28，源极区18的深度斜面下降，或者以任何适当的方式减小。通常，源极区18的深度可以是非均匀的，使得源极区18的深度与源极区18的最靠近沟道区的侧边缘的距离成比例地增加，其中，侧边缘垂直于与衬底12相对的漂移层14的表面。
图4示出半导体器件10的另一实施例，其中，源极区18的深度随着其接近沟道区28而逐渐减小。深度减小的区域32可以增加源极区18的电阻，同时还保持与源极接点20的线性欧姆接触。因此，在不增加半导体器件10的正向压降的情况下，提高了半导体器件10的短路耐受时间。值得注意的是，图3和图4所示的实施例仅仅是示例性的。通常，源极区18的深度可以以任何合适的方式变化。例如，源极区18的深度可以在横向尺寸上跨整个源极区18(例如，在Y和Y″之间，或其任何子区域(例如，在Y′和Y″之间))变化。源极区18的深度可以以任何合适的方式(例如，线性、梯度、阶梯、指数等)变化。
图5是示出根据本公开的一个实施例的用于制造半导体器件10的方法的流程图。图6A至图6E示出了图5中的流程图的步骤，因此将与图5一起讨论。首先，设置衬底12(方框100和图6A)。衬底12可以包括碳化硅，并且特别地可以包括碳化硅半导体晶片。在衬底12上设置漂移层14(方框102和图6B)。漂移层14可以通过任何合适的工艺来设置，例如外延工艺，其中，漂移层14生长在衬底12上并随后处理(例如，清洁、抛光等)。在与衬底12相对的漂移层14的表面中设置阱区16(方框104和图6C)。如下面进一步详细讨论的，可以经由诸如离子注入的注入工艺来设置阱区16。在所述注入工艺期间，可以在与衬底12相对的漂移层14的表面上设置专用掩模，以在阱区16中形成期望的掺杂分布，从而设置掺杂浓度增加的区域30以增加如上所述的半导体器件10的短路耐受时间。在与衬底12相对的漂移层14的表面中设置源极区18(方框106和图6D)。如下面进一步详细讨论的，可以经由诸如离子注入的注入工艺来设置源极区18。在所述注入工艺期间，可以在与衬底12相对的漂移层14的表面上设置专用掩模，以形成源极区18的期望的深度分布，从而设置深度减小的区域32以增加如上所述的半导体器件10的短路耐受时间。设置源极接点20、漏极接点22、栅极氧化层24和栅极接点26(方框108和图6E)。
图7是示出根据本公开的一个实施例的设置阱区16的细节的流程图。图8A至图8B以及图9A至图9B示出了图7中的流程图的步骤，因此与图7一起讨论。首先，在与衬底12相对的漂移层14的表面上设置阱区注入掩模34(方框200，图8A和图9A)。值得注意的是，阱区注入掩模34是专门的掩模，其被配置为在阱区16中产生期望的掺杂分布。具体地，可以改变阱区注入掩模34的厚度、阱区注入掩模34的密度和/或阱区注入掩模34的材料以产生阱区16的期望的掺杂分布。改变阱区注入掩模34的特性以及选择用于将离子注入漂移层14中以产生阱区16的掺杂深度分布改变了在与衬底12相对的漂移层14的表面处的阱区16的掺杂浓度，因为它改变了离子注入其中的深度。在图8A中，示出了在离子注入之后将在其中形成掺杂浓度增加的区域30的区域上阱区注入掩模34的厚度的简单的阶梯下降。在掺杂浓度增加的区域30上阱区注入掩模34的厚度的阶梯下降导致离子不能深入到掺杂浓度增加的区域30中，导致在该区域中与衬底12相对的漂移层14的表面附近的较大的掺杂浓度。在图9A中，在离子注入之后将在其中形成掺杂浓度增加的区域30的区域上设置阱区注入掩模34的厚度的斜面。阱区注入掩模34的厚度在掺杂浓度增加的区域30上的斜面导致离子在该区域的斜面上穿透到不同的深度，导致掺杂浓度增加的区域30中的掺杂浓度的斜面增加。值得注意的是，图8A和图9A所示的阱区注入掩模34仅是示例性的。用于获得掺杂浓度增加的区域30的任何合适的工艺可以用于产生阱区16，所有这些都在本文中考虑。然后离子被注入到与衬底12相对的漂移层14的表面并通过阱区注入掩模34(方框202，图8B和图9B)。如上所述，这产生阱区16和掺杂浓度增加的区域30。然后可以移除阱区注入掩模34(未示出)。在一个实施例中，可以使用反向掺杂分布来注入离子，使得由于注入而产生的峰值掺杂浓度发生在注入表面之下的某一距离处。如上所述，控制离子注入的反向掺杂分布以及阱区注入掩模34的特性(例如，厚度)允许沿着与衬底12相对的漂移层14的表面产生阱区16的期望的掺杂分布。为了实现阱区16的期望的掺杂分布，可以使用1×1012至5×1015cm-2之间的注入剂量以及10keV至1.5MeV之间的注入能量。在各种实施例中，用于形成阱区的掺杂剂可以是铝、硼或铍。
图10是示出根据本公开的一个实施例的用于制造半导体器件10的方法的流程图。图11A至图11B和图12A至图12B示出了图10中的流程图的步骤，因此与图10一起讨论。首先，在与衬底12相对的漂移层14的表面上设置源极区注入掩模36(方框300，图11A和图12A)。值得注意的是，源极区注入掩模36是专用的掩模，其被配置为在源极区18中产生期望的深度分布。具体地，可以改变源极区注入掩模36的厚度、源极区注入掩模36的密度和/或源极区注入掩模36的材料以产生源极区18的期望的深度分布。改变源极区注入掩模36的特性以及用于将离子注入漂移层14中以产生源极区18的掺杂深度分布改变了在与衬底12相对的漂移层14的表面处的源极区18的掺杂浓度，因为它改变了离子注入其中的深度。在图11A中，源极区注入掩模36的厚度在深度减小的区域32上的简单的阶梯下降(未示出但将在离子注入后形成)导致离子不能穿透那么深，并因此产生深度减小的区域32。在图12A中，在深度减小的区域32上设置的源极区注入掩模36的厚度的斜面(未示出但将在离子注入后形成)导致源极区18的深度随着朝向半导体器件10的沟道区28的斜面变厚而减小。值得注意的是，图11A和图12A所示的源极区注入掩模36仅是示例性的。用于获得深度减小的区域32的任何合适的工艺可以用于产生源极区18，所有这些都在本文中考虑。然后离子被注入到与衬底12相对的漂移层14的表面并通过源极区注入掩模36(方框302，图11B和图12B)。如上所述，这产生源极区18和深度减小的区域32。然后可以移除掩模(未示出)。在一个实施例中，可以使用平坦掺杂分布来注入离子，使得由于离子注入而产生的掺杂浓度相对恒定直到离子注入深度。控制离子注入的平坦掺杂分布以及源极区注入掩模36的特性(例如，厚度)允许产生源极区18的期望的深度分布。为了实现源极区18的期望的掺杂分布，可以使用1×1013至5×1015cm-2之间的注入剂量以及10keV至1.5MeV之间的注入能量。在各种实施例中，用于形成源极区18的掺杂剂可以是氮、磷和砷。
虽然在MOSFET器件的上下文中讨论了上述示例，但本公开的原理并不限于此。上述特征可应用于任何类型的半导体器件，诸如任何类型的晶体管器件、任何类型的二极管等。此外，本领域技术人员将认识到对本公开的优选实施例的改进和修改。所有这样的改进和修改都被认为在本文所公开的概念和所附权利要求的范围内。

Claims (26)

1.一种半导体器件，包括：
·衬底，所述衬底具有第一导电类型；
·所述衬底上的漂移层，所述漂移层具有所述第一导电类型；
·所述漂移层中的阱区，其中：
·所述阱区具有与所述第一导电类型相对的第二导电类型；并且
·所述阱区设置沟道区；以及
·所述阱区中的源极区，其中：
·所述阱区在所述源极区和所述漂移层之间；
·所述源极区具有所述第一导电类型；并且
·沿着与所述衬底相对的所述漂移层的表面的所述阱区的掺杂浓度是非均匀的，使得所述阱区的掺杂浓度沿着与所述衬底相对的所述漂移层的所述表面变化。
2.根据权利要求1所述的半导体器件，其中，沿着与所述衬底相对的所述漂移层的所述表面的所述阱区的掺杂浓度与所述源极区和所述阱区之间的界面之间的距离成比例地增加，使得所述掺杂浓度的增加朝向沿着与所述衬底相对的漂移区的所述表面的所述阱区和所述漂移区之间的界面。
3.根据权利要求1所述的半导体器件，其中，所述阱区包括与所述源极区和所述阱区之间的界面间隔一定距离的掺杂浓度增加的区域，使得所述掺杂浓度增加的区域沿着所述阱区和漂移区之间的界面定位。
4.根据权利要求3所述的半导体器件，其中，所述阱区内的所述掺杂浓度增加的区域的掺杂浓度比所述阱区的剩余部分的掺杂浓度大1.1至250倍。
5.根据权利要求4所述的半导体器件，其中，所述阱区内的所述掺杂浓度增加的区域的掺杂浓度在2×1017至5×1019cm-3之间。
6.根据权利要求5所述的半导体器件，其中，所述阱区的所述剩余部分的掺杂浓度在5×1015至5×1017cm-3之间。
7.根据权利要求3所述的半导体器件，其中，所述掺杂浓度增加的区域与所述源极区和所述阱区之间的界面之间的距离在0.2至2μm之间。
8.根据权利要求3所述的半导体器件，其中，沿着与所述衬底相对的所述漂移层的所述表面的所述阱区的掺杂浓度在所述源极区与所述阱区之间的界面和所述阱区与所述漂移区之间的界面之间以线性方式变化。
9.根据权利要求3所述的半导体器件，其中，沿着与所述衬底相对的所述漂移层的所述表面的所述阱区的掺杂浓度在所述源极区与所述阱区之间的界面和所述阱区与所述漂移区之间的界面之间以阶梯方式变化。
10.根据权利要求3所述的半导体器件，其中，沿着与所述衬底相对的所述漂移层的所述表面的所述阱区的掺杂浓度在所述源极区与所述阱区之间的界面和所述阱区与所述漂移区之间的界面之间以指数方式变化。
11.根据权利要求1所述的半导体器件，其中，所述半导体器件是金属氧化物半导体场效应晶体管(MOSFET)。
12.根据权利要求11所述的半导体器件，还包括：
·在与所述漂移层相对的所述衬底的表面上的漏极接点；
·在与所述衬底相对的所述漂移层的所述表面上的源极接点，使得所述源极接点与所述源极区和所述阱区接触；
·在与所述衬底相对的所述漂移层的所述表面上的栅极氧化层，使得所述栅极氧化层与所述阱区和所述源极区接触并且与所述源极接点分隔开，其中，所述MOSFET的沟道区在所述阱区中的所述栅极氧化层下面；以及
·所述栅极氧化层上的栅极接点。
13.根据权利要求1所述的半导体器件，其中，所述源极区的深度是非均匀的。
14.根据权利要求13所述的半导体器件，其中，所述源极区的深度与距所述沟道区的距离成比例地增加。
15.一种半导体器件，包括：
·衬底，所述衬底具有第一导电类型；
·所述衬底上的漂移层，所述漂移层具有所述第一导电类型；
·所述漂移层中的阱区，其中：
·所述阱区具有与所述第一导电类型相对的第二导电类型；并且
·所述阱区设置沟道区；以及
·所述阱区中的源极区，其中：
·所述阱区在所述源极区和所述漂移层之间；
·所述源极区具有所述第一导电类型；并且
·所述源极区的深度是非均匀的。
16.根据权利要求15所述的半导体器件，其中，所述源极区的深度与距所述沟道区的距离成比例地增加。
17.根据权利要求16所述的半导体器件，其中，所述源极区的最靠近所述沟道区的第一边缘处的所述源极区的深度比所述源极区的与所述第一边缘相对的第二边缘处的所述源极区的深度小0.06至0.93倍。
18.根据权利要求16所述的半导体器件，其中，所述源极区的深度以线性方式变化。
19.根据权利要求16所述的半导体器件，其中，所述源极区的深度以阶梯方式变化。
20.一种用于制造半导体器件的方法，包括：
·设置具有第一导电类型的衬底；
·在所述衬底上设置漂移层，所述漂移层具有所述第一导电类型；
·在所述漂移层中设置阱区，使得：
·所述阱区具有与所述第一导电类型相对的第二导电类型；并且
·所述阱区设置沟道区；以及
·在所述阱区中设置源极区，使得：
·所述阱区在所述源极区和所述漂移层之间；
·所述源极区具有所述第一导电类型；并且
·沿着与所述衬底相对的所述漂移层的表面的所述阱区的掺杂浓度是能变的，使得所述阱区包括在距所述源极区和所述阱区之间的结一定距离处的掺杂浓度增加的区域。
21.根据权利要求20所述的方法，其中，所述阱区被设置为使得所述掺杂浓度增加的区域的掺杂浓度比所述阱区的剩余部分的掺杂浓度大1.1至250倍。
22.根据权利要求20所述的方法，其中，所述阱区内的所述掺杂浓度增加的区域的掺杂浓度在2×1017至5×1019cm-3之间。
23.根据权利要求22所述的方法，其中，所述阱区的剩余部分的掺杂浓度在5×1015至5×1017cm-3之间。
24.根据权利要求20所述的方法，其中，所述掺杂浓度增加的区域与所述源极区和所述阱区之间的结之间的距离在0.2μm至2μm之间。
25.根据权利要求20所述的方法，其中：
·设置所述阱区包括：在所述漂移层上设置阱注入掩模并执行离子注入工艺；并且
·设置所述源极区包括：在所述漂移层上设置源极注入掩模并执行离子注入工艺。
26.根据权利要求25所述的方法，其中，设置所述漂移层包括：经由外延工艺生长所述漂移层。
CN202080070820.1A 2019-10-10 2020-10-02 具有改进的短路耐受时间的半导体器件及其制造方法 Pending CN114556589A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/598,646 US11309413B2 (en) 2019-10-10 2019-10-10 Semiconductor device with improved short circuit withstand time and methods for manufacturing the same
US16/598,646 2019-10-10
PCT/US2020/054115 WO2021071758A1 (en) 2019-10-10 2020-10-02 Semiconductor device with improved short circuit withstand time and methods for manufacturing the same

Publications (1)

Publication Number Publication Date
CN114556589A true CN114556589A (zh) 2022-05-27

Family

ID=73013819

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080070820.1A Pending CN114556589A (zh) 2019-10-10 2020-10-02 具有改进的短路耐受时间的半导体器件及其制造方法

Country Status (6)

Country Link
US (1) US11309413B2 (zh)
EP (1) EP4042485A1 (zh)
JP (1) JP2022552269A (zh)
KR (1) KR102667168B1 (zh)
CN (1) CN114556589A (zh)
WO (1) WO2021071758A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102020112522A1 (de) * 2020-03-17 2021-09-23 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleitervorrichtung und herstellungsverfahren dafür
EP4120362A1 (en) * 2021-07-16 2023-01-18 Hitachi Energy Switzerland AG Power semiconductor device
EP4120357A1 (en) 2021-07-16 2023-01-18 Hitachi Energy Switzerland AG Power semiconductor device
JP2024041511A (ja) * 2022-09-14 2024-03-27 株式会社東芝 半導体装置及びその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5729037A (en) 1996-04-26 1998-03-17 Megamos Corporation MOSFET structure and fabrication process for decreasing threshold voltage
JP3356629B2 (ja) * 1996-07-15 2002-12-16 日本電気株式会社 横型ｍｏｓトランジスタの製造方法
US6048759A (en) 1998-02-11 2000-04-11 Magepower Semiconductor Corporation Gate/drain capacitance reduction for double gate-oxide DMOS without degrading avalanche breakdown
JP2001024184A (ja) * 1999-07-05 2001-01-26 Fuji Electric Co Ltd 絶縁ゲートトランジスタおよびその製造方法
JP4371521B2 (ja) 2000-03-06 2009-11-25 株式会社東芝 電力用半導体素子およびその製造方法
US8008747B2 (en) * 2008-02-28 2011-08-30 Alpha & Omega Semiconductor, Ltd. High power and high temperature semiconductor power devices protected by non-uniform ballasted sources
US7829402B2 (en) * 2009-02-10 2010-11-09 General Electric Company MOSFET devices and methods of making
JP6700648B2 (ja) * 2012-10-18 2020-05-27 富士電機株式会社 半導体装置の製造方法
JP6182921B2 (ja) * 2013-03-21 2017-08-23 富士電機株式会社 Ｍｏｓ型半導体装置
JP2015032615A (ja) 2013-07-31 2015-02-16 住友電気工業株式会社 炭化珪素半導体装置の製造方法

Also Published As

Publication number Publication date
KR102667168B1 (ko) 2024-05-21
WO2021071758A1 (en) 2021-04-15
US11309413B2 (en) 2022-04-19
EP4042485A1 (en) 2022-08-17
KR20220079636A (ko) 2022-06-13
US20210111279A1 (en) 2021-04-15
JP2022552269A (ja) 2022-12-15

Similar Documents

Publication Publication Date Title
CN114556589A (zh) 具有改进的短路耐受时间的半导体器件及其制造方法
JP6472776B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
KR102204272B1 (ko) 게이트 트렌치들 및 매립된 종단 구조체들을 갖는 전력 반도체 디바이스들 및 관련 방법들
US9721945B2 (en) Semiconductor device with IGBT and diode
KR101215876B1 (ko) 강화된 성능을 갖는 반도체 디바이스 및 그의 제조 방법
KR101267293B1 (ko) 개선된 성능 및 방법을 가진 전력 반도체 디바이스
US20070013000A1 (en) Semiconductor device and manufacturing method of the same, and non-isolated DC/DC converter
US20080142811A1 (en) MOSFET devices and methods of fabrication
DE102014110006A1 (de) Ladungskompensations-Halbleitervorrichtungen
CN110828571A (zh) 半导体器件及其制备方法
CN112701153B (zh) 具有注入拖尾补偿区的碳化硅器件
JP2005510061A (ja) トレンチ・ゲート半導体装置とその製造方法
JP2023539577A (ja) 短絡耐量を向上させたパワー炭化ケイ素ベースの半導体デバイス及びそのようなデバイスを作製する方法
JP4586547B2 (ja) 接合型電界効果トランジスタ
KR20230121566A (ko) 전류 확산 영역을 갖는 반도체 장치
KR102094769B1 (ko) 다중 에피 성장법으로 구현된 p 쉴드 구조의 전력 반도체 및 그 제조 방법
US20230327014A1 (en) TRENCH SiC POWER SEMICONDUCTOR DEVICE
US8264016B2 (en) Semiconductor device including a channel stop zone
CN212182335U (zh) 一种新型碳化硅纵向扩散金属氧化物半导体晶体管
US20240105832A1 (en) Field effect transistor comprising edge termination area
US20220320290A1 (en) Planar SiC MOSFET with Retrograde Implanted Channel
EP4231358A1 (en) Transistor, power electronic switching device and method for manufacturing a transistor
EP1782483A2 (en) Semiconductor devices and the manufacture thereof
KR100933383B1 (ko) 접합장벽쇼트키 게이트 구조를 갖는 고전압 탄화규소쇼트키 접합형 전계효과 트랜지스터 및 그 제조방법
WO2022040155A1 (en) Single sided channel mesa power junction field effect transistor

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination