JP2022535476A - Ｆｅｔ制御装置及び方法 - Google Patents

Abstract

本発明は、ＦＥＴ制御装置及び方法に関し、より詳しくは、ＦＥＴに印加される電圧をＦＥＴのソース端子の電圧に対応するように調節して、ＦＥＴの動作状態を正確に制御するＦＥＴ制御装置及び方法を提供することを目的とする。本発明の一態様によれば、キャパシタを用いてゲート端子に印加される電圧をソース端子の電圧に合わせて適応的に制御することができる。したがって、ソース端子が、接地ではなく、外部負荷に接続された場合であっても、ＦＥＴの動作状態を円滑且つ正確に制御することができる。また、本発明の一態様によれば、ＦＥＴのゲート端子に一定範囲内の電圧を印加することができる。

Description

本発明は、ＦＥＴ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ、電界効果トランジスタ）制御装置及び方法に関し、より詳しくは、ＦＥＴの動作状態を正確に制御するＦＥＴ制御装置及び方法に関する。

本出願は、２０１９年１１月２６日付け出願の韓国特許出願第１０－２０１９－０１５３７０１に基づく優先権を主張し、当該出願の明細書及び図面に開示された内容は、すべて本出願に組み込まれる。

近年、ノートパソコン、ビデオカメラ、携帯電話などのような携帯用電子製品の需要が急激に伸び、電気自動車、エネルギー貯蔵用蓄電池、ロボット、衛星などの開発が本格化するにつれて、繰り返して充放電可能な高性能バッテリーに対する研究が活発に行われている。

現在、ニッケルカドミウム電池、ニッケル水素電池、ニッケル亜鉛電池、リチウムバッテリーなどのバッテリーが商用化しているが、中でもリチウムバッテリーはニッケル系列のバッテリーに比べてメモリ効果が殆ど起きず充放電が自在であって、自己放電率が非常に低くてエネルギー密度が高いという長所から脚光を浴びている。

一方、このようなバッテリーがバッテリーパックに備えられる場合、バッテリーパックのメイン充放電経路上には、バッテリーから出力された電流またはバッテリーに流れ込む電流が流れるメインリレーが配置される。

例えば、ドレイン端子、ソース端子及びゲート端子を含むＮチャネルＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ ＦＥＴ、金属酸化物半導体電界効果トランジスタ）がメインリレーに適用された場合、ソース端子とゲート端子との電圧差が一定水準以上である場合のみ、ドレイン端子とソース端子とが通電できる。この場合、ソース端子とゲート端子とが共通接地に接続された場合であれば、ゲート端子に印加される電圧を調節してＦＥＴの動作状態を制御することができる。ただし、ソース端子とゲート端子とが共通接地に接続されていない場合、ソース端子に印加される電圧を考慮しなければＦＥＴの動作状態を制御できないという問題がある。すなわち、ＦＥＴの動作状態を正確に制御するため、ゲート端子に印加される電圧をソース端子に印加される電圧に適応的に調節する技術が必要である。

本発明は、上記問題点に鑑みてなされたものであり、ＦＥＴに印加される電圧をＦＥＴのソース端子の電圧に対応するように調節して、ＦＥＴの動作状態を正確に制御するＦＥＴ制御装置及び方法を提供することを目的とする。

本発明の他の目的及び長所は、下記の説明によって理解でき、本発明の実施形態によってより明らかに分かるであろう。また、本発明の目的及び長所は、特許請求の範囲に示される手段及びその組合せによって実現することができる。

本発明の一態様によるＦＥＴ制御装置は、ドレイン端子、ゲート端子及びソース端子を含むＦＥＴの動作状態を制御する装置であって、放電ラインを通じてゲート端子とソース端子との間にＦＥＴと並列で接続されるように構成されたキャパシタと、充電ラインを通じてキャパシタに電気的に接続され、充電ラインが通電されればキャパシタを充電するように構成された電圧源と、ソース端子の電圧及びキャパシタの電圧を測定するように構成された測定部と、測定部からソース端子の電圧及びキャパシタの電圧を受信し、ソース端子の電圧に基づいて目標電圧を設定し、キャパシタの電圧が目標電圧以上になるまで充電ラインを通電させて電圧源によってキャパシタを充電させ、キャパシタの充電が完了した後、放電ラインを通電させてＦＥＴの動作状態を制御するように構成された制御部と、を含む。

制御部は、予め設定された臨界電圧とソース端子の電圧とを足して目標電圧を設定するように構成され得る。

臨界電圧は、ＦＥＴの動作状態をターンオン状態にする、ゲート端子とソース端子との間の電圧差に予め設定され得る。

放電ラインは、ゲート端子とキャパシタの一端とを接続するように構成された第１スイッチが備えられた第１単位ラインと、ソース端子とキャパシタの他端とを接続するように構成された第２スイッチが備えられた第２単位ラインと、を含むように構成され得る。

充電ラインは、キャパシタの一端と電圧源の正極端子とを接続するように構成された第３スイッチが備えられた第３単位ラインと、キャパシタの他端と電圧源の負極端子とを接続するように構成された第４スイッチが備えられた第４単位ラインと、を含むように構成され得る。

キャパシタの一端は、第１スイッチと第３スイッチとの間に接続されるように構成され得る。

キャパシタの他端は、第２スイッチと第４スイッチとの間に接続されるように構成され得る。

制御部は、第１スイッチ及び第２スイッチの動作状態を同時に制御し、第３スイッチ及び第４スイッチの動作状態を同時に制御するように構成され得る。

制御部は、キャパシタの充電が完了した後、所定の制御周期毎に、充電ライン及び放電ラインのいずれか一方を通電させ、他方を遮断させるように構成され得る。

所定の制御周期は、キャパシタの電圧が目標電圧以上に維持されるように設定された周期である。

制御部は、ソース端子の電圧が変更された場合、変更されたソース端子の電圧に対応するように目標電圧を再設定し、再設定された目標電圧に基づいて所定の制御周期を変更するように構成され得る。

測定部は、ドレイン端子の電圧をさらに測定するように構成され得る。

制御部は、測定部からドレイン端子の電圧を受信し、ＦＥＴの動作状態に基づいてドレイン端子の電圧とソース端子の電圧とを比較して、ＦＥＴの故障を診断するように構成され得る。

本発明の他の態様によるバッテリーパックは、本発明の一態様によるＦＥＴ制御装置を含む。

本発明のさらに他の態様によるＦＥＴ制御方法は、ドレイン端子、ゲート端子及びソース端子を含むＦＥＴの動作状態を制御する方法であって、ソース端子の電圧、及びＦＥＴに並列で接続されたキャパシタの電圧を測定する電圧測定段階と、電圧測定段階で測定されたソース端子の電圧に基づいて目標電圧を設定する目標電圧設定段階と、キャパシタの電圧が目標電圧以上になるようにキャパシタを充電するキャパシタ充電段階と、キャパシタ充電段階で充電が完了したキャパシタを用いてＦＥＴの動作状態を制御するＦＥＴ動作状態制御段階と、を含む。

本発明の一態様によれば、キャパシタを用いてゲート端子に印加される電圧をソース端子の電圧に合わせて適応的に制御することができる。したがって、ソース端子が、接地ではなく、外部負荷に接続された場合であっても、ＦＥＴの動作状態を円滑且つ正確に制御することができる。

また、本発明の一態様によれば、ＦＥＴのゲート端子に一定範囲内の電圧を印加することができる。

本発明の効果は上記の効果に制限されず、他の効果は特許請求の範囲の記載から当業者に明確に理解できるであろう。

本明細書に添付される次の図面は、発明の詳細な説明ともに本発明の技術的な思想をさらに理解させる役割をするものであるため、本発明は図面に記載された事項だけに限定されて解釈されてはならない。

本発明の一実施形態によるＦＥＴ制御装置を概略的に示した図である。 本発明の一実施形態によるＦＥＴ制御装置を含むバッテリーパックの構成を例示的に示した図である。 本発明の一実施形態によるＦＥＴ制御装置を含むバッテリーパックにおいて、キャパシタが充電されるときの例示的構成を示した図である。 本発明の一実施形態によるＦＥＴ制御装置を含むバッテリーパックにおいて、キャパシタが放電するときの例示的構成を示した図である。 本発明の一実施形態によるＦＥＴ制御装置において、キャパシタの電圧変化の例を示した図である。 本発明の一実施形態によるＦＥＴ制御装置において、キャパシタの電圧変化の他の例を示した図である。 本発明の他の実施形態によるＦＥＴ制御方法を概略的に示した図である。

本明細書及び特許請求の範囲に使われた用語や単語は通常的や辞書的な意味に限定して解釈されてはならず、発明者自らは発明を最善の方法で説明するために用語の概念を適切に定義できるという原則に則して本発明の技術的な思想に応ずる意味及び概念で解釈されねばならない。

したがって、本明細書に記載された実施形態及び図面に示された構成は、本発明のもっとも望ましい一実施形態に過ぎず、本発明の技術的な思想のすべてを代弁するものではないため、本出願の時点においてこれらに代替できる多様な均等物及び変形例があり得ることを理解せねばならない。

また、本発明の説明において、関連公知構成または機能についての具体的な説明が本発明の要旨を不明瞭にし得ると判断される場合、その詳細な説明は省略する。

第１、第２などのように序数を含む用語は、多様な構成要素のうちある一つをその他の要素と区別するために使われたものであり、これら用語によって構成要素が限定されることはない。

明細書の全体において、ある部分がある構成要素を「含む」とするとき、これは特に言及されない限り、他の構成要素を除外するものではなく、他の構成要素をさらに含み得ることを意味する。

また、明細書に記載された制御部のような用語は少なくとも一つの機能や動作を処理する単位を意味し、ハードウェア、ソフトウェア、またはハードウェアとソフトウェアとの組合せで具現され得る。

さらに、明細書の全体において、ある部分が他の部分と「連結（接続）」されるとするとき、これは「直接的な連結（接続）」だけではなく、他の素子を介在した「間接的な連結（接続）」も含む。

以下、添付された図面を参照して本発明の望ましい実施形態を詳しく説明する。

図１は、本発明の一実施形態によるＦＥＴ制御装置１００を概略的に示した図である。図２は、本発明の一実施形態によるＦＥＴ制御装置１００を含むバッテリーパック１の構成を例示的に示した図である。

ここで、ＦＥＴ２０とは、電界効果トランジスタ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）であって、図２を参照すると、ＦＥＴ２０はドレイン端子Ｄ、ゲート端子Ｇ及びソース端子Ｓを含むことができる。

望ましくは、ＦＥＴ２０としてＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ ＦＥＴ、金属酸化物半導体電界効果トランジスタ）が適用され得る。望ましくは、ＦＥＴ２０としてＮチャネルＭＯＳＦＥＴが適用され得る。以下、ＦＥＴ２０がＮチャネルＭＯＳＦＥＴであると仮定して説明する。

図１を参照すると、本発明の一実施形態によるＦＥＴ制御装置１００は、キャパシタ１１０、電圧源１２０、測定部１３０及び制御部１４０を含むことができる。

キャパシタ１１０は、放電ラインを通じてゲート端子Ｇとソース端子Ｓとの間にＦＥＴ２０と並列で接続されるように構成され得る。ここで、放電ラインとは、キャパシタ１１０の一端Ｃ１とＦＥＴ２０のゲート端子Ｇとの間を接続するライン、及びキャパシタ１１０の他端Ｃ２とＦＥＴ２０のソース端子Ｓとを接続するラインを称する。すなわち、放電ラインは、キャパシタ１１０が放電するとき、キャパシタ１１０に貯蔵された電流がＦＥＴ２０に向かって出力されるラインを称する。

図２を参照すると、バッテリーパック１は、バッテリーセル１０、ＦＥＴ２０及びＦＥＴ制御装置１００を含むことができる。ＦＥＴ２０は、バッテリーパック１の正極端子Ｐ＋とバッテリーセル１０の正極端子との間に直列で接続され得る。

具体的には、ＦＥＴ２０のドレイン端子Ｄがバッテリーセル１０の正極端子に直接接続され、ＦＥＴ２０のソース端子Ｓがバッテリーパック１の正極端子Ｐ＋に直接接続され得る。そして、キャパシタ１１０の一端Ｃ１がＦＥＴ２０のゲート端子Ｇに接続され、キャパシタ１１０の他端Ｃ２がＦＥＴ２０のソース端子Ｓに接続され得る。すなわち、図２に示されたように、キャパシタ１１０は、ＦＥＴ２０のゲート端子Ｇとソース端子Ｓとの間で、ＦＥＴ２０と電気的に並列で接続され得る。したがって、キャパシタ１１０、ＦＥＴ２０のゲート端子Ｇ及びソース端子Ｓは閉回路を形成することができる。

一方、図２に示されたバッテリーパック１において、バッテリーセル１０とは、負極端子及び正極端子を備え、物理的に分離可能な一つの独立したセルを意味する。一例として、一つのパウチ型リチウムポリマーセルをバッテリーセル１０として見なし得る。また、図２の図示と異なって、バッテリーパック１には一つ以上のバッテリーセル１０が直列及び／または並列で接続されて備えられてもよい。すなわち、バッテリーパック１には一つ以上のバッテリーセル１０を備えるバッテリーモジュールが含まれてもよい。

電圧源１２０は、充電ラインを通じてキャパシタ１１０に電気的に接続されるように構成され得る。ここで、充電ラインとは、キャパシタ１１０の一端Ｃ１と電圧源１２０の正極端子とを接続するライン、及びキャパシタ１１０の他端Ｃ２と電圧源１２０の負極端子とを接続するラインを称する。すなわち、充電ラインは、キャパシタ１１０が充電されるとき、電圧源１２０からの電流が印加されるラインを示す。

例えば、電圧源１２０は、１２［Ｖ］の直流電流を出力可能な電圧源であって、バッテリーパック１に備えられたバッテリーセル１０とは独立した電圧源であり得る。

図２を参照すると、電圧源１２０の正極端子はキャパシタ１１０の一端Ｃ１に接続され、電圧源１２０の負極端子はキャパシタ１１０の他端Ｃ２に接続され得る。キャパシタ１１０と電圧源１２０とは閉回路を形成することができる。

また、電圧源１２０は、充電ラインが通電されれば、キャパシタ１１０を充電するように構成され得る。

例えば、図２の実施形態において、第３スイッチＳＷ３及び第４スイッチＳＷ４の動作状態がターンオン状態に制御されれば、電圧源１２０によってキャパシタ１１０が充電できる。具体的には、第３スイッチＳＷ３及び第４スイッチＳＷ４の動作状態がターンオン状態に制御されれば、電圧源１２０から出力された電流は、第３スイッチＳＷ３、キャパシタ１１０、第４スイッチＳＷ４及び電圧源１２０から形成された閉回路を流れ得る。したがって、充電ラインが通電されれば、キャパシタ１１０が充電される。

測定部１３０は、ソース端子Ｓの電圧（Ｖｓ）及びキャパシタ１１０の電圧を測定するように構成され得る。

例えば、図２を参照すると、測定部１３０は、第２センシングラインＳＬ２、第３センシングラインＳＬ３及び第４センシングラインＳＬ４と接続され得る。測定部１３０は、第２センシングラインＳＬ２を通じてＦＥＴ２０のソース端子Ｓの電圧（Ｖｓ）を測定することができる。そして、測定部１３０は、第３センシングラインＳＬ３及び第４センシングラインＳＬ４を通じてキャパシタ１１０の電圧を測定することができる。このとき、測定部１３０は、第３センシングラインＳＬ３を通じてキャパシタ１１０の一端Ｃ１の電圧を測定し、第４センシングラインＳＬ４を通じてキャパシタ１１０の他端Ｃ２の電圧を測定し得る。そして、測定部１３０は、測定したキャパシタ１１０の両端電圧の差を算出することで、キャパシタ１１０の電圧を測定し得る。

制御部１４０は、測定部１３０からソース端子Ｓの電圧（Ｖｓ）及びキャパシタ１１０の電圧を受信するように構成され得る。

制御部１４０と測定部１３０とは互いに接続されて信号を送受信することができる。

例えば、図２を参照すると、制御部１４０と測定部１３０とは有線ラインを通じて互いに接続され、互いに信号を送受信し得る。

他の例として、図２の図示と異なって、制御部１４０と測定部１３０とは無線通信を通じて互いに接続され、互いに信号を送受信してもよい。

測定部１３０は、測定したソース端子Ｓの電圧（Ｖｓ）及びキャパシタ１１０の電圧をデジタル信号の形態に変換し得る。そして、測定部１３０は、変換したデジタル信号を制御部１４０と接続されたラインに出力することができる。制御部１４０は、測定部１３０からデジタル信号を受信し、受信したデジタル信号を読み出して測定部１３０が測定したソース端子Ｓの電圧（Ｖｓ）及びキャパシタ１１０の電圧を取得することができる。

制御部１４０は、ソース端子Ｓの電圧（Ｖｓ）に基づいて目標電圧（Ｖｔ）を設定するように構成され得る。

ＦＥＴ２０の場合、ゲート端子Ｇに印加される電圧がソース端子Ｓに印加される電圧よりも所定の大きさ以上になる場合のみに、ドレイン端子Ｄからソース端子Ｓに電流が流れ得る。すなわち、ＦＥＴ２０は、ゲート電圧（Ｖｇｓ）が予め設定された臨界電圧（Ｖｔｈ）以上である場合のみに、ドレイン端子Ｄからソース端子Ｓに電流が流れ得る。ここで、ゲート電圧（Ｖｇｓ）とは、ゲート端子Ｇの電圧（Ｖｇ）からソース端子Ｓの電圧（Ｖｓ）を引いた電圧値である。また、ここで、臨界電圧（Ｖｔｈ）とは、ＦＥＴ２０の動作状態がターンオン状態になるように予め設定された電圧値である。すなわち、臨界電圧（Ｖｔｈ）は、ＦＥＴ２０の仕様に応じて異なるように設定され得る。このようなＦＥＴ２０の特性を考慮すれば、目標電圧（Ｖｔ）は、ＦＥＴ２０のドレイン端子Ｄとソース端子Ｓとが通電されるようにゲート端子Ｇに印加されるべき最小要求電圧であり得る。

制御部１４０は、測定部１３０から受信したソース端子Ｓの電圧（Ｖｓ）に基づいて、ＦＥＴ２０のゲート端子Ｇに印加されるべき目標電圧（Ｖｔ）を設定することができる。

例えば、ＦＥＴ２０のドレイン端子Ｄとソース端子Ｓとが通電されるために必要な臨界電圧（Ｖｔｈ）が３［Ｖ］であり、測定されたソース端子Ｓの電圧（Ｖｓ）が１［Ｖ］であると仮定する。もし、予め設定された臨界電圧（Ｖｔｈ）３［Ｖ］に合わせてゲート端子Ｇに３［Ｖ］電圧を印加すれば、ゲート端子Ｇの電圧（Ｖｇ）とソース端子Ｓとの電圧差であるゲート電圧（Ｖｇｓ）が２［Ｖ］になるため、ＦＥＴ２０の動作状態がターンオン状態に切り換えられないことがあり得る。このような場合は、ソース端子Ｓ側が接地に接続されていない場合であって、例えば、図２の実施形態においてバッテリーパック１に１［Ｖ］の電圧を有する負荷が接続された場合であり得る。したがって、制御部１４０は、ソース端子Ｓが接地だけでなく、他の負荷に接続された場合（例えば、ソース端子Ｓの電圧（Ｖｓ）が０［Ｖ］ではない場合）まで考慮して、ゲート端子Ｇに印加されるべき目標電圧（Ｖｔ）を４［Ｖ］に設定し得る。すなわち、制御部１４０は、予め設定された臨界電圧（Ｖｔｈ）とソース端子Ｓの電圧（Ｖｓ）とを足して目標電圧（Ｖｔ）を設定するように構成され得る。

制御部１４０は、キャパシタ１１０の電圧が目標電圧（Ｖｔ）以上になるまで充電ラインを通電させ、電圧源１２０によってキャパシタ１１０を充電させるように構成され得る。

図２を参照すると、電圧源１２０は、充電ラインを通じてキャパシタ１１０に電気的に接続され、充電ラインが通電されればキャパシタ１１０を充電するように構成され得る。したがって、制御部１４０は、キャパシタ１１０の電圧が設定した目標電圧（Ｖｔ）以上になるまで充電ラインを通電させることができる。

例えば、上述した実施形態のように、臨界電圧（Ｖｔｈ）が３［Ｖ］であり、ソース端子Ｓの電圧（Ｖｓ）が１［Ｖ］であり、設定された目標電圧（Ｖｔ）が４［Ｖ］であると仮定する。制御部１４０は、充電ラインを通電させて、電圧源１２０によってキャパシタ１１０を充電させ得る。そして、制御部１４０は、測定部１３０からキャパシタ１１０の電圧を受信し続け、キャパシタ１１０の電圧が４［Ｖ］以上になったか否かを判断し得る。

制御部１４０は、キャパシタ１１０の充電が完了した後、放電ラインを通電させてＦＥＴ２０の動作状態を制御するように構成され得る。

望ましくは、制御部１４０は、充電ラインの接続を遮断してから放電ラインを通電させることができる。この場合、キャパシタ１１０に貯蔵された電流が放電ラインに流れながら、キャパシタ１１０の電圧がＦＥＴ２０のゲート端子Ｇに印加され得る。キャパシタ１１０の電圧が目標電圧（Ｖｔ）以上であるため、ゲート電圧（Ｖｇｓ）は予め設定された臨界電圧（Ｖｔｈ）以上になり得る。したがって、ＦＥＴ２０の動作状態がターンオン状態に切り換えられ、バッテリーセル１０から出力された電流がドレイン端子Ｄからソース端子Ｓに流れることができる。

例えば、図２の実施形態において、バッテリーパック１の正極端子Ｐ＋と負極端子Ｐ－とに負荷が接続されていると仮定する。制御部１４０が放電ラインを通電させれば、目標電圧（Ｖｔ）以上に充電されたキャパシタ１１０によってＦＥＴ２０の動作状態がターンオン状態に切り換えられ、バッテリーセル１０から出力された電流がＦＥＴ２０を通過して負荷に印加できる。

本発明の一実施形態によるＦＥＴ制御装置１００は、キャパシタ１１０を用いてゲート端子Ｇに印加される電圧をソース端子Ｓの電圧（Ｖｓ）に応じて制御することができる。すなわち、ＦＥＴ制御装置１００は、ソース端子Ｓの電圧（Ｖｓ）を考慮して、ゲート端子Ｇに印加されるべき目標電圧（Ｖｔ）を設定することができる。したがって、ソース端子Ｓが、接地ではない外部負荷に接続された場合であっても、ＦＥＴ２０の動作状態を円滑且つ正確に制御することができる。

一方、充電状態推定装置１００に備えられた制御部１４０は、本発明で実行される多様な制御ロジックを実行するため、当業界に知られたプロセッサ、ＡＳＩＣ（ａｐｐｌｉｃａｔｉｏｎ－ｓｐｅｃｉｆｉｃ ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ）、他のチップセット、論理回路、レジスタ、通信モデム、データ処理装置などを選択的に含み得る。また、制御ロジックがソフトウェアとして具現されるとき、制御部１４０はプログラムモジュールの集合として具現され得る。このとき、プログラムモジュールはメモリに保存され、制御部１４０によって実行され得る。メモリは、制御部１４０の内部または外部に備えられ得、周知の多様な手段で制御部１４０と接続され得る。

以下、本発明の一実施形態によるＦＥＴ制御装置１００の例示的構成についてより詳しく説明する。

放電ラインは、ゲート端子Ｇとキャパシタ１１０の一端Ｃ１とを接続するように構成された第１スイッチＳＷ１が備えられた第１単位ライン、及びソース端子Ｓとキャパシタ１１０の他端Ｃ２とを接続するように構成された第２スイッチＳＷ２が備えられた第２単位ラインを含むように構成され得る。

具体的には、放電ラインは、第１単位ライン及び第２単位ラインから構成され得る。第１単位ラインには、ＦＥＴ２０のゲート端子Ｇとキャパシタ１１０の一端Ｃ１との接続をターンオン又はターンオフする第１スイッチＳＷ１が配置され得る。そして、第２単位ラインには、ＦＥＴ２０のソース端子Ｓとキャパシタ１１０の他端Ｃ２との接続をターンオン又はターンオフする第２スイッチＳＷ２が配置され得る。

例えば、図２の実施形態において、第１単位ラインは、ゲート端子Ｇとキャパシタ１１０の一端Ｃ１との間のラインであり得る。第１単位ラインには、ゲート端子Ｇ及びキャパシタ１１０の一端Ｃ１と直列で接続された第１スイッチＳＷ１が配置され得る。そして、第２単位ラインは、ソース端子Ｓとキャパシタ１１０の他端Ｃ２との間のラインであり得る。第２単位ラインには、ソース端子Ｓ及びキャパシタ１１０の他端Ｃ２と直列で接続された第２スイッチＳＷ２が配置され得る。

また、第１スイッチＳＷ１及び第２スイッチＳＷ２は、制御部１４０によって動作状態が制御され得る。

例えば、図２の実施形態において、制御部１４０は、第１制御ラインＣＬ１を通じて第１スイッチＳＷ１及び第２スイッチＳＷ２と接続され得る。そして、制御部１４０は、動作状態制御信号を第１制御ラインＣＬ１に出力し、第１スイッチＳＷ１及び第２スイッチＳＷ２の動作状態を制御することができる。ここで、動作状態制御信号には、第１スイッチＳＷ１及び第２スイッチＳＷ２の動作状態をターンオン状態に切り換えるためのターンオン制御信号、及びターンオフ状態に切り換えるためのターンオフ制御信号が含まれ得る。

充電ラインは、キャパシタ１１０の一端Ｃ１と電圧源１２０の正極端子とを接続するように構成された第３スイッチＳＷ３が備えられた第３単位ライン、及びキャパシタ１１０の他端Ｃ２と電圧源１２０の負極端子とを接続するように構成された第４スイッチＳＷ４が備えられた第４単位ラインを含むように構成され得る。

具体的には、充電ラインは、第３単位ライン及び第４単位ラインから構成され得る。第３単位ラインには、電圧源１２０の一端とキャパシタ１１０の一端Ｃ１との接続をターンオン又はターンオフする第３スイッチＳＷ３が配置され得る。そして、第４単位ラインには、電圧源１２０の他端とキャパシタ１１０の他端Ｃ２との接続をターンオン又はターンオフする第４スイッチＳＷ４が配置され得る。ここで、電圧源１２０の一端は電圧源１２０の正極端子であり、電圧源１２０の他端は電圧源１２０の負極端子であり得る。

例えば、図２の実施形態において、第３単位ラインは、電圧源１２０の一端とキャパシタ１１０の一端Ｃ１との間のラインであり得る。第３単位ラインには、電圧源１２０の一端及びキャパシタ１１０の一端Ｃ１と直列で接続された第３スイッチＳＷ３が配置され得る。そして、第４単位ラインは、電圧源１２０の他端とキャパシタ１１０の他端Ｃ２との間のラインであり得る。第４単位ラインには、電圧源１２０の他端及びキャパシタ１１０の他端Ｃ２と直列で接続された第４スイッチＳＷ４が配置され得る。

また、第３スイッチＳＷ３及び第４スイッチＳＷ４は、制御部１４０によって動作状態が制御され得る。

例えば、図２の実施形態において、制御部１４０は、第２制御ラインＣＬ２を通じて第３スイッチＳＷ３及び第４スイッチＳＷ４と接続され得る。そして、制御部１４０は、動作状態制御信号を第２制御ラインＣＬ２に出力し、第３スイッチＳＷ３及び第４スイッチＳＷ４の動作状態を制御することができる。ここで、動作状態制御信号には、第３スイッチＳＷ３及び第４スイッチＳＷ４の動作状態をターンオン状態に切り換えるためのターンオン制御信号、及びターンオフ状態で切り換えるためのターンオフ制御信号が含まれ得る。

望ましくは、キャパシタ１１０の一端Ｃ１は、第１スイッチＳＷ１と第３スイッチＳＷ３との間に接続されるように構成され得る。また、キャパシタ１１０の他端Ｃ２は、第２スイッチＳＷ２と第４スイッチＳＷ４との間に接続されるように構成され得る。

例えば、第１スイッチＳＷ１及び第２スイッチＳＷ２の動作状態がターンオン状態であって、第３スイッチＳＷ３及び第４スイッチＳＷ４の動作状態がターンオフ状態であれば、キャパシタ１１０は放電できる。すなわち、キャパシタ１１０に貯蔵された電流がＦＥＴ２０に向かって出力できる。より具体的には、キャパシタ１１０に貯蔵された電流がＦＥＴ２０のゲート端子Ｇに向かって出力できる。

他の例として、第３スイッチＳＷ３及び第４スイッチＳＷ４の動作状態がターンオン状態であって、第１スイッチＳＷ１及び第２スイッチＳＷ２の動作状態がターンオフ状態であれば、キャパシタ１１０は電圧源１２０によって充電できる。すなわち、電圧源１２０から出力された電流がキャパシタ１１０に印加できる。

制御部１４０は、第１スイッチＳＷ１及び第２スイッチＳＷ２の動作状態を同時に制御し、第３スイッチＳＷ３及び第４スイッチＳＷ４の動作状態を同時に制御するように構成され得る。

すなわち、制御部１４０は、充電ラインを通電させるとき、放電ラインとキャパシタ１１０との間の接続を遮断させ、放電ラインを通電させるとき、充電ラインとキャパシタ１１０との間の接続を遮断させ得る。

制御部１４０が第１スイッチＳＷ１、第２スイッチＳＷ２、第３スイッチＳＷ３及び第４スイッチＳＷ４の動作状態を制御する例は、図３及び図４を参照して説明する。

図３は、本発明の一実施形態によるＦＥＴ制御装置１００を含むバッテリーパック１において、キャパシタ１１０が充電されるときの例示的構成を示した図である。図４は、本発明の一実施形態によるＦＥＴ制御装置１００を含むバッテリーパック１において、キャパシタ１１０が放電するときの例示的構成を示した図である。

図３を参照すると、制御部１４０は、キャパシタ１１０を充電させようとするとき、第３スイッチＳＷ３及び第４スイッチＳＷ４の動作状態をターンオン状態に制御し得る。具体的には、制御部１４０は、第２制御ラインＣＬ２にターンオン制御信号を出力し、第１制御ラインＣＬ１にターンオフ制御信号を出力し得る。この場合、第１スイッチＳＷ１及び第２スイッチＳＷ２の動作状態はターンオフ状態に、第３スイッチＳＷ３及び第４スイッチＳＷ４の動作状態はターンオン状態になる。電圧源１２０、第３スイッチＳＷ３、キャパシタ１１０及び第４スイッチＳＷ４が閉回路を形成し、電圧源１２０によってキャパシタ１１０を充電することができる。

図４を参照すると、制御部１４０は、キャパシタ１１０を放電させてＦＥＴ２０の動作状態をターンオン状態に切り換えようとするとき、第１スイッチＳＷ１及び第２スイッチＳＷ２の動作状態をターンオン状態に制御し得る。具体的には、制御部１４０は、第１ラインにターンオン制御信号を出力し、第２制御ラインＣＬ２にターンオフ制御信号を出力し得る。この場合、第１スイッチＳＷ１及び第２スイッチＳＷ２の動作状態はターンオン状態に、第３スイッチＳＷ３及び第４スイッチＳＷ４の動作状態はターンオフ状態になる。キャパシタ１１０、第１スイッチＳＷ１、ＦＥＴ２０、第２スイッチＳＷ２が閉回路を形成し、ＦＥＴ２０の動作状態がターンオン状態に切り換えられる。

すなわち、本発明の一実施形態によるＦＥＴ制御装置１００は、キャパシタ１１０を充電させるための単位回路及びキャパシタ１１０を放電させるための単位回路をそれぞれ備え得る。そして、ＦＥＴ制御装置１００は、キャパシタ１１０の電圧が目標電圧（Ｖｔ）以上になるまでキャパシタ１１０を充電させることができる。したがって、ソース端子Ｓの電圧（Ｖｓ）に基づいた目標電圧（Ｖｔ）に対応するようにキャパシタ１１０の電圧を充電できるため、ＦＥＴ２０の動作状態をソース端子Ｓの電圧（Ｖｓ）に適応的に制御することができる。

制御部１４０は、キャパシタ１１０の充電が完了した後、所定の制御周期毎に、充電ライン及び放電ラインのいずれか一方を通電させ、他方を遮断させるように構成され得る。

例えば、キャパシタ１１０を充電させてキャパシタ１１０の電圧が目標電圧（Ｖｔ）以上になった後、充電ラインを通電させてＦＥＴ２０の動作状態をターンオン状態に維持し続けば、キャパシタ１１０の電圧が徐々に低くなり得る。すなわち、キャパシタ１１０に貯蔵された電流が継続して出力されるため、キャパシタ１１０の電圧は徐々に低くなり、キャパシタ１１０の電圧が目標電圧（Ｖｔ）未満になり得る。この場合、ＦＥＴ２０のゲート端子Ｇの電圧（Ｖｇ）とソース端子Ｓの電圧（Ｖｓ）との差であるゲート電圧（Ｖｇｓ）が予め設定された臨界電圧（Ｖｔｈ）よりも低くなるため、ＦＥＴ２０の動作状態がターンオフ状態に切り換えられ得る。

したがって、制御部１４０は、所定の制御周期毎に充電ラインと放電ラインとを交互に通電させることで、ＦＥＴ２０のゲート端子Ｇに印加される電圧を一定範囲内に維持させることができる。

例えば、制御部１４０は、第１スイッチＳＷ１及び第２スイッチＳＷ２の動作状態をターンオン状態に制御すれば、第３スイッチＳＷ３及び第４スイッチＳＷ４の動作状態をターンオフ状態に制御し得る。そして、制御部１４０は、第１スイッチＳＷ１及び第２スイッチＳＷ２の動作状態をターンオフ状態に制御すれば、第３スイッチＳＷ３及び第４スイッチＳＷ４の動作状態をターンオン状態に制御し得る。すなわち、図３及び図４に示されたように、第１スイッチＳＷ１、第２スイッチＳＷ２、第３スイッチＳＷ３及び第４スイッチＳＷ４の動作状態が所定の制御周期毎に切り換えられ得る。

望ましくは、所定の制御周期は０．３ｍｓ（例えば、３ｋＨｚの周波数）～１０ｍｓ（例えば、１００Ｈｚの周波数）のうちいずれか一つに設定され得る。より望ましくは、所定の制御周期は０．５ｍｓ（例えば、２ｋＨｚの周波数）に設定され得る。

図５は、本発明の一実施形態によるＦＥＴ制御装置１００において、キャパシタ１１０の電圧変化の例を示した図である。

以下では、図５において、ｔ０以前の時点では第１スイッチＳＷ１、第２スイッチＳＷ２、第３スイッチＳＷ３及び第４スイッチＳＷ４の動作状態がすべてターンオン状態であると仮定する。また、目標電圧（Ｖｔ）は、ＦＥＴ２０のソース端子Ｓの電圧（Ｖｓ）及び予め設定された臨界電圧（Ｖｔｈ）に基づいてＶｔに設定されたと仮定する。

図５を参照すると、ｔ０でキャパシタ１１０の充電が開始される。例えば、ｔ０において、制御部１４０は、第２制御ラインＣＬ２にターンオン制御信号を出力して、第３スイッチＳＷ３及び第４スイッチＳＷ４の動作状態をターンオン状態に切り換え得る。

ｔ０～ｔ２において、キャパシタ１１０が充電される。ここで、制御部１４０は、キャパシタ１１０の電圧が目標電圧（Ｖｔ）より一定電圧（△Ｖ）以上になるまで充電ラインを通電させ得る。すなわち、ｔ１でキャパシタ１１０の電圧が目標電圧（Ｖｔ）に到達するが、制御部１４０は、ｔ２まで充電ラインを通電させることで、キャパシタ１１０の電圧を目標電圧（Ｖｔ）よりも一定電圧（△Ｖ）以上になるようにし得る。

ここで、一定電圧（△Ｖ）は、制御部１４０によって予め設定された電圧値であり得る。例えば、一定電圧（△Ｖ）は、０［Ｖ］以上であり得る。望ましくは、一定電圧（△Ｖ）は０．１［Ｖ］であり得る。すなわち、制御部１４０は、キャパシタ１１０の電圧が目標電圧（Ｖｔ）よりも０．１［Ｖ］だけ大きくなるように充電ラインを通電させ得る。

放電ラインが通電されてキャパシタ１１０が放電すれば、キャパシタ１１０の電圧が減少するため、ＦＥＴ２０の動作状態が突然ターンオフ状態に切り換えられることを防止するために、制御部１４０は、キャパシタ１１０の電圧が目標電圧（Ｖｔ）より一定電圧（△Ｖ）以上になるまで充電ラインを通電させることができる。

そして、ｔ２～ｔ３に亘って、キャパシタ１１０は放電し得る。ｔ２において、制御部１４０は、第２制御ラインＣＬ２にターンオフ制御信号を出力して第３スイッチＳＷ３及び第４スイッチＳＷ４の動作状態をターンオフ状態に切り換え、第１制御ラインＣＬ１にターンオン制御信号を出力して第１スイッチＳＷ１及び第２スイッチＳＷ２の動作状態をターンオン状態に切り換え得る。

図５に示されたように、キャパシタ１１０が充電されるとき（ｔ０～ｔ２）はキャパシタ１１０の電圧が指数的に増加し、キャパシタ１１０が放電するとき（ｔ２～ｔ３）はキャパシタ１１０の電圧が指数的に減少し得る。したがって、制御部１４０が充電ライン及び放電ラインを交互に通電させることで、ｔ１～ｔ３に亘ってキャパシタ１１０の電圧は一定電圧（△Ｖ）範囲内で目標電圧（Ｖｔ）以上に維持し得る。

ｔ３の後、制御部１４０は、充電ラインと放電ラインとを交互に通電させ得る。制御部１４０は、ｔ３～ｔ４に亘って充電ラインを通電させ、ｔ４～ｔ５に亘って放電ラインを通電させ、ｔ５～ｔ６に亘って充電ラインを通電させ、ｔ６～ｔ７に亘って放電ラインを通電させ得る。ここで、充電ラインが通電されるとき、放電ラインの接続は遮断され、放電ラインが通電されるとき、充電ラインの接続は遮断され得る。

例えば、所定の制御周期が０．５ｍｓに設定されたと仮定すれば、制御部１４０は、０．５ｍｓ毎に充電ラインまたは放電ラインを通電させ得る。すなわち、図５の実施形態において、ｔ１、ｔ３、ｔ５及びｔ７には０．５ｍｓずつの差があり得る。また、図５の実施形態において、ｔ２、ｔ４及びｔ６には０．５ｍｓずつ差があり得る。

したがって、本発明の一実施形態によるＦＥＴ制御装置１００は、充電ラインと放電ラインとを交互に通電させることで、キャパシタ１１０の電圧が目標電圧（Ｖｔ）以上になるように維持させることができる。また、ＦＥＴ制御装置１００は、一定範囲内でキャパシタ１１０の電圧を一定に維持させて、ＦＥＴ２０のゲート端子Ｇに印加される電圧を一定に維持させることができる。したがって、過電圧印加によるＦＥＴ２０の故障を予防することができる。

望ましくは、所定の制御周期は、キャパシタ１１０の電圧が目標電圧（Ｖｔ）以上に維持されるように設定された周期であり得る。

具体的には、所定の制御周期は、充電されたキャパシタ１１０が放電するとき、キャパシタ１１０の電圧が目標電圧（Ｖｔ）に到達するまでかかる時間に対応するように設定され得る。

例えば、図５を参照すると、ｔ０～ｔ２において、キャパシタ１１０は電圧が目標電圧（Ｖｔ）よりも一定電圧（△Ｖ）以上になるまで充電され得る。そして、制御部１４０は、充電が完了したキャパシタ１１０が放電するとき、キャパシタ１１０の電圧が目標電圧（Ｖｔ）に到達するまでかかる時間（ｔ２～ｔ３）を予め算出し、算出された時間を制御周期として設定し得る。ここで、制御部１４０は、キャパシタ１１０の時定数及び一定電圧（△Ｖ）の大きさに基づいて、制御周期を算出し得る。ここで、キャパシタ１１０の時定数とは、キャパシタ１１０の充電時間及び放電時間を算出するときに使われる一般的な用語であって、これについての詳しい説明は省略する。

そして、制御部１４０は、所定の周期毎に充電ラインと放電ラインとを交互に通電させることで、キャパシタ１１０の電圧を目標電圧（Ｖｔ）以上に維持させることができる。

例えば、図５の実施形態において、制御部１４０は、ｔ０、ｔ３、ｔ５及びｔ７で充電ラインを通電させ、放電ラインの接続を遮断させ得る。そして、制御部１４０は、ｔ２、ｔ４及びｔ６で放電ラインを通電させ、充電ラインの接続を遮断させ得る。

したがって、本発明の一実施形態によるＦＥＴ制御装置１００は、ＦＥＴ２０のゲート端子Ｇに一定範囲内の電圧を印加させることができる。すなわち、ＦＥＴ制御装置１００は、ゲート電圧（Ｖｇｓ）を臨界電圧（Ｖｔｈ）以上に維持させることで、ＦＥＴ２０の動作状態が突然ターンオフ状態に切り換えられることを防止することができる。

制御部１４０は、ソース端子Ｓの電圧（Ｖｓ）が変更された場合、変更されたソース端子Ｓの電圧（Ｖｓ）に対応するように目標電圧（Ｖｔ）を再設定するように構成され得る。

図６は、本発明の一実施形態によるＦＥＴ制御装置１００において、キャパシタ１１０の電圧変化の他の例を示した図である。

図６は、ｔ３でソース端子Ｓの電圧（Ｖｓ）が変更されたときのキャパシタ１１０の電圧変化を示した図である。具体的には、図６は、ｔ３におけるソース端子Ｓの電圧（Ｖｓ）がｔ０におけるソース端子Ｓの電圧（Ｖｓ）よりも増加した場合を示した図である。

ソース端子Ｓの電圧（Ｖｓ）が増加した場合とは、バッテリーパック１に接続される負荷の電圧が増加した場合、または、ＦＥＴ２０のソース端子Ｓに接続された抵抗の大きさが減少してＦＥＴ２０のソース端子Ｓに印加される電圧が増加した場合であり得る。例えば、ＦＥＴ２０の動作状態がターンオフ状態であるとき、バッテリーパック１の正極端子Ｐ＋を通じてＦＥＴ２０のソース端子Ｓに印加される電圧が増加した場合であり得る。以下、ソース端子Ｓの電圧（Ｖｓ）が増加した場合のみについて説明するが、ソース端子Ｓの電圧（Ｖｓ）が減少した場合にも本発明の一実施形態によるＦＥＴ制御装置１００が適用可能なことは勿論である。

図６の実施形態を参照すると、制御部１４０は、ｔ０でソース端子Ｓの電圧（Ｖｓ）に対応して第１目標電圧（Ｖｔ１）を設定し得る。そして、ｔ３でソース端子Ｓの電圧（Ｖｓ）が増加した場合、制御部１４０は、増加したソース端子Ｓの電圧（Ｖｓ）に対応して第２目標電圧（Ｖｔ２）を設定し得る。ｔ３の後、制御部１４０は、キャパシタ１１０の電圧が設定した第２目標電圧（Ｖｔ２）よりも一定電圧（△Ｖ）以上になるように、充電ラインを通電させる時間を増加させることができる。

例えば、ＦＥＴ２０の臨界電圧（Ｖｔｈ）が３［Ｖ］であり、ｔ０におけるソース端子Ｓの電圧（Ｖｓ）が１［Ｖ］であり、ｔ３以後のソース端子Ｓの電圧（Ｖｓ）が２［Ｖ］であると仮定する。制御部１４０は、ｔ０において、第１目標電圧（Ｖｔ１）を臨界電圧（Ｖｔｈ）とソース端子Ｓの電圧（Ｖｓ）との和である４［Ｖ］に設定し得る。そして、制御部１４０は、ｔ３において、第２目標電圧（Ｖｔ２）を臨界電圧（Ｖｔｈ）と増加したソース端子Ｓの電圧（Ｖｓ）との和である５［Ｖ］に設定し得る。もし、ｔ３以後に目標電圧（Ｖｔ）が変更されなければ、ＦＥＴ２０のゲート電圧（Ｖｇｓ）は臨界電圧（Ｖｔｈ）よりも低くなり得る。この場合、ＦＥＴ２０の動作状態が突然ターンオフ状態に切り換えられ得るため、制御部１４０は、変更されたソース端子Ｓの電圧（Ｖｓ）に対応するように目標電圧（Ｖｔ）を再設定することができる。

そして、制御部１４０は、再設定された目標電圧（Ｖｔ）に基づいて所定の制御周期を変更するように構成され得る。

図６の実施形態において、ｔ３の後、制御部１４０は、キャパシタ１１０の電圧が第２目標電圧（Ｖｔ２）よりも一定電圧（△Ｖ）以上になるまで充電ラインを通電させてキャパシタ１１０を充電し得る。そして、制御部１４０は、キャパシタ１１０の時定数を考慮して、充電が完了したキャパシタ１１０が第２目標電圧（Ｖｔ２）に到達するまでの時間を算出することができる。制御部１４０は、算出した時間で所定の制御周期を変更し得る。すなわち、ｔ１～ｔ３の時間は変更前の制御周期であり、ｔ４～ｔ６及びｔ６～ｔ８の時間は変更された制御周期であり得る。例えば、変更前の制御周期は０．５ｍｓであり、変更後の制御周期は０．７ｍｓであり得る。

ｔ３の後、制御部１４０は、再設定された第２目標電圧（Ｖｔ２）及び変更された制御周期に基づいて、充電ライン及び放電ラインを交互に通電させることで、ＦＥＴ２０の動作状態を制御することができる。

したがって、本発明の一実施形態によるＦＥＴ制御装置１００は、ＦＥＴ２０のソース端子Ｓに印加される電圧が変更されても、ＦＥＴ２０のゲート端子Ｇに印加される電圧を適応的に変更させることで、ＦＥＴ２０の動作状態を制御することができる。

測定部１３０は、ドレイン端子Ｄの電圧（Ｖｄ）をさらに測定するように構成され得る。

例えば、図２を参照すると、測定部１３０は、第１センシングラインＳＬ１を通じてＦＥＴ２０のドレイン端子Ｄと電気的に接続され得る。そして、測定部１３０は、第１センシングラインＳＬ１を通じてドレイン端子Ｄの電圧（Ｖｄ）を測定することができる。

制御部１４０は、測定部１３０からドレイン端子Ｄの電圧（Ｖｄ）を受信するように構成され得る。

測定部１３０は、測定したドレイン端子Ｄの電圧（Ｖｄ）をデジタル信号の形態で変換し得る。そして、測定部１３０は、変換したデジタル信号を制御部１４０と接続されたラインに出力することができる。制御部１４０は、測定部１３０からデジタル信号を受信し、受信したデジタル信号を読み出して測定部１３０が測定したドレイン端子Ｄの電圧（Ｖｄ）を取得することができる。

また、制御部１４０は、ＦＥＴ２０の動作状態に基づいてドレイン端子Ｄの電圧（Ｖｄ）とソース端子Ｓの電圧（Ｖｓ）とを比較して、ＦＥＴ２０の故障を診断するように構成され得る。

具体的には、制御部１４０は、充電ラインを通電させた後、ドレイン端子Ｄの電圧（Ｖｄ）とソース端子Ｓの電圧（Ｖｓ）とを比較し得る。このとき、ドレイン端子Ｄの電圧（Ｖｄ）とソース端子Ｓの電圧（Ｖｓ）とが等しければ、制御部１４０は、ＦＥＴ２０の動作状態がターンオン状態に正常に切り換えられたと判断することができる。すなわち、この場合、制御部１４０は、ＦＥＴ２０の状態を正常状態と診断することができる。もし、ドレイン端子Ｄの電圧（Ｖｄ）とソース端子Ｓの電圧（Ｖｓ）とが等しくなければ、制御部１４０は、ＦＥＴ２０の状態を故障状態と診断することができる。特に、制御部１４０はＦＥＴ２０の状態を、動作状態がターンオン状態に切り換えられないターンオン故障状態と診断することができる。

したがって、本発明の一実施形態によるＦＥＴ制御装置１００は、ＦＥＴ２０のドレイン端子Ｄの電圧（Ｖｄ）とソース端子Ｓの電圧（Ｖｓ）とを比較して、ＦＥＴ２０の故障を診断することができる。

また、本発明によるＦＥＴ制御装置１００は、バッテリーパック１に備えられ得る。すなわち、本発明によるバッテリーパック１は、上述したＦＥＴ制御装置１００及び一つ以上のバッテリーセル１０を含むことができる。また、バッテリーパック１は、電装品（リレー、ヒューズなど）及びケースなどをさらに含むことができる。

例えば、図２を参照すると、バッテリーパック１にはバッテリーセル１０、ＦＥＴ２０及びＦＥＴ制御装置１００が含まれ得る。ここで、ＦＥＴ２０のドレイン端子Ｄはバッテリーセル１０の正極端子に接続され、ＦＥＴ２０のソース端子Ｓはバッテリーパック１の正極端子Ｐ＋に接続され、ＦＥＴ２０のゲート端子Ｇとソース端子Ｓとの間にはキャパシタ１１０が接続され得る。

図７は、本発明の他の実施形態によるＦＥＴ制御方法を概略的に示した図である。

ＦＥＴ制御方法は、本発明の一実施形態によるＦＥＴ制御装置１００によって実行できる。

図７を参照すると、ＦＥＴ制御方法は、電圧測定段階Ｓ１００、目標電圧設定段階Ｓ２００、キャパシタ充電段階Ｓ３００及びＦＥＴ動作状態制御段階Ｓ４００を含むことができる。

電圧測定段階Ｓ１００は、ソース端子Ｓの電圧（Ｖｓ）及びＦＥＴ２０に並列で接続されたキャパシタ１１０の電圧を測定する段階であって、測定部１３０によって実行できる。

例えば、図２の実施形態において、測定部１３０は、第２センシングラインＳＬ２を通じてＦＥＴ２０のソース端子Ｓの電圧（Ｖｓ）を測定することができる。そして、測定部１３０は、第３センシングラインＳＬ３及び第４センシングラインＳＬ４を通じてキャパシタ１１０の電圧を測定することができる。

目標電圧設定段階Ｓ２００は、電圧測定段階Ｓ１００で測定されたソース端子Ｓの電圧（Ｖｓ）に基づいて目標電圧（Ｖｔ）を設定する段階であって、制御部１４０によって実行できる。

制御部１４０は、測定部１３０が測定したソース端子Ｓの電圧（Ｖｓ）と予め設定されたＦＥＴ２０の臨界電圧（Ｖｔｈ）とを足して目標電圧（Ｖｔ）を設定することができる。

キャパシタ充電段階Ｓ３００は、キャパシタ１１０の電圧が目標電圧（Ｖｔ）以上になるようにキャパシタ１１０を充電する段階であって、制御部１４０によって実行できる。

具体的には、制御部１４０は、目標電圧（Ｖｔ）を設定した後、充電ライン上に配置された第３スイッチＳＷ３及び第４スイッチＳＷ４の動作状態をターンオン状態に制御してキャパシタ１１０を充電させることができる。

そして、制御部１４０は、測定部１３０からキャパシタ１１０の電圧を受信し、キャパシタ１１０の電圧が目標電圧（Ｖｔ）より一定電圧（△Ｖ）以上になるまで第３スイッチＳＷ３及び第４スイッチＳＷ４の動作状態をターンオン状態に維持し得る。

ＦＥＴ動作状態制御段階Ｓ４００は、キャパシタ充電段階Ｓ３００で充電が完了したキャパシタ１１０を用いてＦＥＴ２０の動作状態を制御する段階であって、制御部１４０によって実行できる。

制御部１４０は、充電ライン及び放電ラインを交互に通電させることで、ＦＥＴ２０の動作状態を制御することができる。このとき、制御部１４０は、所定の制御周期で充電ライン及び放電ラインを交互に通電させることで、キャパシタ１１０の電圧を目標電圧（Ｖｔ）以上に維持し得る。

また、制御部１４０は、ＦＥＴ２０の動作状態の制御中に、ソース端子Ｓに印加される電圧が変更された場合、変更されたソース端子Ｓの電圧（Ｖｓ）に対応するように目標電圧（Ｖｔ）を再設定し、再設定された目標電圧（Ｖｔ）に基づいて所定の制御周期を変更し得る。その後、制御部１４０は、変更された制御周期に基づいて充電ライン及び放電ラインを交互に通電させることで、キャパシタ１１０の電圧を再設定された目標電圧（Ｖｔ）以上に維持し得る。

本発明によるＦＥＴ制御装置１００は、ＢＭＳ（Ｂａｔｔｅｒｙ Ｍａｎａｇｅｍｅｎｔ Ｓｙｓｔｅｍ：バッテリー管理システム）に適用され得る。すなわち、本発明によるＢＭＳは、上述したＦＥＴ制御装置１００を含むことができる。このような構成において、ＦＥＴ制御装置１００の各構成要素のうち少なくとも一部は、従来のＢＭＳに含まれた構成の機能を補完するか又は追加することで具現され得る。例えば、ＦＥＴ制御装置１００のキャパシタ１１０、電圧源１２０、測定部１３０及び制御部１４０はＢＭＳの構成要素として具現され得る。

上述した本発明の実施形態は、装置及び方法のみによって具現されるものではなく、本発明の実施形態の構成に対応する機能を実現するプログラムまたはそのプログラムが記録された記録媒体を通じても具現され得、このような具現は上述した実施形態の記載から当業者であれば容易に具現できるであろう。

以上のように、本発明を限定された実施形態と図面によって説明したが、本発明はこれに限定されるものではなく、本発明の属する技術分野で通常の知識を持つ者によって本発明の技術思想と特許請求の範囲の均等範囲内で多様な修正及び変形が可能であることは言うまでもない。

また、上述した本発明は、本発明が属する技術分野で通常の知識を持つ者により、本発明の技術的思想を逸脱しない範囲内で様々な置換、変形及び変更が可能であって、上述した実施形態及び添付の図面によって限定されるものではなく、多様な変形のため各実施形態の全部または一部が選択的に組み合わせられて構成され得る。

１：バッテリーパック
１０：バッテリーセル
２０：ＦＥＴ
１００：ＦＥＴ制御装置
１１０：キャパシタ
１２０：電圧源
１３０：測定部
１４０：制御部

Claims (11)

1. ドレイン端子、ゲート端子及びソース端子を含むＦＥＴの動作状態を制御するＦＥＴ制御装置であって、
   放電ラインを通じて前記ゲート端子と前記ソース端子との間に前記ＦＥＴと並列で接続されるように構成されたキャパシタと、
   充電ラインを通じて前記キャパシタに電気的に接続され、前記充電ラインが通電されれば前記キャパシタを充電するように構成された電圧源と、
   前記ソース端子の電圧及び前記キャパシタの電圧を測定するように構成された測定部と、
   前記測定部から前記ソース端子の電圧及び前記キャパシタの電圧を受信し、前記ソース端子の電圧に基づいて目標電圧を設定し、前記キャパシタの電圧が前記目標電圧以上になるまで前記充電ラインを通電させて前記電圧源によって前記キャパシタを充電させ、前記キャパシタの充電が完了した後、前記放電ラインを通電させて前記ＦＥＴの動作状態を制御するように構成された制御部と、を含む、ＦＥＴ制御装置。
2. 前記制御部は、
   予め設定された臨界電圧と前記ソース端子の電圧とを足して前記目標電圧を設定するように構成され、
   前記臨界電圧は、
   前記ＦＥＴの動作状態をターンオン状態にする、前記ゲート端子と前記ソース端子との電圧差に予め設定された、請求項１に記載のＦＥＴ制御装置。
3. 前記放電ラインは、
   前記ゲート端子と前記キャパシタの一端とを接続するように構成された第１スイッチが備えられた第１単位ラインと、
   前記ソース端子と前記キャパシタの他端とを接続するように構成された第２スイッチが備えられた第２単位ラインと、を含むように構成された、請求項１または２に記載のＦＥＴ制御装置。
4. 前記充電ラインは、
   前記キャパシタの前記一端と前記電圧源の正極端子とを接続するように構成された第３スイッチが備えられた第３単位ラインと、
   前記キャパシタの前記他端と前記電圧源の負極端子とを接続するように構成された第４スイッチが備えられた第４単位ラインと、を含むように構成され、
   前記キャパシタの前記一端は、前記第１スイッチと前記第３スイッチとの間に接続されるように構成され、
   前記キャパシタの前記他端は、前記第２スイッチと前記第４スイッチとの間に接続されるように構成された、請求項３に記載のＦＥＴ制御装置。
5. 前記制御部は、
   前記第１スイッチ及び前記第２スイッチの動作状態を同時に制御し、前記第３スイッチ及び前記第４スイッチの動作状態を同時に制御するように構成された、請求項４に記載のＦＥＴ制御装置。
6. 前記制御部は、
   前記キャパシタの充電が完了した後、所定の制御周期毎に、前記充電ライン及び前記放電ラインのいずれか一方を通電させ、他方を遮断させるように構成された、請求項１から５のいずれか一項に記載のＦＥＴ制御装置。
7. 前記所定の制御周期は、
   前記キャパシタの電圧が前記目標電圧以上に維持されるように設定された周期である、請求項６に記載のＦＥＴ制御装置。
8. 前記制御部は、
   前記ソース端子の電圧が変更された場合、変更されたソース端子の電圧に対応するように前記目標電圧を再設定し、再設定された目標電圧に基づいて前記所定の制御周期を変更するように構成された、請求項６または７に記載のＦＥＴ制御装置。
9. 前記測定部は、前記ドレイン端子の電圧をさらに測定するように構成され、
   前記制御部は、前記測定部から前記ドレイン端子の電圧を受信し、前記ＦＥＴの動作状態に基づいて前記ドレイン端子の電圧と前記ソース端子の電圧とを比較して、前記ＦＥＴの故障を診断するように構成された、請求項１から８のいずれか一項に記載のＦＥＴ制御装置。
10. 請求項１から９のうちいずれか一項に記載のＦＥＴ制御装置を含むバッテリーパック。
11. ドレイン端子、ゲート端子及びソース端子を含むＦＥＴの動作状態を制御するＦＥＴ制御方法であって、
    前記ソース端子の電圧、及び前記ＦＥＴに並列で接続されたキャパシタの電圧を測定する電圧測定段階と、
    前記電圧測定段階で測定された前記ソース端子の電圧に基づいて目標電圧を設定する目標電圧設定段階と、
    前記キャパシタの電圧が前記目標電圧以上になるように前記キャパシタを充電するキャパシタ充電段階と、
    前記キャパシタ充電段階で充電が完了したキャパシタを用いて前記ＦＥＴの動作状態を制御するＦＥＴ動作状態制御段階と、を含む、ＦＥＴ制御方法。

Images