KR20120054295A - Ｆｅｔ 게이트 구동회로 - Google Patents

Ｆｅｔ 게이트 구동회로 Download PDF

Info

Publication number
KR20120054295A
KR20120054295A KR1020100115605A KR20100115605A KR20120054295A KR 20120054295 A KR20120054295 A KR 20120054295A KR 1020100115605 A KR1020100115605 A KR 1020100115605A KR 20100115605 A KR20100115605 A KR 20100115605A KR 20120054295 A KR20120054295 A KR 20120054295A
Authority
KR
South Korea
Prior art keywords
resistor
gate
signal
comparator
fet
Prior art date
Application number
KR1020100115605A
Other languages
English (en)
Inventor
이근홍
이사영
Original Assignee
주식회사 씨티앤티
이사영
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 씨티앤티, 이사영 filed Critical 주식회사 씨티앤티
Priority to KR1020100115605A priority Critical patent/KR20120054295A/ko
Publication of KR20120054295A publication Critical patent/KR20120054295A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/3565—Bistables with hysteresis, e.g. Schmitt trigger

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electronic Switches (AREA)

Abstract

본 발명은 FET 게이트 구동회로에 관한 것으로, 본 발명에 따른 회로는 게이트 신호를 상기 전력용 FET의 소스의 전위 레벨로 변환하는 신호 레벨 변환부, 신호 레벨 변환부 출력신호를 입력받아 출력하는 제1 비교기, 및 제1 비교기에서 출력되는 신호를 증폭하여 전력용 FET의 게이트로 인가는 신호 증폭부를 포함한다. 전력용 FET가 턴온 된 경우 충전된 전압을 방전하고, 전력용 FET가 턴오프 된 경우 전압을 충전하는 커패시터를 포함하는 적분기, 그리고 커패시터에 충전된 전압이 소정 레벨 이상인 경우 폴트(fault) 신호를 출력하는 슈미트 회로부와, 커패시터에 충전된 전압이 소정 레벨 이상인 경우 제1 비교기에서 출력되는 신호가 신호 증폭부로 입력되는 것을 차단하여 전력용 FET를 오프시키는 온 신호 차단부와, 신호 레벨 변환부에서 출력된 신호를 입력받아 제1 비교기에서 출력되는 신호와 반전된 신호로 출력하는 제2 비교기를 포함하며 게이트 신호가 오프 상태일 때 하이 상태가 되어 적분기와 상기 슈미트 회로부를 초기화하는 반전회로부를 더 포함할 수 있다. 본 발명에 의하면 저 전압의 전력변환기에 사용이 적절한 비 절연방식의 게이트 드라이브 회로를 제공할 수 있다. 따라서 전력변환기에서 상 단락에 대한 보호 기능을 가지면서 제어기와 게이트 회로의 절연을 위한 고속 포토 커플러 등을 사용하지 않아도 되는 효과가 있다.

Description

ＦＥＴ 게이트 구동회로{FET GATE DRIVING CIRCUIT}
본 발명은 FET 게이트 구동회로에 관한 것으로, 보다 상세하게는 FET(Field Effect Transistor)를 사용한 저 전압형 전력변환기에서 상 단락에 대한 보호 기능을 가지는 비 절연 방식의 FET 게이트 구동회로에 관한 것이다.
일반적으로 게이트 회로는 전력소자를 구동하는 기능과 전력소자의 이상동작에 대한 보호기능을 가져야 한다. 전력변환기의 게이트 회로는 주 전원에 연결되므로 일반적으로 전기적인 절연을 필요로 하고 있기 때문에 고속 포토 커플러 등을 사용하고 있다.
고 전압에서 일반적으로 사용할 수 있도록 고속 포토 커플러를 사용한 IGBT의 게이트 드라이브 회로의 부품이 보급되고 있지만 저 전압에서 사용은 가격 면에서 유리하지 않다. 또, 부품회사에서 게이트 구동용의 IC를 마련하고 보급하고 있지만 전력소자를 보호하는 기능은 일반적으로 마련하지 않고 있다.
또한, 전기자동차 등과 같이 전원의 마이너스(-) 단자가 차체에 연결되는 경우 제어기의 기준 전위도 차체 전위로 하고 있고 사용전압도 저 전압이기 때문에 게이트회로와 제어기의 절연은 중요하지 않다. 따라서 저 전압의 전력변환기에 사용이 적절한 비 절연방식의 게이트 드라이브 회로가 필연적으로 필요하다.
본 발명이 이루고자 하는 기술적 과제는 저 전압형 전력변환기에서 상 단락에 대한 보호 기능을 가지는 비 절연방식의 FET 게이트 구동회로를 제공하는 것이다.
이러한 기술적 과제를 이루기 위한 본 발명의 한 실시예에 따른 전력용 FET(Field Effect Transistor)를 구동하는 게이트 회로는, 제어부에서 입력되는 게이트 신호를 상기 전력용 FET의 소스의 전위 레벨로 변환하는 신호 레벨 변환부, 상기 신호 레벨 변환부에서 출력된 신호를 입력받아 출력하는 제1 비교기, 그리고 상기 제1 비교기에서 출력되는 신호를 증폭하여 상기 전력용 FET의 게이트로 인가는 신호 증폭부를 포함한다.
상기 전력용 FET가 턴온 된 경우 충전된 전압을 방전하고, 상기 전력용 FET가 턴오프 된 경우 전압을 충전하는 커패시터를 포함하는 적분기, 그리고 상기 커패시터에 충전된 전압이 소정 레벨 이상인 경우 폴트(fault) 신호를 출력하는 슈미트 회로부를 더 포함할 수 있다.
상기 커패시터에 충전된 전압이 소정 레벨 이상인 경우 상기 제1 비교기에서 출력되는 신호가 상기 신호 증폭부로 입력되는 것을 차단하여 상기 전력용 FET를 오프시키는 온 신호 차단부를 더 포함할 수 있다.
상기 신호 레벨 변환부에서 출력된 신호를 입력받아 상기 제1 비교기에서 출력되는 신호와 반전된 신호로 출력하는 제2 비교기를 포함하며, 상기 게이트 신호가 오프 상태일 때 하이 상태가 되어 상기 적분기와 상기 슈미트 회로부를 초기화하는 반전회로부를 더 포함할 수 있다.
상기 게이트 신호를 입력받아 반전하여 출력하는 제1 반전기, 그리고 상기 제1 반전기에서 출력된 신호를 반전하여 출력하는 제2 반전기를 더 포함하고, 상기 신호 레벨 변환부는 제1 저항(R1), 제2 저항(R2), 제3 저항(R1'), 제4 저항(R2'), 제5 저항(R3), 제6 저항(R3')를 포함하고, 상기 제1 저항(R1)과 상기 제2 저항(R2) 및 제3 저항(R1')과 제4 저항(R2')은 각각 상기 게이트 회로의 구동 전원 입력단(Gate Power)과 상기 전력용 FET의 소스(FET Source)의 사이에 직렬로 연결되며, 제5 저항(R3)은 상기 제1 반전기와 상기 제2 반전기의 접점에 일단이 연결되고, 상기 제6 저항(R3')은 상기 제2 반전기의 출력단에 일단이 연결되며, 상기 제1 저항(R1), 상기 제2 저항(R2) 및 상기 제5 저항(R3)의 접점은 제1 비교기의 반전 단자와 상기 제2 비교기의 비반전 단자에 연결되고, 상기 제2 저항(R1'), 상기 제4 저항(R2') 및 상기 제6 저항(R3')의 접점은 상기 제1 비교기의 비반전 단자와 상기 제2 비교기의 반전 단자에 연결될 수 있다.
상기 적분기는 상기 게이트 회로의 구동 전원 입력단(Gate Power)과 상기 전력용 FET의 소스(FET Source)의 사이에 직렬로 연결되는 제7 저항(R)과 커패시터(C)를 포함하고, 상기 슈미트 회로부는 상기 게이트 회로의 구동 전원 입력단(Gate Power)과 상기 전력용 FET의 소스(FET Source)의 사이에 직렬로 연결되는 제8 저항(R6), 제9 저항(R7), 제10 저항(R8)과, 비반전 단자는 제1 다이오드(D1)의 캐소드를 통해 상기 제2 비교기의 출력단에 연결되고, 반전단자는 상기 커패시터, 제2 다이오드의 애노드를 통해 상기 신호 증폭부, 제3 다이오드의 애노드를 통해 상기 전력용 FET의 드레인에 연결되는 제3 비교기를 포함할 수 있다.
상기 온 신호 차단부는, 비반전 단자는 제1 다이오드(D1)의 캐소드를 통해 상기 제2 비교기의 출력단에 연결되고, 반전단자는 상기 커패시터, 제2 다이오드의 애노드를 통해 상기 신호 증폭부, 제3 다이오드의 애노드를 통해 상기 전력용 FET의 드레인에 연결되는 제3 비교기와, 상기 제4 비교기를 포함할 수 있다.
상기 제3 비교기의 출력단은 상기 게이트 회로의 폴트 신호 출력단에 연결되고, 상기 제4 비교기의 출력단은 상기 제1 비교기의 출력단과 상기 신호 증폭부의 접점에 연결될 수 있다.
이와 같이 본 발명에 의하면, 저 전압의 전력변환기에 사용이 적절한 비 절연방식의 게이트 드라이브 회로를 제공할 수 있다. 따라서 전력변환기에서 상 단락에 대한 보호 기능을 가지면서 제어기와 게이트 회로의 절연을 위한 고속 포토 커플러 등을 사용하지 않아도 되는 효과가 있다.
도 1은 본 발명의 일 실시예에 따른 FET 게이트 구동 회로를 설명하기 위해 제공되는 블록도이다.
도 2는 도 1의 게이트 회로부의 구성을 나타낸 블록도이다.
도 3은 도 2의 게이트 회로부를 자세히 나타낸 회로도이다.
도 4는 게이트 회로부의 보호 기능 동작을 설명하기 위해 제공되는 타이밍도이다.
그러면 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시 예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
이하에서는, 첨부한 도면을 참고하여 본 발명의 실시예에 따른 FET 게이트 구동회로에 대하여 상세하게 설명한다.
도 1은 본 발명의 일 실시예에 따른 FET 게이트 구동 회로를 설명하기 위해 제공되는 블록도이다.
도 1은 전력 변환기의 1 상에 대한 FET 게이트 구동 회로를 나타낸 것으로, 본 발명에 따른 FET 게이트 구동 회로는 제1 및 제2 FET(Field Effect Transistor:Q1, Q2)를 포함하는 전력용 FET부(104)를 구동하는 동작을 수행하며, 이를 위해 제어부(101), 제1 게이트 회로부(102), 제2 게이트 회로부(103) 및 부트스트랩(105)을 포함할 수 있다. 전력용 FET부(104)를 포함하는 전력 변환기의 전체적인 구성은 도시하지 않고 생략한다.
제어부(101)는 제1 게이트 회로부(102)와 제2 게이트 회로부(103)에 게이트 신호(Gate signal)를 인가하여 구동한다. 게이트 신호는 PWM(pluse width modulation) 신호로 제1 게이트 회로부(102)와 제2 게이트 회로부(103)에 각각 인가될 수 있다. 보다 자세하게는 단자(High side pulse)에서 출력되는 게이트 신호는 제1 게이트 회로부(102)로 입력되고, 단자(Low side pulse)에서 출력되는 게이트 신호는 제2 게이트 회로부(103)로 입력된다.
제1 FET(Q1) 및 제1 FET(Q1)는 전력용 FET(Field Effect Transistor)로써, 제1 게이트 회로부(102)와 제2 게이트 회로부(103)에서 출력되는 게이트 구동 신호에 의해 구동된다.
부트스트랩(105)은 게이트 전원을 확보하는 기능을 수행하며, 이를 위해 커패시터(C1), 커패시터(C2) 및 다이오드(D)를 포함할 수 있다. V_gate는 게이트회로의 전원이며 커패시터(C2)의 전압과 같다. 제2 FET(Q2)가 턴온(turn-on)하면, 다이오드(D)와 커패시터(C1) 및 제2 FET(Q2)를 루프로 하는 전류로 커패시터(C1)가 충전하도록 하여 제1 게이트 회로부(102)를 위한 게이트 전원을 확보한다.
제1 게이트 회로부(102)는 제1 FET(Q1)를 구동하는 기능을 수행하며, 제1 FET(Q1)의 소스(source)를 기준 전위로 한다.
제2 게이트 회로부(103)는 제1 FET(Q1)를 구동하는 기능을 수행하며, 전력변환기를 구동하는 주 직류전원(VDC)과 기준 전위가 동일하다.
그러면 도 2 내지 도 4를 참고하여 도 1의 제1 게이트 회로부(102)와 제2 게이트 회로부(103)에 대해 보다 자세히 설명한다.
도 2는 도 1의 게이트 회로부의 구성을 나타낸 블록도이고, 도 3은 도 2의 게이트 회로부를 자세히 나타낸 회로도이며, 도 4는 게이트 회로부의 보호 기능 동작을 설명하기 위해 제공되는 타이밍도이다.
도 2 내지 도 4를 참고하면, 제1 게이트 회로부(102)와 제2 게이트 회로부(103)는 각각 레벨변환기(201), 적분기(202), 신호증폭기(203), 반전회로부(204), 슈미트 회로부(205), 온 신호 차단 회로부(206)를 포함할 수 있다.
먼저 레벨변환기(201)의 구성과 동작에 대해 설명한다.
레벨변환기(201)는 저항(R1, R2, R3, R1', R2', R3')을 포함한다. 저항(R1)은 저항(R1')와 저항값이 같고, 저항(R2)는 저항(R2'), 저항(R3)는 저항(R3')와 저항값이 같다. 저항(R3)의 일단은 반전기(I1)의 출력단과 반전기(I2)의 입력단의 접점과 연결되고, 타단은 저항(R1), 저항(R2), 비교기(A1)의 반전단자(-) 및 비교기(A2)의 비반전단자(+)에 연결된다. 그리고 저항(R3')의 일단은 반전기(I2)의 출력단과 연결되고, 타단은 저항(R1'), 저항(R2'), 비교기(A1)의 비반전단자(+) 및 비교기(A2)의 반전단자(-)에 연결된다. 그리고 저항(R1)과 저항(R2), 및 저항(R1')와 저항(R2')는 게이트 전원 단자(Gate Power)와 FET 소스 단자(FET source) 사이에 직렬로 연결된다.
레벨변환기(201)는 제어부(101)에서 인가되는 게이트 신호(gate signal)를 제어부(101)의 기준 전위에서 전력용 제1 및 제2 FET(Q1, Q2) 소스(source)의 전위 레벨로 변환하는 기능을 수행한다.
레벨변환기(201)의 신호 레벨 변환 동작에 대해 보다 자세히 설명한다. 제1 및 제2 FET(Q1, Q2)의 동작에 따라 제1 및 제2 FET(Q1, Q2) 소스(source)의 전위가 변하므로 게이트 신호(gate signal)의 전위와 다르게 된다. 레벨변환기(201)는 제어부(101)와 게이트 회로부(102, 103)의 전위가 다른 경우에 제어부(101)의 게이트 신호(gate signal)를 전력용 제1 및 제2 FET(Q1, Q2) 소스(source)의 전위 레벨로 변환하여 게이트 회로부(102, 103)에 전송하는 기능을 수행한다.
제어부(101)의 게이트 신호(gate signal)가 직렬로 연결된 반전기(I1, I2)를 통해 입력되면, 반전 반전기(I2)의 양 단에 전압(V1)이 인가되고 비교기(A1, A2)에는 전압(V2)이 입력된다.
따라서 전압(V1)과 전압(V2)은 아래 수학식 1과 같은 관계를 가진다.
Figure pat00001
비교기(A1)와 비교기(A2)는 동일한 크기를 가지되 반전된 신호가 입력되어, 출력도 서로 반전된 신호가 된다. 전력회로와 게이트 회로부(102, 103)가 정상적으로 동작할 때는 비교기(A1)의 출력이 신호증폭부(203)에 가해지고 증폭되어 전력용 제1 및 제2 FET(Q1, Q2)를 구동한다.
다음으로 적분기(202)와 슈미트회로부(205)를 이용하여 폴트(fault) 신호를 검지하는 동작에 대해 설명한다.
먼저 적분기(202)는 저항(R)과 커패시터(C)로 이루어진 RC 적분회로를 사용하며 게이트 신호가 가해지는 조건에서 적분을 개시한다. 저항(R)과 커패시터(C)는 게이트 전원 단자(Gate Power)와 FET 소스 단자(FET source) 사이에 직렬로 연결되고, 저항(R)과 커패시터(C)의 접점은 다이오드(D3)를 통해 전력용 제1 및 제2 FET(Q1, Q2)의 드레인(Drain) 전압을 인가받는다. 적분기(202)는 커패시터(C)에 충전된 전압과 다이오드(D3)를 통해 검지되는 전력용 제1 및 제2 FET(Q1, Q2)의 드레인(Drain) 전압에 의해 논리적인 트립 조건을 검출한다.
슈미트 회로부(205)는 저항(R6, R7, R8)과 비교기(A3)를 포함하며, 저항(R6, R7, R8)은 게이트 전원 단자(Gate Power)와 FET 소스 단자(FET source) 사이에 직렬로 연결되고, 저항(R6)과 저항(R7)의 접점과 비교기(A3)의 출력단자는 서로 연결되어있으며, 비교기(A3)는 폴트(Fault)신호를 출력한다. 비교기(A3)의 비반전단자(+)는 다이오드(D1)의 캐소드, 저항(R7), 저항(R8) 및 비교기(A4)의 비반전단자(+)와 연결되며, 비교기(A2)의 출력을 다이오드(D1)를 통해 인가받는다.
슈미트회로부(205)는 적분기(202)에서 검출되는 트립 조건에 따라 구동된다.
전력용 제1 및 제2 FET(Q1, Q2)가 정상적으로 동작하면 다이오드(D3)를 통해 커패시터(C)의 전압이 방전되어, 도 4에 예시한 것과 같이 커패시터(C)의 전압(1)이 유지된다. 전압(1)은 적분기(202)의 최소 전압으로 다이오드(D2)의 전압 강하 등으로 인한 전압이다.
전력용 제1 및 제2 FET(Q1, Q2)가 정상적으로 동작하더라도 FET 턴온 지연 시간 동안은 구간(3)과 같이 커패시터(C)의 전압이 충전된다. 전력용 제1 및 제2 FET(Q1, Q2)는 게이트 신호가 온 되고나서 구간(3)이 지난 후 된다. 도 4의 구간(6)은 전력용 제1 및 제2 FET(Q1, Q2)이 턴 온 된 구간을 나타낸다.
한편 게이트 펄스가 가해지는 동안 제1 및 제2 FET(Q1, Q2)가 정상적으로 동작하지 않으면 커패시터(C)의 전압이 충전되는 도 4의 구간(4)이 발생한다. 구간(4)는 전력용 FET의 상 단락 허용 시간에 해당한다. 그리고 커패시터(C)의 전압이 슈미트 회로부(205)의 상한전압(2)에 이르면, 비교기(A3)는 폴트(fault) 신호를 발생하고 저항(R9), 다이오드(D2)를 통해 비교기(A4)로 적분기(202)의 커패시터(C)의 충전 전압을 방전한다. 즉 도 4의 논리적인 트립신호 검출 시점(8)에 슈미트 회로부(205)는 폴트(fault) 신호를 발생한다. 슈미트 회로부(205)의 상한전압(2)은 즉 트립 레벨로써 저항(R6, R7, R8)에 의해 정해진다.
각 상에서 출력되는 폴트(fault) 신호는 어느 1개의 상에서 발생하면 제어부(101)로 트립 신호를 보내도록 도 1에서의 OR 게이트(106)를 구비할 수 있다.
다음으로 게이트 회로부의 초기화에 대해 설명한다.
도 4의 구간(5)은 게이트 회로부의 초기화 구간으로 제1 및 제2 FET(Q1, Q2)의 턴 오프 구간에 해당한다. 이 구간(5)은 게이트 신호가 오프(OFF) 상태에서 비교기(A2)는 하이(HIGH) 상태가 되어 다이오드(D1)에 의해 슈미트 회로부(205)가 리셋이 되고, 비교기(A4)와 저항(R9) 및 다이오드(D2)에 의해 적분기(202)가 초기화된다. 한편 제1 및 제2 FET(Q1, Q2)도 게이트 구동 신호가 오프(OFF) 상태가 되어 턴 오프 된다.
제어부(101)에서 폴트(fault)를 해제하려면 도 4의 구간(7)과 같이 게이트 신호를 없앴다가 다시 게이트 신호를 출력하면 정상적인 동작 상태로 복귀한다.
다음으로 게이트 회로부의 동작을 정상적인 동작과 보호동작을 하는 폴트 상태로 나누어 설명한다.
* 정상 동작 *
제어부(101)에서 제1 게이트 회로부(102) 또는 제2 게이트 회로부(103)로 입력되는 입력신호(게이트 신호)는 수학식 1로 감쇄되어 비교기(A1)와 반전회로부(204)를 구성하는 비교기(A2)를 구동한다.
온(On) 신호의 경우 신호 증폭부(203)에 의하여 증폭되어 전력용 제1 및 제2 FET(Q1, Q2)의 게이트에 가해져서, 전력용 제1 및 제2 FET(Q1, Q2)를 턴온(turn-on)한다. 이때 도 4의 구간(3)에 해당하는 턴온(turn-on) 지연 기간은 적분기(202)의 커패시터(C)에 전압을 충전하며 전력용 제1 및 제2 FET(Q1, Q2)는 턴온(turn-on)하면 다이오드(D3)에 의하여 커패시터(C)의 전압을 초기전압으로 유지시킨다.
오프(Off) 신호의 경우는 다이오드(D2)에 의하여 적분기(202)의 커패시터(C)의 전압을 초기전압으로 유지시킨다.
정상동작의 경우는 슈미트 회로부(205)와 온 신호 차단회로부(206)는 초기상태를 계속 유지하며 동작하지 않는다.
*보호동작*
온(On) 신호의 경우 전력회로의 상 단락 등으로 전력용 제1 및 제2 FET(Q1, Q2)의 드레인(drain) 전압이 도 4의 전압(2)보다 높게 되면 적분기(202)의 커패시터(C)는 전압이 상승하게 된다. 커패시터(C) 충전 전압이 도 4의 전압(2)에 이르면 슈미트 회로부(205)가 폴트(fault) 상태로 반전하고, 온 신호 차단회로부(206)의 출력이 로우(Low) 상태로 되어 비교기(A1)에서 신호 증폭부(203)으로 전달되는 게이트 신호를 차단하여 전력용 제1 및 제2 FET(Q1, Q2)를 오프(off)시킨다. 다이오드(D2)에 의하여 적분기(202)의 커패시터(C) 전압을 초기전압으로 유지시키며 슈미트 회로부(205)는 폴트(fault) 상태를 유지한다.
오프(Off) 신호의 입력은 반전회로부(204)를 구성하는 비교기(A2)와 다이오드(D1)에 의하여 슈미트 회로부(205)와 온 신호 차단회로부(206)를 초기화시킨다.
마지막으로 보호 동작이 수행된 후 다시 게이트 신호가 입력되는 도 4의 시점(9)에서 제1 게이트 회로부(102) 또는 제2 게이트 회로부(103)는 정상 동작을 재개하게 된다.
101 : 제어부 102 : 제1 게이트 회로부
103 : 제2 게이트 회로부 104 : 전력용 FET부
105 : 부트스트랩

Claims (6)

  1. 전력용 FET(Field Effect Transistor)를 구동하는 게이트 회로에 있어서,
    제어부에서 입력되는 게이트 신호를 상기 전력용 FET의 소스의 전위 레벨로 변환하는 신호 레벨 변환부,
    상기 신호 레벨 변환부에서 출력된 신호를 입력받아 출력하는 제1 비교기, 그리고
    상기 제1 비교기에서 출력되는 신호를 증폭하여 상기 전력용 FET의 게이트로 인가는 신호 증폭부를 포함하는 전력용 FET를 구동하는 게이트 회로.
  2. 제 1 항에서,
    상기 전력용 FET가 턴온 된 경우 충전된 전압을 방전하고, 상기 전력용 FET가 턴오프 된 경우 전압을 충전하는 커패시터를 포함하는 적분기, 그리고
    상기 커패시터에 충전된 전압이 소정 레벨 이상인 경우 폴트(fault) 신호를 출력하는 슈미트 회로부를 더 포함하는 전력용 FET를 구동하는 게이트 회로.
  3. 제 2 항에서,
    상기 커패시터에 충전된 전압이 소정 레벨 이상인 경우 상기 제1 비교기에서 출력되는 신호가 상기 신호 증폭부로 입력되는 것을 차단하여 상기 전력용 FET를 오프시키는 온 신호 차단부를 더 포함하는 전력용 FET를 구동하는 게이트 회로.
  4. 제 3 항에서,
    상기 신호 레벨 변환부에서 출력된 신호를 입력받아 상기 제1 비교기에서 출력되는 신호와 반전된 신호로 출력하는 제2 비교기를 포함하며, 상기 게이트 신호가 오프 상태일 때 하이 상태가 되어 상기 적분기와 상기 슈미트 회로부를 초기화하는 반전회로부를 더 포함하는 전력용 FET를 구동하는 게이트 회로.
  5. 제 4 항에서,
    상기 게이트 신호를 입력받아 반전하여 출력하는 제1 반전기, 그리고
    상기 제1 반전기에서 출력된 신호를 반전하여 출력하는 제2 반전기를 더 포함하고,
    상기 신호 레벨 변환부는 제1 저항(R1), 제2 저항(R2), 제3 저항(R1'), 제4 저항(R2'), 제5 저항(R3), 제6 저항(R3')를 포함하고, 상기 제1 저항(R1)과 상기 제2 저항(R2) 및 제3 저항(R1')과 제4 저항(R2')은 각각 상기 게이트 회로의 구동 전원 입력단(Gate Power)과 상기 전력용 FET의 소스(FET Source)의 사이에 직렬로 연결되며, 제5 저항(R3)은 상기 제1 반전기와 상기 제2 반전기의 접점에 일단이 연결되고, 상기 제6 저항(R3')은 상기 제2 반전기의 출력단에 일단이 연결되며, 상기 제1 저항(R1), 상기 제2 저항(R2) 및 상기 제5 저항(R3)의 접점은 제1 비교기의 반전 단자와 상기 제2 비교기의 비반전 단자에 연결되고, 상기 제2 저항(R1'), 상기 제4 저항(R2') 및 상기 제6 저항(R3')의 접점은 상기 제1 비교기의 비반전 단자와 상기 제2 비교기의 반전 단자에 연결되는 전력용 FET를 구동하는 게이트 회로.
  6. 제 5 항에서,
    상기 적분기는 상기 게이트 회로의 구동 전원 입력단(Gate Power)과 상기 전력용 FET의 소스(FET Source)의 사이에 직렬로 연결되는 제7 저항(R)과 커패시터(C)를 포함하고,
    상기 슈미트 회로부는,
    상기 게이트 회로의 구동 전원 입력단(Gate Power)과 상기 전력용 FET의 소스(FET Source)의 사이에 직렬로 연결되는 제8 저항(R6), 제9 저항(R7), 제10 저항(R8)과, 비반전 단자는 제1 다이오드(D1)의 캐소드를 통해 상기 제2 비교기의 출력단에 연결되고, 반전단자는 상기 커패시터, 제2 다이오드의 애노드를 통해 상기 신호 증폭부, 제3 다이오드의 애노드를 통해 상기 전력용 FET의 드레인에 연결되는 제3 비교기를 포함하고,
    상기 온 신호 차단부는,
    비반전 단자는 제1 다이오드(D1)의 캐소드를 통해 상기 제2 비교기의 출력단에 연결되고, 반전단자는 상기 커패시터, 제2 다이오드의 애노드를 통해 상기 신호 증폭부, 제3 다이오드의 애노드를 통해 상기 전력용 FET의 드레인에 연결되는 제3 비교기와, 상기 제4 비교기를 포함하고,
    상기 제3 비교기의 출력단은 상기 게이트 회로의 폴트 신호 출력단에 연결되고, 상기 제4 비교기의 출력단은 상기 제1 비교기의 출력단과 상기 신호 증폭부의 접점에 연결되는 전력용 FET를 구동하는 게이트 회로.
KR1020100115605A 2010-11-19 2010-11-19 Ｆｅｔ 게이트 구동회로 KR20120054295A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100115605A KR20120054295A (ko) 2010-11-19 2010-11-19 Ｆｅｔ 게이트 구동회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100115605A KR20120054295A (ko) 2010-11-19 2010-11-19 Ｆｅｔ 게이트 구동회로

Publications (1)

Publication Number Publication Date
KR20120054295A true KR20120054295A (ko) 2012-05-30

Family

ID=46270186

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100115605A KR20120054295A (ko) 2010-11-19 2010-11-19 Ｆｅｔ 게이트 구동회로

Country Status (1)

Country Link
KR (1) KR20120054295A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021107653A1 (ko) * 2019-11-26 2021-06-03 주식회사 엘지에너지솔루션 Fet 제어 장치 및 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021107653A1 (ko) * 2019-11-26 2021-06-03 주식회사 엘지에너지솔루션 Fet 제어 장치 및 방법

Similar Documents

Publication Publication Date Title
US10236677B2 (en) Semiconductor device
US8547676B2 (en) Overcurrent protection device and overcurrent protection system
US9979272B2 (en) Semiconductor device
WO2015116031A1 (en) Bipolar gate driver
CN106797114A (zh) 用于检测开关晶体管短路故障的电路和方法
JP6203020B2 (ja) 充放電スイッチ回路を有する電池パック
JP2019058056A (ja) 固体パルス変調器における保護回路、発振補償回路および給電回路
US9692406B2 (en) Power device drive circuit
KR101538094B1 (ko) 인버터 시스템의 스위칭 소자 고장 검출 장치 및 방법
CN106067684B (zh) 电池装置
US20120008238A1 (en) Transistor Half-Bridge Control
CA2924798C (en) Device and method for current flow control for dual battery vehicle architecture
CN116345867A (zh) 用于功率器件栅极驱动器的负负载电流的过电流保护
US9647445B2 (en) Over-current protection circuit and method
CN113711481B (zh) 驱动电路
US8692524B2 (en) DC-to-DC conversion apparatus
US10277221B2 (en) Protection circuit
JP2018152974A (ja) フォワード方式の双方向ｄｃ−ｄｃコンバータ
KR20120054295A (ko) Ｆｅｔ 게이트 구동회로
US5488533A (en) Methods and apparatus for isolating a power network from a load during an overcurrent condition
US8633741B2 (en) Reset generator
US9819257B2 (en) DC-to-DC converter input node short protection
US10439607B2 (en) Circuit breaker device, especially for a vehicle electrical system
US11349474B1 (en) Cascaded gate driver outputs for power conversion circuits
US20170201246A1 (en) Driving circuit, converter and driving method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
NORF Unpaid initial registration fee