JPH02158212A - Ｎチヤンネルパワーｍｏｓｆｅｔを用いた負荷駆動回路及びｉｃレギユレータ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ＮチャンネルパワーＭＯＳＦＥＴを用いた負
荷駆動回路及びＩＣレギュレータに関する。

〔従来の技術〕

例えば、自動車の電装品のスイッチングは、最も簡単に
は直接手元スイッチで入切するが、配線を細くするため
にリレーを用いることもある。す５に、近年では、マイ
コン制御等に対応してパワートランジスタを用いたもの
が普及している。ところで、最近、サービス向上のため
電装品が増加するにつれて電線束が太くなる傾向にあり
、これに対処するためマルチプレックス信号伝送を用い
た集約配線方式が開発されはじめている。その場合伝送
されて来た信号をローカルコントロールユニットで復元
し、その出力であるＴＴＬレベルのスイッチング信号に
より負荷電流を制御するパワーＩＣが必要となり、数社
より発表されている。

自動車の電装品は、水濡れ等によるリークが発生しても
、その電流で誤動作することのないようにシャーシ電位
（普通はマイナスアースである）に直結されており、ス
イッチングはプラス側で行うようになっている。このた
めパワーＩＣとしては負荷のプラス側に挿入する、いわ
ゆるハイサイドスイッチとする必要がある。

ハイサイドスイッチをＭＯＳＦＥＴで構成する時、Ｐチ
ャンネルＭＯＳＦＥＴ　（以下ＰＭＯＳＦＥＴとする）
を用いるならばそのゲート回路は単純であり、単にゲー
ト電位をゼロにすれば導通状態になる。しかし−般にＰ
ＭＯＳＦＥＴはオン抵抗が高いので、自動車のようにバ
ッテリを電源とする低圧大電流の負荷機器に対してはス
イッチ素子の電圧降下が大きくなり。

負荷に充分な電圧を印加できないだけでなくスイッチ素
子自体の発熱が大きくなる等の問題が生じる。従って現
在の技術ではＮチャンネルパワーＭＯＳＦＥＴ　（以下
、パワーＮＭＯＳＦＥＴと称する）でオン抵抗の小さな
素子を用いる方が有利である。しかしその場合、負荷を
介してパワーＮＭＯＳＦＥＴのゲート・ソース間に電圧
を印加するため２ゲート電圧としては、次に述べる理由
により導通時のソース電圧（はぼバッテリ電圧に等しい
）より充分高い電圧を与えなければならない。

すなわち、ゲート・ソース間に作動電圧を印加する場合
には、印加すべき電源から出た電流がパワーＮＭＯＳＦ
ＥＴのゲート電極、ゲート・ソース間に存在する浮遊容
量、ソース電極、負荷を通って接地極に流れ、その結果
ゲート・ソース間浮遊容量に電荷が蓄積されてゲート・
ソース間に電圧が印加されるものである。しかるにゲー
ト・ソース間浮遊容量が充電されるに従いパワーＮＭＯ
ＳＦＥＴは導通状態に近づくので、負荷の影響によって
ソース電位が上昇し、電源から出た電流は流れにくくな
るにのため、ゲート電圧はソース電圧より７〜８■高く
しておく必要がある。この場合バッテリ電圧が１２Ｖの
場合には、ゲート電圧として２゜Ｖ以上を与えるのが好
ましい。そして、このような高電圧源を別に設けるのは
得策でないので。

１２Ｖから２０Ｖ以上に昇圧するチャージポンプ回路を
設けるのが普通である。それでも最終的にゲート・ソー
ス間に印加される電圧は８ｖ程度となる。

このような構成の電子スイッチは米国特許出願筒２６７
２２７号１日本分表特許公報昭５８−５００８３５号に
開示されている。

〔発明が解決しようとする課題〕

ところで、前述した如きパワーＮＭＯＳＦＥＴのゲート
・ソース間にチャージポンプ↓こより電圧を印加する方
式のものは、ゲート・ソース間の電圧印加を負荷を介し
て行なうため、負荷抵抗の影響を受は易い。

具体的には、 （１）負荷抵抗の値により出力スイッチ（パワーＮＭＯ
ＳＦＥＴ　）導通する速度が異なるので、高速のスイッ
チングをくり返すチョッパ動作の場合。

通流率制御できる範囲が負荷の抵抗値により異なる傾向
がある。

さらにまた、モードにより抵抗値が異なる負荷を用いた
場合、低抵抗で大電流のモードに対してはスイッチング
が可能であるが、高抵抗で小電流のモードに対してはソ
ース電位の上昇が大きくなり過ぎたり、ゲート・ソース
間の浮遊容量の充電に時間がかかりスイッチングが困難
となるか、あるいは非常に遅くなる。

（２）更に、この種のパワーＮＭＯＳＦＥＴに対しては
。

ソース電位等を検出することによって、負荷の断線検知
、その他各種診断、保護を図ろうとしているが、実現の
ためには、次のような問題がある。すなわち、負荷を介
しゲート・ソース間に電圧を印加させる方式では、例え
ば負荷が断線したり、あるいは高抵抗になったような場
合には、充電回路の抵抗が無限大あるいは高抵抗になる
ので、ゲート・ソース間に電圧が印加されないか、又は
ゆっくりとしか上昇しない、そのため、パワーＮＭＯＳ
ＦＥＴは導通しないか、あるいは徐々にしか導通しない
、そして、このようなパワーＮＭＯＳＦＥＴ出力段に診
断回路として負荷の断線検知回路を設ける場合、ソース
電位だけでは、負荷に電圧が印加されているか否か判別
できず、従って「負荷に電圧が印加されているにもかか
わらず、電流が流れない」という論理判断の基になる出
力電圧が出てこないので診断、が出来なくなる。

（３）更に、このような従来方式は、誘導性負荷を用い
る場合に、次のような改善すべき点がある。

すなわち、従来、パワーＮＭＯＳＦＥＴの出力をオフに
する時には、チャージポンプ出力をＯにしてパワーＮＭ
ＯＳＦＥＴのゲートを接地するのが普通である。

そうすると、ゲート電圧はＯｖになるが、ソース電圧は
誘導性負荷の電流遮断時に発生する誘起電圧により負電
圧となり、結局ゲート・ソース間に電圧が印加されたこ
とになるので導通してしまう。

このことは、誘導性負荷の電流をしゃ断する場合に、す
ぐに遮断できない事を意味し、良好な制御特性が得られ
ないことになる。

本発明は以上の点に鑑みてなされたものであり、その主
たる目的とするところは、パワー素子としてＮＭＯＳＦ
ＥＴを用いた場合であっても、負荷の影響を受けること
なく安定したスイッチング動作、チョッパ動作を可能に
することにある。

更に副次的な目的として、負荷の断線検知等の診断・保
護をソース電位の検知から可能なものとし、また、誘導
性負荷のスイッチング制御に対しても良好に行い得る、
負荷駆動回路及びＩＣレギュレータを提供することにあ
る。

〔課題を解決するための手段〕

本発明は、上記主たる目的を達成するための基本的課題
解決手段（第１の課題解決手段）として、Ｎチャンネル
パワーＭＯＳＦＥＴ　（パワーＮＭＯＳＦＥＴ）のドレ
インが電源の（＋）極に接続され、ソースが負荷を介し
て電源の（−）極に接続されるものにおいて、 前記電源の両極と前記パワーＮＭＯＳＦＥＴのゲート・
ソースとの間に、コンデンサと、スイッチ切換動作によ
り前記コンデンサに前記電源からの電荷を充電し、充電
された電荷を前記ゲート・ソース間の浮遊容量に前記負
荷を介さず転送するスイッチング手段とを設けてなる。

この手段は、第１請求項対応のものである。

換言すれば、前記１！源の両極と前記パワーＮＭＯＳＦ
ＥＴのゲート・ソースとの間に、前記電源からの電荷を
予め充電した後に、この充Ｗ＆電荷（パワーＮＭＯ８作
動用電荷）を前記ゲート・ソース間の浮遊容量に前記負
荷を介することなく転送するゲート制御手段を設けてな
る（第２請求項対応）。

また、前記上たる目的に加えて副次的目的を達成するた
めに、次のような課題解決手段を提案する。

１つは（第２の課題解決手段）は、前述同様にパワーＮ
ＭＯＳＦＥＴのドレインが電源の（＋）極に接続され、
ソースが負荷を介して電源の（−）極に接続されるもの
において、 前記パワーＮＭＯＳＦＥＴのゲート・ソース間の浮遊容
量に前記負荷を介さずにパワーＮＭＯＳＦＥＴを作動用
の電荷を供給（転送）する手段と、 前記パワーＮＭＯＳＦＥＴのソース電位を検出して、こ
のソース電位と前記パワーＮＭＯＳＦＥＴ作動用電荷の
供給動作の相関関係から負荷駆動回路の自己診断を行な
う手段と、 前記負荷駆動回路の自己診断で異常な旨の判定がなされ
ると、前記パワーＮＭＯ９ＦＥＴの作動を停止させる手
段とを備えて、いわゆるフィルセーフ機能付きの負荷駆
動回路を構成する（第１１請求項対応）。

もう１つ（第３の課題解決手段）は、前記パワーＮＭＯ
ＳＦＥＴのゲート・ソース間に放電用ループを形成して
、このループに前記負荷を介さずに前記ゲート・ソース
間の接続、遮断を行なう放電用のスイッチを設け、且つ
この放電用のスイッチは、前記パワーＮＭＯＳＦＥＴの
作動時に前記ゲート・ソース間を遮断し、停止時に接続
するよう設定してなる（第５請求項対応）。

更に、これらの課題解決手段の応用システムの１例とし
て、次のようなＩＣレギュレータ（第４の課題解決手段
）を提案する。

すなわち、 バッテリ電源電圧或いは発電機の発生電圧を検出する手
段と。

負荷電流制御のパワー素子を構成するパワーＮＭＯＳＦ
ＥＴで、そのドレインがバッテリ電源の（＋）極に、ソ
ースが前記発電機の界磁コイル（負荷）を介して前記バ
ッテリ電源の（−）極に接続されるパワー素子と、 前記パワーＮＭＯＳＦＥＴのゲート・ソースと前記バッ
テリ電源の両極との間にて、前記バッテリ電源からの電
荷を予め充電した後で前記ゲート・ソース間の浮遊容量
に前記界磁コイルを介することなく転送して、このパワ
ーＮＭＯＳＦＥＴを作動させるゲート制御手段と、 前記発電機の発生電圧が一定となるようその界磁コイル
に流れる平均電流を調整するため、前記バッテリ電源及
び発電機のいずれかの検出電圧に基づき前記ゲート制御
手段の単位時間当りの予充電及び電荷転送の動作回数を
制御する手段と。

前記パワーＮＭＯＳＦＥＴのゲート・ソース間に前記界
磁コイルを介することなく形成される放電用のループで
、前記パワーＮＭＯＳＦＥＴの作動、停止の動作に合せ
て、該放電用ループの開、閉を行なう手段とを備えて、
ＩＣレギュレータを構成する。これは、第１３請求項に
対応のものである。

〔作用〕

第１の課題解決手段では、次の作用がなされる。

すなわち、負荷を駆動させる場合には、先ず電源からの
電荷が、電源の両極とパワーＮＭＯＳＦＥＴのゲート・
ソースとの間に設けたコンデンサに予め充電され、その
後、スイッチ切換操作で、コンデンサに予充電された電
荷がパワーＮＭＯＳＦＥＴのゲート・ソース間の浮遊容
量に転送され、ゲート・ソース間電圧が印加される。こ
れにより、パワーＮＭＯＳＦＥＴがオンし、電源及びド
レイン・ソース端子を介して負荷電流が流れる。この予
充電と電荷転送動作は、回数に限定するものではない。

この回数は、コンデンサ容量を極めて大きくすれば、１
回の予充電、電荷転送動作で設定のゲート・ソース間電
圧を充分に確保できるが、これらの素子を一体にＩＣ化
する面積の小形化要求からコンデンサ容量も制限を受け
る場合、には、繰返しの予充電、電荷転送動作で設定の
ゲート・ソース間電圧を確保するよう設定される。また
、これらの単位時間当りの回数を増やすほど、パワーＮ
ＭＯＳＦＥＴの単位時間当りのオン時間が多くなるので
、この回数制御（チョッパ制御）により負荷電流の平均
値を可変制御することができる。また、この予充電と電
荷転送動作は、代表的なものとして、コンデンサとスイ
ッチング手段の組合せ方式が考えられるが、本発明の思
想は、この具体的方式に限らず。

これに代わるものでも、同様の電荷予充電と電荷転送動
作を行ない得る手段であればよい。

しかして、この第１課題解決手段によれば、パワーＮＭ
ＯＳＦＥＴのゲート・ソース間電圧印加（ゲート・ソー
ス間浮遊容量への電荷供給）を、負荷を介さずに行なう
ことができる。

その結果、ゲート・ソース間電圧の印加時にソース電位
が負荷抵抗により上昇することがない。

従って、パワーＮＭＯＳＦＥＴの作動時に、負荷抵抗の
影響を受けることなく、換言すれば、負荷抵抗の大小や
大幅な変化があっても、常にパワーＮＭＯＳＦＥＴのス
ムーズで安定したスイッチング動作（負荷駆動制御）や
高速チョッパ制御を可能にする。

次に第２の課題解決手段の作用を説明する。

本課題解決手段は、前述と同様に、パワーＮＭＯＳＦＥ
Ｔのゲート・ソース間の浮遊容量に負荷を介さずパワー
ＮＭＯＳＦＥＴ作動用の電荷を供給する。

そして、ソース電位の検出と前記パワーＮＭＯＳＦＥＴ
作動用電荷の供給手段の動作との相関関係から負荷駆動
回路の自己診断が行なわれる。ここで、゛′パワーＮＭ
ＯＳＦＥＴ作動用電荷の供給手段の動作′″とは１例え
ば、予充電用コンデンサの電圧やゲート・ソース間電圧
印加を検出することや、その他負荷駆動回路のキースイ
ッチのオン状態から知ることができる。

そして、この課題解決手段では、負荷を介さないでパワ
ーＮＭＯＳＦＥＴ作動用電荷の供給動作（ゲート・ソー
ス間電圧印加）を行ない得るので、負荷に断線等の異常
が生じてもこの電荷供給動作を保しようする。一方、負
荷に断線等の異常があった場合には、正常なソース電位
が生じないので、「パワーＮＭＯＳＦＥＴ作動用電荷の
供給動作を行なっているにもかかわらず（ゲート・ソー
ス間電圧印加がなされているにもかかわらず）、正常な
ソース電位が検出されないといった論理を導くことがで
き、その結果、負荷駆動回路の診断を可能にする。なお
、この診断は負荷駆動回路の断線のみならず、例えば負
荷に過大電流が流れた場合でも、ソース電位からその異
常を診断できる。そして、この異常が診断されると、パ
ワーＮＭＯＳＦＥＴの作動が停止するよう制御され、負
荷駆動回路のフェイルセーフが実行される。

次に第３の課題解決手段の作用を説明する。

第３の課題解決手段は、負荷として誘導性のものを使用
した場合を考慮したものである。

本課題解決手段は、第１．第２の課題解決手段で使用さ
れるパワーＮＭＯＳＦＥＴのゲート・ソース間に放電用
ループを形成する。そして、この放電用ループに設けた
放電用スイッチは、パワーＮＭＯＳＦＥＴの作動時には
、前記ゲート・ソース間を遮断する（放電用ループの開
放）。この場合には。

ゲート・ソース間に印加される電圧が放電することがな
いので、パワーＮＭＯＳＦＥＴの作動が支障なく行ない
得る。

また、パワーＮＭＯＳＦＥＴの停止時には、前記ゲート
・ソース間を接続（短絡）させる（放電用ループ閉じ）
。この場合の接続は誘導性負荷を介さずに行ない、ゲー
ト電位とソース電位が等しくなり、パワーＮＭＯＳＦＥ
Ｔがスムーズに停止する。従って、本課題解決手段によ
れば、誘導性負荷を用いて、パワーＮＭＯＳＦＥＴの停
止に際し負荷端子に負電圧が誘起されても、パワーＮＭ
ＯＳＦＥＴの誤動作を防止することができる。

なお、誘導性負荷を使用しない場合には、前記ゲート・
ソース間の放電ループを用いず、単に、パワーＮＭＯＳ
ＦＥＴのゲートを、放電用のスイッチを介してアースと
の接続、遮断を可能とし、この放電用スイッチが、前記
パワーＮＭＯＳＦＥＴの作動時にアース遮断、停止時に
アース接続となるよう設定すればよい。

すなわち、このようにすれば、パワーＮＭＯＳＦＥＴの
停止時にそのゲート電位がアース電位（Ｏ電位）となっ
てスムーズな停止動作を行ない得る。

次に第４の課題解決手段（ＩＣレギュレータ）の作用を
説明する。

本課題解決手段は、前述した第１．第３の課題解決手段
をＩＣレギュレータに適用した応用システムである。す
なわち、本システムのパワーＮＭＯＳＦＥＴの負荷は、
発電機の界磁コイル（誘導性負荷）である。また、パワ
ーＮＭＯＳＦＥＴを作動させるゲート制御手段として、
電源からの電荷を予め充電した後でパワーＮＭＯＳＦＥ
Ｔのゲート・ソース間の浮遊容量に界磁コイルを介さず
転送する手段により構成する。

そして、本課題解決手段では、発電機の回転数が変化し
、これに伴ない発電機発生電圧ひいてはバッテリ電圧が
変化した場合、これらのいずれかの検出電圧に基づき前
記ゲート制御回路の単位時間当りの予充電及び電荷転送
の動作回数を制御する。具体的には、発電機の回転数が
上昇して検出電圧が一定値を超えると、予充電及び電荷
転送の動作回数を減少させ、これによりパワーＮＭＯＳ
ＦＥＴの通流率ひいては界磁コイルに流れる平均電流を
調整して、発電機の発生電圧を一定に保つ。

また、パワーＮＭＯＳＦＥＴの負荷が界磁コイルといっ
た誘導性負荷であるので、第３の課題解決手段の技術を
応用し、パワーＮＭＯＳＦＥＴのゲート・ソース間に界
磁コイルを介さないで、放電用ループを形成する。この
放電用ループはパワーＮＭＯＳＦＥＴの停止に際し閉じ
て、ゲート・ソース間にてその浮遊容量の電荷を放電さ
せる。この放電によりゲート電位とソース電位が等電位
となり、界磁コイルに誘起される負電圧の有無にかかわ
らず、パワーＮＭＯＳＦＥＴの誤動作を防止できる。

〔実施例〕

本発明の実施例を図面に基づき説明する。

第１図は本発明の第１実施例を示す回路構成図である。

第１図において、１１はパワーＮＭＯＳＦＥＴで、この
パワーＮＭＯＳＦＥＴＩ　１　　は、ドレインが端子８
１により電源６１の（＋）側に接続され、またソースは
、端子８２により負荷５１を介して端子８３により共通
アースラインに接地される。ここでパワーＮＭＯＳＦＥ
Ｔ　１１を作動（導通）状態とするにはゲート・ソース
間の浮遊容量２４に電荷を供給して、ゲート・ソース間
に数Ｖの電圧を印加すればよい。

本実施例では、このゲート・ソース間電圧印加手段（ゲ
ート制御回路）Ａを次のように構成する。

ゲート・ソース間電圧印加手段Ａは、大別すると（＋）
側切換スイッチ回路２０、（−）側切換スイッチ回路３
０．コンデンサ２３等から構成される。

スイッチ回路２０は、接点２０ａ、２０ｂ。

２０ｃよりなり、接点２０ａが端子８１を介して電源６
１の（＋）極に接続され、接点２０ｂがＮＭＯＳＦＥＴ
　１１のゲートに接続され、接点２０ｃがコンデンサ２
３の一端に接続される。ここで、接点２０ａ・２０ｃを
第１の電子スイッチとし、接点２０ｂ・２０ｃを第２の
電子スイッチとする。

スイッチ回路３０は、接点３０ａ、３０ｂ。

３０ｃよりなり、接点３０ａが端子８３を介して電源６
１の共通アースラインに接続され、３０ｂが負荷５１を
介することなく、パワーＮＭＯＳＦＥＴＩＩのソースに
直接接続され、接点３０ｃがコンデンサ２３の他端に接
続される。ここで、接点３０ａ・３０ｃを第３の電子ス
イッチとし、接点３０ｂ・３０ｃを第４の電子スイッチ
とする。

そして、これらの第１から第４の電子スイッチは、スイ
ッチ駆動回路４ｏからの信号により、第１の電子スイッ
チ２０ａ・２Ｏｃ間がオンすると、これに同期して第３
のスイッチ３０ａ・３０ｃ間がオンし、一方、第２の電
子スイッチ２０ｂ・２０ｃがオンすると、第４の電子ス
イッチ３０ｂ・３０ｃがオンするよう設定しである。す
なわち。

第１．第３の電子スイッチが同相でオンし、第２゜第４
の電子スイッチが第１．第３電子スイッチとは逆相でオ
ンし、これにより第１．第３スイッチと第２．第４スイ
ッチとが交互にオン、オフ動作を行なう。

そして、スイッチ駆動回路４０により第１〜第４の電子
スイッチを高速にスイッチング制御することにより、第
１．第３の電子スイッチ（２０ａ・２０ｃ、３０ａ・３
０ｃ）をオンした時には、コンデンサ２３を電源６１か
らの電荷で予め充電し、次いで第２．第４の電子スイッ
チ（２０ｂ・２０ｃ、３０ｂ　・３０ｃ）がオンした時
には、コンデンサ２３の電荷をゲート・ソース間の浮遊
容量２４に供給（転送）する。このようにしてゲート・
ソース間の電位差は、最大、電源６１の電圧まで上昇す
ることになる。

そして、本実施例では、負荷５１を通さずにパワーＮＭ
ＯＳＦＥＴ　１１のゲート・ソース間の浮遊容量２４に
電荷を供給（充電）するので、従来の如く負荷５１の存
在でソース電位が上昇するといった事態が生ぜず、ゲー
ト電圧を電源６１の電圧以上に昇圧させることなく、ゲ
ート・ソース間の印加電圧を確保してパワーＮＭＯ５Ｆ
ｔ！Ｔ　１１のドレイン・ソース間を導通させることが
できる。

また、ＮＭＯＳＦＥＴ　１１のゲートとアース間に放電
抵抗５２．スイッチ１９を設け、スイッチ駆動回路４０
が端子８４から外部信号を入力すると、スイッチ１９の
接点１９ａ、１９ｂを接続、遮断（入り切り）する。こ
れは浮遊静電容量２４の電荷を放電するためのもので、
接点１９ａ、１９ｂが接続された場合パワーＮＭＯＳＦ
ＥＴ　１１はオフする。

また、パワーＮＭＯＳＦＥＴ　１１の保護のため、ソー
ス端子８２の電位や温度等を検出し自己診断を行うため
の検出２診断回路９０が設けである。

すなわち、本実施例では、端子８２のソース電位と、ゲ
ート・ソース間の印加状態を検出診断回路５０がモニタ
する。そして負荷５１が断線、故障等している場合、端
子８２のソース電位からＮＭＯＳＦＥＴ　１１の非導通
を検知し、ゲート・ソース間電圧から負荷が断線、故障
していても、電圧印加の状態を確認できるので、両者の
要素から「ゲート・ソース間に電圧が印加されているに
もかかわらず、ドレイン・ソース間（ひいては負荷）に
電流が流れない」という論理（負荷の断線診断）を導く
ことができる。

また、負荷駆動回路に過大電流が流れた場合にも、ソー
ス電位からその異常を検出診断し、且つパワーＮＭＯ３
ＦＥ！Ｔ　１１が異常発熱した場合には、その温度検出
からパワーＮＭＯＳＦＥＴ　１１の異常を診断する。

そして、これらの診断結果がスイッチ駆動回路４０に入
力され、異常な旨の診断が下されるとパワーＮＭＯＳＦ
ＥＴ　１１がオフする。

しかして１本実施例では、負荷を介さずパワーＮＭＯＳ
ＦＥＴ　１１のゲート・ソース間に作動電圧を印加でき
るので、負荷の影響を受けることなく、安定したスイッ
チング制御、高速チョッパ制御を行うことができ、しか
も負荷駆動回路の診断を容易に行い得て、装置の信頼性
を高めることができる。

第２図は本発明の第２実施例を示す回路構成図である。

図中、第１実施例と同一符号は、同−或いは共通する要
素を示す。

本実施例は第１実施例と基本的に共通する回路構成をな
すが、異なる点は、パワーＮＭＯＳＦＥＴ　１１のゲー
トとソース間に放電用のループＬを形成して、ループＬ
に放電用スイッチ１９を抵抗５２とともに設けた点にあ
る。すなわち、スイッチ１９は、接点１９ａがＮＭＯＳ
ＦＥＴ　１１のゲート側に、接点１９ｂが抵抗５２を介
してソースに接続される。

本実施例は第１実施例で得られた効果を奏し得る他に１
次のような利点がある。

すなわち、放電ループＬ及びスイッチ１９をパワーＮＭ
ＯＳＦＥＴ　１１のゲート・ソース間に設けることで、
スイッチ１９をオンすると、パワーＮＭＯＳＦＥＴ１１
を負荷５１を介することなくオフすることが出来る。そ
して、パワーＮＭＯＳＦＥＴ　１１をオフする時（ゲー
ト・ソース間の浮遊静電容量２４の放電時）には、ゲー
トとソースが等電位になるので、例えば負荷５１として
誘導性負荷を使用して、負荷端子８２にマイナス電圧が
発生しても、パワーＮＭＯＳＦＥＴ　１１の誤動作を防
止し、誘導性負荷にも適用が可能となる。

第３図は本発明の第３実施例を示す回路構成図で、本実
施例は、第２図の第２実施例でブロックで示した回路の
一部を具体的な回路に置き換えたものである。コンデン
サ２３の切り換え用のスイッチ回路２０．３０はＭＯＳ
ＦＥＴを用いたアナログスインチ３５．３６．３７．３
８にて実現することが出来る。放電用のスイッチ１９も
アナログスイッチ３９とする。

アナログスイッチのうち、符号の３５は前述した各実施
例の第１の電子スイッチに、３６は第２の電子スイッチ
に、３７は第３の電子スイッチに、３８は第４の電子ス
イッチに、３９は放電用電子スイッチに対応する。

スイッチ駆動回路４０は、アンドゲート４５゜４１、イ
ンバータ４２，４４、発振器４３等で構成される。

そして、外部信号がＴＴＬやＣＭＯ８で“０″のレベル
のとき、アンドゲート４５を通りインバータ４２は出力
が“１″となり、アナログスイッチ３９が導通し、ゲー
ト・ソース間静電容量が放電されパワーＮＭＯＳＦＥＴ
　１１はオフ状態となる。外部信号が゛′１″レベルの
時は、内蔵された発振器４３の周波数に応じてアンドゲ
ート４１が動作し、直接接続されたアナログスイッチ３
６．３８と。

インバータ４４を介して接続されたアナログスイッチ３
５．３７は相補的に動作し、発振器４３の周波数に応じ
てコンデンサ２３が、電源、接地間とパワーＮＭＯＳＦ
ＥＴ　１１のゲート・ソース間に電気的に交互に接続さ
れ、ゲート・ソース間の浮遊静電容量２４が充電される
。

検出・診断回路９０はオペアンプ等によって構成された
ソース電圧検出回路９１や温度検出回路９２といったア
ナログ回路と、論理部である診断回路９３とからなる。

検出回路はこの他に必要に応じて追加される。診断回路
９３の出力は通常゛１″であり、エラー（負荷駆動回路
の異常）が生じると診断回路９３の出力はＩＩ　Ｏ″°
になりスイッチ駆動回路４０のアンドゲート４５に入力
され、パワーＮＭＯＳＦＥＴ　１１はオフする。アナロ
グスイッチ３５，３６，３７，３８，３９、コンデンサ
２３、抵抗５２．スイッチ駆動回路４０．検出・診断回
路９ｏは、同一基板内に集積することによってパワーＩ
Ｃｌ０を構成する。スイッチ駆動回路４０と検出・診断
回路９０は、バイポーラトランジスタを用いてもよい。

本実施例によれば、ゲート制御回路Ａのスイッチとして
ＭＯＳＦＥＴを用いたアナログスイッチを使用すること
により、同一基板上に容易に集積することが可能となる
。また回路すべてにＭＯＳＦＥＴを用いればチップ面積
が小さくてすむといった効果がある。

第４図は本発明の第４実施例を示す回路構成図である。

これは第３図のアナログスイッチ３５゜３６．３７，３
８，３９をＰＭＯＳＦＥＴ、　８ＭＯＳＦＥＴ、ダイオ
ード等に換えて具体化した回路である。

第３図のアナログスイッチ（第１電子スイッチ）３５は
、第４図ではコンデンサ２３に対して電荷を供給する一
方向のスイッチで良く、ダイオード２１によって代替さ
れる。同様に第３図のアナログスイッチ（第２電子スイ
ッチ）３６は、ゲート・ソース間の浮遊容：ｉ２４に対
してコンデンサ２３の電荷を供給する一方向のスイッチ
で良く、ダイオード２２で代替される。

また、ＰＭＯＳＦＥＴ　３１は、第５の電子スイッチと
なるもので、ソースが電ｇｅｔの（＋）極に、ドレイン
がダイオード２２に、換言すればダイオード２２と直列
に接続され、そのゲートがインバータ４２の出力端子に
接続される。この第５の電子スイッチ３１は、放電用ス
イッチ３４がオフの時にのみオンする。

また、前述の第３図のアナログスイッチ（第４電子スイ
ッチ）３８は基板を電源端子８１に接続したＰＭＯＳＦ
ＥＴ　３２で置き換えられ、そのソースをパワーＮＭＯ
ＳＦＥＴ　１１のソースへ負荷５１を介さずに接続し、
ドレインをコンデンサ２３と、アナログスイッチ（第３
電子スイッチ）３７に置き換えられるＮＭＯＳＦＥＴ　
３３のドレインとに接続される。

ＮＭＯＳＦＥＴ　３３はソースと基板をアースし、その
ゲートはＰＭＯＳＦＥＴ　３２のゲートに接続し、ＮＭ
Ｏ８ＦＥＴ３３とＰＭＯＳＦＥＴ　３２とが発振器４３
の周波数に応じて相補的な動作をする。アナログスイッ
チ放電スイッチ３９の代わりにはＰＭＯＳＦＥＴ　３４
を用いる。

これはソースと基板をパワーＮＭＯＳＦＥＴ　１１のゲ
ートに接続し、抵抗５３を介してＰＩ！０５ＦＥＴ　３
４自体のゲートに接続される。ＰＭＯＳＦＥＴ　３４の
ドレインは抵抗５２を介してパワーＮＭＯＳＦＥＴ　１
１のソースに、ゲートは駆動用のＮＭＯＳＦＥＴ　４６
のドレインに接続される。駆動用のＮＭＯ３ＦＥ７４６
は基板、ソース共にアースされ、ゲートがインバータ４
２の出力端子に接続される。

ここで、パワーＮＭＯＳＦＥＴ　１１をオフにする場合
には、ＮＭＯＳＦＥＴ　４６のゲートに電源電圧を印加
する。これによって８ＭＯＳＦＥＴ　４６のドレイン・
ソース間が導通し、ＰＭＯ５ＦＥ７３４をオン状態とし
て、パワーＭＯＳＦＥＴ　１１のゲート・ソース間の静
電容量を負荷５１を介することなくゲート・ソース間の
放電ループＬにて放電することができる。

また、パワーＮＭＯＳＦＥＴ　１１をオンさせる場合に
は、駆動用の８ＭＯＳＦＥＴ　４６のゲートを接地電位
として、ＰＭＯ３ＦＥ７３４のゲートに抵抗５３を介し
てパワーＮＭＯＳＦＥＴ　１１のゲート電圧を印加し、
ＰＭＯ５ＦＥ７３４をオフ状態にする。そして、外部信
号によりアンドゲート４５．インバータ４２を介して、
ＰＭＯ３ＦＥ７３１をオンさせ、一方、アンドゲート４
１を介して、ＮＭＯＳＦＥＴ　３３とＰＭＯＳＦＥＴ　
３２とを交互にオン・オフ制御して、８ＭＯＳＦＥＴ　
３３とＰＭＯ８ＦＥＴ　３２とを相補的に作動させる。

このようにして、前述した各実施例同様にコンデンサ２
３への予充電と、充電された電荷を負荷５１を介するこ
となくパワーＮＭＯＳＦＥＴ　１１のゲート・ソース間
浮遊容量２４に供給して、パワーＮＭＯＳＦＥＴ　１１
に作動電圧（ゲート・ソース間電圧）を印加することが
できる。

なお、ＰＭＯＳＦＥＴ　３１を用いることによりパワー
ＮＭＯＳＦＥＴ　１１がオフ状態の時、ゲートに電圧が
印加されるのを防ぐことができる。

本実施例によれば、アナログスイッチの一部をダイオー
ドに置き換えることで、回路の簡素化を図り、またゲー
ト回路へ流れる電流を制限することにより消費電力を少
なくするといった効果がある。

なお、前述の第１〜第４の電子スイッチは、ダイオード
で一部代替することなく　、ＰＭＯ５Ｆ［ＥＴと８ＭＯ
ＳＦＥＴを任意に組合せ、これらの電子スイッチが＃　
１１ｊ　　ＬＬ　ＯＩＩの２値信号を各ゲートに入力し
て、第１．第３の電子スイッチと、第２．第４の電子ス
イッチを相補的に動作するように設定してもよい。

第５図は本発明の第５実施例を示す回路構成図である。

本実施例は第４実施例と基本的構成を共通とし、異なる
点は、ＰＭＯＳＦＥＴ　３１と、ダイオード２１の間に
倍電圧回路（直流昇圧回路）７０を挿入したことにある
。倍電圧回路７０は、ＰＭＯ３ＦＥ７３１のソースとダ
イオード２１の間にダイオード７１を接続し、ダイオー
ド７１とダイオード２１の間より第２のコンデンサ７２
を接続し、コンデンサ７２はインバータ７３．７４によ
り駆動される。

インバータ７３．７４は発振器４３の周波数によりアン
ドゲート４１を介して８ＭＯＳＦＥＴ　３３　。

ＰＭＯＳＦＥＴ　３２のゲートとともに接続されスイッ
チング動作する。インバータ７３によってコンデンサ７
２は、充・放電され、コンデンサ２３には最大、電源６
１の倍（任意の倍数）の電圧が与えられる。この結果パ
ワーＮＭＯ５ＦＥ７１１のゲート・ソース間の電位差を
最大、電源６１の倍の電圧にすることが出来る。

本実施例によれば、前述の各実施例と同様の効果を奏す
る他に、パワーＮＭＯＳＦＥＴ　１１の外部信号が入力
してから、オン導通状態になるまでの立ち上がり時間の
遅れを短くするといった効果がある。

第６図は本発明の第６実施例を示す回路構成図である。

本実施例は、バッテリ電源６１を充電する電圧制御回路
（ＩＣレギュレータ）への適用例である。

本実施例のシステムは、ＩＣレギュレータとなるパワー
ＩＣｌ０と、その外部機器となるバッテリ電源６１．交
流発電機Ｇ、キースイッチ５６゜パワーＩＣｌ０の動作
状態を示すランプ５２等で構成される。発電機Ｇは、界
磁コイル５１、ステータコイル５３，５４，５５、整流
ダイオード７５ａ〜７５ｃ及び７６ａ〜７６、ｃ等から
構成される。

電源６１の（＋）側はパワーＩＣｌ０の電源端子８１へ
と接続される。

パワーＩＣｌ０は、パワーＮＭＯＳＦＥＴ　１１の他に
、前記第１〜第５の実施例によって説明した電子スイッ
チとコンデンサから成るゲート制御回路Ａ、及び放電回
路１９を持ち、スイッチ駆動回路４０、検出・診断回路
゛９０．ゲートのオン時間を制御するパルス幅制御回路
１４、外部との信号のやりとりをするインターフェイス
回路１５、ランプ５２を駆動するＮＭＯＳスイッチ１２
が、同一基板−Ｌに集約されている。各回路をＭＯＳあ
るいはバイポーラを用いることにより実現出来る。端子
としては、外部との信号をやりとりする端子８４、電源
電圧をモニタする端子８６、発電機のステータコイル５
３，５４．５５中性点と接続される端子８７、電源端子
８１および電源電圧をキースイッチ５６よりランプ５２
を介して、診断用のＮＭＯＳスイッチ１２に接続される
端子８５、パワーＩＣの誘導性負荷５１である界磁コイ
ルに接続される端子８２、接地端子８３が設けられてい
る。

ここで、界磁コイル５１は、パワーＮＭＯＳＦＥＴ１１
のソース側に接続され、パワーＮＭＯＳＦＥＴ　１１の
スイッチング動作により界磁コイル５１に流れる電流（
平均値）が制御される。

ゲート制御回路Ａについては、既に各実施例で詳述した
ように、電源６１の両極とパワーＮＭＯＳＦＥＴ１１の
ゲート・ソースとの間に設けられ、また、例えば電子ス
イッチとコンデンサの組合せで、電源６１側の電荷を予
め充電した後にパワーＮＭＯＳＦＥＴ１１のゲート・ソ
ース間浮遊容量に転送する機能を有する。

本実施例ではキースィッチ５６オン時にＮＭＯＳＦＥＴ
１２がオンし、ランプ５２が点灯することで、パワーＮ
ＭＯ３ＩＣＩ　ｌの動作状態が表示される。

また、パワーＩＣｌ０における検出・診断回路９０が電
源６１の電圧を端子８６を介して検出する。発電機Ｇに
発生する電圧は、エンジン回転数換言すれば発電機回転
数の上昇に比例し、この発生電圧の上昇によりバッテリ
電圧も上昇する。そして、この電源電圧の上昇が検出回
路９０で検出されると、パルス幅制御回路１４が現在の
発電機回転数に対応したパルス幅信号（パワーＮＭＯＳ
ＦＥＴ１１を作動させるため、のゲートオン時間信号）
を出力し、この出力がスイッチ駆動口Ｉ４４０を介して
ゲート制御回路Ａに送られる。ゲート制御回路Ａは、こ
の信号に基づき既に他の実施例で述べた予充電と電荷転
送のスイッチング動作を行なう。

このスイッチング動作は１発電機の回転数が上昇すると
反比例して減少するよう設定され、ゲート制御のスイッ
チング回数の減少によりパワーＮＭＯ５ＦＨＴ　１１の
単位時間当りのオン時間（通流率）が減り、その分、界
磁コイル５１に流れる平均電流が減って発電機電圧を一
定に保つことができる。

すなわち、発電機Ｇの発生電圧はその回転数及び界磁電
流に比例するので、この界磁電流をオン。

オフ制御して、ダイオード７５ａ、７５ｂ、７５ｃ。

７６ａ、７６ｂ、７６ｃによって整流される発電機発生
電圧を制御できる。なお、ゲート制御回路Ａの停止の際
には、パワーＮＭＯＳＦＥＴ　１１のゲート・ソース間
の放電ループＬに設けた放電回路１９がゲート・ソース
間を接続して、ゲート・ソース間浮遊容量を放電させ、
これにより界磁コイル５１のオフ時に生じる誘起電圧の
影響を受けることなく、パワーＮＭＯＳＦＥＴを誤動作
なく停止させることができる。検出診断回路９０による
負荷駆動回路の自己診断については、他の実施例で述べ
たので説明を省略する。

なお、パワーＮＭＯＳＦＥＴ　１１による電流制御はバ
ッテリ電圧の検出値に代えて発電機Ｇの発生電圧を直接
検出して行なってもよい。

本実施例によれば、ゲート制御回路ＡによりパワーＮＭ
ＯＳＦＥＴ　１１を安定に且つ高速チョッパ制御するの
で、バッテリ電圧をきめ細かく制御できると共に、誤動
作の少ない電圧制御回路を実現できる効果がある。

〔発明の効果〕

本発明における第１の課題解決手段によれば、パワーＮ
ＭＯＳＦＥＴを用いた負荷駆動回路において、負荷を介
さずパワーＮＭＯＳＦＥＴを導通・不導通とすることが
出来るので、抵抗値が大幅に変化する負荷の場合にもス
イッチング時間が安定に保たれ、高速のチョッパ制御を
安定に行うことができる。

また、第２の課題解決手段によれば、パワーＮＭＯＳＦ
ＥＴのソース端子電圧を用いて行う各種検出・自己診断
回路の論理を正常にかつ信頼性よく行うことができる。

更に第３の課題解決手段によれば、パワーＮＭＯＳＦＥ
Ｔを非導通状態にする時は、ゲート電圧を電源、接地電
位から切離して、しかもゲート・ソース間で負荷を介す
ることなく放電させるので、ゲート電位とソース電位を
等しくすることで、出力のソース端子に誘導性負荷の負
電圧が生じてもパワーＮＭＯＳＦＥＴが誤動作すること
がない。したがって誘導性負荷をも安定に制御すること
ができる。

また、第４の課題解決手段によれば、バッテリ電圧をき
め細かく制御でき、誤動作の少なくＩＣレギュレータを
提供することができる。

【図面の簡単な説明】

第１図、第２図、第３図、第４図、第５図、第６図は、
本発明の各実施例（第１〜第６実施例）を示す回路構成
図である。 １０・・・パワーＩＣ１１１・・・パワーＮＭＯＳＦＥ
Ｔ　、１４　。 ４０・・・ゲート制御の予充電及び電荷転送の回数制御
手段（パルス幅制御回路、スイッチ駆動回路）、１９・
・・放電用スイッチ、２０．３０・・・スイッチング手
段（２０ａ、２０ｃ・・・第１の電子スイッチ。 ２０ｂ、２０ｃｍ第２の電子スイッチ、３０ａ。 ３０ｃ・・・第３の電子スイッチ、３０ｂ、３０ｃ・・
・第４の電子スイッチ）、２１．２２・・・ダイオード
（第１．第２の電子スイッチ）、２３・・・コンデンサ
、２４・・・ゲート・ソース間浮遊容量、３１・・・Ｐ
ＭＯＳＦＥＴ　（第５の電子スイッチ）、３２・・・Ｐ
ＭＯＳＦＥＴ（第４の電子スイッチ）、３３・・ＮＭＯ
ＳＦＥＴ　　（第３の電子スイッチ）、３４・・・ＰＭ
ＯＳＦＥＴ　（放電用スイッチ）、３５〜３８・・・ア
ナログスイッチ（第１〜第４の電子スイッチ）、３９・
・・放電用スイッチ、５１・・・負荷、界磁コイル、６
１・・・バッテリ電源、７０・・・倍電圧回路（昇圧回
路）、９０・・・検出診断回路（ソース電位検出、バッ
テリ電位検出手段兼用）、９１・・・ソース電圧検出回
路、９２・・・温度検出回路、９３・・・診断回路、Ａ
・・・ゲート制御回路、＄Ｉｒ１Ｊ 第２回 ｓｏｂ式−一１１４電子スイッチ 茶４日 ２４−　浮直勝重 ３３−１門ｏｓｐｔ：ｒ（＊３電５−ｘＭ）第５回 ７σ−−一直歳Ｊ圧回浴

Claims (1)

1. 【特許請求の範囲】 １、ＮチャンネルパワーＭＯＳＦＥＴのドレインが電源
   の（＋）極に接続され、ソースが負荷を介して電源の（
   −）極に接続されるものにおいて、前記電源の両極と前
   記Ｎチャンネルパワー ＭＯＳＦＥＴのゲート・ソースとの間に、コンデンサと
   、スイッチ切換動作により前記コンデンサに前記電源か
   らの電荷を充電し、充電された電荷を前記ゲート・ソー
   ス間の浮遊容量に前記負荷を介さず転送するスイッチン
   グ手段とを設けてなることを特徴とするＮチャンネルパ
   ワー ＭＯＳＦＥＴを用いた負荷駆動回路。 ２、ＮチャンネルパワーＭＯＳＦＥＴのドレインが電源
   の（＋）極に接続され、ソースが負荷を介して電源の（
   −）極に接続されるものにおいて、前記電源の両極と前
   記Ｎチャンネルパワー ＭＯＳＦＥＴのゲート・ソースとの間に、前記電源から
   の電荷を予め充電した後に前記ゲート・ソース間の浮遊
   容量に前記負荷を介することなく転送するゲート制御手
   段を設けてなることを特徴とするＮチャンネルパワーＭ
   ＯＳＦＥＴを用いた負荷駆動回路。 ３、第２請求項において、前記ゲート制御手段の予充電
   と電荷転送動作の単位時間当りの回数を制御する手段を
   有し、この回数制御により前記ＮチャンネルパワーＭＯ
   ＳＦＥＴに流れる負荷駆動電流の通流率を可変制御する
   よう設定してなるＮチャンネルパワーＭＯＳＦＥＴを用
   いた負荷駆動回路。 ４、第１請求項ないし第３請求項のいずれか１項におい
   て、前記ＮチャンネルパワーＭＯＳＦＥＴのゲートは、
   放電用のスイッチを介してアースとの接続、遮断を可能
   とし、この放電用スイッチは、前記Ｎチャンネルパワー
   ＭＯＳＦＥＴの作動時にアース遮断、停止時にアース接
   続となるよう設定してなるＮチャンネルパワーＭＯＳＦ
   ＥＴを用いた負荷駆動回路。 ５、第１請求項ないし第４請求項のいずれか１項におい
   て、前記ＮチャンネルパワーＭＯＳＦＥＴのゲート・ソ
   ース間に放電用ループを形成して、このループに前記負
   荷を介さずに前記ゲート・ソース間の接続、遮断を行な
   う放電用のスイッチを設け、この放電用スイッチは、前
   記ＮチャンネルパワーＭＯＳＦＥＴの作動時に前記ゲー
   ト・ソース間を遮断し、停止時には接続するよう設定し
   てなるＮチャンネルパワーＭＯＳＦＥＴを用いた負荷駆
   動回路。 ６、第１請求項、第４請求項、第５請求項のいずれか１
   項において、前記ゲート・ソース間の浮遊容量に電荷を
   転送するためのスイッチング手段は、第１から第４の電
   子スイッチを備え、このうち、第１の電子スイッチは、
   前記電源の（＋）極と前記コンデンサの一端を、第２の
   電子スイッチは、このコンデンサー端と前記Ｎチャンネ
   ルパワーＭＯＳＦＥＴのゲートを、第３の電子スイッチ
   は、前記電源の共通アースラインと前記コンデンサの他
   端を、第４の電子スイッチは、このコンデンサ他端と前
   記ＮチャンネルパワーＭＯＳＦＥＴのソースを接続、遮
   断するものとし、且つ前記第１、第３の電子スイッチが
   同相のオン・オフ動作を行ない、前記第２、第４の電子
   スイッチが前記第１、第３の電子スイッチとは逆相のオ
   ン・オフ動作を行なうよう設定してなるＮチャンネルパ
   ワーＭＯＳＦＥＴを用いた負荷駆動回路。 ７、第６請求項において、前記電子スイッチは、それぞ
   れがアナログスイッチで構成されるＮチャンネルパワー
   ＭＯＳＦＥＴを用いた負荷駆動回路。 ８、第６請求項において、前記第１〜第４の電子スイッ
   チは、ＰチャンネルＭＯＳＦＥＴとＮチャンネルＭＯＳ
   ＦＥＴを任意に組合せてなり、これらの電子スイッチが
   “１”“０”の２値信号を入力して、前記第１、第３の
   電子スイッチと前記第２、第４の電子スイッチとが相補
   的にオン、オフ動作をするよう設定してなるＮチャンネ
   ルパワーＭＯＳＦＥＴを用いた負荷駆動回路。 ９、第６請求項において、前記第１、第２の電子スイッ
   チは、夫々ダイオードにより代替し、前記第３の電子ス
   イッチをＮチャンネル或いはＰチャンネルＦＥＴで、前
   記第４の電子スイッチを前記第３の電子スイッチと反対
   のチャンネルのＭＯＳＦＥＴで構成し、これらの第３、
   第４の電子スイッチが相補的に動作するよう設定すると
   共に、前記第１、第２電子スイッチの代替ダイオードと
   直列に第５の電子スイッチを設け、この第５の電子スイ
   ッチは、前記第３の電子スイッチと同期してオン、オフ
   動作するよう設定してなるＮチャンネルパワーＭＯＳＦ
   ＥＴを用いた負荷駆動回路。 １０、第９請求項において、前記第１電子スイッチ代替
   ダイオードと前記第５電子スイッチとの間に直流昇圧回
   路を設けてなるＮチャンネルパワーＭＯＳＦＥＴを用い
   た負荷駆動回路。 １１、ＮチャンネルパワーＭＯＳＦＥＴのドレインが電
   源の（＋）極に接続され、ソースが負荷を介して電源の
   （−）極に接続されるものにおいて、前記Ｎチャンネル
   パワーＭＯＳＦＥＴのゲート・ソース間の浮遊容量に前
   記負荷を介さずにＮチャンネルパワーＭＯＳＦＥＴ作動
   用の電荷を供給する手段と、 前記ＮチャンネルパワーＭＯＳＦＥＴのソース電位を検
   出して、このソース電位と前記ＮチャンネルパワーＭＯ
   ＳＦＥＴ作動用電荷の供給動作の相関関係から負荷駆動
   回路の自己診断を行なう手段と、前記負荷駆動回路の自
   己診断で異常な旨の判定がなされると、前記Ｎチャンネ
   ルパワー ＭＯＳＦＥＴの作動を停止させる手段とを備えてなるこ
   とを特徴とするＮチャンネルパワーＭＯＳＦＥＴを用い
   た負荷駆動回路。 １２、第１０請求項において、前記負荷駆動回路の自己
   診断を行なう手段は、前記ＮチャンネルパワーＭＯＳＦ
   ＥＴの温度を検出して該ＮチャンネルパワーＭＯＳＦＥ
   Ｔを自己診断する機能を有するＮチャンネルパワーＭＯ
   ＳＦＥＴを用いた負荷駆動回路。 １３、バッテリ電源電圧或いは発電機の発生電圧を検出
   する手段と、 負荷電流制御のパワー素子を構成するＮチャンネルパワ
   ーＭＯＳＦＥＴで、そのドレインが前記バッテリ電源の
   （＋）極に、ソースが前記発電機の界磁コイル（負荷）
   を介して前記バッテリ電源の（−）極に接続されるパワ
   ー素子と、 前記ＮチャンネルパワーＭＯＳＦＥＴのゲート・ソース
   と前記バッテリ電源の両極との間にて、前記バッテリ電
   源或いは発電機からの電荷を予め充電した後で前記ゲー
   ト・ソース間の浮遊容量に前記界磁コイルを介すること
   なく転送して、該ＮチャンネルパワーＭＯＳＦＥＴを作
   動させるゲート制御手段と、 前記発電機の発生電圧が一定となるようその界磁コイル
   に流れる平均電流を調整するため、前記バッテリ電源及
   び発電機のいずれかの検出電圧に基づき前記ゲート制御
   手段の単位時間当りの予充電及び電荷転送の動作回数を
   制御する手段と、 前記ＮチャンネルパワーＭＯＳＦＥＴのゲート・ソース
   間に前記界磁コイルを介することなく形成される放電用
   のループで、前記ＮチャンネルパワーＭＯＳＦＥＴの作
   動、停止の動作に合せて、この放電用ループの開閉を行
   なう手段とを、備えてなることを特徴とするＩＣレギュ
   レータ。