JP2022520057A - 通信動作を設定可能なシステムコンポーネントおよびそのようなシステムコンポーネントの作動方法 - Google Patents

通信動作を設定可能なシステムコンポーネントおよびそのようなシステムコンポーネントの作動方法 Download PDF

Info

Publication number
JP2022520057A
JP2022520057A JP2021546252A JP2021546252A JP2022520057A JP 2022520057 A JP2022520057 A JP 2022520057A JP 2021546252 A JP2021546252 A JP 2021546252A JP 2021546252 A JP2021546252 A JP 2021546252A JP 2022520057 A JP2022520057 A JP 2022520057A
Authority
JP
Japan
Prior art keywords
system component
data
register
communication operation
bus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2021546252A
Other languages
English (en)
Other versions
JP7241191B2 (ja
Inventor
ドルシュ,ライナー
ツベヤノビッチ,ドルデ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Publication of JP2022520057A publication Critical patent/JP2022520057A/ja
Application granted granted Critical
Publication of JP7241191B2 publication Critical patent/JP7241191B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40Bus networks
    • H04L12/40169Flexible bus arrangements
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/36Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/362Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4004Coupling between buses
    • G06F13/4022Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44Arrangements for executing specific programs
    • G06F9/445Program loading or initiating
    • G06F9/44505Configuring for program initiating, e.g. using registry, configuration files
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40Bus networks
    • H04L12/403Bus networks with centralised control, e.g. polling
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0016Inter-integrated circuit (I2C)
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40Bus networks
    • H04L2012/40208Bus networks characterized by the use of a particular bus standard

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Software Systems (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Information Transfer Systems (AREA)
  • Circuits Of Receivers In General (AREA)
  • Small-Scale Networks (AREA)

Abstract

本発明は、通信動作が設定可能なシステムコンポーネントと、そのようなシステムコンポーネントの作動方法を提供する。システムコンポーネント(1)は、少なくとも1つの他のシステムコンポーネント(2)と通信するためのデータバス(3)のための少なくとも1つのインターフェース(5)を含む。データバス(3)では、データおよびバスコマンドの送受信のために、定義された通信プロトコルが使用される。通信プロトコルは、少なくとも1つの他のシステムコンポーネント(2)が、それ自身の通信動作をシステムコンポーネント(1)の通信動作に適合させるために、データバス(3)を介してシステムコンポーネント(1)の通信動作を取得することを提供する。さらに、システムコンポーネント(1)は、データバス(3)上でシステムコンポーネント(1)の通信動作を定義する設定データ用のレジスタ(4)を含み、レジスタ(4)はデータバス(3)に接続されているため、レジスタ(4)に格納されている設定データがデータバス(3)上で利用可能である。システムコンポーネント(1)の機能範囲は、異なる通信動作を可能にし、選択された通信動作に対応する設定データがそれぞれレジスタ(4)にロード可能であることにより、システムコンポーネント(1)の通信動作は機能範囲内で選択可能である。【選択図】図1

Description

本発明は、通信動作を設定可能なシステムコンポーネントおよびそのようなシステムコンポーネントの作動方法に関する。
本発明は、データバスを介して通信する、すなわちデータバスを介してデータを交換する、複数のシステムコンポーネントを含むシステムに関する。通常、システムコンポーネントの少なくとも1つが、このシステムコンポーネントが少なくとも2つのシステムコンポーネント間のデータ交換を調整することにより、いわゆるマスタとして機能する。少なくとも1つの他のシステムコンポーネントは、マスタによって調整されたデータ通信に参加することにより、いわゆるスレーブとして機能する。
その種のシステムの例は、スマートフォン、ウェアラブルなどの民生用電子アプリケーションのセンサシステム、IoTシステム、ナビゲーションシステム、自動車アプリケーションのセンサシステムなどである。
Mobile Industry Processor Interfaceアライアンス(略してMIPIアライアンス)の下で、新しいインターフェースI3Cが開発された。MIPIアライアンスは、チップセットと、例えばセンサやディスプレイなどの周辺機器との間のハードウェアおよびソフトウェアのインターフェースを開発し、宣伝することを目的とした企業団体である。I3C規格は、低速周辺機器やセンサのための事実上最も広く普及している2ピンシリアルバスプロトコル規格であるI2C規格に基づく。I3Cバスプロトコルは、例えばダイナミックなバスアドレスネゴシエーション、より高いデータレート、マスタおよびスレーブに対する簡素化された電気的要件、インバンド割り込み、ホットジョインメカニズムなど、I2Cバスプロトコルに比べて大幅に改善されている。図2では、I3Cバスシステム10が示されている。各システムコンポーネント1は、第1のレジスタ、バス特性レジスタ(BCR)および装置特性レジスタ(DCR)を含む。装置特性レジスタには、システムコンポーネント1の種類が記述され、例えば、システムコンポーネント1がセンサであること、および場合によっては、他のセンサ固有の情報が記述される。バス特性レジスタでは、特にシステムコンポーネント1の役割、すなわち、システムコンポーネント1がマスタとして機能するか、スレーブとして機能するかが定義されている。また、システムコンポーネント1の通信動作が定義されている。特に、バス特性レジスタには、システムコンポーネント1がペイロード付きのインバンド割り込み(IBl)機能をサポートしているか、ペイロードなしのインバンド割り込み(IBl)機能をサポートしているかが格納されている。
従来のI3Cシステムコンポーネント(スレーブおよび/またはマスタ)では、通信動作が予め定義されており、適宜バス特性レジスタに格納されている。
I3Cバスプロトコルは、マスタがバス特性レジスタに格納されているスレーブの通信動作を取得して、適宜自身の通信動作を適合させることを提供する。しかし、IBI機能の場合は、マスタがペイロードなしのIBIとペイロード付きのIBIの両方をサポートできる場合のみ可能である。したがって、ペイロードなしのIBIのみをサポートするマスタは、ペイロード付きのIBIの通信動作が設定されているスレーブとは通信できない。
システムコンポーネント間の通信のためのI3Cバスプロトコルの使用は、例えば、国際公開公報第2017/155897号から公知である。
本発明の主題は、請求項1にかかる通信動作が設定可能なシステムコンポーネント、および請求項9にかかるそのようなシステムコンポーネントの作動方法である。
本発明は、少なくとも1つの他のシステムコンポーネントと通信するためのデータバスのための、少なくとも1つのインターフェースを有するシステムコンポーネントを提供する。データバスでは、データおよびバスコマンドの送受信に、定義された通信プロトコルが使用される。また、通信プロトコルは、少なくとも1つの他のシステムコンポーネントが、それ自身の通信動作をシステムコンポーネントの通信動作に適合させるために、データバスを介してシステムコンポーネントの通信動作を取得することを提供する。さらに、システムコンポーネントは、データバス上でのシステムコンポーネントの通信動作を定義する、設定データ用のレジスタを含む。システムコンポーネントのレジスタがデータバスに接続されているため、レジスタに格納されている設定データがデータバス上で利用可能であるか、または他のシステムコンポーネントに対してデータバスを介して利用可能になる。システムコンポーネントは、システムコンポーネントの機能範囲が異なる通信動作を可能にすることを特徴とする。また、選択された通信動作に対応する設定データがそれぞれレジスタにロード可能であることにより、システムコンポーネントの通信動作は機能範囲内で選択可能である。
通信動作は、同じデータバスに接続されている他のシステムコンポーネントに関するシステムコンポーネントの動作を記述する。本発明にかかるシステムコンポーネントの通信動作は、その機能範囲内で変更または適合させることができる。通信動作は、システムコンポーネントをマスタまたはスレーブとして定義することを含む。さらに、通信動作は、スレーブの役割を担うシステムコンポーネントが、ペイロード付きのIBI機能を提供するか、またはペイロードなしのIBI機能を提供するかを記述する。
ペイロード付きのIBI機能は、マスタがペイロード(データ、例えばセンサの測定データ)を読み出す義務があることを意味する。マスタは、これがデータを送信するまで、対応するスレーブに対するデータバスを留保する義務がある。したがって、データは常に、スレーブがデータバスへの解放を取得するとすぐに共に送信される。これは、データバスがデータ伝送時間の間、他のシステムコンポーネントによって使用できないため、非常に大きなデータパケット、例えばタッチディスプレイのデータの場合、不利になり得る。
ペイロードなしのIBI機能は、スレーブがマスタに、例えばデータバスを介したデータ伝送の準備ができており、マスタがデータ伝送の開始を制御するようにリクエストを送信することを意味する。
さらに、本発明は、システムコンポーネントの作動方法を提供する。システムコンポーネントは、少なくとも1つの他のシステムコンポーネントと通信するために、少なくとも1つのインターフェースを介してデータバスに接続されている。データバスでは、データおよびバスコマンドの送受信のために定義された通信プロトコルが使用される。通信プロトコルは、少なくとも1つの他のシステムコンポーネントが、それ自身の通信動作をシステムコンポーネントの通信動作に適合させるために、データバスを介してシステムコンポーネントの通信動作を取得することを提供する。また、システムコンポーネントは、少なくとも1つの設定データ用レジスタを含む。設定データは、システムコンポーネントの通信動作を定義する。システムコンポーネントのレジスタがデータバスに接続されているため、レジスタに格納されている設定データがデータバス上で利用可能であるか、またはデータバスを介して他のシステムコンポーネントに提供される。システムコンポーネントの機能範囲は、データバス上でのシステムコンポーネントの異なる通信動作を可能にする。方法は、選択された通信動作に対応する設定データがレジスタにロードされることにより、システムコンポーネントの通信動作が設定されることを特徴とする。
本発明の好ましい使用分野は、測定量を検出し、電気的なセンサ信号に変換するためのセンサコンポーネントであり、上位システムのシステムコンポーネントとして機能するセンサコンポーネントである。これは例えば、センサの種類に応じて、ナビゲーションシステム、または、例えば歩数計のような、上位アプリケーションのためのセンサデータを評価するモバイル装置であってもよい。
発明の利点
本発明の基礎となる考えは、システムコンポーネントが、例えば、ペイロード付きのIBIまたはペイロードなしのIBIを交互にサポートするように、その通信動作を機能範囲内で設定可能であるようにシステムコンポーネントを構成することにある。したがって、有利には、システムコンポーネントは、どのバリアントに対してシステムが開発者によって設計されたか(IBIペイロードの有無)に関係なく、各システムで使用可能である。
有利には、バス特性レジスタを設定することにより、システムコンポーネントの機能範囲をシステム要件に適合させることができる。
したがって、有利には、同じ使用範囲を有する2つのシステムコンポーネントが、ペイロード付きまたはペイロードなしのIBIで構成されたシステムでの使用のために、メーカーから提供される必要はない。システムコンポーネントは、システムに応じて設定される。したがって、異なる通信動作が要求される場合でも、システムコンポーネントの交換は不要である。
好ましい改善構成は、従属請求項の主題である。
好ましい実施形態によれば、システムコンポーネントはI2Cおよび/またはI3Cに互換性がある。
この実施形態は、システムコンポーネントが、I2CバスプロトコルまたはI3Cバスプロトコルの両方によるシステムにおいて、データバスを介して他のシステムコンポーネントと通信することができるという点で有利である。有利には、I3Cバスプロトコル規格は下位互換性がある。
好ましい実施形態によれば、本発明にかかるシステムコンポーネントの機能範囲は、マスタとして、またはスレーブとして交互に作動することを可能にする。
この場合、システムコンポーネントは、スレーブとしてもマスタとしても、データバスを介して他のシステムコンポーネントと通信することができる。
好ましい実施形態によれば、機能範囲は、ペイロード付き、またはペイロードなし交互でのインバンド割り込み機能を含む。
有利には、選択された通信動作に応じて、データバス上のデータ負荷をシステム要件に応じて適合させることができる。ペイロード付きのインバンド割り込み機能は、ペイロード、例えばセンサデータを、スレーブによってなされる割り込みと共に送信することを含む。ペイロードなしのインバンド割り込み機能では、マスタによって、通信やデータ交換がどのように行われるかを事前に設定する必要がある。2つのバリアントはI3Cバスプロトコルで提供される。しかし、I3Cバスプロトコルに対応したシステムは、ペイロード付きのIBIまたはペイロードなしのIBIのいずれか1つのバリアントに制限されている。有利には、スレーブは、対応する使用ケースに対して、または対応するシステムに合わせて、およびそこでの使用に対して設定することができる。
好ましい実施形態によれば、設定データのための少なくとも1つの内部または外部記憶装置、特に不揮発性メモリが提供されている。選択された通信動作に対応する設定データは、この記憶装置からレジスタにロード可能である。
この実施形態は、例えば、スレーブとして機能するシステムコンポーネントの通信動作をマスタの要求に適合させるために、(ペイロードなしまたはペイロード付きの)IBI値をメモリから読み出してレジスタにロードできるという点で有利である。システムコンポーネントのBCRレジスタ内のIBI値は、通常、システムコンポーネントのメーカーによって事前に定義される。ここで問題となる本発明の実施形態では、システムコンポーネントの初期設定の開始時に、内部または外部記憶装置からIBI値を読み出すことにより、システムコンポーネントのIBI動作を設定することができる。読み出し後、レジスタ内の既存のIBI値が上書きされ、それにより、システムコンポーネントが新しい通信動作で初期化される。この通信動作では、バスコンポーネントはデータバスにログオンし、マスタに通信方法を通知する。レジスタに書き込まれたIBI値は、システムコンポーネントの全動作中は変更されないままである。
システムコンポーネントの初期化前後、およびデータバスへのログオン前後にレジスタを設定することにより、システムコンポーネントはシステム内のマスタの通信動作に関係なく、各システムで使用することができる。
好ましい実施形態によれば、通信動作は、バスコマンドおよび/またはデータバスを介して受信したデータに基づいて選択可能であり、対応する設定データは、記憶装置にロード可能であり、記憶装置からレジスタにロード可能である。
有利には、BCR値はI3Cカスタムコマンドコード(CCC)によってマスタおよびスレーブの間で一致させることができる。カスタムコマンドコードはI3Cプロトコルを介して利用可能であり、カスタムコマンドコードはプロトコルで定義することができる。これらのカスタムコマンドコードにより、システム要件に応じてレジスタ内の値を変更または適合させることができる。ここで、この機能に使用されるI3Cカスタムコマンドコードは、プライベートプロトコルを介して事前に定義され、装置固有でなければならない。
また、プライベートI3Cプロトコルを介してマスタおよびスレーブの間でBCR値を一致させることができる。この機能に適用されるプライベートI3Cプロトコルは、事前に定義されているか、または装置固有のものである。この実施形態は、MIPIアライアンスと協議してカスタムコマンドコードを最初に定義する必要がないという利点を有する。むしろ、BCRレジスタの値を変更するために、CCCを使用せずにBCRレジスタに直接アクセスするためのプライベートプロトコルを内部で定義することができる。
好ましい実施形態によれば、設定データは、システムコンポーネントの起動後であるが、他のシステムコンポーネントが通信動作を最初に取得する前に、その都度レジスタにロードされる。
有利には、BCRレジスタに格納された値へのシステムコンポーネントの初期化は、システムコンポーネントがマスタによってデータバスに初期化される前に行われる。したがって、システムコンポーネントをシステム毎に適宜初期化することができ、そのシステムで使用することができる。
一実施形態では、BCRレジスタの値は、デフォルト値、例えばペイロードなしのIBIを有する。ペイロード付きのIBIを有するI3Cシステムで使用する場合、システムコンポーネントは初期化中に適宜再設定されて、そのシステム内でも使用可能になる。このために、ペイロード付きIBIの値が記憶装置に格納されている。これを読み出して、BCRレジスタの値が上書きされる。
好ましい実施形態によれば、設定データは、設定データ用の内部または外部記憶装置、特に不揮発性メモリからレジスタにロードされる。
好ましい実施形態によれば、通信動作は、少なくとも1つの予め定義されたおよび/または装置固有のバスコマンドに基づいて設定され、対応する設定データはレジスタまたは記憶装置にロードされる。
好ましい実施形態によれば、通信動作は、少なくとも1つの予め定義されたおよび/または装置固有のデータ通信に基づいて設定され、対応する設定データはレジスタまたは記憶装置にロードされる。
本発明の実施形態の他の特徴および利点は、添付の図面を参照して以下の説明から明らかになる。
図1~図7に関連する実施形態に基づいて、本発明を以下に詳述する。
本発明の一実施形態にかかるシステムコンポーネントを説明するための概略図。 I3Cバスシステムを説明するための概略図。 ペイロード付きのインバンド割り込み機能を説明するための概略図。 ペイロードなしのインバンド割り込み機能を説明するための概略図。 本発明の第2の実施形態にかかるシステムコンポーネントを説明するための概略図。 本発明の第3の実施形態にかかるシステムコンポーネントを説明するための概略図。 第4の実施形態にかかるシステムコンポーネントを説明するための概略図。
図において、同一または機能的に同一の要素には、同一の参照符号を付す。
図1は、本発明の一実施形態にかかるシステムコンポーネントを説明するための概略図である。
図1において、参照符号1は、インターフェース5を含むシステムコンポーネントを示す。システムコンポーネント1は、インターフェース5を介してデータバス3(図示せず)に接続されている。データバス3は、シリアルクロック線6およびシリアルデータ線7を含む。また、システムコンポーネント1は、プロセッサユニット8、レジスタ4、および記憶装置11を含む。記憶装置11は、システムコンポーネント1の通信動作を設定する設定データを提供するために構成されている。記憶装置11は、図1において内部記憶装置として構成されている。すなわち、記憶装置11はシステムコンポーネント1の一部である。しかし、設定データは、外部記憶装置、例えば不揮発性メモリ、電気スイッチ、導電性ピンなどからレジスタ4にロードすることもできる。外部記憶装置は、ここに記載した例に限定されるものではない。また、データを格納し、レジスタ4にデータをロードするように構成された装置の他の実施形態が使用可能である。レジスタ4、特にBCRレジスタは、システムコンポーネント1の初期化前に、記憶装置11から値を受信する。この値を用いてシステムコンポーネント1の通信動作が設定される。特に、ペイロード付き、またはペイロードなしのIBl機能が設定され、ひいてはシステムコンポーネント1がデータバス3を介してどのように通信するかが設定される。プロセッサユニット8は、CCC機9およびCCCI3Cコア10を構成するように設定されている。代替的な実施形態では、CCC機9およびCCCI3Cコア10は、2つの別個のプロセッサユニット上に構成されてもよい。CCC機9は、I3Cプロトコルにおけるスレーブの一部であり、データの通常の読み書きに使用される。CCC機9によって、データへの直接的なアクセスが提供される。I3Cバスプロトコルによるスレーブとのさらなる通信は、カスタムコマンドコードCCCを介して行うことができる。カスタムコマンドコードによって、例えばパワーモード、データプロトコルを、例えば「シングルデータレート」および「ダブルデータレート」に変更することができる。CCCI3Cコア10は、インターフェース5を介してカスタムコマンドコードを受信し、これをデコードし、それに応じて指示を実行または指示に応答する。データバス3のマスタによって送信される例示的なカスタムコマンドコードは、システムコンポーネント1がデータバス3にログオンしている間にシステムコンポーネント1のBCRレジスタを読み取ることである。システムコンポーネント1はCCCを受信し、CCCI3Cコア10は受信したコマンドをデコードし、対応する指示をCCC機9に与え、CCC機9はレジスタ4を読み出す。レジスタ4の読み出し値は、システムコンポーネント1のインターフェース5を介し、データバス3を介して、例えばマスタの機能において、他のシステムコンポーネント2に伝送される。
図2は、I3Cバスシステムを説明するための概略図である。
図2では、I3Cバスシステム10が示されている。I3Cバスシステム10は、通信のためにデータバス3を介して他のシステムコンポーネント2に接続されるシステムコンポーネント1を含む。システムコンポーネント1は、その機能範囲によって、スレーブとして、またはマスタとして構成することができる。システムコンポーネント1がスレーブとして機能する場合、他のコンポーネント2のうちの1つがマスタとして構成されている。
図3は、ペイロード付きのインバンド割り込み機能を説明するための概略図である。
図3では、ペイロード付きのインバンド割り込み12が示されている。インバンド割り込み12は、スレーブとして機能するシステムコンポーネント1が、マスタとスレーブとの間で通信が確立されることを、データバス3を介してマスタに通知するための手段である。I3Cプロトコルでは、スレーブはマスタからクロックを取得することなく通信を開始したり、バスを介してデータを送信したりすることができない。IBIを送信することにより、スレーブは、例えば、データバス3を介して送信されるデータが利用可能であることをマスタに通知できる。マスタは優先順位に従ってIBIに応答し、マスタがそれに応じてクロックを提供することで、スレーブの通信を制御する。
マスタからデータバス3を介してシステムコンポーネント1にスタートビット「スタート(S)」が送信される。IBIスレーブは、マスタがクロックを提供すると、バスを介してマスタにそのアドレスを送信する。「Master_ACK」によって、マスタは、スレーブがバスにアクセスしたいと認識したことをスレーブに通知する。インバンド割り込み12はペイロード付きで構成されている。したがって、マスタは、スレーブに少なくとも1バイト分のさらなるクロックを提供し、スレーブがデータを提供している限り、データバス3を介してデータを送信する義務がある。データバス3は、通信の終了後に再び解放される。
図4は、ペイロードなしのインバンド割り込み機能を説明するための概略図である。
図4では、ペイロードなしのインバンド割り込み13が示されている。この場合、マスタは「Master_ACK」の送信後、どの機能を実施するべきかを決定できる。例えば、マスタは、スレーブからのデータの読み出しを開始することができ、または、他のスレーブが高い優先度を有する場合があるため、このスレーブとの通信を確立することができる。マスタはスレーブの要求に拘束されない。
図5は、本発明の第2の実施形態にかかるシステムコンポーネントを説明するための概略図である。
図5において、参照符号1は、インターフェース5を含むシステムコンポーネントを示す。システムコンポーネント1は、インターフェース5を介してデータバス3(図示せず)に接続されている。データバス3は、シリアルクロック線6およびシリアルデータ線7を含む。また、システムコンポーネント1は、プロセッサユニット8およびレジスタ4を含む。プロセッサユニット8は、CCC機9およびCCCI3Cコア10を構成するように設定されている。代替的な実施形態では、CCC機9およびCCCI3Cコア10は、2つの別個のプロセッサユニット上に構成されてもよい。CCC機9は、I3Cプロトコルにおけるスレーブの一部であり、データの通常の読み書きに使用される。CCC機9によって、データへの直接的なアクセスが提供される。I3Cバスプロトコルによるスレーブとの通信は、カスタムコマンドコードCCCを介して成立する。カスタムコマンドコードによって、例えばパワーモード、データプロトコルを、例えば「シングルデータレート」および「ダブルデータレート」に変更することができる。CCCI3Cコア10は、インターフェース5を介してカスタムコマンドコードを受信し、これをデコードし、それに応じて指示を実行する、または指示に応答する。データバス3のマスタによって送信される例示的なカスタムコマンドコードは、システムコンポーネント1がデータバス3にログオンしている間にシステムコンポーネント1のBCRレジスタを読み取ることである。システムコンポーネント1はCCCを受信し、CCCI3Cコア10は受信したコマンドをデコードし、対応する指示をCCC機9に与え、CCC機9はレジスタ4を読み出す。レジスタ4の読み出し値は、システムコンポーネント1のインターフェース5を介し、データバス3を介して、例えばマスタの機能において、他のシステムコンポーネント2に伝送される。
本発明の実施形態では、レジスタ4の値は、受信したカスタムコマンドコード(CCC)を介して変更され、ひいてはシステムコンポーネント1の通信動作が変更される。装置固有のCCCはI3Cバスプロトコルに設けられており、このために使用することができる。これらによって、BCRレジスタ4の値を設定することができる。また、新しいCCCを定義し、I3Cバスプロトコルを拡張することができる。新たに定義されたCCCによって、BCRレジスタ4の値を設定することができる。
図6は、本発明の第3の実施形態にかかるシステムコンポーネントを説明するための概略図である。
図6において、I3CCCコア10は、レジスタ4に接続されている。本発明の実施形態では、レジスタ4の設定は、I3Cバスプロトコルのカスタムコマンドコードを介して行われない。図6に示された実施形態では、書き込み要求および読み出し要求は、I3CCCコア10のレジスタ4への直接的な接続を介して提供される。I3CCCコア10で実施されるプライベートプロトコルでは、マスタとスレーブとの間の通信が定義されている。したがって、マスタは、BCRレジスタ4への書き込みおよびBCRレジスタ4からの読み出しを行うことができる。このために、プライベートプロトコルでは、これに対応してレジスタ4のアドレスと、レジスタ4を読み書きするためのコマンドとが定義されている。
図7は、第4の実施形態にかかるシステムコンポーネントを説明するための概略図である。
図7では、図1、図4および図5の変形例の組み合わせが示されている。
図7に示すシステムコンポーネント1は、レジスタ4がそれを介して設定可能な記憶装置11を含む。さらに、レジスタ4は、カスタムコマンドコードを介して、およびプライベートプロトコルも介して設定可能である。また、記憶装置11は、プロセッサ8との接続を有する。この接続を介して、記憶装置11に記憶されている値は、カスタムコマンドコードを介して、およびプライベートプロトコルを介して設定され、ロードすることができる。記憶装置11は、システムコンポーネント1の機能範囲を設定するための対応する設定データをレジスタ4に提供するように構成されている。

Claims (13)

  1. a. 少なくとも1つの他のシステムコンポーネント(2)と通信するためのデータバス(3)のためのインターフェース(5)であって、前記データバス(3)では、データおよびバスコマンドの送受信のために、定義された通信プロトコルがあり、前記通信プロトコルは、前記少なくとも1つの他のシステムコンポーネント(2)が、それ自身の通信動作をシステムコンポーネント(1)の通信動作に適合させるために、前記データバス(3)を介して前記システムコンポーネント(1)の通信動作を取得することを提供するインターフェース(5)と、
    b. 前記データバス(3)上で前記システムコンポーネント(1)の通信動作を定義する設定データ用のレジスタ(4)であって、前記レジスタ(4)は前記データバス(3)に接続されているため、前記レジスタ(4)に格納されている設定データが前記データバス(3)上で利用可能であるレジスタ(4)と、
    を少なくとも含むシステムコンポーネント(1)であって、
    - 前記システムコンポーネント(1)の機能範囲は、異なる通信動作を可能にし、
    - 選択された通信動作に対応する設定データがそれぞれ前記レジスタ(4)にロード可能であることにより、前記システムコンポーネント(1)の通信動作は前記機能範囲内で選択可能である、
    ことを特徴とするシステムコンポーネント(1)。
  2. 前記システムコンポーネント(1)はI2Cおよび/またはI3Cに互換性があることを特徴とする、請求項1に記載のシステムコンポーネント(1)。
  3. 前記機能範囲は、マスタとして、またはスレーブとしての交互の作動を可能にすることを特徴とする、請求項1または2に記載のシステムコンポーネント(1)。
  4. 前記機能範囲は、ペイロード付き(12)、またはペイロードなし(13)交互でのインバンド割り込み機能を含むことを特徴とする、請求項1から3のいずれか一項に記載のシステムコンポーネント(1)。
  5. 設定データのための少なくとも1つの内部または外部記憶装置(11)、特に不揮発性メモリが提供されており、前記選択された通信動作に対応する前記設定データは、この記憶装置(11)から前記レジスタ(4)にロード可能であることを特徴とする、請求項1から4のいずれか一項に記載のシステムコンポーネント(1)。
  6. 前記通信動作は、バスコマンドおよび/または前記データバスを介して受信したデータに基づいて選択可能であり、対応する設定データは、前記レジスタ(4)にロード可能であることを特徴とする、請求項1から5のいずれか一項に記載のシステムコンポーネント(1)。
  7. 前記通信動作は、バスコマンドおよび/または前記データバスを介して受信したデータに基づいて選択可能であり、対応する設定データは、前記記憶装置(11)にロード可能であり、前記記憶装置(11)から前記レジスタ(4)にロード可能であることを特徴とする、請求項5または6に記載のシステムコンポーネント(1)。
  8. 測定量を検出し、電気的なセンサ信号に変換するためのセンサコンポーネントである、請求項1から7のいずれか一項に記載のシステムコンポーネント(1)。
  9. システムコンポーネント(1)の作動方法であって、前記システムコンポーネント(1)は、少なくとも1つの他のシステムコンポーネント(2)と通信するために、少なくとも1つのインターフェース(5)を介して、データおよびバスコマンドの送受信のために定義された通信プロトコルが使用されるデータバス(3)に接続されており、
    - 前記通信プロトコルは、前記少なくとも1つの他のシステムコンポーネント(2)が、それ自身の通信動作を前記システムコンポーネント(1)の通信動作に適合させるために、前記データバス(3)を介して前記システムコンポーネント(1)の通信動作を取得することを提供し、
    - 前記システムコンポーネント(1)は、前記システムコンポーネント(1)の通信動作を定義する少なくとも1つの設定データ用レジスタ(4)を含み、
    - 前記レジスタ(4)は前記データバス(3)に接続されているため、前記レジスタ(4)に格納されている前記設定データが前記データバス(3)上で利用可能であり、
    - 前記システムコンポーネント(1)の機能範囲は、前記データバス(3)上での異なる通信動作を可能にする方法において、
    選択された通信動作に対応する前記設定データが前記レジスタ(4)にロードされることにより、前記システムコンポーネント(1)の前記通信動作が設定されることを特徴とする方法。
  10. 前記設定データは、前記システムコンポーネント(1)の起動後であるが、前記他のシステムコンポーネント(2)が前記通信動作を最初に取得する前に、その都度前記レジスタ(4)にロードされることを特徴とする、請求項9に記載の方法。
  11. 前記設定データは、設定データ用の内部または外部記憶装置(11)、特に不揮発性メモリから前記レジスタ(4)にロードされることを特徴とする、請求項9または10に記載の方法。
  12. 前記通信動作は、少なくとも1つの予め定義されたおよび/または装置固有のバスコマンドに基づいて設定され、対応する設定データは前記レジスタ(4)または前記記憶装置(11)にロードされることを特徴とする、請求項9から11のいずれか一項に記載の方法。
  13. 前記通信動作は、少なくとも1つの予め定義されたおよび/または装置固有のデータ通信に基づいて設定され、対応する設定データは前記レジスタ(4)または前記記憶装置(11)にロードされることを特徴とする、請求項9から11のいずれか一項に記載の方法。
JP2021546252A 2019-02-07 2020-01-09 通信動作を設定可能なシステムコンポーネントおよびそのようなシステムコンポーネントの作動方法 Active JP7241191B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102019201533.6 2019-02-07
DE102019201533.6A DE102019201533A1 (de) 2019-02-07 2019-02-07 Systemkomponente mit konfigurierbarem Kommunikationsverhalten und Verfahren zum Betreiben einer solchen Systemkomponente
PCT/EP2020/050417 WO2020160868A1 (de) 2019-02-07 2020-01-09 Systemkomponente mit konfigurierbarem kommunikationsverhalten und verfahren zum betreiben einer solchen systemkomponente

Publications (2)

Publication Number Publication Date
JP2022520057A true JP2022520057A (ja) 2022-03-28
JP7241191B2 JP7241191B2 (ja) 2023-03-16

Family

ID=69165361

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021546252A Active JP7241191B2 (ja) 2019-02-07 2020-01-09 通信動作を設定可能なシステムコンポーネントおよびそのようなシステムコンポーネントの作動方法

Country Status (7)

Country Link
US (1) US11556493B2 (ja)
JP (1) JP7241191B2 (ja)
KR (1) KR20210123386A (ja)
CN (1) CN113424498B (ja)
DE (1) DE102019201533A1 (ja)
TW (1) TWI810430B (ja)
WO (1) WO2020160868A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005258575A (ja) * 2004-03-09 2005-09-22 Seiko Epson Corp データ転送制御装置及び電子機器
JP2017504228A (ja) * 2013-11-14 2017-02-02 クアルコム,インコーポレイテッド バス上で追加的な二次データ線を介してデータを送るシステムおよび方法
WO2017056917A1 (ja) * 2015-10-01 2017-04-06 ソニー株式会社 通信システム、デバイス、マスタデバイス、スレーブデバイス、通信システムの制御方法、および、プログラム
US20180225251A1 (en) * 2013-11-14 2018-08-09 Qualcomm Incorporated System and method of sending data via additional secondary data lines on a bus

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL233967A (ja) * 1957-12-09
US5737524A (en) * 1995-05-22 1998-04-07 International Business Machines Corporation Add-in board with programmable configuration registers for use in PCI bus computers
GB2373595B (en) * 2001-03-15 2005-09-07 Italtel Spa A system of distributed microprocessor interfaces toward macro-cell based designs implemented as ASIC or FPGA bread boarding and relative common bus protocol
US7421478B1 (en) * 2002-03-07 2008-09-02 Cisco Technology, Inc. Method and apparatus for exchanging heartbeat messages and configuration information between nodes operating in a master-slave configuration
DE602006018280D1 (de) 2005-04-29 2010-12-30 Nxp Bv Programmierung paralleler i2c-slave-einrichtungen
US20060284876A1 (en) * 2005-06-15 2006-12-21 Low Yun S Method and apparatus for programming an input/output device over a serial bus
US7896564B2 (en) * 2006-11-16 2011-03-01 Datamax-O'neil Corporation Portable printer
US8139430B2 (en) * 2008-07-01 2012-03-20 International Business Machines Corporation Power-on initialization and test for a cascade interconnect memory system
WO2016027421A1 (ja) * 2014-08-21 2016-02-25 パナソニックIpマネジメント株式会社 記録媒体、アダプタおよび情報処理装置
US20160105320A1 (en) * 2014-10-14 2016-04-14 Cisco Technology, Inc. Automated network configuration in a closed network topology
US10140242B2 (en) * 2015-09-10 2018-11-27 Qualcomm Incorporated General purpose input/output (GPIO) signal bridging with I3C bus interfaces and virtualization in a multi-node network
US20170255588A1 (en) 2016-03-07 2017-09-07 Qualcomm Incorporated Multiprotocol i3c common command codes
US10031882B2 (en) * 2016-03-31 2018-07-24 Intel Corporation Sensor bus communication system
US20180181532A1 (en) * 2016-12-22 2018-06-28 Qualcomm Incorporated Data transfer ending in phase differential modes
KR102554978B1 (ko) * 2017-02-14 2023-07-14 소니 세미컨덕터 솔루션즈 가부시키가이샤 통신 장치, 통신 방법, 프로그램, 및, 통신 시스템
US20180285292A1 (en) * 2017-03-28 2018-10-04 Qualcomm Incorporated System and method of sending data via additional secondary data lines on a bus
US10482055B2 (en) * 2017-05-10 2019-11-19 Qualcomm Incorporated Hardware event priority sensitive programmable transmit wait-window for virtual GPIO finite state machine
JP6983542B2 (ja) * 2017-06-08 2021-12-17 ソニーセミコンダクタソリューションズ株式会社 通信装置、通信方法、プログラム、および、通信システム
US20180357067A1 (en) * 2017-06-09 2018-12-13 Qualcomm Incorporated In-band hardware reset for virtual general purpose input/output interface
US10445270B2 (en) 2017-06-09 2019-10-15 Qualcomm Incorporated Configuring optimal bus turnaround cycles for master-driven serial buses
US11132323B2 (en) * 2017-06-20 2021-09-28 Intel Corporation System, apparatus and method for extended communication modes for a multi-drop interconnect
JP7031961B2 (ja) * 2017-08-04 2022-03-08 ソニーセミコンダクタソリューションズ株式会社 通信装置、通信方法、プログラム、および、通信システム
US20190095273A1 (en) * 2017-09-27 2019-03-28 Qualcomm Incorporated Parity bits location on i3c multilane bus
US10515044B2 (en) * 2017-11-01 2019-12-24 Qualcomm Incorporated Communicating heterogeneous virtual general-purpose input/output messages over an I3C bus
CN107967230A (zh) * 2017-11-30 2018-04-27 广东高云半导体科技股份有限公司 I3c电路设备、系统和通信方法
US20190171609A1 (en) * 2017-12-05 2019-06-06 Qualcomm Incorporated Non-destructive outside device alerts for multi-lane i3c
US10693674B2 (en) * 2018-01-29 2020-06-23 Qualcomm Incorporated In-datagram critical-signaling using pulse-count-modulation for I3C bus
US10579581B2 (en) * 2018-02-28 2020-03-03 Qualcomm Incorporated Multilane heterogeneous serial bus
US20200097434A1 (en) * 2018-09-26 2020-03-26 Qualcomm Incorporated Enhanced high data rate technique for i3c

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005258575A (ja) * 2004-03-09 2005-09-22 Seiko Epson Corp データ転送制御装置及び電子機器
JP2017504228A (ja) * 2013-11-14 2017-02-02 クアルコム,インコーポレイテッド バス上で追加的な二次データ線を介してデータを送るシステムおよび方法
US20180225251A1 (en) * 2013-11-14 2018-08-09 Qualcomm Incorporated System and method of sending data via additional secondary data lines on a bus
WO2017056917A1 (ja) * 2015-10-01 2017-04-06 ソニー株式会社 通信システム、デバイス、マスタデバイス、スレーブデバイス、通信システムの制御方法、および、プログラム

Also Published As

Publication number Publication date
CN113424498A (zh) 2021-09-21
US20210397579A1 (en) 2021-12-23
JP7241191B2 (ja) 2023-03-16
KR20210123386A (ko) 2021-10-13
TWI810430B (zh) 2023-08-01
CN113424498B (zh) 2023-07-04
TW202046134A (zh) 2020-12-16
DE102019201533A1 (de) 2020-08-13
US11556493B2 (en) 2023-01-17
WO2020160868A1 (de) 2020-08-13

Similar Documents

Publication Publication Date Title
US10140242B2 (en) General purpose input/output (GPIO) signal bridging with I3C bus interfaces and virtualization in a multi-node network
JP5641754B2 (ja) インターフェースカードシステム
JP5085334B2 (ja) Usb・otgコントローラ
KR20060094494A (ko) 컴퓨터 시스템 및 그 제어 방법
CN113031486B (zh) 基于fpga的i3c逻辑控制器实现方法、i3c读写测试装置和系统
JP2007501472A (ja) 転送ディスクリプタ用メモリを備えるusbホストコントローラ
US20100180061A1 (en) Interface control device
JPH10116187A (ja) マイクロコンピュータ
US6665757B1 (en) Communication interface having a master activating/deactivating a first signal with a clock signal after a predetermined time after a slave activating/deactivating the first signal
JP7241191B2 (ja) 通信動作を設定可能なシステムコンポーネントおよびそのようなシステムコンポーネントの作動方法
US7424580B2 (en) Data transfer control device, electronic instrument, program and method of fabricating electronic instrument
KR100633742B1 (ko) 주변 장치로부터 데이터 전송 크기를 자동으로 갱신하는직접 메모리 액세스 제어 장치 및 방법
EP1700223B1 (en) Chipset feature detection and configuration by an i/o device
CN114641764A (zh) 总线系统及操作总线系统的方法
US8547985B2 (en) Network interface controller capable of sharing buffers and buffer sharing method
JP4793798B2 (ja) マイクロコンピュータ
US20050039149A1 (en) Microcomputer logic development device
US6112259A (en) Integrated circuit for direct memory access
CN113032301B (zh) 存储控制器及其片上系统以及电子设备
US10860397B1 (en) Communication of data between software applications
KR102167621B1 (ko) 시리얼 인터페이스를 이용한 데이터 전송장치
JP2004118347A (ja) プログラマブルロジックコントローラ
CN102195783A (zh) 可共享缓冲器的网络接口卡与缓冲器共享方法
JP2000194600A (ja) フラッシュメモリ付きデ―タ通信カ―ド
JPS60205652A (ja) Dma転送方式

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210806

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220727

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220812

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221108

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230302

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230306

R150 Certificate of patent or registration of utility model

Ref document number: 7241191

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150