JP2022520057A - 通信動作を設定可能なシステムコンポーネントおよびそのようなシステムコンポーネントの作動方法 - Google Patents
通信動作を設定可能なシステムコンポーネントおよびそのようなシステムコンポーネントの作動方法 Download PDFInfo
- Publication number
- JP2022520057A JP2022520057A JP2021546252A JP2021546252A JP2022520057A JP 2022520057 A JP2022520057 A JP 2022520057A JP 2021546252 A JP2021546252 A JP 2021546252A JP 2021546252 A JP2021546252 A JP 2021546252A JP 2022520057 A JP2022520057 A JP 2022520057A
- Authority
- JP
- Japan
- Prior art keywords
- system component
- data
- register
- communication operation
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/40169—Flexible bus arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
- G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/445—Program loading or initiating
- G06F9/44505—Configuring for program initiating, e.g. using registry, configuration files
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/403—Bus networks with centralised control, e.g. polling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0016—Inter-integrated circuit (I2C)
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L2012/40208—Bus networks characterized by the use of a particular bus standard
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Software Systems (AREA)
- Mathematical Physics (AREA)
- Computer Hardware Design (AREA)
- Information Transfer Systems (AREA)
- Circuits Of Receivers In General (AREA)
- Small-Scale Networks (AREA)
Abstract
Description
本発明の基礎となる考えは、システムコンポーネントが、例えば、ペイロード付きのIBIまたはペイロードなしのIBIを交互にサポートするように、その通信動作を機能範囲内で設定可能であるようにシステムコンポーネントを構成することにある。したがって、有利には、システムコンポーネントは、どのバリアントに対してシステムが開発者によって設計されたか(IBIペイロードの有無)に関係なく、各システムで使用可能である。
好ましい実施形態によれば、システムコンポーネントはI2Cおよび/またはI3Cに互換性がある。
図2では、I3Cバスシステム10が示されている。I3Cバスシステム10は、通信のためにデータバス3を介して他のシステムコンポーネント2に接続されるシステムコンポーネント1を含む。システムコンポーネント1は、その機能範囲によって、スレーブとして、またはマスタとして構成することができる。システムコンポーネント1がスレーブとして機能する場合、他のコンポーネント2のうちの1つがマスタとして構成されている。
図3では、ペイロード付きのインバンド割り込み12が示されている。インバンド割り込み12は、スレーブとして機能するシステムコンポーネント1が、マスタとスレーブとの間で通信が確立されることを、データバス3を介してマスタに通知するための手段である。I3Cプロトコルでは、スレーブはマスタからクロックを取得することなく通信を開始したり、バスを介してデータを送信したりすることができない。IBIを送信することにより、スレーブは、例えば、データバス3を介して送信されるデータが利用可能であることをマスタに通知できる。マスタは優先順位に従ってIBIに応答し、マスタがそれに応じてクロックを提供することで、スレーブの通信を制御する。
図4では、ペイロードなしのインバンド割り込み13が示されている。この場合、マスタは「Master_ACK」の送信後、どの機能を実施するべきかを決定できる。例えば、マスタは、スレーブからのデータの読み出しを開始することができ、または、他のスレーブが高い優先度を有する場合があるため、このスレーブとの通信を確立することができる。マスタはスレーブの要求に拘束されない。
図5において、参照符号1は、インターフェース5を含むシステムコンポーネントを示す。システムコンポーネント1は、インターフェース5を介してデータバス3(図示せず)に接続されている。データバス3は、シリアルクロック線6およびシリアルデータ線7を含む。また、システムコンポーネント1は、プロセッサユニット8およびレジスタ4を含む。プロセッサユニット8は、CCC機9およびCCCI3Cコア10を構成するように設定されている。代替的な実施形態では、CCC機9およびCCCI3Cコア10は、2つの別個のプロセッサユニット上に構成されてもよい。CCC機9は、I3Cプロトコルにおけるスレーブの一部であり、データの通常の読み書きに使用される。CCC機9によって、データへの直接的なアクセスが提供される。I3Cバスプロトコルによるスレーブとの通信は、カスタムコマンドコードCCCを介して成立する。カスタムコマンドコードによって、例えばパワーモード、データプロトコルを、例えば「シングルデータレート」および「ダブルデータレート」に変更することができる。CCCI3Cコア10は、インターフェース5を介してカスタムコマンドコードを受信し、これをデコードし、それに応じて指示を実行する、または指示に応答する。データバス3のマスタによって送信される例示的なカスタムコマンドコードは、システムコンポーネント1がデータバス3にログオンしている間にシステムコンポーネント1のBCRレジスタを読み取ることである。システムコンポーネント1はCCCを受信し、CCCI3Cコア10は受信したコマンドをデコードし、対応する指示をCCC機9に与え、CCC機9はレジスタ4を読み出す。レジスタ4の読み出し値は、システムコンポーネント1のインターフェース5を介し、データバス3を介して、例えばマスタの機能において、他のシステムコンポーネント2に伝送される。
図6において、I3CCCコア10は、レジスタ4に接続されている。本発明の実施形態では、レジスタ4の設定は、I3Cバスプロトコルのカスタムコマンドコードを介して行われない。図6に示された実施形態では、書き込み要求および読み出し要求は、I3CCCコア10のレジスタ4への直接的な接続を介して提供される。I3CCCコア10で実施されるプライベートプロトコルでは、マスタとスレーブとの間の通信が定義されている。したがって、マスタは、BCRレジスタ4への書き込みおよびBCRレジスタ4からの読み出しを行うことができる。このために、プライベートプロトコルでは、これに対応してレジスタ4のアドレスと、レジスタ4を読み書きするためのコマンドとが定義されている。
図7では、図1、図4および図5の変形例の組み合わせが示されている。
Claims (13)
- a. 少なくとも1つの他のシステムコンポーネント(2)と通信するためのデータバス(3)のためのインターフェース(5)であって、前記データバス(3)では、データおよびバスコマンドの送受信のために、定義された通信プロトコルがあり、前記通信プロトコルは、前記少なくとも1つの他のシステムコンポーネント(2)が、それ自身の通信動作をシステムコンポーネント(1)の通信動作に適合させるために、前記データバス(3)を介して前記システムコンポーネント(1)の通信動作を取得することを提供するインターフェース(5)と、
b. 前記データバス(3)上で前記システムコンポーネント(1)の通信動作を定義する設定データ用のレジスタ(4)であって、前記レジスタ(4)は前記データバス(3)に接続されているため、前記レジスタ(4)に格納されている設定データが前記データバス(3)上で利用可能であるレジスタ(4)と、
を少なくとも含むシステムコンポーネント(1)であって、
- 前記システムコンポーネント(1)の機能範囲は、異なる通信動作を可能にし、
- 選択された通信動作に対応する設定データがそれぞれ前記レジスタ(4)にロード可能であることにより、前記システムコンポーネント(1)の通信動作は前記機能範囲内で選択可能である、
ことを特徴とするシステムコンポーネント(1)。 - 前記システムコンポーネント(1)はI2Cおよび/またはI3Cに互換性があることを特徴とする、請求項1に記載のシステムコンポーネント(1)。
- 前記機能範囲は、マスタとして、またはスレーブとしての交互の作動を可能にすることを特徴とする、請求項1または2に記載のシステムコンポーネント(1)。
- 前記機能範囲は、ペイロード付き(12)、またはペイロードなし(13)交互でのインバンド割り込み機能を含むことを特徴とする、請求項1から3のいずれか一項に記載のシステムコンポーネント(1)。
- 設定データのための少なくとも1つの内部または外部記憶装置(11)、特に不揮発性メモリが提供されており、前記選択された通信動作に対応する前記設定データは、この記憶装置(11)から前記レジスタ(4)にロード可能であることを特徴とする、請求項1から4のいずれか一項に記載のシステムコンポーネント(1)。
- 前記通信動作は、バスコマンドおよび/または前記データバスを介して受信したデータに基づいて選択可能であり、対応する設定データは、前記レジスタ(4)にロード可能であることを特徴とする、請求項1から5のいずれか一項に記載のシステムコンポーネント(1)。
- 前記通信動作は、バスコマンドおよび/または前記データバスを介して受信したデータに基づいて選択可能であり、対応する設定データは、前記記憶装置(11)にロード可能であり、前記記憶装置(11)から前記レジスタ(4)にロード可能であることを特徴とする、請求項5または6に記載のシステムコンポーネント(1)。
- 測定量を検出し、電気的なセンサ信号に変換するためのセンサコンポーネントである、請求項1から7のいずれか一項に記載のシステムコンポーネント(1)。
- システムコンポーネント(1)の作動方法であって、前記システムコンポーネント(1)は、少なくとも1つの他のシステムコンポーネント(2)と通信するために、少なくとも1つのインターフェース(5)を介して、データおよびバスコマンドの送受信のために定義された通信プロトコルが使用されるデータバス(3)に接続されており、
- 前記通信プロトコルは、前記少なくとも1つの他のシステムコンポーネント(2)が、それ自身の通信動作を前記システムコンポーネント(1)の通信動作に適合させるために、前記データバス(3)を介して前記システムコンポーネント(1)の通信動作を取得することを提供し、
- 前記システムコンポーネント(1)は、前記システムコンポーネント(1)の通信動作を定義する少なくとも1つの設定データ用レジスタ(4)を含み、
- 前記レジスタ(4)は前記データバス(3)に接続されているため、前記レジスタ(4)に格納されている前記設定データが前記データバス(3)上で利用可能であり、
- 前記システムコンポーネント(1)の機能範囲は、前記データバス(3)上での異なる通信動作を可能にする方法において、
選択された通信動作に対応する前記設定データが前記レジスタ(4)にロードされることにより、前記システムコンポーネント(1)の前記通信動作が設定されることを特徴とする方法。 - 前記設定データは、前記システムコンポーネント(1)の起動後であるが、前記他のシステムコンポーネント(2)が前記通信動作を最初に取得する前に、その都度前記レジスタ(4)にロードされることを特徴とする、請求項9に記載の方法。
- 前記設定データは、設定データ用の内部または外部記憶装置(11)、特に不揮発性メモリから前記レジスタ(4)にロードされることを特徴とする、請求項9または10に記載の方法。
- 前記通信動作は、少なくとも1つの予め定義されたおよび/または装置固有のバスコマンドに基づいて設定され、対応する設定データは前記レジスタ(4)または前記記憶装置(11)にロードされることを特徴とする、請求項9から11のいずれか一項に記載の方法。
- 前記通信動作は、少なくとも1つの予め定義されたおよび/または装置固有のデータ通信に基づいて設定され、対応する設定データは前記レジスタ(4)または前記記憶装置(11)にロードされることを特徴とする、請求項9から11のいずれか一項に記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102019201533.6 | 2019-02-07 | ||
DE102019201533.6A DE102019201533A1 (de) | 2019-02-07 | 2019-02-07 | Systemkomponente mit konfigurierbarem Kommunikationsverhalten und Verfahren zum Betreiben einer solchen Systemkomponente |
PCT/EP2020/050417 WO2020160868A1 (de) | 2019-02-07 | 2020-01-09 | Systemkomponente mit konfigurierbarem kommunikationsverhalten und verfahren zum betreiben einer solchen systemkomponente |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2022520057A true JP2022520057A (ja) | 2022-03-28 |
JP7241191B2 JP7241191B2 (ja) | 2023-03-16 |
Family
ID=69165361
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021546252A Active JP7241191B2 (ja) | 2019-02-07 | 2020-01-09 | 通信動作を設定可能なシステムコンポーネントおよびそのようなシステムコンポーネントの作動方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US11556493B2 (ja) |
JP (1) | JP7241191B2 (ja) |
KR (1) | KR20210123386A (ja) |
CN (1) | CN113424498B (ja) |
DE (1) | DE102019201533A1 (ja) |
TW (1) | TWI810430B (ja) |
WO (1) | WO2020160868A1 (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005258575A (ja) * | 2004-03-09 | 2005-09-22 | Seiko Epson Corp | データ転送制御装置及び電子機器 |
JP2017504228A (ja) * | 2013-11-14 | 2017-02-02 | クアルコム,インコーポレイテッド | バス上で追加的な二次データ線を介してデータを送るシステムおよび方法 |
WO2017056917A1 (ja) * | 2015-10-01 | 2017-04-06 | ソニー株式会社 | 通信システム、デバイス、マスタデバイス、スレーブデバイス、通信システムの制御方法、および、プログラム |
US20180225251A1 (en) * | 2013-11-14 | 2018-08-09 | Qualcomm Incorporated | System and method of sending data via additional secondary data lines on a bus |
Family Cites Families (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL233967A (ja) * | 1957-12-09 | |||
US5737524A (en) * | 1995-05-22 | 1998-04-07 | International Business Machines Corporation | Add-in board with programmable configuration registers for use in PCI bus computers |
GB2373595B (en) * | 2001-03-15 | 2005-09-07 | Italtel Spa | A system of distributed microprocessor interfaces toward macro-cell based designs implemented as ASIC or FPGA bread boarding and relative common bus protocol |
US7421478B1 (en) * | 2002-03-07 | 2008-09-02 | Cisco Technology, Inc. | Method and apparatus for exchanging heartbeat messages and configuration information between nodes operating in a master-slave configuration |
DE602006018280D1 (de) | 2005-04-29 | 2010-12-30 | Nxp Bv | Programmierung paralleler i2c-slave-einrichtungen |
US20060284876A1 (en) * | 2005-06-15 | 2006-12-21 | Low Yun S | Method and apparatus for programming an input/output device over a serial bus |
US7896564B2 (en) * | 2006-11-16 | 2011-03-01 | Datamax-O'neil Corporation | Portable printer |
US8139430B2 (en) * | 2008-07-01 | 2012-03-20 | International Business Machines Corporation | Power-on initialization and test for a cascade interconnect memory system |
WO2016027421A1 (ja) * | 2014-08-21 | 2016-02-25 | パナソニックIpマネジメント株式会社 | 記録媒体、アダプタおよび情報処理装置 |
US20160105320A1 (en) * | 2014-10-14 | 2016-04-14 | Cisco Technology, Inc. | Automated network configuration in a closed network topology |
US10140242B2 (en) * | 2015-09-10 | 2018-11-27 | Qualcomm Incorporated | General purpose input/output (GPIO) signal bridging with I3C bus interfaces and virtualization in a multi-node network |
US20170255588A1 (en) | 2016-03-07 | 2017-09-07 | Qualcomm Incorporated | Multiprotocol i3c common command codes |
US10031882B2 (en) * | 2016-03-31 | 2018-07-24 | Intel Corporation | Sensor bus communication system |
US20180181532A1 (en) * | 2016-12-22 | 2018-06-28 | Qualcomm Incorporated | Data transfer ending in phase differential modes |
KR102554978B1 (ko) * | 2017-02-14 | 2023-07-14 | 소니 세미컨덕터 솔루션즈 가부시키가이샤 | 통신 장치, 통신 방법, 프로그램, 및, 통신 시스템 |
US20180285292A1 (en) * | 2017-03-28 | 2018-10-04 | Qualcomm Incorporated | System and method of sending data via additional secondary data lines on a bus |
US10482055B2 (en) * | 2017-05-10 | 2019-11-19 | Qualcomm Incorporated | Hardware event priority sensitive programmable transmit wait-window for virtual GPIO finite state machine |
JP6983542B2 (ja) * | 2017-06-08 | 2021-12-17 | ソニーセミコンダクタソリューションズ株式会社 | 通信装置、通信方法、プログラム、および、通信システム |
US20180357067A1 (en) * | 2017-06-09 | 2018-12-13 | Qualcomm Incorporated | In-band hardware reset for virtual general purpose input/output interface |
US10445270B2 (en) | 2017-06-09 | 2019-10-15 | Qualcomm Incorporated | Configuring optimal bus turnaround cycles for master-driven serial buses |
US11132323B2 (en) * | 2017-06-20 | 2021-09-28 | Intel Corporation | System, apparatus and method for extended communication modes for a multi-drop interconnect |
JP7031961B2 (ja) * | 2017-08-04 | 2022-03-08 | ソニーセミコンダクタソリューションズ株式会社 | 通信装置、通信方法、プログラム、および、通信システム |
US20190095273A1 (en) * | 2017-09-27 | 2019-03-28 | Qualcomm Incorporated | Parity bits location on i3c multilane bus |
US10515044B2 (en) * | 2017-11-01 | 2019-12-24 | Qualcomm Incorporated | Communicating heterogeneous virtual general-purpose input/output messages over an I3C bus |
CN107967230A (zh) * | 2017-11-30 | 2018-04-27 | 广东高云半导体科技股份有限公司 | I3c电路设备、系统和通信方法 |
US20190171609A1 (en) * | 2017-12-05 | 2019-06-06 | Qualcomm Incorporated | Non-destructive outside device alerts for multi-lane i3c |
US10693674B2 (en) * | 2018-01-29 | 2020-06-23 | Qualcomm Incorporated | In-datagram critical-signaling using pulse-count-modulation for I3C bus |
US10579581B2 (en) * | 2018-02-28 | 2020-03-03 | Qualcomm Incorporated | Multilane heterogeneous serial bus |
US20200097434A1 (en) * | 2018-09-26 | 2020-03-26 | Qualcomm Incorporated | Enhanced high data rate technique for i3c |
-
2019
- 2019-02-07 DE DE102019201533.6A patent/DE102019201533A1/de active Pending
-
2020
- 2020-01-09 JP JP2021546252A patent/JP7241191B2/ja active Active
- 2020-01-09 WO PCT/EP2020/050417 patent/WO2020160868A1/de active Application Filing
- 2020-01-09 KR KR1020217028461A patent/KR20210123386A/ko active Search and Examination
- 2020-01-09 US US17/289,526 patent/US11556493B2/en active Active
- 2020-01-09 CN CN202080013088.4A patent/CN113424498B/zh active Active
- 2020-02-05 TW TW109103495A patent/TWI810430B/zh active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005258575A (ja) * | 2004-03-09 | 2005-09-22 | Seiko Epson Corp | データ転送制御装置及び電子機器 |
JP2017504228A (ja) * | 2013-11-14 | 2017-02-02 | クアルコム,インコーポレイテッド | バス上で追加的な二次データ線を介してデータを送るシステムおよび方法 |
US20180225251A1 (en) * | 2013-11-14 | 2018-08-09 | Qualcomm Incorporated | System and method of sending data via additional secondary data lines on a bus |
WO2017056917A1 (ja) * | 2015-10-01 | 2017-04-06 | ソニー株式会社 | 通信システム、デバイス、マスタデバイス、スレーブデバイス、通信システムの制御方法、および、プログラム |
Also Published As
Publication number | Publication date |
---|---|
CN113424498A (zh) | 2021-09-21 |
US20210397579A1 (en) | 2021-12-23 |
JP7241191B2 (ja) | 2023-03-16 |
KR20210123386A (ko) | 2021-10-13 |
TWI810430B (zh) | 2023-08-01 |
CN113424498B (zh) | 2023-07-04 |
TW202046134A (zh) | 2020-12-16 |
DE102019201533A1 (de) | 2020-08-13 |
US11556493B2 (en) | 2023-01-17 |
WO2020160868A1 (de) | 2020-08-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10140242B2 (en) | General purpose input/output (GPIO) signal bridging with I3C bus interfaces and virtualization in a multi-node network | |
JP5641754B2 (ja) | インターフェースカードシステム | |
JP5085334B2 (ja) | Usb・otgコントローラ | |
KR20060094494A (ko) | 컴퓨터 시스템 및 그 제어 방법 | |
CN113031486B (zh) | 基于fpga的i3c逻辑控制器实现方法、i3c读写测试装置和系统 | |
JP2007501472A (ja) | 転送ディスクリプタ用メモリを備えるusbホストコントローラ | |
US20100180061A1 (en) | Interface control device | |
JPH10116187A (ja) | マイクロコンピュータ | |
US6665757B1 (en) | Communication interface having a master activating/deactivating a first signal with a clock signal after a predetermined time after a slave activating/deactivating the first signal | |
JP7241191B2 (ja) | 通信動作を設定可能なシステムコンポーネントおよびそのようなシステムコンポーネントの作動方法 | |
US7424580B2 (en) | Data transfer control device, electronic instrument, program and method of fabricating electronic instrument | |
KR100633742B1 (ko) | 주변 장치로부터 데이터 전송 크기를 자동으로 갱신하는직접 메모리 액세스 제어 장치 및 방법 | |
EP1700223B1 (en) | Chipset feature detection and configuration by an i/o device | |
CN114641764A (zh) | 总线系统及操作总线系统的方法 | |
US8547985B2 (en) | Network interface controller capable of sharing buffers and buffer sharing method | |
JP4793798B2 (ja) | マイクロコンピュータ | |
US20050039149A1 (en) | Microcomputer logic development device | |
US6112259A (en) | Integrated circuit for direct memory access | |
CN113032301B (zh) | 存储控制器及其片上系统以及电子设备 | |
US10860397B1 (en) | Communication of data between software applications | |
KR102167621B1 (ko) | 시리얼 인터페이스를 이용한 데이터 전송장치 | |
JP2004118347A (ja) | プログラマブルロジックコントローラ | |
CN102195783A (zh) | 可共享缓冲器的网络接口卡与缓冲器共享方法 | |
JP2000194600A (ja) | フラッシュメモリ付きデ―タ通信カ―ド | |
JPS60205652A (ja) | Dma転送方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210806 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220727 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220812 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221108 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230302 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230306 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7241191 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |