CN113424498A - 具有可配置通信行为的系统部件和用于运行这种系统部件的方法 - Google Patents
具有可配置通信行为的系统部件和用于运行这种系统部件的方法 Download PDFInfo
- Publication number
- CN113424498A CN113424498A CN202080013088.4A CN202080013088A CN113424498A CN 113424498 A CN113424498 A CN 113424498A CN 202080013088 A CN202080013088 A CN 202080013088A CN 113424498 A CN113424498 A CN 113424498A
- Authority
- CN
- China
- Prior art keywords
- system component
- data
- register
- communication
- communication behavior
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/40169—Flexible bus arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
- G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/445—Program loading or initiating
- G06F9/44505—Configuring for program initiating, e.g. using registry, configuration files
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/403—Bus networks with centralised control, e.g. polling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0016—Inter-integrated circuit (I2C)
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L2012/40208—Bus networks characterized by the use of a particular bus standard
Abstract
本发明提出一种具有可配置通信行为的系统部件和一种用于运行这种系统部件的方法。所述系统部件(1)包括用于数据总线(3)的至少一个接口(5)以用于与至少一个另外的系统部件(2)进行通信。在所述数据总线(3)上将定义的通信协议用于发送和接收数据和总线命令。所述通信协议设置,所述至少一个另外的系统部件(2)通过所述数据总线(3)询问所述系统部件(1)的通信行为,以便将所述至少一个另外的系统部件自身的通信行为匹配于所述系统部件(1)的通信行为。所述系统部件(1)还包括用于配置数据的寄存器(4),所述配置数据定义所述系统部件(1)在所述数据总线(3)上的通信行为,其中,所述寄存器(4)与所述数据总线(3)连接,从而存储在所述寄存器(4)中的配置数据在所述数据总线(3)上可供使用。所述系统部件(1)的功能范围使得能够实现不同的通信行为,并且在所述功能范围的范畴内能够选择所述系统部件(1)的通信行为,其方式为:相应于所选择的通信行为的配置数据能够分别加载到所述寄存器(4)中。
Description
技术领域
本发明涉及一种具有可配置通信行为的系统部件和一种用于运行这种系统部件的方法。
本发明涉及包括多个系统部件的系统,这些系统部件通过数据总线进行通信,即通过数据总线交换数据。通常,系统部件中的至少一个充当所谓的主机,其方式为:该系统部件协调至少两个系统部件之间的数据交换。至少一个其他的系统部件充当所谓的从机,其方式为:该系统部件参与通过主机协调的数据通信。
这类系统的示例为诸如智能电话、可穿戴设备等消费电子应用中的传感器系统、IoT系统、导航系统以及机动车应用中的传感器系统。
背景技术
在移动产业处理器接口联盟(简称MIPI联盟)下开发了一种新的I3C接口。MIPI联盟为具有以下目标的公司协会:开发和传播芯片组与外围组件(例如,传感器和显示器)之间的硬件和软件接口。I3C标准基于I2C标准构建,该I2C标准实际上是最广泛地传播的用于低速外围设备和传感器的2引脚串行总线协议标准。与I2C总线协议相比,I3C总线协议提供若干显著改善,例如总线地址的动态协商、更高的数据速率、经简化的对主机和从机的电要求、带内中断、热加入机制。
在图2中示出I3C总线系统10。每个系统部件1包括第一寄存器、总线特性寄存器(英语:Bus Characteristic Register,BCR)和设备特性寄存器(英语:DeviceCharacteristic Register,DCR)。在设备特性寄存器中对系统部件1的类型进行描述,例如系统部件1为传感器,并且可能还有其他传感器特定的信息。在总线特性寄存器中还对系统部件1的角色进行定义,即,系统部件1是充当主机还是充当从机。此外,定义系统部件1的通信行为。特别地,在总线特性寄存器中存储,系统部件1是否支持带有有效载荷的或无有效载荷的带内中断(英语:in-band interrupt,IBI)功能。
在常规的I3C系统部件(从机和/或主机)中,通信行为是预定义的,并且相应地存储在总线特性寄存器中。
I3C总线协议设置,主机询问从机的存储在总线特性寄存器中的通信行为,以便然后相应地匹配其自身的通信行为。但是,在IBI功能的情况下,仅当主机不仅可以支持无有效载荷的IBI而且可以支持带有有效载荷的IBI时,这才是可能的。因此,仅支持无有效载荷的IBI的主机不与如下从机通信:对于该从机的通信行为,确定带有有效载荷的IBI。
例如从WO 2017 155897A1中已知将I3C总线协议用于系统部件之间的通信。
发明内容
本发明的主题为一种根据权利要求1的、具有可配置通信行为的系统部件和一种根据权利要求9的、用于运行这种系统部件的方法。
本发明提出一种系统部件,其具有用于数据总线的至少一个接口,以用于与至少一个另外的系统部件进行通信。在数据总线上,将定义的通信协议用于发送和接收数据和总线命令。此外,通信协议设置,至少一个另外的系统部件通过数据总线询问系统部件的通信行为,以便将至少一个另外的系统部件自身的通信行为匹配于系统部件的通信行为。此外,系统部件包括用于配置数据的寄存器,这些配置数据定义系统部件在数据总线上的通信行为。系统部件的寄存器与数据总线连接,从而存储在该寄存器中的配置数据在数据总线上可供使用,或通过数据总线提供这些配置数据用于其他系统部件。该系统部件的特征在于,系统部件的功能范围使得能够实现不同的通信行为。此外,在功能范围的范畴内,能够选择系统部件的通信行为,其方式为:相应于所选择的通信行为的配置数据能够分别加载到寄存器中。
通信行为描述系统部件相对于与相同数据总线连接的其他系统部件的行为。根据本发明的系统部件的通信行为可以在其功能范围的范畴内进行改变或匹配。通信行为包括将系统部件定义为主机或从机。此外,通信行为描述,从机角色中的系统部件是提供带有有效载荷的IBI功能还是提供无有效载荷的IBI功能。
带有有效载荷的IBI功能表明,主机有义务读出有效载荷(数据,例如传感器的测量数据)。主机有义务为相应的从机一直保留数据总线,直到该从机已发送数据为止。因此,一旦从机已获得对数据总线的授权利用(Freigabe),就总是一同发送数据。这在非常大的数据包的情况下(例如在触摸显示器的数据的情况下)可能是不利的,因为在数据传输的时间,数据总线不能由任何其他系统部件使用。
无有效载荷的IBI功能表明,从机将请求发送至主机,该请求例如为数据已准备好通过数据总线进行传输,并且主机具有对开始数据传输的控制。
本发明还提出一种用于运行系统部件的方法。系统部件通过至少一个接口与数据总线连接以用于与至少一个另外的系统部件进行通信。在数据总线上将定义的通信协议用于发送和接收数据和总线命令。通信协议设置,至少一个另外的系统部件通过数据总线询问系统部件的通信行为,以便将至少一个另外的系统部件自身的通信行为匹配于系统部件的通信行为。系统部件还包括用于配置数据的至少一个寄存器。配置数据定义系统部件的通信行为。系统部件的寄存器与数据总线连接,从而存储在寄存器中的配置数据在数据总线上可供使用,或通过数据总线提供这些配置数据用于其他系统部件。系统部件的功能范围使得能够实现系统部件在数据总线上的不同的通信行为。该方法的特征在于,配置系统部件的通信行为,其方式为:将相应于所选择的通信行为的配置数据加载到寄存器中。
本发明的优选应用领域为用于检测测量参量和将测量参量转换为电传感器信号的传感器部件,其充当上级系统的系统部件。根据传感器的类型,这例如可以涉及导航系统或移动设备,其为上级应用、例如为步进计数器分析处理传感器数据。
本发明的优点
本发明所基于的构思在于,如此构造系统部件,使得其通信行为能够在其功能范围的范畴内配置,从而该系统部件例如交替地支持带有有效载荷的IBI或无有效载荷的IBI。系统部件因此能够以有利的方式用于任何系统中,而不取决于系统已由开发者设计用于怎样的变型方案(具有IBI有效载荷或无IBI有效载荷)。
有利地,系统部件的功能范围能够通过对总线特性寄存器进行配置来匹配于系统的要求。
有利地,因此不必由制造商针对在带有有效载荷的IBI地或无有效载荷的IBI地设计的系统中的使用而提供具有相同应用范围的两个系统部件。系统部件针对系统相应地进行配置。因此,即使当要求不同的通信行为时,系统部件的更换也是非必要的。
优选的扩展方案为从属权利要求的主题。
根据一种优选的实施方式,系统部件与I2C和/或I3C兼容。
该实施方式如下是有利的:系统部件能够不仅在根据I2C总线协议的系统中或在根据I3C总线协议的系统中通过数据总线与其他系统部件通信。有利地,I3C总线协议标准向下兼容。
根据一种优选的实施方式,根据本发明的系统部件的功能范围使得能够实现交替地充当主机或充当从机的运行。
在这种情况下,系统部件能够不仅作为从机而且作为主机通过数据总线与其他系统部件通信。
根据一种优选的实施方式,功能范围包括交替地带有有效载荷的或无有效载荷的带内中断能力。
有利地,根据所选择的通信行为,能够将数据总线上的数据负载相应于系统要求来进行匹配。带有有效载荷的带内中断能力包括有效载荷的一同发送,例如传感器数据与通过从机设置的中断的一同发送。在无有效载荷的带内中断能力的情况下,必须预先已经通过主机确定,怎样进行通信或数据交换。两种变型方案通过I3C总线协议进行设置。但是,相应于I3C总线协议的系统受限于一种变型方案,要么带有有效载荷的IBI要么无有效载荷的IBI。有利地,能够针对相应的应用情况或在相应的系统上以及针对该系统中的应用来配置从机。
根据一种优选的实施方式,设置用于配置数据的至少一个内部或外部存储设备、尤其非易失性存储器。相应于所选择的通信行为的配置数据能够从该存储设备加载到寄存器中。
该实施方式如下是有利的:例如能够从存储器中读出IBI值(无有效载荷或带有有效载荷),并且能够将其加载到寄存器中,以便将充当从机的系统部件的通信行为匹配于主机的要求。系统部件的BCR寄存器中的IBI值通常预先由系统部件的制造商进行定义。在此处谈及的本发明的实施方式中,能够配置系统部件的IBI行为,其方式为:在系统部件初始化的开始,从内部或外部存储设备读出IBI值。在读出之后,将寄存器中现有的IBI值覆盖,由此系统部件以新的通信行为进行初始化。总线部件以该通信行为在数据总线上注册,并且通知主机其怎样进行通信。写入到寄存器中的IBI值在系统部件的整个操作期间保持不变。
通过在系统部件的初始化之前或之后以及在数据总线上进行注册之前或之后对寄存器进行配置,系统部件能够独立于系统中的主机的通信行为地用于任何系统中。
根据一种优选的实施方式,能够基于总线命令和/或通过数据总线所接收的数据来选择通信行为,并且相应的配置数据能够加载到存储设备中并从存储设备加载到寄存器中。
有利地,能够通过I3C自定义命令代码(英语:Custom Command Code,CCC)在主机与从机之间协调BCR值。通过I3C协议,自定义命令代码可供使用,或可以在该协议中定义自定义命令代码。借助于此,寄存器中的值可以相应于系统的要求进行改变或匹配。在此,用于该功能的I3C自定义命令代码应通过私有协议进行预定义,并且应是设备特定的。
还能够通过私有I3C协议在主机与从机之间协调BCR值。用于该功能的私有I3C协议要么是预定义的要么是设备特定的。该实施方式具有以下优点:不必在与MIPI联盟协商的情况下才对自定义命令代码进行定义。而是可以在内部定义私有协议,借助该私有协议,能够在没有CCC的情况下直接访问BCR寄存器,以便改变BCR寄存器的值。
根据一种优选的实施方式,分别在接通系统部件之后,但是仍然在通过其他系统部件对通信行为进行首次询问之前,将配置数据加载到寄存器中。
有利地,在通过数据总线上的主机将系统部件初始化之前,将系统部件初始化为存储在BCR寄存器中的值。因此,系统部件能够针对任何系统相应地进行初始化并且能够在该系统中使用。
在一种实施方式中,以默认值设置BCR寄存器的值,例如无有效载荷的IBI。对于在具有带有有效载荷的IBI的I3C系统中的使用,系统部件在其初始化期间相应地重新配置,从而该系统部件也能够用于该系统中。为此,在存储设备中保存有用于带有有效载荷的IBI的值。读出该值,并且覆盖BCR寄存器中的值。
根据一种优选的实施方式,配置数据从用于配置数据的内部或外部存储设备、尤其从非易失性存储器加载到寄存器中。
根据一种优选的实施方式,基于至少一个预定义的和/或设备特定的总线命令来配置通信行为,并且将相应的配置数据加载到寄存器或存储设备中。
根据一种优选的实施方式,基于至少一个预定义的和/或设备特定的数据通信来配置通信行为,并且将相应的配置数据加载到寄存器或存储设备中。
本发明的实施方式的其他特征和优点从参考附图的以下描述中得出。
附图说明
以下结合图1至7基于实施例来更详细地阐述本发明。
附图示出:
图1示出用于阐述根据本发明的一种实施方式的系统部件的示意图;
图2示出用于阐述I3C总线系统的示意图;
图3示出用于阐述带有有效载荷的带内中断能力的示意图;
图4示出用于阐述无有效载荷的带内中断能力的示意图;
图5示出用于阐述根据本发明的第二实施方式的系统部件的示意图;
图6示出用于阐述根据本发明的第三实施方式的系统部件的示意图;
图7示出用于阐述根据第四实施方式的系统部件的示意图。
在附图中,相同的或功能相同的元件配备有同样的附图标记。
具体实施方式
图1为用于阐述根据本发明的一种实施方式的系统部件的示意图。
在图1中,附图标记1标记包括接口5的系统部件。系统部件1通过接口5与数据总线3(未示出)连接。数据总线3包括串行时钟线6和串行数据线7。系统部件1还包括处理器单元8、寄存器4和存储设备11。存储设备11构造用于提供用于对系统部件1的通信行为进行配置的配置数据。存储设备11在图1中构造为内部存储设备,即,该存储设备为系统部件1的组成部分。但是配置数据也可以从外部存储设备(例如非易失性存储器、电开关或导电引脚)加载到寄存器4中。外部存储设备不限于在此提及的示例。还能够应用其他设备的其他实施方案,其构造用于存储数据并且将数据加载到寄存器4中。寄存器4、尤其BCR寄存器在系统部件1的初始化之前从存储设备11接收值。通过该值对系统部件1的通信行为进行配置。特别地,对带有或无有效载荷的IBI功能进行配置,并且因此对系统部件1怎样通过数据总线3通信进行配置。处理器单元8配置用于构造CCC机9和CCC I3C核10。在一种替代的实施方式中,CCC机9和CCC I3C核10也可以构造在两个单独的处理器单元上。CCC机9是I3C协议中的从机的一部分,并且用于数据的通常的读取和写入。通过CCC机9提供对数据的直接访问。根据I3C总线协议与从机的另一通信可以通过自定义命令代码CCC进行。借助自定义命令代码,例如PowerModi可以将数据协议改变为例如“单数据速率(英语:single data rate)”和“双数据速率(英语:double data rate)”。CCC I3C核10通过接口5接收自定义命令代码,并且对其进行解码,并且相应地实施指示或对这些指示做出反应。由数据总线3的主机发送的示例性自定义命令代码是在数据总线3上注册系统部件1期间对系统部件1的BCR寄存器的读出。系统部件1接收CCC,并且CCC I3C核10对所接收的指令进行解码,并且将相应的指示发送至对寄存器4进行读出的CCC机9。寄存器4的读出的值通过系统部件1的接口5通过数据总线3传输至其他系统部件2,例如在主机的功能中。
图2为用于阐述I3C总线系统的示意图。
在图2中示出I3C总线系统10。I3C总线系统10包括系统部件1,其通过数据总线3与其他系统部件2连接以用于通信。系统部件1可以通过其功能范围而构造为从机或主机。如果系统部件1充当从机,则其他部件2中的一个构造为主机。
图3为用于阐述带有有效载荷的带内中断能力的示意图。
在图3中示出带有有效载荷的带内中断12。带内中断12是充当从机的系统部件1的如下可能性:通过数据总线3通知主机应在主机与从机之间建立通信。在I3C协议中,从机在没有从主机接收到时钟脉冲的情况下不具有开始通信或通过总线发送数据的可能性。从机可以借助IBI的发送来通知主机,例如应通过数据总线3发送的数据可供使用。主机相应于优先级对IBI做出反应并且控制从机的通信,其方式为:主机相应地提供时钟脉冲。
由主机将开始位“开始(S)”通过数据总线3发送至系统部件1。当主机提供时钟脉冲时,IBI从机通过总线将其地址发送至主机。借助“Master_ACK”,主机用信号通知从机,该主机已识别到从机想要访问总线。带内中断12以带有有效载荷的方式构造。因此,只要从机提供数据,主机就有义务向从机提供至少一个字节的其他时钟脉冲并且通过数据总线3发送数据。在通信结束之后才再次释放数据总线3。
图4为用于阐述无有效载荷的带内中断能力的示意图。
在图4中示出无有效载荷的带内中断13。在这种情况下,主机可以在发送“Master_ACK”之后决定应实施怎样的功能。例如,主机可以开始从从机读取数据,或建立至另一从机的通信者,因为该从机可能具有更高的优先级。主机不受从机请求的约束。
图5为用于阐述根据本发明的第二实施方式的系统部件的示意图。
在图5中,附图标记1标记包括接口5的系统部件。系统部件1通过接口5与数据总线3(未示出)连接。数据总线3包括串行时钟线6和串行数据线7。系统部件1还包括处理器单元8和寄存器4。处理器单元8配置用于构造CCC机9和CCC I3C核10。在一种替代的实施方式中,CCC机9和I3C核10也可以构造在两个单独的处理器单元上。CCC机9是I3C协议中的从机的一部分,并且用于数据的通常的读取和写入。通过CCC机9提供对数据的直接访问。根据I3C总线协议与从机的另一通信通过自定义命令代码进行。借助自定义命令代码,例如PowerModi可以将数据协议改变为例如“单数据速率”和“双数据速率”。CCC I3C核10通过接口5接收自定义命令代码,并且对其进行解码,并且相应地实现指示或对这些指示做出反应。由数据总线3的主机发送的示例性自定义命令代码是在数据总线3上注册系统部件1期间对系统部件1的BCR寄存器的读出。系统部件1接收CCC,并且CCC I3C核10对所接收的指令进行解码,并且将相应的指示发送至对寄存器4进行读出的CCC机9。寄存器4的读出的值通过系统部件1的接口5通过数据总线3传输至其他系统部件2,例如在主机的功能中。
在本发明的该实施方式中,通过所接收的自定义命令代码(CCC)改变寄存器4的值并且因此改变系统部件1的通信行为。在I3C总线协议中,设置能够用于此的设备特定的CCC。借助于此,能够配置BCR寄存器4的值。还可以定义新的CCC并且扩展I3C总线协议。借助新定义的CCC能够配置BCR寄存器4的值。
图6为用于阐述根据本发明的第三实施方式的系统部件的示意图。
在图6中,I3C CCC核10具有至寄存器4的连接。在本发明的该实施方式中,不通过I3C总线协议的自定义命令代码进行寄存器4的配置。在图6中示出的该实施方式中,通过I3C CCC核10至寄存器4的直接连接提供写入和读取请求。在I3C CCC核10上实施的私有协议中定义主机与从机之间的通信。主机因此可以写入到BCR寄存器4上,并且从该BCR寄存器进行读取。为此,在私有协议中相应地定义寄存器4的地址以及用于读取和写入寄存器4的命令。
图7为用于阐述根据第四实施方式的系统部件的示意图。
在图7中示出图1、图4和图5的变型方案的组合。在图7中示出的系统部件1包括存储设备11,通过该存储设备能够配置寄存器4。此外,通过自定义命令代码以及通过私有协议能够配置寄存器4。存储设备11还具有与处理器8的连接。通过该连接,能够通过自定义命令代码以及通过私有协议将存储在存储设备11中的值进行配置和加载。存储设备11构造用于,向寄存器4提供用于对系统部件1的功能范围进行配置的相应配置数据。
Claims (13)
1.一种系统部件(1),所述系统部件至少包括:
a.用于数据总线(3)的接口(5),以用于与至少一个另外的系统部件(2)进行通信,其中,在所述数据总线(3)上存在用于发送和接收数据和总线命令的定义的通信协议,并且所述通信协议设置成,所述至少一个另外的系统部件(2)通过所述数据总线(3)询问所述系统部件(1)的通信行为,以便将所述至少一个另外的系统部件自身的通信行为匹配于所述系统部件(1)的通信行为;和
b.用于配置数据的寄存器(4),所述配置数据定义所述系统部件(1)在所述数据总线(3)上的通信行为,其中,所述寄存器(4)与所述数据总线(3)连接,从而存储在所述寄存器(4)中的配置数据在所述数据总线(3)上可供使用,
其特征在于,
·所述系统部件(1)的功能范围使得能够实现不同的通信行为,并且
·在所述功能范围的范畴内,能够选择所述系统部件(1)的通信行为,其方式为:相应于所选择的通信行为的配置数据能够分别加载到所述寄存器(4)中。
2.根据权利要求1所述的系统部件(1),其特征在于,所述系统部件与I2C和/或I3C兼容。
3.根据权利要求1或2所述的系统部件(1),其特征在于,所述功能范围使得能够实现交替地作为主机或作为从机的运行。
4.根据权利要求1至3中任一项所述的系统部件(1),其特征在于,所述功能范围包括交替地带有有效载荷的带内中断能力(12)或无有效载荷(13)的带内中断能力。
5.根据权利要求1至4中任一项所述的系统部件(1),其特征在于,设置用于配置数据的至少一个内部或外部存储设备(11)、尤其非易失性存储器,并且相应于所选择的通信行为的配置数据能够从所述存储设备(11)加载到所述寄存器(4)中。
6.根据权利要求1至5中任一项所述的系统部件(1),其特征在于,能够基于总线命令和/或通过所述数据总线接收的数据来选择所述通信行为,并且相应的配置数据能够加载到所述寄存器(4)中。
7.根据权利要求5或6中任一项所述的系统部件(1),其特征在于,能够基于总线命令和/或通过所述数据总线接收的数据来选择所述通信行为,并且相应的配置数据能够加载到所述存储设备(11)中并且能够从所述存储设备(11)加载到所述寄存器(4)中。
8.根据权利要求1至7中任一项所述的系统部件(1),其中,所述系统部件涉及用于检测测量参量并将测量参量转换为电传感器信号的传感器部件。
9.一种用于运行系统部件(1)的方法,所述系统部件为了与至少一个另外的系统部件(2)进行通信而通过至少一个接口(5)与数据总线(3)连接,在所述数据总线上将定义的通信协议用于发送和接收数据和总线命令,
其中,所述通信协议设置成,所述至少一个另外的系统部件(2)通过所述数据总线(3)询问所述系统部件(1)的通信行为,以便将所述至少一个另外的系统部件自身的通信行为匹配于所述系统部件(1)的通信行为,
其中,所述系统部件(1)包括用于配置数据的至少一个寄存器(4),所述配置数据定义所述系统部件(1)的通信行为,
其中,所述寄存器(4)与所述数据总线(3)连接,从而存储在所述寄存器(4)中的配置数据在所述数据总线(3)上可供使用,并且
其中,所述系统部件(1)的功能范围使得能够实现所述数据总线(3)上的不同的通信行为;
其特征在于,配置所述系统部件(1)的通信行为,其方式为:将相应于所选择的通信行为的配置数据加载到所述寄存器(4)中。
10.根据权利要求9所述的方法,其特征在于,分别在接通所述系统部件(1)之后,但是仍然在通过所述另外的系统部件(2)对所述通信行为进行首次询问之前,将所述配置数据加载到所述寄存器(4)中。
11.根据权利要求9或10中任一项所述的方法,其特征在于,将所述配置数据从用于配置数据的内部或外部存储设备(11)、尤其从非易失性存储器加载到所述寄存器(4)中。
12.根据权利要求9至11中任一项所述的方法,其特征在于,基于至少一个预定义的和/或设备特定的总线命令来配置所述通信行为,并且将相应的配置数据加载到所述寄存器(4)或所述存储设备(11)中。
13.根据权利要求9至11中任一项所述的方法,其特征在于,基于至少一个预定义的和/或设备特定的数据通信来配置所述通信行为,并且将相应的配置数据加载到所述寄存器(4)或所述存储设备(11)中。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102019201533.6A DE102019201533A1 (de) | 2019-02-07 | 2019-02-07 | Systemkomponente mit konfigurierbarem Kommunikationsverhalten und Verfahren zum Betreiben einer solchen Systemkomponente |
DE102019201533.6 | 2019-02-07 | ||
PCT/EP2020/050417 WO2020160868A1 (de) | 2019-02-07 | 2020-01-09 | Systemkomponente mit konfigurierbarem kommunikationsverhalten und verfahren zum betreiben einer solchen systemkomponente |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113424498A true CN113424498A (zh) | 2021-09-21 |
CN113424498B CN113424498B (zh) | 2023-07-04 |
Family
ID=69165361
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202080013088.4A Active CN113424498B (zh) | 2019-02-07 | 2020-01-09 | 具有可配置通信行为的系统部件和用于运行这种系统部件的方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US11556493B2 (zh) |
JP (1) | JP7241191B2 (zh) |
KR (1) | KR20210123386A (zh) |
CN (1) | CN113424498B (zh) |
DE (1) | DE102019201533A1 (zh) |
TW (1) | TWI810430B (zh) |
WO (1) | WO2020160868A1 (zh) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3048332A (en) * | 1957-12-09 | 1962-08-07 | Ibm | Program interrupt system |
JP2005258575A (ja) * | 2004-03-09 | 2005-09-22 | Seiko Epson Corp | データ転送制御装置及び電子機器 |
US20160105320A1 (en) * | 2014-10-14 | 2016-04-14 | Cisco Technology, Inc. | Automated network configuration in a closed network topology |
CN107967230A (zh) * | 2017-11-30 | 2018-04-27 | 广东高云半导体科技股份有限公司 | I3c电路设备、系统和通信方法 |
US20180225251A1 (en) * | 2013-11-14 | 2018-08-09 | Qualcomm Incorporated | System and method of sending data via additional secondary data lines on a bus |
CN108885602A (zh) * | 2016-03-07 | 2018-11-23 | 高通股份有限公司 | 多协议i3c共用命令码 |
Family Cites Families (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5737524A (en) * | 1995-05-22 | 1998-04-07 | International Business Machines Corporation | Add-in board with programmable configuration registers for use in PCI bus computers |
GB2373595B (en) * | 2001-03-15 | 2005-09-07 | Italtel Spa | A system of distributed microprocessor interfaces toward macro-cell based designs implemented as ASIC or FPGA bread boarding and relative common bus protocol |
US7421478B1 (en) * | 2002-03-07 | 2008-09-02 | Cisco Technology, Inc. | Method and apparatus for exchanging heartbeat messages and configuration information between nodes operating in a master-slave configuration |
WO2006117751A2 (en) * | 2005-04-29 | 2006-11-09 | Koninklijke Philips Electronics, N.V. | Programming parallel i2c slave devices from a single i2c data stream |
US20060284876A1 (en) * | 2005-06-15 | 2006-12-21 | Low Yun S | Method and apparatus for programming an input/output device over a serial bus |
US7896564B2 (en) * | 2006-11-16 | 2011-03-01 | Datamax-O'neil Corporation | Portable printer |
US8139430B2 (en) * | 2008-07-01 | 2012-03-20 | International Business Machines Corporation | Power-on initialization and test for a cascade interconnect memory system |
US9904652B2 (en) | 2013-11-14 | 2018-02-27 | Qualcomm Incorporated | System and method of sending data via additional secondary data lines on a bus |
WO2016027421A1 (ja) * | 2014-08-21 | 2016-02-25 | パナソニックIpマネジメント株式会社 | 記録媒体、アダプタおよび情報処理装置 |
US10140242B2 (en) * | 2015-09-10 | 2018-11-27 | Qualcomm Incorporated | General purpose input/output (GPIO) signal bridging with I3C bus interfaces and virtualization in a multi-node network |
US9727506B2 (en) * | 2015-10-01 | 2017-08-08 | Sony Corporation | Communication system, communication system control method, and program |
US10031882B2 (en) * | 2016-03-31 | 2018-07-24 | Intel Corporation | Sensor bus communication system |
US20180181532A1 (en) * | 2016-12-22 | 2018-06-28 | Qualcomm Incorporated | Data transfer ending in phase differential modes |
KR102554978B1 (ko) * | 2017-02-14 | 2023-07-14 | 소니 세미컨덕터 솔루션즈 가부시키가이샤 | 통신 장치, 통신 방법, 프로그램, 및, 통신 시스템 |
US20180285292A1 (en) * | 2017-03-28 | 2018-10-04 | Qualcomm Incorporated | System and method of sending data via additional secondary data lines on a bus |
US10482055B2 (en) * | 2017-05-10 | 2019-11-19 | Qualcomm Incorporated | Hardware event priority sensitive programmable transmit wait-window for virtual GPIO finite state machine |
JP6983542B2 (ja) * | 2017-06-08 | 2021-12-17 | ソニーセミコンダクタソリューションズ株式会社 | 通信装置、通信方法、プログラム、および、通信システム |
US10445270B2 (en) * | 2017-06-09 | 2019-10-15 | Qualcomm Incorporated | Configuring optimal bus turnaround cycles for master-driven serial buses |
US20180357067A1 (en) * | 2017-06-09 | 2018-12-13 | Qualcomm Incorporated | In-band hardware reset for virtual general purpose input/output interface |
US11132323B2 (en) * | 2017-06-20 | 2021-09-28 | Intel Corporation | System, apparatus and method for extended communication modes for a multi-drop interconnect |
JP7031961B2 (ja) * | 2017-08-04 | 2022-03-08 | ソニーセミコンダクタソリューションズ株式会社 | 通信装置、通信方法、プログラム、および、通信システム |
US20190095273A1 (en) * | 2017-09-27 | 2019-03-28 | Qualcomm Incorporated | Parity bits location on i3c multilane bus |
US10515044B2 (en) * | 2017-11-01 | 2019-12-24 | Qualcomm Incorporated | Communicating heterogeneous virtual general-purpose input/output messages over an I3C bus |
US20190171609A1 (en) * | 2017-12-05 | 2019-06-06 | Qualcomm Incorporated | Non-destructive outside device alerts for multi-lane i3c |
US10693674B2 (en) * | 2018-01-29 | 2020-06-23 | Qualcomm Incorporated | In-datagram critical-signaling using pulse-count-modulation for I3C bus |
US10579581B2 (en) * | 2018-02-28 | 2020-03-03 | Qualcomm Incorporated | Multilane heterogeneous serial bus |
US20200097434A1 (en) * | 2018-09-26 | 2020-03-26 | Qualcomm Incorporated | Enhanced high data rate technique for i3c |
-
2019
- 2019-02-07 DE DE102019201533.6A patent/DE102019201533A1/de active Pending
-
2020
- 2020-01-09 US US17/289,526 patent/US11556493B2/en active Active
- 2020-01-09 WO PCT/EP2020/050417 patent/WO2020160868A1/de active Application Filing
- 2020-01-09 KR KR1020217028461A patent/KR20210123386A/ko active Search and Examination
- 2020-01-09 CN CN202080013088.4A patent/CN113424498B/zh active Active
- 2020-01-09 JP JP2021546252A patent/JP7241191B2/ja active Active
- 2020-02-05 TW TW109103495A patent/TWI810430B/zh active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3048332A (en) * | 1957-12-09 | 1962-08-07 | Ibm | Program interrupt system |
JP2005258575A (ja) * | 2004-03-09 | 2005-09-22 | Seiko Epson Corp | データ転送制御装置及び電子機器 |
US20180225251A1 (en) * | 2013-11-14 | 2018-08-09 | Qualcomm Incorporated | System and method of sending data via additional secondary data lines on a bus |
US20160105320A1 (en) * | 2014-10-14 | 2016-04-14 | Cisco Technology, Inc. | Automated network configuration in a closed network topology |
CN108885602A (zh) * | 2016-03-07 | 2018-11-23 | 高通股份有限公司 | 多协议i3c共用命令码 |
CN107967230A (zh) * | 2017-11-30 | 2018-04-27 | 广东高云半导体科技股份有限公司 | I3c电路设备、系统和通信方法 |
Also Published As
Publication number | Publication date |
---|---|
US20210397579A1 (en) | 2021-12-23 |
DE102019201533A1 (de) | 2020-08-13 |
KR20210123386A (ko) | 2021-10-13 |
TWI810430B (zh) | 2023-08-01 |
JP7241191B2 (ja) | 2023-03-16 |
TW202046134A (zh) | 2020-12-16 |
US11556493B2 (en) | 2023-01-17 |
CN113424498B (zh) | 2023-07-04 |
JP2022520057A (ja) | 2022-03-28 |
WO2020160868A1 (de) | 2020-08-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP3347824A1 (en) | Input/output signal bridging and virtualization in a multi-node network | |
JP5641754B2 (ja) | インターフェースカードシステム | |
US7689751B2 (en) | PCI-express system | |
US11146425B2 (en) | IO-link device | |
EP2704021B1 (en) | SRAM handshake | |
KR100919159B1 (ko) | 멀티미디어 카드 인터페이스 방법, 컴퓨터 프로그램 생성물및 장치 | |
US8300565B2 (en) | Multi mode host interface for and remote register and memory access of a wireless communication module | |
CN110325974A (zh) | 单通信接口及具有内部/外部寻址模式的方法 | |
CN107947906B (zh) | 从属设备 | |
WO2014004186A1 (en) | Assigning addresses to devices on an interconnect | |
CN113127402A (zh) | 一种spi访问控制方法、系统、计算设备及存储介质 | |
CN110704341A (zh) | 一种串口单线升级代码的装置及其方法 | |
EP0919932B1 (en) | Expansion card | |
CN113424498B (zh) | 具有可配置通信行为的系统部件和用于运行这种系统部件的方法 | |
CN113626350A (zh) | 系统部件和系统部件的应用 | |
JP4683845B2 (ja) | 通信モジュールにおいて隠しアドレスを実装するシステムおよび方法 | |
US6714990B1 (en) | Communication system and data adapter | |
US6647100B1 (en) | Universal Serial Bus datapump command interpreter | |
EP1146421A2 (en) | Control method and electronic device to enhance the functionality of a main processor | |
JPH0673122B2 (ja) | プログラマブルコネクタ装置 | |
CN116049030A (zh) | 用于数据访问的方法及装置、电子设备、存储介质 | |
CN113794713B (zh) | Fc-ae-1553协议桥接mil-std-1553和uart的通讯处理方法 | |
JP2002354063A (ja) | 無線機器、無線カード、情報処理装置及びデバイスドライバロード方法 | |
CN100555256C (zh) | 供多主控器共享的资源系统使用的通信操纵 | |
CN111913904A (zh) | 向利用主从通信协议的多个从属装置自动分配互不相同地址的方法及用于其的装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |