WO2016027421A1 - 記録媒体、アダプタおよび情報処理装置 - Google Patents

記録媒体、アダプタおよび情報処理装置 Download PDF

Info

Publication number
WO2016027421A1
WO2016027421A1 PCT/JP2015/003838 JP2015003838W WO2016027421A1 WO 2016027421 A1 WO2016027421 A1 WO 2016027421A1 JP 2015003838 W JP2015003838 W JP 2015003838W WO 2016027421 A1 WO2016027421 A1 WO 2016027421A1
Authority
WO
WIPO (PCT)
Prior art keywords
bus
recording medium
configuration
adapter
information
Prior art date
Application number
PCT/JP2015/003838
Other languages
English (en)
French (fr)
Inventor
山下　英明
大塚　健
正則 三皷
Original Assignee
パナソニックＩｐマネジメント株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニックＩｐマネジメント株式会社 filed Critical パナソニックＩｐマネジメント株式会社
Priority to CN201580043986.3A priority Critical patent/CN106575270B/zh
Priority to JP2016543799A priority patent/JP6547135B2/ja
Publication of WO2016027421A1 publication Critical patent/WO2016027421A1/ja
Priority to US15/428,277 priority patent/US10769086B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/907—Television signal recording using static stores, e.g. storage tubes or semiconductor memories
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express

Definitions

  • the information processing apparatus includes a host device having an interface, the adapter connected to the host device via the interface, and the recording medium.
  • the host device 10 includes a USB (Universal Serial Bus) 61 which is a general-purpose interface such as a personal computer, and is connected to the adapter 20 via the general-purpose interface.
  • USB Universal Serial Bus
  • the adapter 20 includes a PCI bus or a PCIe (PCI Express) bus standardized by PCI-SIG (Peripheral Component Interconnect Special Interest Group) which is a general-purpose local bus in the adapter 20 as an external interface.
  • PCIe PCI Express
  • PCI-SIG Peripheral Component Interconnect Special Interest Group
  • the bus search unit 26 may be constituted by a general-purpose CPU, for example.
  • the bus search unit 26 has a function of grasping the bus configuration of the PCIe bus 65 in the recording medium 30 and performing initial setting. The initial setting of the bus configuration will be described later.
  • the connector 27 is a connector in which signal lines are combined to enable physical connection of the recording medium 30.
  • FIG. 3 is a diagram illustrating an address map of a configuration space (Configuration Space) conforming to PCIe included in the switch according to the first embodiment.
  • the configuration space is an area for managing and setting the status of the PCIe bus 65, and has an 8-bit long address space.
  • the registers in the configuration space are called configuration registers.
  • the configuration space displays the functions of the switches 35a to 35c and controls the switches 35a to 35c by writing to the space. This enables access to the recording units 36 and 37 ahead of the switches 35b and 35c.
  • the switches 35a to 35c pass a subset of read / write requests to the memory space access from the host to the downstream bus. If the read / write address is an address belonging to the lower memory space, the address is passed from the upper bus to the lower bus. Any other address that does not belong to the lower bus is ignored. This filtering prevents requests from meaninglessly flowing to the lower bus. For this filtering, the switches 35a to 35c manage the base address of the memory space that needs to be passed from the primary bus to the secondary bus.
  • the configuration cycle is used to access the configuration register.
  • the PCIe standard includes a type 1 (Type 1) configuration cycle for controlling the switches 35a to 35c and a type 0 (Type 0) configuration cycle for controlling the devices.
  • a bus number is designated to access the switches 35a to 35c. Access to PCI configuration is performed under the following rules. (1) If the requested bus number is not between the secondary bus number of the switches 35a to 35c and the subordinate bus number, the type 1 configuration cycle is ignored. (2) If the requested bus number matches the secondary bus number of the switches 35a-35c, the type 1 configuration cycle is converted to a type 0 configuration cycle. (3) If the requested bus number is larger than the secondary bus number of the switches 35a to 35c and less than or equal to the subordinate bus number, the request is sent to the secondary bus as it is.
  • the bus search unit 26 sets the subordinate bus numbers of the switches 35a to 35c of the recording medium 30.
  • the bus search unit 26 on the digital device 1 side acquires card information from the information storage unit 34 on the recording medium 30 side in the sideband bus conversion unit 25 and knows the bus configuration in the recording medium 30. . Therefore, a search based on the maximum configuration according to the standard as in the conventional method is unnecessary, and the search range of the bus configuration can be specified without performing such a search. Therefore, the bus search and the bus configuration reconstruction can be performed at high speed.

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Information Transfer Systems (AREA)
  • Bus Control (AREA)

Abstract

　ディジタル機器（１）に接続して使用される記録媒体（３０）であって、ローカルバス（６５）と複数の記録部（３６，３７）と情報格納部（３４）と通信部（６４）とを備える。ローカルバス（６５）は、複数のスイッチ（３５ａ～３５ｃ）又はブリッジを有する。複数の記録部（３６，３７）は、ローカルバス（６５）に接続される。情報格納部（３４）は、ローカルバス（６５）のバス構成を示す情報を格納する。通信部（６４）は、ディジタル機器（１）との間で情報を受け渡しするためのものである。ローカルバス（６５）のバス構成は、記録媒体（３０）をディジタル機器（１）へ挿入後に、ディジタル機器（１）が通信部（６４）を介して情報格納部（３４）から取得した情報に基づいて再構築される。

Description

記録媒体、アダプタおよび情報処理装置
　本開示は、記録媒体、並びに、これを利用したアダプタおよび情報処理装置に関する。
　ＳＤカード等のフラッシュメモリが内蔵されたカード型の記録媒体であるメモリカードは、超小型、超薄型であり、その取り扱い易さから、ディジタルスチルカメラ等のディジタル機器に広く利用されている。また例えば、特許文献１に記載の技術では、複数のフラッシュメモリを記録媒体に内蔵させておき、ストライピング転送することで、記録媒体の高速化・大容量化を図っている。
特開２００４－３４３６８２号公報
　しかしながら、特許文献１に記載の技術では、記録媒体側にコントローラを搭載し、記録媒体側ファームウェアによりストライピング転送することで、記憶媒体の高速化を図っていたので、記録媒体のコスト増につながっていた。
　そこで、本発明者は、ホスト機器側にコントローラを搭載し、ホスト機器側ファームウェアによりストライピング転送の処理を行うことで、記録媒体のコスト軽減を図る構成を考案した。しかしながら、この構成にすると、記録媒体を挿抜する際にその記録媒体に内蔵されているスイッチやブリッジ込みで挿抜されることになり、記録媒体の挿入の度にホスト機器側がバスを探索してバス構成を再構築する必要がある。つまり、記録媒体を挿入する度に、ホスト機器側で規格上の最大バス構成を前提とした探索が必要であり、バス構成の再構築に時間がかかって処理が重くなっていた。
　本開示は、バス構成の再構築を高速に行うことができる記録媒体、アダプタおよび情報処理装置を提供する。
　本開示における記録媒体は、ディジタル機器に接続して使用される記録媒体であって、ローカルバスと複数の記録部と情報格納部と通信部とを備える。ローカルバスは、複数のスイッチ又はブリッジを有する。複数の記録部は、ローカルバスに接続される。情報格納部は、ローカルバスのバス構成を示す情報を格納する。通信部は、ディジタル機器との間で情報を受け渡しするためのものである。ローカルバスのバス構成は、記録媒体をディジタル機器へ挿入後に、ディジタル機器が通信部を介して情報格納部から取得した情報に基づいて再構築される。
　また、本開示におけるアダプタは、複数のスイッチ又はブリッジを有するローカルバスと、ローカルバスのバス構成を示す情報を格納する情報格納部とを備えた記録媒体が挿抜されるアダプタである。アダプタは、バス探索部と挿抜検出部と情報取得部とを備える。バス探索部は、複数のスイッチ又はブリッジに対してルートバスからのバス番号を設定してバス構成の構築を行なう。挿抜検出部は、アダプタに対する記録媒体の挿抜を検出する。情報取得部は、情報格納部から情報を取得する。バス探索部は、挿抜検出部によって記録媒体の挿入が検出された後、情報取得部が取得した情報に基づいて複数のスイッチ又はブリッジのサブオーディネートバス番号を設定した上でバス構成を再構築する。
　また、本開示における情報処理装置は、インタフェースを有するホスト機器と、インタフェースを介してホスト機器と接続される上記アダプタと、上記記録媒体とを備える。
　本開示における記録媒体、アダプタおよび情報処理装置は、記録媒体挿入時に記録媒体内のバス構成を示す情報の取得により、記録媒体のバス構成を特定して、バスの探索とバス構成の再構築を高速に行うことができる。
図１は、実施の形態１における情報処理装置のブロック図である。 図２は、実施の形態１における情報格納部に格納されている情報を示す図である。 図３は、実施の形態１におけるスイッチが有するＰＣＩｅに準拠するコンフィグレーション空間のアドレスマップを示す図である。 図４は、実施の形態１におけるコンフィグレーションサイクルを説明するためのフローチャートである。 図５は、従来におけるコンフィグレーションサイクルの説明図である。 図６は、従来におけるコンフィグレーションサイクルの説明図である。 図７は、実施の形態１におけるコンフィグレーションサイクルの説明図である。
　以下、適宜図面を参照しながら、実施の形態を詳細に説明する。但し、必要以上に詳細な説明は省略する場合がある。例えば、既によく知られた事項の詳細説明や実質的に同一の構成に対する重複説明を省略する場合がある。これは、以下の説明が不必要に冗長になるのを避け、当業者の理解を容易にするためである。
　なお、添付図面および以下の説明は、当業者が本開示を十分に理解するために、提供されるのであって、これらにより請求の範囲に記載の主題を限定することは意図されていない。
　（実施の形態１）
　以下、図１～７を用いて、実施の形態１を説明する。
　［１－１．構成］
　［１－１－１．情報処理装置の構成図］
　図１は、実施の形態１における情報処理装置のブロック図である。情報処理装置の一例としての業務用カメラは、ホスト機器１０（例えばＰ２(Professional Plug-In)機器)と、アダプタ２０（例えば変換アダプタ）と、記録媒体３０（例えばexpressＰ２カード）とを備える。ホスト機器１０とアダプタ２０とでディジタル機器１（例えばカムコーダ）が構成される。記録媒体３０は、ディジタル機器１に対して挿抜可能である。アダプタ２０を使用する構成であるため、汎用インタフェースを有する汎用パソコンであっても現行のＰ２機器であっても、記録媒体３０を使用することができる。また、対応するカードサイズが異なるディジタル機器１間でも記録媒体３０を相互利用できる。
　以下の例では、本開示の特徴を明確にするため、業務用カメラに必要な撮像部、画像処理部などの各処理部を、図１のホスト機器１０から割愛している。
　ホスト機器１０は、パソコンなどの汎用インタフェースであるＵＳＢ（Universal Serial Bus)６１を有し、この汎用インタフェースを介して、アダプタ２０に接続される。
　アダプタ２０は、アダプタ２０内の汎用ローカルバスであるＰＣＩ－ＳＩＧ(Peripheral Component Interconnect Special Interest Group)で規格化されたＰＣＩバス又はＰＣＩｅ（PCI Express）バスを、外部インタフェースとして備えている。実施の形態１では、外部インタフェースがＰＣＩｅバス６２である場合について説明を行う。
　記録媒体３０は、アダプタ２０内の汎用ローカルバスと共通のプロトコルであるＰＣＩｅバス６５をローカルバスとして備え、このＰＣＩｅバス６５でアダプタ２０に対して接続される。さらに、記録媒体３０は、挿抜検出用の検出信号線６３を備え、この検出信号線６３によって、アダプタ２０と記録媒体３０間の接続における活線挿抜に対応している。また、記録媒体３０は、アダプタ２０と記録媒体３０間でＰＣＩｅバスの接続が確立するまでの通信手段として、記録媒体３０内のバス構成を示す情報を記録媒体３０に受け渡しするための通信部を備える。アダプタ２０と記録媒体３０とは、ＰＣＩｅバスの接続が確立するまでの間、通信部としてのサイドバンドバス６４で接続される。
　アダプタ２０は、ホスト機器１０と記録媒体３０間のデータ転送を行う。このデータ転送をストライピング転送で行ない、ホスト機器１０の撮像部で撮像されたデータを、記録媒体３０に書き込んだり記録媒体３０から読み出したりする。また、アダプタ２０は、ＰＣＩｅバス６５の構成要素をなす複数のスイッチ又はブリッジの一例としてのスイッチ３５ａ～３５ｃに対して、ルートバスからのバス番号を設定することで、バス構成の構築を行なう。
　以下にアダプタ２０の内部構成について説明する。
　ホストＩＦ変換部（ホストインタフェース変換部）２１は、ホスト機器１０とのインタフェースであるＵＳＢ６１と、内部ローカルバスであるＰＣＩｅ６２とのプロトコル変換を行うとともに、ホスト機器１０との間でデータ転送を行う。バッファ２３は、ホスト機器１０と記録媒体３０間のデータ転送の際に、プロトコル変換とデータ転送の高速化のために、一時的にデータを保持する。データ転送部２２は、ホストＩＦ変換部２１とバッファ２３間のデータ転送を行うとともに、バッファ２３と記録媒体３０間のデータ転送を行う。
　挿抜検出部２４は、アダプタ２０に対する記録媒体３０の挿抜を検出するために、記録媒体３０との間の検出信号線６３の信号を監視する機能を有する。サイドバンドバス変換部２５は、記録媒体３０からバス構成を示す情報を取得するための情報取得部である。そのために、サイドバンドバス変換部２５は、記録媒体３０に格納されたデータをアダプタ２０と記録媒体３０間で定義したプロトコルのデータに変換して読み出す機能を有する。サイドバンドバス６４は、たとえばＩ２Ｃ（Inter-Integrated Circuit）による通信を行う。
　バス探索部２６は、例えば、汎用ＣＰＵで構成され得る。バス探索部２６は、記録媒体３０内のＰＣＩｅバス６５のバス構成を把握して、初期設定を行う機能を有する。このバス構成の初期設定については後述する。コネクタ２７は、記録媒体３０の物理的な接続を可能にするために信号線をまとめたコネクタである。
　記録媒体３０は、アダプタ２０からのデータを記録するとともに、記録しているデータを読み出す機能を有する。
　以下にこの記録媒体３０内部の構成について説明する。
　コネクタ３２は、コネクタ２７と物理的な接続を可能にするために信号線をまとめたコネクタである。挿入通知部３１は、記録媒体３０がアダプタ２０に接続されていることを示すための情報を、検出信号線６３を介しアダプタ２０に通知する。
　情報格納部３４は、記録媒体３０に関する情報を格納している。この情報格納部３４に格納された情報については後述する。サイドバンドバス変換部３３は、アダプタ２０との間に定義したサイドバンドバス６４のプロトコルに従って、情報格納部３４からの情報をアダプタ２０に通知する。
　スイッチ部３５は、複数のＰＣＩｅポートを含むデバイスであって、スイッチ３５ａ～３５ｃを備える。ＰＣＩｅバス６５は、アダプタ２０が、スイッチ部３５のスイッチ３５ａ～３５ｃを経由して、エンドポイントをなす複数の記録部３６，３７に接続可能なように、ＰＣＩｅバス６５ａ，６５ｂを用いてバスを分配する。
　記録部３６，３７（例えばメモリカード）は、スイッチ３５ａ～３５ｃを経由して、アダプタ２０のＰＣＩｅバス６２と接続される。記録部３６，３７は、内部にアダプタ２０に対してデータの読み書き用のデータ転送するための制御部を含む。
　なお、ＰＣＩｅバス６５ｂをＰＣＩｅバス６５ａと異なるバスで構成する場合は、プロトコル変換を行う必要性があるためスイッチ３５ｂ，３５ｃの代わりにＰＣＩｅバス６５の構成要素をなすブリッジを用いる必要がある。
　［１－１－２．情報格納部の構成］
　図２は、実施の形態１における情報格納部に格納されている情報を示す図である。情報格納部３４には、ＰＣＩｅバス６５のバス構成を示す情報が格納されている。バス構成を示す情報の例としては、カード情報が挙げられる。カード情報としては、記録部３６，３７の識別子であるカードＩＤ１１、複数種類のカードに対応するためのカード種別情報１２、ＰＣＩｅバス６５上のバス数の最大値（最大バス構成）を示す最大バス情報１３などが挙げられる。
　［１－１－３．スイッチのコンフィグレーション空間］
　図３は、実施の形態１におけるスイッチが有するＰＣＩｅに準拠するコンフィグレーション空間（Configuration Space）のアドレスマップを示す図である。コンフィグレーション空間は、ＰＣＩｅバス６５のステータスの管理や設定を行う領域で、８ビット長のアドレス空間を持っている。コンフィグレーション空間のレジスタは、コンフィグレーション・レジスタと呼ばれる。コンフィグレーション空間は、スイッチ３５ａ～３５ｃが有する機能を表示するとともに、この空間への書き込みにより、スイッチ３５ａ～３５ｃを制御する。これにより、スイッチ３５ｂ，３５ｃの先の記録部３６，３７へのアクセスを可能にする。
　具体的に制御に用いる主な設定レジスタは、下位のバスのアドレス空間を示すベースアドレスレジスタ（Base Address Register[0,1]）、親バス番号を示すプライマリバス番号（Primary Bus Number）、子バス番号を示すセカンダリバス番号（Secondary Bus Number）、端末のバス番号を示すサブオーディネートバス番号（Subordinate Bus Number）である。
　これらの設定レジスタに基づき、スイッチ３５ａ～３５ｃは、上位からのメモリ空間アクセスに対する読み書きのリクエストのサブセットを下流バスへ渡す。読み書きのアドレスが、下位のメモリ空間へ属するアドレスであるならば、そのアドレスを上位のバスから下位のバスへ渡す。それ以外で下位のバスに属さないアドレスであれば、このリクエストは無視される。このフィルタリングによって、リクエストが無意味に下位のバスへ流れるのを防いでいる。このフィルタリングのために、スイッチ３５ａ～３５ｃは、プライマリバスからセカンダリバスへ渡す必要のあるメモリ空間のベースアドレスを管理している。
　バスをコンフィグレーションするために、図３に示すコンフィグレーション空間の初期化をする必要がある。コンフィグレーションサイクルはコンフィグレーション・レジスタにアクセスするために使用される。ＰＣＩｅ規格には、スイッチ３５ａ～３５ｃへの制御を行うタイプ１（Type 1）のコンフィグレーションサイクルと、デバイスへの制御を行うタイプ０（Type 0）のコンフィグレーションサイクルが存在する。タイプ１のコンフィグレーションサイクルは、バス番号を指定してスイッチ３５ａ～３５ｃへのアクセスを行う。ＰＣＩコンフィグレーションアクセスには、次のルールの下、アクセスを行う。
（１）リクエストされたバス番号がスイッチ３５ａ～３５ｃのセカンダリバス番号とサブオーディネートバス番号の間にない場合、タイプ１のコンフィグレーションサイクルを無視する。
（２）リクエストされたバス番号がスイッチ３５ａ～３５ｃのセカンダリバス番号と一致する場合、タイプ１のコンフィグレーションサイクルをタイプ０のコンフィグレーションサイクルへ変換する。
（３）リクエストされたバス番号がスイッチ３５ａ～３５ｃのセカンダリバス番号よりも大きく、サブオーディネートバス番号以下である場合、そのリクエストをそのままセカンダリバスへ送る。
　［１－２．動作］
　図４は、実施の形態１におけるコンフィグレーションサイクルを説明するためのフローチャートである。図４を用いて、以上のように構成されたホスト機器１０とアダプタ２０に対して、記録媒体３０が挿入された場合のコンフィグレーションを高速に行うための動作を以下に説明する。
　アダプタ２０は、ホスト機器１０に接続されたときに、アダプタ２０を初期化して開始状態になる。ＳＴ１では、アダプタ２０は、挿抜検出部２４によりアダプタ２０に対する記録媒体３０の挿抜を検出することで、記録媒体３０の挿抜状態を確認する。
　ＳＴ２では、記録媒体３０が挿入されているかどうかで分岐を行う。記録媒体３０が挿入されていない場合には、再度ＳＴ１に戻り、記録媒体３０が挿入されている場合には、次のＳＴ３に移行する。
　ＳＴ３では、サイドバンドバス変換部２５により、サイドバンドバス変換部３３経由で情報格納部３４から、図２に示す記録媒体３０内のカード情報として最大バス構成を示す最大バス情報１３を読み出す。
　ＳＴ４では、読み出した最大バス情報１３に基づいて、バス探索部２６が記録媒体３０のスイッチ３５ａ～３５ｃのサブオーディネートバス番号の設定を行う。
　ＰＣＩｅ規格では、スイッチ３５ａ～３５ｃにはそれぞれプライマリバス番号、セカンダリバス番号の他にサブオーディネートバス番号を設定する必要がある。実施の形態１では情報格納部３４に格納された最大バス情報１３を読み出し、末端のサブオーディネートバス番号を最適値に設定することにより実現可能である。
　実施の形態１において、ディジタル機器１側のバス探索部２６は、サイドバンドバス変換部２５にて記録媒体３０側の情報格納部３４からカード情報を取得し、記録媒体３０内のバス構成を知る。そのため、従来方法のような規格上の最大構成を前提とした探索は不要であり、そのような探索を行わなくてもバス構成の探索範囲を特定することができる。したがって、バスの探索とバス構成の再構築を高速に行うことができる。
　以下に図５～図７を用いて従来方法と実施の形態１によるバスの探索とバス構成の再構築について詳細に説明する。
　図５、図６は、従来におけるコンフィグレーションサイクルの説明図であって、図４におけるＳＴ５についての具体的なバスのコンフィグレーションサイクルの説明図である。図５、図６は、図１からバスのコンフィグレーションサイクルに必要なＰＣＩｅシステムの構成要素を抜き出したものである。それら構成要素には、バス探索部２６、スイッチ３５ａ～３５ｃ、デバイス４６，４７、記録部３６，３７、ＰＣＩｅ－メモリＩＦブリッジ４８，４９、メモリカード５０，５１が含まれる。
　まず、図５において、バス探索部２６は、バスの探索によって、最初のＰＣＩｅスイッチとしてスイッチ３５ａを検出する。スイッチ３５ａの下位に存在するバス（ルートバス）には、Ｂｕｓ１の番号が付与される。スイッチ３５ａには、セカンダリバス番号として１が割り当てられ、サブオーディネートバス番号として一時的に０ｘＦＦが割り当てられる。これにより、バス番号が１以上でサブオーディネートバス番号以下の場合、タイプ１のコンフィグレーションサイクルの要求は、スイッチ３５ａを通って、Ｂｕｓ１に要求される。さらに、バス探索部２６は、Ｂｕｓ１を探索し、スイッチ３５ｂを検出する。スイッチ３５ｂ以下には、スイッチが存在しないので、スイッチ３５ｂには、サブオーディネートバス番号として２が割り当てられる。この時点でセカンダリバス番号が確定する。
　図６は、さらに下位のバスのコンフィグレーションサイクルの説明を行う図である。バス探索部２６は、Ｂｕｓ１の探索に戻り、次のスイッチであるスイッチ３５ｃを検出する。そのスイッチ３５ｃには、プライマリバス番号として１が割り当てられ、セカンダリバス番号として３が割り当てられる。また、サブオーディネートバス番号として０ｘＦＦが割り当てられる。ここまでの処理により、Ｂｕｓ１、Ｂｕｓ２、Ｂｕｓ３に対してタイプ０のコンフィグレーションサイクルにより、適切なバスへのアクセスが可能になる。
　このように、従来方法では、汎用的なアルゴリズムでスイッチの番号を設定するにあたり、探索開始時には、スイッチに関するサブオーディネートバス番号が分からなかった。そのため、算定的に最大値である０ｘＦＦを設定しておき、その下位に存在する全てのスイッチを探索して、サブオーディネートバス番号を割り当てていく処理を繰り返して、コンフィグレーションサイクルを完了させていた。
　次に図７において、実施の形態１による探索範囲を限定する動作について説明する。図７は、実施の形態１におけるコンフィグレーションサイクルの説明図である。
　実施の形態１では、ＰＣＩｅバス６５のバス構成は、ディジタル機器１が通信部６４を介して情報格納部３４から取得したカード情報に基づいて再構築される。具体的には、バス探索部２６は、ＰＣＩｅバス６５を構成するスイッチ３５ａ～３５ｃのサブオーディネートバス番号を設定した上で、ＰＣＩeバス６５のバス構成を再構築する。それらサブオーディネートバス番号の設定は、挿抜検出部２４によって記録媒体３０の挿入が検出された後に、サイドバンドバス変換部２５が取得したカード情報に基づいて行われる。
　図４のＳＴ３では、サイドバンドバス変換部２５は、記録媒体内のカード情報を読み出し、最大バス構成が３であることを確認する。
　ＳＴ４では、スイッチ３５ａのサブオーディネートバス番号を３と設定する。この設定により、ＳＴ５では、バス探索部２６は、汎用のバスのコンフィグレーションアクセスサイクルにより、スイッチ３５ａ～３５ｃのバス番号の設定を行う。この際に、あらかじめサブオーディネートバス番号が設定されているために、０ｘＦＦまでの探索を行うことなく、設定されているバス番号までの探索でバス番号の設定を行うことが可能になる。
　［１－３．効果等］
　以上のように、実施の形態１において、ディジタル機器１側のアダプタ２０は、サイドバンドバス変換部２５にて記録媒体３０側の情報格納部３４からカード情報を取得し、記録媒体３０内のバス構成を知る。そのため、従来方法のような規格上の最大構成を前提とした探索は不要であり、そのような探索を行わなくてもバス構成の探索範囲を特定することができる。したがって、バスの探索とバス構成の再構築を高速に行うことができる。
　また、複数の記録媒体３０を扱う場合には、制御ソフト処理軽減により、高速に起動することも可能になる。特に、複数の記録媒体３０をほぼ同時に挿入した場合には、制御ソフト処理軽減により、さらに高速に起動することも可能になる。
　また、ホスト機器１０、アダプタ２０および記録媒体３０によって、ひとつの情報処理装置として構成されても同様の効果が得られる。
　また、ホスト機器１０とアダプタ２０とによってディジタル機器１を構成した場合、記録媒体３０はディジタル機器１に対して挿抜することになる。
　また、実施の形態１では、アダプタ２０を含むディジタル機器１が、スイッチ３５ａ～３５ｃに対してルートバスからのバス番号を設定してバス構成の構築を行った。しかしながら、アダプタ２０を含まないディジタル機器１が、スイッチ３５ａ～３５ｃに対してルートバスからのバス番号を設定してバス構成の構築を行ってもよい。
　また、実施の形態１では、サブバンドバス６４がＩ２Ｃを利用して通信を行う例についてて説明したが、ＵＡＲＴ（Universal Asynchronous Receiver Transmitter）などの通信プロトコルを利用しても同様の効果が得られる。
　なお、実施の形態１では、記録媒体３０は、２つの記録部３６，３７を使用したが、これに限らず、ストライピング転送する際の転送速度に合わせて記録部の個数を適宜選択すればよく、３つなどの任意の複数の記録部を使用すればよい。
　本開示は、取り外し可能な記録媒体に映像を記録する情報処理装置に適用可能である。具体的には、業務用カメラ、ディジタルスチルカメラ、ムービーなどに、本開示は適用可能である。
　１　　ディジタル機器
　１０　　ホスト機器
　１１　　カードＩＤ（情報）
　１２　　カード種別情報（情報）
　１３　　最大バス情報（情報）
　２０　　アダプタ
　２１　　ホストＩＦ変換部
　２２　　データ転送部
　２３　　バッファ
　２４　　挿抜検出部
　２５　　サイドバンドバス変換部（情報取得部）
　２６　　バス探索部
　２７　　コネクタ
　３０　　記録媒体
　３１　　挿入通知部
　３２　　コネクタ
　３３　　サイドバンドバス変換部
　３４　　情報格納部
　３５　　スイッチ部
　３５ａ～３５ｃ　　スイッチ
　３６，３７　　記録部
　４６，４７　　デバイス
　４８，４９　　ＰＣＩｅ－メモリＩＦブリッジ
　５０，５１　　メモリカード
　６１　　ＵＳＢ
　６２　　ＰＣＩｅバス
　６５　　ＰＣＩｅバス（ローカルバス）
　６３　　検出信号線
　６４　　サイドバンドバス（通信部）

Claims (6)

  1. 　ディジタル機器に接続して使用される記録媒体であって、
    　複数のスイッチ又はブリッジを有するローカルバスと、
    　前記ローカルバスに接続される複数の記録部と、
    　前記ローカルバスのバス構成を示す情報を格納する情報格納部と、
    　前記ディジタル機器との間で前記情報を受け渡しするための通信部とを備え、
    　前記ローカルバスのバス構成は、前記記録媒体を前記ディジタル機器へ挿入後に、前記ディジタル機器が前記通信部を介して前記情報格納部から取得した前記バス構成を示す情報に基づいて再構築される、記録媒体。
  2. 　前記ローカルバスは、ＰＣＩバス又はＰＣＩｅバスである、請求項１記載の記録媒体。
  3. 　前記通信部は、前記ＰＣＩバス又はＰＣＩｅバスとは異なるサイドバンドバスである、請求項２記載の記録媒体。
  4. 　複数のスイッチ又はブリッジを有するローカルバスと、前記ローカルバスのバス構成を示す情報を格納する情報格納部とを備えた記録媒体が挿抜されるアダプタであって、
    　前記複数のスイッチ又はブリッジに対してルートバスからのバス番号を設定してバス構成の構築を行なうバス探索部と、
    　前記アダプタに対する前記記録媒体の挿抜を検出する挿抜検出部と、
    　前記情報格納部から前記バス構成を示す情報を取得する情報取得部と、を備え、
    　前記バス探索部は、前記挿抜検出部によって前記記録媒体の挿入が検出された後、前記情報取得部が取得した前記バス構成を示す情報に基づいて前記複数のスイッチ又はブリッジのサブオーディネートバス番号を設定した上で前記バス構成を再構築する、アダプタ。
  5. 　インタフェースを有するホスト機器と、
    　前記インタフェースを介して前記ホスト機器と接続される請求項４記載のアダプタと、
    　請求項１記載の記録媒体と
    　を備える、情報処理装置。
  6. 　前記ホスト機器と前記アダプタとによって前記ディジタル機器が構成される、請求項５記載の情報処理装置。
PCT/JP2015/003838 2014-08-21 2015-07-30 記録媒体、アダプタおよび情報処理装置 WO2016027421A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201580043986.3A CN106575270B (zh) 2014-08-21 2015-07-30 记录介质、适配器以及信息处理装置
JP2016543799A JP6547135B2 (ja) 2014-08-21 2015-07-30 記録媒体、アダプタおよび情報処理装置
US15/428,277 US10769086B2 (en) 2014-08-21 2017-02-09 Recording medium, adapter, and information processing apparatus

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-168161 2014-08-21
JP2014168161 2014-08-21

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US15/428,277 Continuation US10769086B2 (en) 2014-08-21 2017-02-09 Recording medium, adapter, and information processing apparatus

Publications (1)

Publication Number Publication Date
WO2016027421A1 true WO2016027421A1 (ja) 2016-02-25

Family

ID=55350391

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2015/003838 WO2016027421A1 (ja) 2014-08-21 2015-07-30 記録媒体、アダプタおよび情報処理装置

Country Status (4)

Country Link
US (1) US10769086B2 (ja)
JP (1) JP6547135B2 (ja)
CN (1) CN106575270B (ja)
WO (1) WO2016027421A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2020174735A1 (ja) * 2019-02-25 2020-09-03

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019201533A1 (de) * 2019-02-07 2020-08-13 Robert Bosch Gmbh Systemkomponente mit konfigurierbarem Kommunikationsverhalten und Verfahren zum Betreiben einer solchen Systemkomponente

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003046511A (ja) * 2001-08-01 2003-02-14 Canon Inc 情報処理装置と情報処理方法、及び情報処理システム、並びに記憶媒体
JP2014137614A (ja) * 2013-01-15 2014-07-28 Fujitsu Ltd 情報処理装置、デバイス装置及びプログラム

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3603079B2 (ja) 2003-03-12 2004-12-15 松下電器産業株式会社 カメラレコーダおよびデータ記録媒体
EP1605694A4 (en) 2003-03-12 2010-06-09 Panasonic Corp CAMERA CARD AND MEDIA FOR DATA COLLECTION
US7991839B2 (en) * 2006-12-19 2011-08-02 International Business Machines Corporation Communication between host systems using a socket connection and shared memories
US20080192648A1 (en) * 2007-02-08 2008-08-14 Nuova Systems Method and system to create a virtual topology
JP5180729B2 (ja) * 2008-08-05 2013-04-10 株式会社日立製作所 計算機システム及びバス割当方法
JP2012074879A (ja) * 2010-09-28 2012-04-12 Hitachi Ltd ケーブルの誤接続をチェックする計算機システム、装置及び方法
US8380910B2 (en) * 2011-04-13 2013-02-19 International Business Machines Corporation Out of band location information retrieval
EP2742429A4 (en) * 2011-08-09 2015-03-25 Lsi Corp I / O DEVICE AND INTERACTION WITH DATA PROCESSING HOST

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003046511A (ja) * 2001-08-01 2003-02-14 Canon Inc 情報処理装置と情報処理方法、及び情報処理システム、並びに記憶媒体
JP2014137614A (ja) * 2013-01-15 2014-07-28 Fujitsu Ltd 情報処理装置、デバイス装置及びプログラム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2020174735A1 (ja) * 2019-02-25 2020-09-03

Also Published As

Publication number Publication date
JPWO2016027421A1 (ja) 2017-06-15
US20170153999A1 (en) 2017-06-01
CN106575270A (zh) 2017-04-19
JP6547135B2 (ja) 2019-07-24
US10769086B2 (en) 2020-09-08
CN106575270B (zh) 2020-01-07

Similar Documents

Publication Publication Date Title
CN107423169B (zh) 用于测试高速外围设备互连设备的方法和系统
KR100876627B1 (ko) 인터페이스 회로, 이 인터페이스 회로를 이용한 시스템장치 및 데이터 인터페이스 방법
US8631185B2 (en) Method and system for transferring high-speed data within a portable device
US7506078B2 (en) Integrated circuit capable of assigning a unique identity to ATA/ATAPI devices
US9990328B2 (en) Increased data flow in universal serial bus (USB) cables
US20170177537A1 (en) Adapter for transmitting signals
EP2570913A1 (en) Method and system for accessing storage device
CN104901859A (zh) 一种axi/pcie总线转换装置
US20100023669A1 (en) Host controller disposed in multi-function card reader
CN108780430B (zh) 通过交替模式连接发送通用串行总线(usb)数据
CN109471831B (zh) 一种数据处理方法及装置
JP6547135B2 (ja) 記録媒体、アダプタおよび情報処理装置
JP2002073522A (ja) メモリカードブリッジ
US20210400530A1 (en) Electronic apparatus, method for controlling an electronic apparatus, and non-transitory recording medium
US8972625B2 (en) Electronic apparatus and host determination method
JPWO2017154942A1 (ja) 情報処理装置
TW201220068A (en) Apparatus for processing USB data
JP5168541B2 (ja) データ転送装置
JP6331735B2 (ja) 画像処理装置及び画像処理装置の制御方法
JP5127470B2 (ja) バス装置
US11809340B2 (en) Memory card for data transfer system, data storage device, system host, and memory card identification method
CN112948303B (zh) 一种以u.2为传输接口适配服务器的音视频解码设备及方法
CN110462598B (zh) 信息处理装置
CN209056733U (zh) 一种数据连接器
US20210303485A1 (en) Electronic device, control method thereof, and non-transitory computer-readable storage medium

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15832990

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2016543799

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 15832990

Country of ref document: EP

Kind code of ref document: A1