JP2022508812A - 超伝導伝送線ドライバシステム - Google Patents

超伝導伝送線ドライバシステム Download PDF

Info

Publication number
JP2022508812A
JP2022508812A JP2021546186A JP2021546186A JP2022508812A JP 2022508812 A JP2022508812 A JP 2022508812A JP 2021546186 A JP2021546186 A JP 2021546186A JP 2021546186 A JP2021546186 A JP 2021546186A JP 2022508812 A JP2022508812 A JP 2022508812A
Authority
JP
Japan
Prior art keywords
squid
bias current
continuous
transmission line
negative
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2021546186A
Other languages
English (en)
Other versions
JP7193654B2 (ja
Inventor
ワイ. ハー、アナ
エム. バーネット、ランドール
ディ. イーガン、ジョナサン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Northrop Grumman Systems Corp
Original Assignee
Northrop Grumman Systems Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Northrop Grumman Systems Corp filed Critical Northrop Grumman Systems Corp
Publication of JP2022508812A publication Critical patent/JP2022508812A/ja
Application granted granted Critical
Publication of JP7193654B2 publication Critical patent/JP7193654B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K3/00Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01Details
    • H03K3/012Modifications of generator to improve response time or to decrease power consumption
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K3/00Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/38Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of superconductive devices
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/44Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using super-conductive elements, e.g. cryotron
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01Frequency selective two-port networks
    • H03H7/0115Frequency selective two-port networks comprising only inductors and capacitors
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/92Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of superconductive devices
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/195Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using superconductive devices

Abstract

一例は、超伝導伝送線ドライバシステムを含む。システムは、入力パルスを受信するように構成された入力段と、ACバイアス電流を供給するように構成されたACバイアス電流源とを含む。また、システムは、入力段に結合され、かつACバイアス電流に応答して入力パルスに基づいて複数の連続SFQパルスを生成するように構成された増幅器を含む。システムは、複数の連続SFQパルスをフィルタリングして、伝送線に出力される増幅出力パルスを生成するように構成されたローパスフィルタをさらに含む。

Description

本開示は、概して、古典的および量子コンピューティングシステム、より詳細には、超伝導伝送線ドライバシステムに関する。
超伝導デジタル技術は、前例のない高速、低消費電力、および低動作温度の点で利点のあるコンピューティングおよび/または通信リソースを提供してきた。量子コンピュータシステムは、典型的には、データを通信するために、単一磁束量子(SFQ:single flux quantum)パルスまたはレシプロカル量子論理(RQL:reciprocal quantum logic)パルスなどの非常に低い振幅の電圧パルスを実現する。そのような非常に低い振幅の電圧パルスは、実質的に全ての論理機能および/または異なる論理ゲート間および/または所与の量子コンピュータシステムの異なる一部間のデータの通信のために用いられる。一例として、量子コンピュータシステムは、冷空間(例えば、超伝導が発生する空間)と古典的な計算機能が実行される非冷空間との間でコンピュータシステムの一部を結合するインタフェースを含むことができる。加えて、相互接続は長い伝送線に沿って延在し得るため、信号の減衰が非常に低い振幅の電圧パルスに関して問題になり得る。
一例は、超伝導伝送線ドライバシステムを含む。システムは、入力パルスを受信するように構成された入力段と、ACバイアス電流を供給するように構成されたACバイアス電流源とを含む。また、システムは、入力段に結合され、かつACバイアス電流に応答して入力パルスに基づいて複数の連続単一磁束量子(SFQ)パルスを生成するように構成された増幅器を含む。システムは、複数の連続SFQパルスをフィルタリングして、伝送線に出力される増幅出力パルスを生成するように構成されたローパスフィルタをさらに含む。
別の例は、増幅出力パルスを伝送線に供給するための方法を含む。方法は、AC電流を変圧器に供給して、ACバイアス電流を誘導的に供給するステップを含む。方法は、入力段に入力パルスを供給して、入力パルスおよびACバイアス電流によりSQUIDに関連付けられた少なくとも1つの非分路(unshunted)ジョセフソン接合をトリガするステップをも含む。少なくとも1つの非分路ジョセフソン接合は、トリガされることに応答して複数の連続SFQパルスを生成するように構成することができる。複数の連続SFQパルスは、ローパスフィルタによりフィルタリングされて、ローパスフィルタを介して伝送線上に供給される増幅出力パルスが生成される。
別の例は、超伝導伝送線ドライバシステムを含む。システムは、レシプロカル量子論理(RQL)パルスを受信するように構成された入力段と、RQLクロック信号に基づいてACバイアス電流を誘導的に供給するように構成されたACバイアス電流源とを含む。また、システムは、入力段に結合され、かつACバイアス電流の正の部分において入力パルスに応答して複数の正の連続SFQパルスを生成し、ACバイアス電流の負の部分において複数の負の磁束量子パルスを生成するように構成されたSQUIDを含む。システムは、複数の正の連続SFQパルスをフィルタリングして、伝送線に出力される正の増幅出力パルスを生成し、複数の負の連続SFQパルスをフィルタリングして、伝送線に出力される負の増幅出力パルスを生成するように構成されたローパスフィルタをさらに含む。
一例の超伝導伝送線ドライバシステムを示す図。 一例の超伝導伝送線ドライバ回路を示す図。 別例の超伝導伝送線ドライバ回路を示す図。 さらに別例の超伝導伝送線ドライバ回路を示す図。 一例の増幅出力パルスを伝送線に供給する方法を示す図。
本開示は、概して、古典的および量子コンピューティングシステム、より詳細には、超伝導伝送線ドライバシステムに関する。超伝導伝送線ドライバシステムは、超伝導伝送線ドライバシステムの活性化を開始するために、単一磁束量子(SFQ)パルスまたはレシプロカル量子論理(RQL)パルスなどのトリガパルスを受信するように構成された入力段を含むことができる。一例として、トリガパルスは、受信デバイスに対して信号減衰を軽減するようにデータパルスを伝搬するように構成された伝送線(例えば、約25オームの伝送線)にわたって通信されることを意図したデータパルスに対応することができる。超伝導伝送線ドライバシステムは、ACバイアス電流を生成するように構成されたACバイアス電流源をも含むことができる。一例として、ACバイアス電流源は、RQLクロック信号などのAC信号を一次巻線に伝搬して、二次巻線を介してACバイアス電流を誘導的に供給するように構成された変圧器として構成することができる。
超伝導伝送線ドライバシステムは、入力段に結合され、かつトリガパルスに基づいて複数の連続磁束パルスを生成するように構成された増幅器をも含む。一例として、増幅器は、超伝導量子干渉デバイス(SQUID)として構成することができる。SQUIDは、ACバイアス電流およびトリガパルスに応答して活性化されて、複数の連続SFQパルスを生成するように構成された少なくとも1つのジョセフソン接合を含む。例えば、ジョセフソン接合(単数または複数)は非分路されて、非常に高い周波数(例えば、約250GHz)で実質的に繰り返されるトリガを提供することができる。一例として、入力段は、ジョセフソン接合のコモンモードトリガを提供するために、増幅器に(例えば、SQUIDの一対の非分路ジョセフソン接合の各々に)結合された抵抗を含むことができる。超伝導伝送線ドライバシステムは、増幅器に結合されたローパスフィルタを含むこともでき、連続SFQパルスをフィルタリングして、伝送線上に供給される単一の増幅出力パルスを生成することができるようになっている。超伝導伝送線ドライバシステムはACバイアス電流を用いるため、ACバイアス電流の負の部分を用いて、例えば、SQUIDの非分路ジョセフソン接合(単数または複数)をリセットして、ローパスフィルタを介して伝送線上に負の増幅出力パルスを供給することができる。
図1は、一例の超伝導伝送線ドライバシステム10を示す。超伝導伝送線ドライバシステム10は、伝送線を介してデータを提供するために、様々な量子コンピューティングの用途のうちの任意の用途で実施することができる。結果として、量子データパルス(例えば、SFQパルスまたはRQLパルス)は、受信器デバイスにおいて使用不可能な振幅に減衰することなく、長い伝送線にわたって供給することができる。
超伝導伝送線ドライバシステム10は、図1の例において信号PLSINとして示されているトリガパルスを受信するように構成された入力段12を含む。一例として、トリガパルスPLSINは、量子コンピューティング環境においてデータを搬送する単一磁束量子(SFQ)パルスまたはレシプロカル量子論理(RQL)パルスとして供給することができる。一例として、入力段12は、一連の他のJTLなどからのトリガパルスPLSINを伝搬するためのジョセフソン伝送線(JTL)を含むことができる。さらに、入力段12は、トリガパルスPLSINに応答してトリガするように構成されたジョセフソン接合を含むことができる。超伝導伝送線ドライバシステム10は、ACバイアス電流を生成するように構成されたACバイアス電流源14をも含む。一例として、ACバイアス電流源14は、図1の例において信号ACとして示されるAC信号を一次巻線において伝搬して、二次巻線を介してACバイアス電流を誘導的に供給するように構成された変圧器として構成することができる。例えば、信号ACは、RQLクロック信号(例えば、同相成分、直交位相成分、またはそれらの組み合わせ)に対応することができる。
超伝導伝送線ドライバシステム10は、入力段12に結合され、かつトリガパルスPLSINを複数の連続磁束パルスを供給するなどの方法で増幅するように構成された増幅器16をも含む。一例として、増幅器16は、ACバイアス電流およびトリガパルスPLSINに応答して活性化されて複数の連続SFQパルスを生成するように構成された少なくとも1つのジョセフソン接合を含む超伝導量子干渉デバイス(SQUID)として構成することができる。例えば、ジョセフソン接合(単数または複数)は、非常に高い周波数(例えば、60GHz)で実質的に繰り返されるトリガを提供するために非分路とすることができる。一例として、入力段12は、ジョセフソン接合のコモンモードトリガを提供するために、増幅器16(SQUIDの一対の非分路ジョセフソン接合の各々など)に結合された抵抗を含むことができる。
超伝導伝送線ドライバシステム10は、増幅器16に結合されたローパスフィルタ(LPF)18をも含む。LPF18は、例えば、増幅器16と伝送線とを相互接続するLCフィルタとして配置することができる。LPF18は、増幅器16によって生成された連続SFQパルスをフィルタリングして、図1の例においてPLSOUTとして示されている単一の増幅出力パルスを生成するように構成されている。例えば、LPF18は、連続磁束パルスを集めて(aggregate)、単一の増幅出力パルスPLSOUTを生成するように構成されている。従って、増幅出力パルスは、出力において伝送線上に供給することができる。例えば、伝送線は、十分な信号振幅を維持するために、増幅出力パルスPLSOUTを長さに沿って伝搬する25オームの伝送線とすることができる。従って、増幅出力パルスPLSOUTの完全性は、受信器デバイスで受信されるべく、伝送線のかなりの長さにわたって維持することができる。
一例として、超伝導伝送線ドライバシステム10は、RQL量子コンピュータシステムで動作するように構成することができる。例えば、RQLパルスとして供給されるトリガパルスPLSINに応答して、RQLトリガパルスPLSINの正のフラクソンは、ACバイアス電流の正の部分とともに増幅器16を活性化することができる。従って、ACバイアス電流の正の部分の間、増幅器16は、正の増幅出力パルスを供給するためにLPF18によりフィルタリングされる正の磁束パルスとして連続磁束パルスを供給することができる。ACバイアス電流の負の部分の間、増幅器16は、増幅器16に対応するSQUIDの非分路ジョセフソン接合をリセットすること(例えば、ゼロエネルギー状態への復帰)に対応するなどして、負の連続磁束パルスを生成することができる。従って、負の磁束パルスは、負の増幅出力パルスを生成するために、LPF18によってフィルタリングされる。従って、超伝導伝送線ドライバシステム10は、伝送線にわたってRQLパルスを伝搬することができる。
図2は、超伝導伝送線ドライバ回路50の例を示す。超伝導伝送線ドライバ回路50は、図1の例における超伝導伝送線ドライバシステム10に対応することができる。従って、以下の図2の例では、図1の例が参照される。
超伝導伝送線ドライバ回路50は、図2の例において信号PLSINとして示されるトリガパルスを受信するように構成された入力段52を含む。一例として、トリガパルスPLSINは、量子コンピューティング環境においてデータを搬送するSFQパルスまたはRQLパルスとして供給することができる。図2の例では、入力段52は、一連の他のJTLなどからのトリガパルスPLSINを伝搬するためのJTL53を含む。さらに、入力段52は、トリガパルスPLSINに応答してトリガするように構成されたジョセフソン接合Jを含む。一例として、ジョセフソン接合Jは、非分路ジョセフソン接合として配置することができる。入力段52は、ノード54およびノード56に結合された抵抗Rをさらに含む。例えば、抵抗Rは、ジョセフソン接合Jに対して分路(shunting)を提供するように構成することができる。
超伝導伝送線ドライバ回路50は、入力段52に結合されたSQUID58をも含む。SQUID58は、ノード54および56にそれぞれ結合された第1のジョセフソン接合Jおよび第2のジョセフソン接合Jを含み、ノード54および56はSQUID58の一部を形成するようになっている。図2の例では、ジョセフソン接合JおよびJは、非分路ジョセフソン接合として構成することができる。SQUID58は、ジョセフソン接合JおよびJにそれぞれ結合され、かつノード60によって分離された一対のインダクタLおよびLをも含む。インダクタLおよびLは一対のインダクタとして示されているが、インダクタLおよびLは、本明細書でより詳細に説明するように、ノード60の代わりに略中央に接続部を有する単一のインダクタとして配置することができることを理解されたい。
超伝導伝送線ドライバ回路50は、図2の例において変圧器Tとして示されているACバイアス電流源62をも含む。変圧器Tは、AC信号ACが供給される一次巻線Lを含み、かつ二次巻線Lを含む。一例として、AC信号ACは、RQLクロック信号の同相成分、直交位相成分、またはそれらの組み合わせとすることができる。従って、変圧器Tは、二次巻線Lを介してACバイアス電流IBIASを誘導的に供給することができる。ACバイアス電流IBIASは、SQUID58のジョセフソン接合JおよびJをバイアスするためにノード60に供給される。従って、トリガパルスPLSINに応答して、ジョセフソン接合Jがトリガすることができ、これにより、ジョセフソン接合JおよびJが活性化して、ACバイアス電流IBIASの正の部分に応答して(例えば、ACバイアス電流IBIASの正の部分の間に)、同様にトリガすることができる。
一例として、ジョセフソン接合JおよびJのトリガにより、ジョセフソン接合JおよびJが電圧状態で活性化する。その結果、ジョセフソン接合JおよびJは、連続的にかつ繰り返しトリガして超伝導相を増加させることができる。抵抗Rは、ジョセフソン接合JおよびJに結合されるように配置されているため、ジョセフソン接合JおよびJの繰り返しトリガは、ジョセフソン接合JおよびJが実質的に同時に繰り返しトリガするように、コモンモード方式で行うことができる。ジョセフソン接合JおよびJの繰り返しトリガは、非常に高い周波数(例えば、約60GHz)で行うことができ、従って、非常に高い周波数で個々の連続磁束パルスを生成することができる。このようにして、連続磁束パルスがノード60に供給される。
超伝導伝送線ドライバ回路50は、ノード60を介してSQUID58に結合されたLPF64を含む。図2の例では、LPF64は、ノード60と伝送線66(例えば、約25オームの伝送線)とを相互接続するインダクタLを含み、かつインダクタLと低電圧レール(例えば、グランド)とを相互接続するコンデンサCを含むLCフィルタとして示されている。LPF64は、SQUID58によって生成され、かつノード60に供給される連続SFQパルスをフィルタリングして、図2の例においてPLSOUTとして示される単一の増幅出力パルスを生成するように構成されている。例えば、LPF64は、連続磁束パルスを集めて、単一の増幅出力パルスPLSOUTを生成するように構成されている。従って、増幅出力パルスは、増幅出力パルスPLSOUTを長さに沿って伝搬して、十分な信号振幅を維持するように伝送線66上に供給することができる。従って、増幅出力パルスPLSOUTの完全性は、受信器デバイスで受信されるべく、伝送線66のかなりの長さにわたって維持することができる。
ACバイアス電流IBIASの負の部分の間、ジョセフソン接合JおよびJはリセットされる。例えば、ジョセフソン接合JおよびJは非分路であるため、ジョセフソン接合JおよびJは自身をリセットしない。従って、ACバイアス電流IBIASの負の振幅は、非分路ジョセフソン接合JおよびJのトリガ解除を開始させて、ジョセフソン接合JおよびJがゼロの超伝導相状態に戻るようにすることができる。ジョセフソン接合JおよびJのトリガが解除されるたびに、ジョセフソン接合JおよびJは負のフラクソンを生成する。従って、ACバイアス電流IBIASの負の部分の間に、ジョセフソン接合JおよびJは、ノード60に供給される複数の負の連続パルスを生成する。結果として、ACバイアス電流IBIASの正の部分に関して前述したのと同様に、LPF64は、負の連続磁束パルスをフィルタリングして、単一の負の増幅出力パルスとして出力パルスPLSOUTを生成することができる。従って、負の増幅出力パルスPLSOUTは、同様に伝送線66上に供給される。このように、リセットされるジョセフソン接合JおよびJは、次のサイクル(例えば、ACバイアス電流IBIASの次の正の部分)で活性化が可能となるように初期化される。従って、ジョセフソン接合JおよびJをリセットすることに加えて、ACバイアス電流IBIASの負の部分は、RQLコンピューティング環境などにおいて、負の増幅出力パルスPLSOUTを供給することができる。
図3は、一例の超伝導伝送線ドライバ回路100を示す。超伝導伝送線ドライバ回路100は、図1の例における超伝導伝送線ドライバシステム10に対応することができる。従って、以下の図3の例では、図1の例が参照される。
超伝導伝送線ドライバ回路100は、図2の例における超伝導伝送線ドライバ回路50と同様に構成されている。図3の例では、超伝導伝送線ドライバ回路100は、SFQパルスまたはRQLとして供給することができるトリガパルスPLSINを受信するように構成された入力段102を含む。入力段102は、一連の他のJTLなどからのトリガパルスPLSINを伝搬するためのJTL103と、トリガパルスPLSINに応答してトリガするように構成されたジョセフソン接合Jとを含む。一例として、ジョセフソン接合Jは、非分路ジョセフソン接合として配置することができる。入力段102は、ノード104およびノード106に結合され、かつジョセフソン接合Jに対して分路を提供することができる抵抗Rをさらに含む。
超伝導伝送線ドライバ回路100は、入力段102に結合されたSQUID108をも含む。SQUID108は、ノード104および106にそれぞれ結合された第1のジョセフソン接合Jおよび第2のジョセフソン接合Jを含み、ノード104および106はSQUID108の一部を形成するようになっている。図3の例では、ジョセフソン接合JおよびJは、非分路ジョセフソン接合として構成することができる。SQUID108は、ジョセフソン接合JおよびJにそれぞれ結合され、かつノード110によって分離された一対のインダクタLおよびLをも含み、インダクタLおよびLは、代替的に、ノード110の代わりに略中央に接続部を有する単一のインダクタとして配置することができる。
超伝導伝送線ドライバ回路100は、図3の例において変圧器Tとして示されているACバイアス電流源112をも含む。変圧器Tは、RQLクロック信号に対応することができるAC信号ACが供給される一次巻線Lを含み、かつ二次巻線Lを含む。さらに、超伝導伝送線ドライバ回路100は、ACバイアス電流源112とSQUID108とを相互接続する抵抗Rを介して分路されるジョセフソン接合Jを含む。従って、変圧器Tは、二次巻線Lからジョセフソン接合Jを介してACバイアス電流IBIASを誘導的に供給することができる。ACバイアス電流IBIASは、SQUID108のジョセフソン接合JおよびJをバイアスするためにノード110に供給される。従って、トリガパルスPLSINに応答して、ジョセフソン接合Jがトリガすることができ、これにより、ジョセフソン接合JおよびJが活性化して、ACバイアス電流IBIASの正の部分に応答して(例えば、ACバイアス電流IBIASの正の部分の間に)、同様にトリガすることができる。
超伝導伝送線ドライバ回路100は、ノード110を介してSQUID108に結合されたLPF114をも含む。図3の例では、LPF114は、ノード110と伝送線116(例えば、約25オームの伝送線)とを相互接続するインダクタLを含み、かつインダクタLと低電圧レール(例えば、グランド)とを相互接続するコンデンサCを含むLCフィルタとして示されている。LPF114は、図2の例に関して以前に説明したのと同様に、SQUID108によって生成され、かつノード110に供給される連続SFQパルスをフィルタリングして、図3の例においてPLSOUTとして示される単一の増幅出力パルスを生成するように構成される。出力パルスPLSOUTは、図2の例において以前に説明したのと同様に、ACバイアス電流IBIASの個々の正の部分および負の部分で正パルスまたは負パルスとなることができる。
図3の例では、ジョセフソン接合Jは、ACバイアス電流IBIASの電流クランプを行うように構成することができる。例えば、ジョセフソン接合JおよびJは、ACバイアス電流IBIASの実質的なピーク振幅において、トリガパルスPLSに応答して(例えば、ジョセフソン接合Jのトリガに応答して)トリガするように調整された臨界電流を有するように作成することができる。しかしながら、様々な要因がACバイアス電流IBIASの振幅の変動をもたらす可能性があり、その結果、ACバイアス電流IBIASが、ジョセフソン接合JおよびJの一方または両方の活性化を誤って引き起こす可能性がある。その結果、ジョセフソン接合JおよびJは、電圧状態で不所望にラッチして、LPF114を介して増幅出力パルスPLSOUTを伝送線116にわたって供給する可能性がある。しかしながら、ジョセフソン接合Jは、ジョセフソン接合JおよびJの臨界電流よりも小さい臨界電流により調整することができる。結果として、ジョセフソン接合Jは、ACバイアス電流IBIASの所定の振幅に応答してトリガすることができ、従って、ACバイアス電流IBIASの振幅を、ジョセフソン接合Jのトリガをもたらす所定の振幅にクランプすることができる。結果として、トリガパルスPLSINがない場合などに、ジョセフソン接合JおよびJのスプリアストリガが発生するのを軽減するようにACバイアス電流IBIASが所定の振幅に制限される。
図4は、一例の超伝導伝送線ドライバ回路150を示す。超伝導伝送線ドライバ回路150は、図1の例における超伝導伝送線ドライバシステム10に対応することができる。従って、以下の図4の例では、図1の例が参照される。
超伝導伝送線ドライバ回路150は、図2の例における超伝導伝送線ドライバ回路50と同様に構成されている。図4の例では、超伝導伝送線ドライバ回路150は、SFQパルスまたはRQLとして供給することができるトリガパルスPLSINを受信するように構成された入力段152を含む。入力段152は、一連の他のJTLなどからのトリガパルスPLSINを伝搬するためのJTL153と、トリガパルスPLSINに応答してトリガするように構成されたジョセフソン接合Jとを含む。一例として、ジョセフソン接合Jは、非分路ジョセフソン接合として配置することができる。入力段152は、ノード154およびノード156に結合され、かつジョセフソン接合Jに対して分路を提供することができる抵抗Rをさらに含む。
超伝導伝送線ドライバ回路150は、入力段152に結合された第1のSQUID158をも含む。第1のSQUID158は、ノード154および156にそれぞれ結合された第1のジョセフソン接合Jおよび第2のジョセフソン接合Jを含み、ノード154および156は第1のSQUID158の一部を形成するようになっている。図4の例では、ジョセフソン接合JおよびJは、非分路ジョセフソン接合として構成することができる。第1のSQUID158には、ジョセフソン接合JおよびJにそれぞれ結合され、かつノード160によって分離された一対のインダクタLおよびLをも含み、インダクタL1およびL2は、代替的に、ノード160の代わりに略中央に接続部を有する単一のインダクタとして配置することができる。
超伝導伝送線ドライバ回路150は、図4の例において変圧器Tとして示されているACバイアス電流源162をも含む。変圧器Tは、RQLクロック信号に対応することができるAC信号ACが供給される一次巻線Lを含み、かつ二次巻線Lを含む。さらに、超伝導伝送線ドライバ回路150は、ACバイアス電流源162と第1のSQUID158とを相互接続する第2のSQUID164を含む。第2のSQUID164は、ノード160にそれぞれ結合された第1のジョセフソン接合Jおよび第2のジョセフソン接合Jを含む。図4の例では、ジョセフソン接合JおよびJは、非分路ジョセフソン接合として構成することができる。第2のSQUID164は、一次巻線LおよびLに対してそれぞれ二次巻線として配置された一対のインダクタLおよびLをも含む。図4の例において信号「DC」としてラベル付けされたDC電流は、一次巻線LおよびLを介して第2のSQUID164内にDCバイアス電流IDCを供給して、本明細書でより詳細に説明するように、第2のSQUID164の非対称動作を可能にするために供給される。
従って、変圧器Tは、二次巻線Lを介してACバイアス電流IBIASを誘導的に供給することができる。ACバイアス電流IBIASは、ACバイアス電流IBIASの正の部分において第1のSQUID158のジョセフソン接合JおよびJにバイアスするためにノード160に供給される。従って、トリガパルスPLSINに応答して、ジョセフソン接合Jがトリガすることができ、これにより、ジョセフソン接合JおよびJが活性化して、ACバイアス電流IBIASの正の部分に応答して(例えば、ACバイアス電流IBIASの正の部分の間に)、同様にトリガすることができる。
超伝導伝送線ドライバ回路150は、ノード160を介して第1のSQUID158に結合されるLPF166をも含む。図4の例では、LPF166は、ノード160と伝送線168(例えば、約25オームの伝送線)とを相互接続するインダクタLを含み、かつインダクタLと低電圧レール(例えば、グランド)とを相互接続するコンデンサCを含むLCフィルタとして示されている。LPF166は、図2の例に関して以前に説明したのと同様に、第1のSQUID158によって生成され、かつノード160に供給される連続SFQパルスをフィルタリングして、図4の例においてPLSOUTとして示される単一の増幅出力パルスを生成するように構成される。
図4の例では、ACバイアス電流源162の二次巻線Lは、非常に高いインダクタンスを有する可能性がある。さらに、以前に説明したように、第2のSQUID164は非対称に動作することができ、第2のSQUID164は、ACバイアス電流IBIASの一方の方向に応答してトリガし、ACバイアス電流IBIASの他の方向に応答してトリガしないように構成することができるようになっている。例えば、第2のSQUID164は、トリガすることなく、ACバイアス電流IBIASの正の部分を第1のSQUID158に伝導するように構成することができ、かつACバイアス電流IBIASの負の部分に応答してジョセフソン接合JおよびJをトリガするように構成することができる。従って、ACバイアス電流IBIASの負の部分の間、ジョセフソン接合JおよびJは、電圧状態で繰り返しトリガすることができる。ジョセフソン接合JおよびJの繰り返しトリガに応答して、ジョセフソン接合JおよびJは、LPF166に繰り返し負の磁束パルスを供給することなく、ゼロの超伝導相状態に戻ってリセットすることができる。ACバイアス電流源162の二次巻線Lの高いインダクタンスのために、電圧状態のジョセフソン接合JおよびJによって生成される連続磁束パルスがACバイアス電流IBIAS上に供給されることから実質的にブロックされ、代わりに、インダクタLおよびLへの誘導結合によりグランドに誘導される。従って、第2のSQUID164は、負の磁束パルスがLPF166に供給されるのをブロックすることができるので、超伝導伝送線ドライバ回路150は、正の出力パルスPLSOUTのみを伝送線168に供給するように構成することができる。
上記した構造的および機能的特徴を考慮して、本発明の様々な態様による方法は、図5を参照してよりよく理解されるであろう。説明を簡単にするために、図5の方法は、連続して実行するものとして示され、かつ説明されているが、本発明によれば、いくつかの態様が、本明細書に示され、かつ説明されているものとは異なる順序で、かつ/または他の態様と同時に発生する可能性があるため、本発明は図示された順序に限定されないことが理解され、かつ認識されるべきである。さらに、本発明の態様による方法を実施するために、例示されている全ての特徴が必要とされるとは限らない。
図5は、増幅出力パルス(例えば、出力パルスPLSOUT)を伝送線(例えば、伝送線66)に供給する一例の方法200を示す。202において、AC電流(例えば、AC電流AC)が変圧器(例えば、ACバイアス電流源62)に供給されて、ACバイアス電流(例えば、ACバイアス電流IBIAS)を誘導的に供給する。204において、入力パルス(例えば、トリガパルスPLSIN)が入力段(例えば、入力段12)に供給されて、入力パルスおよびACバイアス電流によりSQUID(例えば、SQUID58)に関連付けられた少なくとも1つの非分路ジョセフソン接合(例えば、ジョセフソン接合JおよびJ)をトリガする。少なくとも1つの非分路ジョセフソン接合は、トリガされることに応答して複数の連続SFQパルスを生成するように構成することができる。複数の連続SFQパルスは、ローパスフィルタ(例えば、LPF18)によりフィルタリングされて、ローパスフィルタを介して伝送線上に供給される増幅出力パルスが生成される。
上記した説明は、本開示の例である。当然ながら、本開示を説明する目的で考えられるすべての構成要素または方法の組み合わせを説明することは不可能であるが、当業者は、本開示の多くのさらなる組み合わせおよび置換が可能であることを認識するであろう。従って、本開示は、添付の特許請求の範囲を含む本出願の範囲内にあるそのようなすべての変更、修正、および変形を包含することを意図している。
上記した説明は、本開示の例である。当然ながら、本開示を説明する目的で考えられるすべての構成要素または方法の組み合わせを説明することは不可能であるが、当業者は、本開示の多くのさらなる組み合わせおよび置換が可能であることを認識するであろう。従って、本開示は、添付の特許請求の範囲を含む本出願の範囲内にあるそのようなすべての変更、修正、および変形を包含することを意図している。
以下に、上記実施形態から把握できる技術思想を付記として記載する。
[付記1]
超伝導伝送線ドライバシステムであって、
レシプロカル量子論理(RQL)パルスを受信するように構成された入力段と、
RQLクロック信号に基づいてACバイアス電流を誘導的に供給するように構成されたACバイアス電流源と、
前記入力段に結合され、かつ前記ACバイアス電流の正の部分において入力パルスに応答して複数の正の連続単一磁束量子(SFQ)パルスを生成し、前記ACバイアス電流の負の部分において複数の負の磁束量子パルスを生成するように構成されたSQUIDと、
複数の正の連続SFQパルスを集めることによって前記複数の正のSFQパルスをフィルタリングして、伝送線に出力される正の増幅出力パルスを生成し、かつ複数の負の連続SFQパルスを集めることによって前記複数の負の連続SFQパルスをフィルタリングして、前記伝送線に出力される負の増幅出力パルスを生成するように構成されたローパスフィルタと、を備えるシステム。
[付記2]
前記SQUIDは、前記複数の正の連続SFQパルスおよび前記複数の負の連続SFQパルスを生成するための複数の非分路ジョセフソン接合を含む、付記1に記載のシステム。
[付記3]
前記入力段は、
RQLパルスにより複数の連続SFQパルスを開始するために前記入力パルスによりトリガされる入力ジョセフソン接合と、
前記SQUIDに結合され、かつ前記入力ジョセフソン接合に対して分路して、前記SQUIDに関連付けられた一対のジョセフソン接合のコモンモード発振を提供するように構成された抵抗と、をさらに含む、付記1に記載のシステム。
[付記4]
前記ACバイアス電流源と前記SQUIDとを相互接続する分路ジョセフソン接合をさらに備え、前記分路ジョセフソン接合は、前記SQUIDのスプリアス活性化を軽減するために、AC電流の振幅のクランプを行う、付記1に記載のシステム。

Claims (20)

  1. 超伝導伝送線ドライバシステムであって、
    入力パルスを受信するように構成された入力段と、
    ACバイアス電流を供給するように構成されたACバイアス電流源と、
    前記入力段に結合され、かつ前記ACバイアス電流に応答して前記入力パルスに基づいて複数の連続単一磁束量子(SFQ)パルスを生成するように構成された増幅器と、
    複数の連続SFQパルスを集めることによって前記複数の連続SFQパルスをフィルタリングして、伝送線に出力される増幅出力パルスを生成するように構成されたローパスフィルタと、を備えるシステム。
  2. 前記増幅器は、少なくとも1つの非分路ジョセフソン接合を含むSQUIDとして構成される、請求項1に記載のシステム。
  3. 少なくとも1つのジョセフソン接合が複数のジョセフソン接合を含み、前記ACバイアス電流が前記SQUIDに供給されて、コモンモードにおいて前記SQUIDに関連付けられた前記複数のジョセフソン接合を繰り返しトリガして、前記ACバイアス電流の周期の正の部分の間に前記複数の連続SFQパルスを生成し、前記ACバイアス電流の周期の負の部分の間に前記複数のジョセフソン接合をリセットする、請求項2に記載のシステム。
  4. 前記SQUIDは、前記ACバイアス電流の期間の負の部分の間に複数の負の連続SFQパルスを繰り返し生成するようにさらに構成され、前記ローパスフィルタは、前記複数の負の連続SFQパルスを集めることによって前記複数の負の連続SFQパルスをフィルタリングして、前記伝送線に出力される負の増幅出力パルスを生成するようにさらに構成される、請求項3に記載のシステム。
  5. 前記入力段は、
    前記入力パルスに応答して前記複数の連続SFQパルスを開始するために前記入力パルスによりトリガされる入力ジョセフソン接合と、
    前記SQUIDに結合され、かつ前記入力ジョセフソン接合に対して分路して、前記SQUIDに関連付けられた一対のジョセフソン接合のコモンモード発振を提供するように構成された抵抗と、をさらに含む、請求項2に記載のシステム。
  6. 前記ACバイアス電流源と前記SQUIDとを相互接続する分路ジョセフソン接合をさらに備え、前記分路ジョセフソン接合は、前記SQUIDのスプリアスの活性化を軽減するために、前記ACバイアス電流の振幅のクランプを行う、請求項2に記載のシステム。
  7. 前記SQUIDは、前記ACバイアス電流の正の部分に基づいて複数の正の連続SFQパルスを生成し、前記ACバイアス電流の負の部分に基づいて複数の負の連続SFQパルスを生成するように構成され、前記ローパスフィルタは、前記複数の正の連続SFQパルスを集めることによって前記複数の正の連続SFQパルスをフィルタリングして、前記伝送線に出力される正の増幅出力パルスを生成し、前記複数の負の連続SFQパルスを集めることによって前記複数の負の連続SFQパルスをフィルタリングして、前記伝送線に出力される負の増幅出力パルスを生成するように構成される、請求項2に記載のシステム。
  8. 前記SQUIDは、第1のSQUIDであり、前記第1のSQUIDは、前記ACバイアス電流の正の部分に基づいて複数の正の連続SFQパルスを生成するように構成され、システムは、前記ACバイアス電流源と前記第1のSQUIDとを相互接続する第2のSQUIDをさらに備え、前記第2のSQUIDは、前記ACバイアス電流の負の部分に基づいて複数の連続SFQパルスを生成して、前記第1のSQUIDをリセットし、かつ前記第1のSQUIDを介した負の連続SFQパルスの生成を抑制するように構成される、請求項2に記載のシステム。
  9. 前記入力パルスは、レシプロカル量子論理(RQL)パルスとして供給される、請求項1に記載のシステム。
  10. 前記ACバイアス電流源は、変圧器を含み、前記変圧器は、
    レシプロカル量子論理(RQL)クロック信号を伝導するように構成された一次巻線と、
    RQLクロック信号に応答して前記ACバイアス電流を誘導的に供給するように構成された2次巻線と、を含む、請求項6に記載のシステム。
  11. 増幅出力パルスを伝送線に供給するための方法であって、
    AC電流を変圧器に供給して、ACバイアス電流を誘導的に供給するステップと、
    入力段に入力パルスを供給して、前記入力パルスおよび前記ACバイアス電流によりSQUIDに関連付けられた少なくとも1つの非分路ジョセフソン接合をトリガするステップと、を備え、前記少なくとも1つの非分路ジョセフソン接合は、トリガされたことに応答して複数の連続単一磁束量子(SFQ)パルスを生成するように構成され、複数の連続SFQパルスは、前記複数の連続SFQパルスを集めることによってローパスフィルタによりフィルタリングされて、前記ローパスフィルタを介して前記伝送線上に供給される前記増幅出力パルスが生成される、方法。
  12. 前記入力段は、前記SQUIDに結合された抵抗を含み、前記少なくとも1つの非分路ジョセフソン接合は、ACバイアス信号の正の部分でトリガされたことに応答してコモンモードで複数の連続SFQパルスを繰り返し生成し、前記ACバイアス信号の負の部分でリセットされるように構成された複数のジョセフソン接合として配置される、請求項11に記載の方法。
  13. 前記入力段は、前記SQUIDに結合された抵抗を含み、前記少なくとも1つの非分路ジョセフソン接合は、ACバイアス信号の負の部分でリセットされることに応答して、コモンモードで複数の負の連続SFQパルスを繰り返し生成するようにさらに構成される、請求項11に記載の方法。
  14. 前記AC電流を供給することは、レシプロカル量子論理(RQL)クロック信号を前記変圧器に供給することを含み、前記入力パルスを供給することは、RQLパルスを供給することを含む、請求項11に記載の方法。
  15. 前記AC電流を供給することは、分路ジョセフソン接合を介して前記SQUIDに前記ACバイアス電流を供給することを含み、前記分路ジョセフソン接合は、前記SQUIDのスプリアス活性化を軽減するために、前記ACバイアス電流の振幅のクランプを行う、請求項11に記載の方法。
  16. 前記SQUIDが第1のSQUIDであり、方法は、DCバイアス電流を変圧器に供給して、前記第1のSQUIDに結合された第2のSQUIDにDCバイアス電流を誘導するステップをさらに含み、前記第2のSQUIDは、前記DCバイアス電流と前記ACバイアス電流の負の部分とに応答して活性化されて、前記第1のSQUIDをリセットし、かつ前記第1のSQUIDを介した負の連続SFQパルスの生成を抑制する複数のジョセフソン接合を含む、請求項11に記載の方法。
  17. 超伝導伝送線ドライバシステムであって、
    レシプロカル量子論理(RQL)パルスを受信するように構成された入力段と、
    RQLクロック信号に基づいてACバイアス電流を誘導的に供給するように構成されたACバイアス電流源と、
    前記入力段に結合され、かつ前記ACバイアス電流の正の部分において入力パルスに応答して複数の正の連続単一磁束量子(SFQ)パルスを生成し、前記ACバイアス電流の負の部分において複数の負の磁束量子パルスを生成するように構成されたSQUIDと、
    複数の正の連続SFQパルスを集めることによって前記複数の正のSFQパルスをフィルタリングして、伝送線に出力される正の増幅出力パルスを生成し、かつ複数の負の連続SFQパルスを集めることによって前記複数の負の連続SFQパルスをフィルタリングして、前記伝送線に出力される負の増幅出力パルスを生成するように構成されたローパスフィルタと、を備えるシステム。
  18. 前記SQUIDは、前記複数の正の連続SFQパルスおよび前記複数の負の連続SFQパルスを生成するための複数の非分路ジョセフソン接合を含む、請求項17に記載のシステム。
  19. 前記入力段は、
    RQLパルスにより複数の連続SFQパルスを開始するために前記入力パルスによりトリガされる入力ジョセフソン接合と、
    前記SQUIDに結合され、かつ前記入力ジョセフソン接合に対して分路して、前記SQUIDに関連付けられた一対のジョセフソン接合のコモンモード発振を提供するように構成された抵抗と、をさらに含む、請求項17に記載のシステム。
  20. 前記ACバイアス電流源と前記SQUIDとを相互接続する分路ジョセフソン接合をさらに備え、前記分路ジョセフソン接合は、前記SQUIDのスプリアス活性化を軽減するために、AC電流の振幅のクランプを行う、請求項17に記載のシステム。
JP2021546186A 2018-11-13 2019-10-07 超伝導伝送線ドライバシステム Active JP7193654B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/188,730 US10587245B1 (en) 2018-11-13 2018-11-13 Superconducting transmission line driver system
US16/188,730 2018-11-13
PCT/US2019/054968 WO2020101820A1 (en) 2018-11-13 2019-10-07 Superconducting transmission line driver system

Publications (2)

Publication Number Publication Date
JP2022508812A true JP2022508812A (ja) 2022-01-19
JP7193654B2 JP7193654B2 (ja) 2022-12-20

Family

ID=68343488

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021546186A Active JP7193654B2 (ja) 2018-11-13 2019-10-07 超伝導伝送線ドライバシステム

Country Status (6)

Country Link
US (1) US10587245B1 (ja)
EP (1) EP3881432A1 (ja)
JP (1) JP7193654B2 (ja)
KR (1) KR102582329B1 (ja)
CA (1) CA3115670C (ja)
WO (1) WO2020101820A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111724836B (zh) * 2020-06-03 2022-06-07 中国科学院上海微系统与信息技术研究所 一种超导磁通存储单元及其读写方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6435283A (en) * 1987-07-30 1989-02-06 Toyoda Automatic Loom Works Magnetic sensor
JPH0634729A (ja) * 1992-07-21 1994-02-10 Fujitsu Ltd Squid磁束計の出力インタフェース回路
JPH09298323A (ja) * 1996-05-08 1997-11-18 Agency Of Ind Science & Technol ジョセフソン集積回路用高周波電源供給装置
JP2005079663A (ja) * 2003-08-28 2005-03-24 Hitachi Ltd 超電導半導体集積回路
JP2013058998A (ja) * 2011-09-09 2013-03-28 Fujitsu Ltd 複数磁束量子出力ドライバ及び電子デバイス
WO2018093545A1 (en) * 2016-11-18 2018-05-24 Northrop Grumman Systems Corporation Superconducting transmission driver system

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59143427A (ja) 1983-02-04 1984-08-17 Rikagaku Kenkyusho 超伝導磁束量子論理演算回路
US5436451A (en) * 1993-02-02 1995-07-25 Trw Inc. High-speed gamma pulse suppression circuit for semiconductor infrared detectors
US5963351A (en) 1996-08-23 1999-10-05 Conductus, Inc. Digital optical receiver with instantaneous Josephson clock recovery circuit
US5936458A (en) * 1997-07-21 1999-08-10 Hypres, Inc. Superconducting analog amplifier circuits
US6157329A (en) 1997-09-15 2000-12-05 Massachusetts Institute Of Technology Bandpass sigma-delta modulator employing high-Q resonator for narrowband noise suppression
US6242939B1 (en) * 1999-03-05 2001-06-05 Nec Corporation Superconducting circuit having superconductive circuit device of voltage-type logic and superconductive circuit device of fluxoid-type logic device selectively used therein
US6331805B1 (en) 2000-01-06 2001-12-18 Hypres, Inc. On-chip long Josephson junction (LJJ) clock technology
US6486756B2 (en) * 2000-03-27 2002-11-26 Hitachi, Ltd. Superconductor signal amplifier
US6653962B2 (en) 2001-10-19 2003-11-25 Deepnarayan Gupta Superconducting dual function digitizer
JP4044807B2 (ja) * 2002-08-05 2008-02-06 株式会社日立製作所 超電導ドライバ回路
FR2847078B1 (fr) 2002-11-12 2005-02-18 Thales Sa Dispositif de reduction du bruit de phase
US6836141B2 (en) * 2003-04-11 2004-12-28 Northrop Grumman Corporation Superconductor ballistic RAM
US6917216B2 (en) * 2003-04-11 2005-07-12 Northrop Grumman Corporation Superconductor output amplifier
US7129870B2 (en) 2003-08-29 2006-10-31 Fujitsu Limited Superconducting latch driver circuit generating sufficient output voltage and pulse-width
US7505310B2 (en) * 2005-03-14 2009-03-17 Nec Corporation Method of configuring superconducting random access memory, device structure of the same, and superconducting drive circuit
JP4690791B2 (ja) 2005-06-22 2011-06-01 株式会社日立製作所 電流信号入力型単一磁束量子回路
US7917798B2 (en) * 2005-10-04 2011-03-29 Hypres, Inc. Superconducting digital phase rotator
US7724020B2 (en) 2007-12-13 2010-05-25 Northrop Grumman Systems Corporation Single flux quantum circuits
US7570075B2 (en) * 2007-06-29 2009-08-04 Hypres, Inc. Ultra fast differential transimpedance digital amplifier for superconducting circuits
US7598897B2 (en) 2007-12-13 2009-10-06 Hypres, Inc. Superconductor analog-to-digital converter
US7724083B2 (en) * 2008-08-05 2010-05-25 Northrop Grumman Systems Corporation Method and apparatus for Josephson distributed output amplifier
US8188901B1 (en) 2008-08-15 2012-05-29 Hypres, Inc. Superconductor analog to digital converter
US7786748B1 (en) 2009-05-15 2010-08-31 Northrop Grumman Systems Corporation Method and apparatus for signal inversion in superconducting logic gates
US8571614B1 (en) 2009-10-12 2013-10-29 Hypres, Inc. Low-power biasing networks for superconducting integrated circuits
US8416109B2 (en) * 2010-12-16 2013-04-09 Hypres, Inc. Superconducting analog-to-digital converter with current amplified feedback
WO2012124035A1 (ja) 2011-03-11 2012-09-20 富士通株式会社 通信装置および通信方法
JP5529214B2 (ja) * 2012-06-28 2014-06-25 株式会社アドバンテスト 試験装置用の電源装置およびそれを用いた試験装置
US9787312B2 (en) 2012-08-14 2017-10-10 Northrop Grumman Systems Corporation Systems and methods for applying flux to a quantum-coherent superconducting circuit
US9097751B1 (en) 2012-11-28 2015-08-04 The United States Of America, As Represented By The Secretary Of The Navy Linear voltage response of non-uniform arrays of bi-SQUIDs
US9208861B2 (en) * 2013-10-01 2015-12-08 Northrop Grumman Systems Corporation Phase hysteretic magnetic Josephson junction memory cell
US9174840B2 (en) * 2013-10-02 2015-11-03 Northrop Grumman Systems Corporation Josephson AC/DC converter systems and method
US9369133B2 (en) * 2014-05-29 2016-06-14 Northrop Grumman Systems Corporation Hybrid quantum circuit assembly
JP6285054B2 (ja) * 2014-07-08 2018-02-28 ノースロップ グラマン システムズ コーポレイションNorthrop Grumman Systems Corporation 超伝導ゲートシステム
US9685935B2 (en) * 2014-09-12 2017-06-20 Northrop Grumman Systems Corporation Tunable transmon circuit assembly
US9780765B2 (en) * 2014-12-09 2017-10-03 Northrop Grumman Systems Corporation Josephson current source systems and method
US9543959B1 (en) 2015-10-21 2017-01-10 Microsoft Technology Licensing, Llc Phase-mode based superconducting logic
US9443576B1 (en) * 2015-11-09 2016-09-13 Microsoft Technology Licensing, Llc Josephson magnetic random access memory with an inductive-shunt
US9467126B1 (en) * 2015-11-17 2016-10-11 Northrop Grumman Systems Corporation Josephson current source systems and method
US9595970B1 (en) * 2016-03-24 2017-03-14 Northrop Grumman Systems Corporation Superconducting cell array logic circuit system
US9613699B1 (en) * 2016-04-22 2017-04-04 Microsoft Technology Licensing, Llc Memory system with a content addressable superconducting memory
US9646682B1 (en) 2016-05-27 2017-05-09 Northrop Grumman Systems Corporation Reciprocal quantum logic (RQL) sense amplifier
US9876505B1 (en) 2016-09-02 2018-01-23 Northrop Grumman Systems Corporation Superconducting isochronous receiver system

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6435283A (en) * 1987-07-30 1989-02-06 Toyoda Automatic Loom Works Magnetic sensor
JPH0634729A (ja) * 1992-07-21 1994-02-10 Fujitsu Ltd Squid磁束計の出力インタフェース回路
JPH09298323A (ja) * 1996-05-08 1997-11-18 Agency Of Ind Science & Technol ジョセフソン集積回路用高周波電源供給装置
JP2005079663A (ja) * 2003-08-28 2005-03-24 Hitachi Ltd 超電導半導体集積回路
JP2013058998A (ja) * 2011-09-09 2013-03-28 Fujitsu Ltd 複数磁束量子出力ドライバ及び電子デバイス
WO2018093545A1 (en) * 2016-11-18 2018-05-24 Northrop Grumman Systems Corporation Superconducting transmission driver system

Also Published As

Publication number Publication date
JP7193654B2 (ja) 2022-12-20
KR20210071069A (ko) 2021-06-15
CA3115670C (en) 2023-08-08
KR102582329B1 (ko) 2023-09-25
WO2020101820A1 (en) 2020-05-22
US10587245B1 (en) 2020-03-10
CA3115670A1 (en) 2020-05-22
EP3881432A1 (en) 2021-09-22

Similar Documents

Publication Publication Date Title
US7782077B2 (en) Method and apparatus for ballistic single flux quantum logic
JP6840237B2 (ja) 超伝導伝送ドライバシステム
EP3230817B1 (en) Josephson current source systems and method
JP5363993B2 (ja) 単一磁束量子回路
CA2941268C (en) Reciprocal quantum logic comparator for qubit readout
KR101845179B1 (ko) 조셉슨 ac/dc 변환기 시스템 및 방법
US10389336B1 (en) Josephson transmission line (JTL) system
JP2022508812A (ja) 超伝導伝送線ドライバシステム
WO2021188231A1 (en) Inverting wpl gates with edge-triggered readout
US3530393A (en) High frequency ground isolation filter for line powered repeater circuits
JP2004071630A (ja) ジョセフソン回路用位相比較器及びこれを用いたpll回路
US3171971A (en) Amplitude bistable circuits
JPH08111634A (ja) 定電流パルス供給回路
EP4315610A1 (en) Superconducting output amplifiers with interstage filters
JP2000252811A (ja) Sfq/ラッチング変換回路及び超電導/半導体インタフェース回路
JP2000286691A (ja) 出力回路

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210421

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210421

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220421

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220510

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220708

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221115

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221208

R150 Certificate of patent or registration of utility model

Ref document number: 7193654

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150