KR102582329B1 - 초전도 전송선 드라이버 시스템 - Google Patents

초전도 전송선 드라이버 시스템 Download PDF

Info

Publication number
KR102582329B1
KR102582329B1 KR1020217014496A KR20217014496A KR102582329B1 KR 102582329 B1 KR102582329 B1 KR 102582329B1 KR 1020217014496 A KR1020217014496 A KR 1020217014496A KR 20217014496 A KR20217014496 A KR 20217014496A KR 102582329 B1 KR102582329 B1 KR 102582329B1
Authority
KR
South Korea
Prior art keywords
squid
bias current
transmission line
sequential
pulses
Prior art date
Application number
KR1020217014496A
Other languages
English (en)
Other versions
KR20210071069A (ko
Inventor
안나 와이. 허
랜달 엠. 버넷
조나단 디. 이건
Original Assignee
노스롭 그루먼 시스템즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 노스롭 그루먼 시스템즈 코포레이션 filed Critical 노스롭 그루먼 시스템즈 코포레이션
Publication of KR20210071069A publication Critical patent/KR20210071069A/ko
Application granted granted Critical
Publication of KR102582329B1 publication Critical patent/KR102582329B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/012—Modifications of generator to improve response time or to decrease power consumption
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/38—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of superconductive devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/44—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using super-conductive elements, e.g. cryotron
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/0115—Frequency selective two-port networks comprising only inductors and capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/92—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of superconductive devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/195—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using superconductive devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)
  • Logic Circuits (AREA)

Abstract

한 실시예는 초전도 전송선 드라이버 시스템을 포함한다. 이 시스템은 입력 펄스를 수신하도록 구성된 입력 스테이지와, AC 바이어스 전류를 제공하도록 구성된 AC 바이어스 전류원을 포함한다. 시스템은 또한 입력 스테이지에 접속되고 AC 바이어스 전류에 응답하여 입력 펄스에 기반한 복수의 순차적 SFQ 펄스들을 생성하도록 구성된 증폭기를 포함한다. 시스템은 또한 복수의 순차적 SFQ 펄스들을 필터링하여 전송선으로의 출력인 증폭된 출력 펄스를 생성하는 저주파 통과 필터를 더 포함한다.

Description

초전도 전송선 드라이버 시스템
관련 출원
본원은 2018년 11월 13일자의 미국특허출원 제16/188730호에 대한 우선권을 주장하는 바, 이는 그 전체로서 이 명세서에 포함된다.
정부 공익(GOVERNMENT INTEREST)
본 발명은 미합중국 정부 계약번호 제 호에 따라 이뤄졌다. 이에 따라 미국 정부는 본 발명에 대해 이 계약에 규정된 대로의 권리를 가진다.
기술분야
본 발명은 일반적으로 전통적 및 양자 연산 시스템에 관한 것으로 더 구체적으로는 초전도 전송선 드라이버 시스템에 관한 것이다.
초전도(superconducting) 디지털 기술은 전례 없는 고속, 낮은 전력 소산, 및 낮은 작동 온도의 이점을 갖는 연산 및/또는 통신 리소스(resource)들을 제공해왔다. 양자 컴퓨터 시스템(quantum computer system)은 전형적으로 단자속 양자(single flux quantum; SFQ) 펄스 또는 데이터를 통신하는 상호 양자 로직(reciprocal quantum logic; RQL) 등의 초저진폭(very low amplitude)의 전압 펄스를 구현한다. 이러한 초저진폭의 전압 펄스들은 거의 모든 논리 함수들, 및/또는 다른 논리 게이트들 및/또는 소정의 양자 컴퓨터 시스템의 다른 부분들 간의 데이터의 통신에 구현된다. 일례로서, 양자 컴퓨터 시스템은 (예를 들어 초전도가 이뤄지는) 저온 공간(cold-space)과 전통적인(classical) 연산 기능들이 수행되는 비저온 공간 간의 컴퓨터 시스템의 부분들을 접속시키는 인터페이스를 포함할 수 있다. 또한 초저진폭 전압 펄스에 대한 신호 감쇠(signal attenuation)를 보완(concern for)할 수 있도록 상호접속(interconnect)들이 긴 전송선(transmission line)들을 따라 연장될 수 있다.
하나의 실시예(example)는 초전도 전송선 드라이버 시스템(superconducting transmission line driver system)을 포함한다. 이 시스템은 입력 펄스를 수신하도록 구성된 입력 스테이지(input stage)와 AC 바이어스(bias) 전류를 제공하도록 구성된 AC 바이어스 전류원(current source)을 포함한다. 시스템은 또한 입력 스테이지에 접속되어 AC 바이어스 전류에 응답하여 입력 펄스에 기반한 복수의 순차적 단자속 양자(single flux quantum; SFQ) 펄스들을 생성하도록 구성된 증폭기(amplifier) 역시 포함한다. 시스템은 또한 복수의 순차적 SFQ 펄스들을 필터링하여(filter) 전송선에 대한 출력인 증폭된 출력 펄스를 생성하는 저주파 통과 필터(low-pass filter)를 더 포함한다.
다른 실시예는 증폭된 출력 펄스를 전송선에 제공하는 방법을 포함한다. 이 방법은 AC 전류를 변압기(transformer)에 제공하여 AC 바이어스 전류를 유도 제공(inductively provide)하는 단계를 포함한다. 방법은 또한 입력 펄스를 입력 스테이지에 제공하여 입력 펄스 및 AC 바이어스 전류를 통한 SQUID에 연계된 적어도 하나의 분류되지 않은(unshunted) 조셉슨 접합(Josephson junction)을 촉발(trigger)시키는 단계를 더 포함한다. 적어도 하나의 분류되지 않은 조셉슨 접합은 촉발됨에 따라 복수의 순차적 SFQ 펄스들을 생성하도록 구성된다. 복수의 순차적 SFQ 펄스들은 저주파 통과 필터에 의해 필터링되어, 저주파 통과 필터를 통해 전송선에 제공되는 증폭된 출력 펄스를 생성할 수 있다.
다른 실시예는 초전도 전송선 드라이버 시스템을 포함한다. 이 시스템은 상호 양자 로직(reciprocal quantum logic; RQL)을 수신하도록 구성된 입력 스테이지와 RQL 클록(clock) 신호에 기반하여 AC 바이어스 전류를 유도 제공하도록 구성된 AC 바이어스 전류원을 포함한다. 시스템은 또한 입력 스테이지에 접속되어 입력 펄스에 따라 AC 바이어스 전류의 양의 부분(positive portion)에 복수의 순차적 양의 SFQ 펄스들을 생성하고 AC 바이어스 전류의 음의(negative) 부분에 복수의 음의 (단)자속 양자 펄스(negative flux quantum pulse)들을 생성하도록 구성된 SQUID를 포함한다. 시스템은 또한 복수의 순차적 양의 SFQ 펄스들을 필터링하여 전송선으로의 출력인 증폭된 양의 출력 펄스를 생성하고, 복수의 순차적 음의 SFQ 펄스들을 필터링하여 전송선으로의 출력인 증폭된 음의 출력 펄스를 생성하도록 구성된 저주파 통과 필터를 더 포함한다.
도 1은 초전도 전송선 드라이버 시스템의 하나의 예를 도시하는 블록도.
도 2는 초전도 전송선 드라이버 시스템의 하나의 예를 도시하는 회로도.
도 3은 초전도 전송선 드라이버 시스템의 다른 예를 도시하는 회로도.
도 4는 초전도 전송선 드라이버 시스템의 또 다른 예를 도시하는 회로도.
도 5는 전송선에 증폭된 출력 펄스를 제공하는 방법을 보이는 흐름도.
본 발명은 일반적으로 전통적(classical) 및 양자 연산 시스템(quantum computing systems)에 관한 것으로 더 구체적으로는 초전도 전송선 드라이버 시스템(superconducting transmission line driver system)에 관한 것이다. 이 초전도 전송선 드라이버 시스템은 단자속 양자(single flux quantum; SFQ) 펄스 또는 상호 양자 로직(reciprocal quantum logic; RQL) 펄스 등의 트리거 펄스(trigger pulse)를 수신하여 초전도 전송선 드라이버 시스템의 작동(activation)을 개시(initiate)시키도록 구성되는 입력 스테이지(input stage)를 포함할 수 있다. 일례로서, 트리거 펄스는 수신 소자(device)에 대한 신호 감쇠(signal attenuation)를 경감(mitigate)시키며 데이터 펄스를 전파하도록 구성된 (예를 들어 약 25 옴(ohm) 전송선 등의) 전송선을 통해(across) 통신하도록 설계된(intended) 데이터 펄스에 대응할 수 있다. 초전도 전송선 드라이버 시스템은 또한 AC 바이어스(bias) 전류를 생성하도록 구성된 AC 바이어스 전류원(current source) 역시 포함할 수 있다. 일례로서, AC 바이어스 전류원은 RQL 클록 신호 등의 AC 신호를 1차 권선(primary winding)에 전파하여 2차 권선(secondary winding)을 통해 AC 바이어스 전류를 유도 제공하는 변압기(transformer)로 구성될 수 있다.
초전도 전송선 드라이버 시스템은 또한 입력 스테이지에 접속되어, 트리거 펄스에 기반한 순차적 복수의 자속 펄스들을 생성하도록 구성된 증폭기(amplifier) 역시 포함한다. 일례로서, 증폭기는 초전도 양자 간섭 소자(superconducting quantum interference device; SQUID)로 구성될 수 있다. SQUID는 AC 바이어스 전류 및 트리거 펄스에 따라 작동하여 복수의 순차적 SFQ 펄스들을 생성하도록 구성된 적어도 하나의 조셉슨 접합(Josephson junction)을 포함한다. 예를 들어, 이 조셉슨 접합(들)은 (예를 들어 약 250GHz의) 초고주파의 거의 반복적인 트리거링(triggering)을 제공하도록 분류되지 않을(unshunted) 수 있다. 일례로서, 입력 스테이지는 증폭기(예를 들어 SQUID의 분류되지 않은(unshunted) 조셉슨 접합들의 쌍의 각각)에 접속되어 조셉슨 접합들의 공통 모드(common mode) 트리거링을 제공하는 레지스터(resistor)를 포함할 수 있다. 초전도 전송선 드라이버 시스템은 또한 증폭기에 접속되어, 순차적 SFQ 펄스들이 필터링되어 전송선에 제공될 증폭된 출력 펄스를 생성하도록 하는 저주파 통과 필터 역시 포함할 수 있다. 초전도 전송선 드라이버 시스템이 AC 바이어스 전류를 사용(implement)하므로, SQUID의 분류되지 않은 조셉슨 접합(들)의 리셋(reset)에 예를 들어 AC 바이어스 전류의 음의 부분이 사용될 수 있고, 이에 따라 저주파 통과 필터를 통해 전송선에 증폭된 음의 출력 펄스기 제공된다.
도 1은 초전도 전송선 드라이버 시스템(10)의 하나의 예를 도시한다. 초전도 전송선 드라이버 시스템(10)은 전송선을 통해 데이터를 제공하는 다양한 양자 연산 앱(application)들 중의 어떤 것으로 구현될 수 있다. 결과적으로, (예를 들어 SFQ 펄스 또는 RQL 펄스 등의) 양자 데이터 펄스가 수신 소자에서 사용 불가능한 진폭으로의 감쇠 없이 긴 전송선을 통해 제공될 수 있다.
초전도 전송선 드라이버 시스템(10)은 도 1의 예에 신호 PLSIN으로 표시된 트리거 펄스를 수신하도록 구성된 입력 스테이지(input stage; 12)를 포함한다. 일례로서, 트리거 펄스(PLSIN)는 양자 연산 환경에서 데이터를 반송(carry)하는 단자속 양자(single flux quantum; SFQ) 펄스 또는 상호 양자 로직(reciprocal quantum logic; RQL) 펄스로 제공될 수 있다. 일례로서, 입력 스테이지(12)는 다른 JTL들의 시퀀스(sequence) 등으로부터 트리거 펄스(PLSIN)를 전파하는 조셉슨 전송선(Josephson transmission line; JTL)을 포함할 수 있다. 또한 입력 스테이지(12)는 트리거 펄스(PLSIN)에 응답하여 촉발되도록 구성된 조셉슨 접합(Josephson junction)을 포함할 수 있다. 초전도 전송선 드라이버 시스템(10)은 또한 AC 바이어스(bias) 전류를 생성하도록 구성된 AC 바이어스 전류원(current source)(14) 역시 포함한다. 일례로서, AC 바이어스 전류원(14)은 도 1의 예에 신호 AC로 표시된, 2차 권선(secondary winding)을 통해 AC 바이어스 전류를 유도 제공(inductively provide)하는 1차 권선(primary winding) 내의 AC 신호를 전파하도록 구성된 변압기(transformer)로 구성될 수 있다. 예를 들어, AC 신호(AC)는 (예를 들어 동상(in-phase) 성분(component), 직교 위상(quadrature-phase) 성분, 또는 그 조합 등의) RQL 클록(clock) 신호에 해당할 수 있다.
초전도 전송선 드라이버 시스템(10)은 또한 입력 스테이지(12)에 접속되어 순차적인 복수의 자속 펄스들을 제공하는 방식 등으로 트리거 펄스(PLSIN)을 증폭하도록 구성된 증폭기(amplifier; 16)를 포함한다. 일례로서, 증폭기(16)는 AC 바이어스 전류 및 트리거 펄스(PLSIN)에 따라 작동되어 복수의 순차적 SFQ 펄스들을 생성하는 적어도 하나의 조셉슨 접합을 포함하는 초전도 양자 간섭 소자(superconducting quantum interference device; SQUID)로 구성될 수 있다. 예를 들어, 조셉슨 접합(들)은 분류되지 않아(unshunted) (예를 들어 60FHz 등의) 초고주파로 거의 반복적인 트리거링을 제공할 수 있다. 일례로서, 입력 스테이지(12)는 SQUID의 분류되지 않은 조셉슨 접합들의 각 쌍이 조셉슨 접합들의 공통 모드(common mode) 트리거링을 제공하도록 하는 증폭기(16)에 접속된 레지스터(resistor)를 포함할 수 있다.
초전도 전송선 드라이버 시스템(10)은 또한 증폭기(16)에 접속된 저주파 통과 필터(low-pass filter; LPF)(18) 역시 포함한다. LPF(18)는 예를 들어 증폭기(16)와 전송선을 상호 접속하는 LC 필터로 배치될 수 있다. LPF(18)는 증폭기(16)로 생성된 SFQ 펄스들을 필터링하여 도 1의 예에서 PLSOUT으로 표시된 단일한 증폭 출력 펄스를 생성한다. 예를 들어, LPF(18)는 순차적 자속 펄스들을 집적(aggregate)하여 단일한 증폭 출력 펄스(PLSOUT)를 생성한다. 이에 따라 증폭된 출력 펄스가 출력에서 전송선에 제공될 수 있다. 예를 들어, 전송선은 충분한 신호 진폭을 유지하면서 길이에 따라 증폭된 출력 펄스(PLSOUT)를 전파하는 25 옴(ohm) 전송선이 될 수 있다. 이에 따라 증폭된 출력 펄스(PLSOUT)의 (신호)무결성(integrity)이 상당한 길이의 전송선을 통해 유지되며 수신 소자에 수신될 수 있다.
일례로서, 초전도 전송선 드라이버 시스템(10)은 RQL 양자 컴퓨터 시스템 내에서 작동되도록 구성될 수 있다. 예를 들어, RQL 펄스로 제공되는 트리거 펄스(PLSIN)에 응답하여 RQL 트리거 펄스(PLSIN()의 양의 플럭손(fluxon)이 AC 바이어스 전류의 양의 부분과 함께 증폭기(16)를 작동시킬 수 있다. 이에 따라, AC 바이어스 전류의 양의 부분 동안, 증폭기(16)는 LPF(18)를 통해 필터링된 순차적 자속 펄스들을 제공함으로써 양의 증폭된 출력 펄스를 제공할 수 있다. AC 바이어스 전류의 음의 부분 동안, 증폭기(16)는 증폭기(16)에 해당하는 SQUID의 분류되지 않은 조셉슨 접합들의 리셋(예를 들어 0(zero) 에너지 상태로의 복귀 등)에 해당하는 등의 음의 자속 펄스들의 시퀀스를 생성할 수 있다. 이와 같이, 음의 자속 펄스들은 LPF(18)에 필터링되어 증폭된 음의 출력 펄스를 생성한다. 이에 따라 초전도 전송선 드라이버 시스템(10)은 전송선을 통해 RQL 펄스를 전파할 수 있다.
도 2는 초전도 전송선 드라이버 회로(50)의 하나의 예를 도시한다. 이 초전도 전송선 드라이버 회로(50)는 도 1의 예의 초전도 전송선 드라이버 시스템(10)에 대응할 수 있다. 이에 따라, 이하의 도 2의 예에서 도 1의 예를 참조할 수 있다.
초전도 전송선 드라이버 회로(50)는 도 2에 신호 PLSIN으로 표시된 트리거 펄스를 수신하도록 구성된 입력 스테이지(52)를 포함한다. 일례로서, 트리거 펄스(PLSIN)는 양자 연산 환경에서 데이터를 반송하는 SFQ 펄스 또는 RQL 펄스로 제공될 수 있다. 도 2의 예에서, 입력 스테이지(52)는 다른 JTL들의 시퀀스 등으로부터 트리거 펄스(PLSIN)를 전파하는 JTL(53)을 포함할 수 있다. 또한 입력 스테이지(52)는 트리거 펄스(PLSIN)에 따라 촉발되도록 구성된 조셉슨 접합(J1)을 포함할 수 있다. 일례로서, 조셉슨 접합(J1)은 분류되지 않은 조셉슨 접합으로 배치될 수 있다. 입력 스테이지(52)는 또한 노드(node)(54) 및 노드(56)에 접속된 레지스터(R1)를 더 포함한다. 예를 들어, 레지스터(R1)는 조셉슨 접합(J1)에 분류(shunting)를 제공하도록 구성될 수 있다.
초전도 전송선 드라이버 회로(50)는 또한 입력 스테이지(52)에 접속된 SQUID(58) 역시 포함한다. 이 SQUID(58)는 또한 각각 노드(54, 56)에 접속된 제1 조셉슨 접합(J2) 및 제2 조셉슨 접합(J3) 역시 포함하여 노드(54, 56)들이 SQUID(58)의 일부를 구성한다. 도 2의 예에서 조셉슨 접합(J2, J3)들은 분류되지 않은 조셉슨 접합들로 구성될 수 있다. SQUID(58)는 또한 각각 조셉슨 접합(J2, J3)에 접속되고 노드(60)로 분리되는 한 쌍의 인덕터(inductor; L1, L2)들 역시 포함한다. 인덕터(L1, L2)들이 한 쌍의 인덕터들로 도시되어 있지만, 인덕터(L1, L2)들은 이 명세서에 더 상세히 후술할 바와 같이 노드(60) 대신 대략 중심에 연결을 갖는 단일한 인덕터로 배치될 수 있다.
초전도 전송선 드라이버 회로(50)는 또한 도 2의 예에서 변압기(T1)로 표시된 AC 바이어스 전류원(62) 역시 포함한다. 변압기(T1)는 AC 전류가 이를 통해 제공되는 1차 권선(L3)을 포함하고, 2차 권선(L4)을 포함한다. 일례로서, AC 신호(AC)는 RQL 클록 신호의 동상 성분, 직교 위상 성분, 또는 그 조합이 될 수 있다. 이에 따라, 변압기(T1)는 2차 권선(L4)을 통해 AC 바이어스 전류(IBIAS)를 유도 제공할 수 있다. AC 바이어스 전류(IBIAS)는 노드(60)에 제공되어 SQUID(58)의 조셉슨 접합(J2, J3)들을 바이어싱시킨다(bias). 이에 따라, 트리거 펄스(PLSIN)에 응답하여 조셉슨 접합(J1)이 촉발될 수 있고, 이는 조셉슨 접합(J2, J3)들을 작동시켜 (예를 들어 AC 바이어스 전류(IBIAS)의 양의 부분 동안) 이들이 AC 바이어스 전류(IBIAS)에 응답하여 마찬가지로 촉발되도록 할 수 있다.
일례로서, 조셉슨 접합(J2, J3)들의 트리거링은 조셉슨 접합(J2, J3)들이 전압 상태로 작동되는 결과가 될 수 있다. 결과적으로, 조셉슨 접합(J2, J3)들은 순차적 및 반복적으로 촉발되어 초전도 위상을 증가시킨다. 레지스타(R1)가 조셉슨 접합(J2, J3)들에 접속되는 것으로 배치되어 있으므로 조셉슨 접합(J2, J3)들의 반복적 트리거링은 공통 모드 방식으로 제공될 수 있어, 조셉슨 접합(J2, J3)들이 거의 동시에 반복적으로 촉발된다. 조셉슨 접합(J2, J3)들의 반복적 트리거링은 (예를 들어 약 60 GHz의) 초고주파로 이뤄질 수 있어서, 이에 따라 해당 순차적 자속 펄스들을 초고주파로 생성할 수 있다. 이에 따라 순차적 자속 펄스들이 노드(60)에 제공된다.
초전도 전송선 드라이버 회로(50)는 또한 노드(60)을 통해 SQUID(58)에 접속된 LPF(64) 역시 포함한다. 도 2의 예에서, LPF(64)는 노드(60)와 (예를 들어 약 25 옴 전송선 등의) 전송선을 상호 접속하는 인덕터(L5)를 포함하고, 또한 인덕터(L5)와 (예를 들어 접지(ground) 등의) 저압 레일(low-voltage rail)을 상호 접속하는 캐패시터(C1)를 포함하는 LC 필터로 표시되어 있다. LPF(64)는 SQUID(58)로 생성된 순차적 SFQ 펄스들을 필터링하여 노드(60)에 제공함으로써 도 2의 예에서 PLSOUT으로 표시된 단일한 증폭 출력 펄스를 생성한다. 예를 들어, LPF(64)는 순차적 자속 펄스들을 집적하여 단일한 증폭 출력 펄스(PLSOUT)를 생성한다. 이에 따라 증폭된 출력 펄스가 전송선(66)에 제공되어 증폭된 출력 펄스(PLSOUT)를 충분한 신호 진폭을 유지하며 길이를 따라 전파할 수 있다. 이에 따라 증폭된 출력 펄스(PLSOUT)의 (신호)무결성이 전송선(66)의 상당한 길이에 걸쳐 유지되어 수신 소자에 수신될 수 있다.
AC 바이어스 전류(IBIAS)의 음의 부분 동안, 조셉슨 접합(J2, J3)들이 리셋될 수 있다. 예를 들어, 조셉슨 접합(J2, J3)들이 분류되지 않으므로 조셉슨 접합(J2, J3)들은 그 자체로 리셋되지 않는다. 이에 따라, AC 바이어스 전류(IBIAS)의 음의 진폭이 분류되지 않은 조셉슨 접합(J2, J3)들의 언트리거링(untriggering)을 개시하여, 조셉슨 접합(J2, J3)들이 0의 초전도 위상 상태로 복귀할 수 있다. 조셉슨 접합(J2, J3)들의 각 언트리거링에 대해, 조셉슨 접합(J2, J3)들은 음의 플럭손을 생성한다. 이에 따라, AC 바이어스 전류(IBIAS)의 음의 부분 동안, 조셉슨 접합(J2, J3)들은 노드(60)에 제공되는 순차적 복수의 음의 펄스들을 생성한다. 결과적으로, AC 바이어스 전류(IBIAS)의 양의 부분에 대해 전술한 바와 유사하게, LPF(64)는 순차적 음의 자속 펄스들을 필터링하여 단일한 음의 증폭된 출력 펄스로서 출력 펄스(PLSOUT)를 생성할 수 있다. 이에 따라 음의 증폭된 출력 펄스(PLSOUT)가 마찬가지로 전송선(66)에 제공된다. 이와 같이 리셋된 조셉슨 접합(J2, J3)들은 초기화(initialize)되어 (예를 들어 AC 바이어스 전류(IBIAS)의 다음 양의 부분 등의) 다음 사이클에서 작동될 수 있게 된다. 이에 따라, 조셉슨 접합(J2, J3)들의 리셋(resetting)에 추가하여AC 바이어스 전류(IBIAS)의 음의 부분은 RQL 연산 환경 등에 음의 증폭된 출력 펄스(PLSOUT)를 제공할 수 있다.
도 3은 초전도 전송선 드라이버 회로(100)의 하나의 예를 도시한다. 이 초전도 전송선 드라이버 회로(100)는 도 1의 예의 초전도 전송선 드라이버 시스템(10)에 대응할 수 있다. 이에 따라, 이하의 도 3의 예에서 도 1의 예를 참조할 수 있다.
초전도 전송선 드라이버 회로(100)는 도 2의 예의 초전도 전송선 드라이버 회로(50)에 유사하게 구성된다. 도 3의 예에서, 초전도 전송선 드라이버 회로(100)는 SFQ 펄스 또는 RQL로 제공될 수 있는 트리거 펄스(PLSIN)를 수신하도록 구성된 입력 스테이지(102)를 포함한다. 입력 스테이지(102)는 다른 JTL들의 시퀀스 등으로부터 트리거 펄스(PLSIN)를 전파하는 JTL(103)을 포함하고, 트리거 펄스(PLSIN)에 따라 촉발되도록 구성된 조셉슨 접합(J1)을 포함할 수 있다. 일례로서, 조셉슨 접합(J1)은 분류되지 않은 조셉슨 접합으로 배치될 수 있다. 입력 스테이지(102)는 또한 노드(104) 및 노드(106)에 접속되어 조셉슨 접합(J1)에 분류를 제공할 수 있는 레지스터(R1)를 더 포함한다.
초전도 전송선 드라이버 회로(100)는 또한 입력 스테이지(102)에 접속된 SQUID(108) 역시 포함한다. 이 SQUID(108)는 또한 각각 노드(104, 106)에 접속된 제1 조셉슨 접합(J2) 및 제2 조셉슨 접합(J3) 역시 포함하여 노드(104, 106)들이 SQUID(108)의 일부를 구성한다. 도 3의 예에서 조셉슨 접합(J2, J3)들은 분류되지 않은 조셉슨 접합들로 구성될 수 있다. SQUID(108)는 또한 각각 조셉슨 접합(J2, J3)에 접속되고 노드(110)로 분리되는 한 쌍의 인덕터(L1, L2)들 역시 포함하는데, 이들은 이와 달리 노드(110) 대신 대략 중심에 연결을 갖는 단일한 인덕터로 배치될 수 있다.
초전도 전송선 드라이버 회로(100)는 또한 도 3의 예에서 변압기(T1)로 표시된 AC 바이어스 전류원(112) 역시 포함한다. 변압기(T1)는 RQL 클록 신호에 대응할 수 있는 AC 전류가 이를 통해 제공되는 1차 권선(L3)을 포함하고, 2차 권선(L4)을 포함한다. 또한 초전도 전송선 드라이버 회로(100)는 AC 바이어스 전류원(112)과 SQUID(108)를 상호 접속하는 레지스터(R2)를 통해 분류되는 조셉슨 접합(J4)을 포함한다. 이에 따라, 변압기(T1)는 제2 권선(L4)을 통하고 조셉슨 접합(J4)을 거쳐 AC 바이어스 전류(IBIAS)를 유도 제공할 수 있다. AC 바이어스 전류(IBIAS)는 노드(110)를 통해 SQUID(108)의 조셉슨 접합(J2, J3)들에 제공된다. 이에 따라, 트리거 펄스(PLSIN)에 따라 조셉슨 접합(J1)이 촉발될 수 있고, 이는 조셉슨 접합(J2, J3)들을 작동시켜 이들이 (예를 들어 AC 바이어스 전류(IBIAS)의 양의 부분 동안) 마찬가지로 AC 바이어스 전류(IBIAS)의 양의 부분에 응답하여 촉발될 수 있다.
초전도 전송선 드라이버 회로(100)는 또한 노드(110)를 통해 SQUID(108)에 접속된 LPF(114) 역시 포함한다. 도 3의 예에서, LPF(114)는 노드(110)와 (예를 들어 약 25 옴 전송선 등의) 전송선(116)을 상호 접속하는 인덕터(L5)를 포함하고, 또한 인덕터(L5)와 (예를 들어 접지(ground) 등의) 저압 레일을 상호 접속하는 캐패시터(C1)를 포함하는 LC 필터로 표시되어 있다. 도 2의 예에서 전술한 바와 유사하게. LPF(114)는 SQUID(118)로 생성된 순차적 SFQ 펄스들을 필터링하여 노드(110)에 제공함으로써 도 3의 예에서 PLSOUT으로 표시된 단일한 증폭 출력 펄스를 생성한다. 도 2의 예에서 전술한 바와 유사하게, 출력 펄스(PLSOUT)는 AC 바이어스 전류(IBIAS)의 해당 양 및 음의 부분에서 양의 펄스 및 음의 펄스가 될 수 있다.
도 3의 예에서, 조셉슨 접합(J4)은 AC 바이어스 전류(IBIAS)의 전류 클램핑(current clamping)을 제공하도록 구성될 수 있다. 예를 들어, 조셉슨 접합(J2, J3)들은 AC 바이어스 전류(IBIAS)의 실질적 피크 진폭(peak amplitude)에서 트리거 펄스(PLS)에 따라(예를 들어 조셉슨 접합(J1)의 트리거링에 응답하여) 촉발되도록 조정(tune)된 임계 전류를 갖도록 구성될 수 있다. 그러나 다양한 요인들이 AC 바이어스 전류(IBIAS)의 진폭의 변화(variation)로 결과되어, AC 바이어스 전류(IBIAS)가 조셉슨 접합(J2, J3)들의 하나 또는 모두를 잘못 촉발시킬 수 있다. 결과적으로, 조셉슨 접합(J2, J3)들이 바람직하지 못하게 전압 상태에 잠김(latch)되어 LPF(114)를 통해 전송선(116)에 증폭된 출력 펄스(PLSOUT)를 제공할 수 있다. 그러나 조셉슨 접합(J4)이 조셉슨 접합(J2, J3)들의 임계 전류 미만의 임계 전류로 조정될 수 있다. 결과적으로, 조셉슨 접합(J4)은 AC 바이어스 전류(IBIAS)의 소정의 진폭에 응답하여 촉발됨으로써 AC 바이어스 전류(IBIAS)의 진폭을 조셉슨 접합(J4)의 촉발시키는 결과를 가져오는 소정의 진폭으로 클램핑할 수 있다. 결과적으로, AC 바이어스 전류(IBIAS)는 소정의 진폭으로 제한되어, 트리거 펄스(PLSIN)가 없는 경우 등의 조셉슨 접합(J2, J3)들의 잘못된 트리거링의 발생을 경감시킨다.
도 4는 초전도 전송선 드라이버 회로(150)의 하나의 예를 도시한다. 이 초전도 전송선 드라이버 회로(150)는 도 1의 예의 초전도 전송선 드라이버 시스템(10)에 대응할 수 있다. 이에 따라, 이하의 도 4의 예에서 도 1의 예를 참조할 수 있다.
초전도 전송선 드라이버 회로(150)는 도 2의 예의 초전도 전송선 드라이버 회로(50)에 유사하게 구성된다. 도 4의 예에서, 초전도 전송선 드라이버 회로(150)는 SFQ 펄스 또는 RQL로 제공될 수 있는 트리거 펄스(PLSIN)를 수신하도록 구성된 입력 스테이지(152)를 포함한다. 입력 스테이지(152)는 다른 JTL들의 시퀀스 등으로부터 트리거 펄스(PLSIN)를 전파하는 JTL(103)을 포함하고, 트리거 펄스(PLSIN)에 따라 촉발되도록 구성된 조셉슨 접합(J1)을 포함할 수 있다. 일례로서, 조셉슨 접합(J1)은 분류되지 않은 조셉슨 접합으로 배치될 수 있다. 입력 스테이지(152)는 또한 노드(154) 및 노드(156)에 접속되어 조셉슨 접합(J1)에 분류를 제공할 수 있는 레지스터(R1)를 더 포함한다.
초전도 전송선 드라이버 회로(150)는 또한 입력 스테이지(152)에 접속된 제1 SQUID(158) 역시 포함한다. 제1 SQUID(158)는 또한 각각 노드(154, 156)에 접속된 제1 조셉슨 접합(J2) 및 제2 조셉슨 접합(J3) 역시 포함하여 노드(154, 156)들이 제1 SQUID(158)의 일부를 구성한다. 도 4의 예에서 조셉슨 접합(J2, J3)들은 분류되지 않은 조셉슨 접합들로 구성될 수 있다. 제1 SQUID(108)는 또한 각각 조셉슨 접합(J2, J3)에 접속되고 노드(160)로 분리되는 한 쌍의 인덕터(L1, L2)들 역시 포함하는데, 이들은 이와 달리 노드(160) 대신 대략 중심에 연결을 갖는 단일한 인덕터로 배치될 수 있다.
초전도 전송선 드라이버 회로(150)는 또한 도 4의 예에서 변압기(T1)로 표시된 AC 바이어스 전류원(162) 역시 포함한다. 변압기(T1)는 RQL 클록 신호에 대응할 수 있는 AC 전류가 이를 통해 제공되는 1차 권선(L3)을 포함하고, 2차 권선(L4)을 포함한다. 또한 초전도 전송선 드라이버 회로(150)는 AC 바이어스 전류원(162)과 제1 SQUID(158)을 상호 접속하는 제2 SQUID(164)를 포함한다. 제2 SQUID(164)는 각각 노드(160)에 접속된 제1 조셉슨 접합(J5) 및 제2 조셉슨 접합(J6)들을 포함한다. 도 4의 예에서 조셉슨 접합(J5, J6)들은 분류되지 않은 조셉슨 접합들로 구성될 수 있다. 제2 SQUID(164)는 또한 1차 권선(L8, L9)에 대해 각각 2차 권선들로 배치된 한 쌍의 인덕터(L6, L7)들 역시 포함한다. 도 4의 예에서 신호 "DC"로 표지된 DC 신호는 1차 권선(L8, L9)을 통해 제2 SQUID(164)에 DC 바이어스 전류(IDC)를 제공하여 이 명세서에 더 상세히 설명될 바와 같이 제2 SQUID(164)의 비대칭 작동을 가능하게 한다.
이에 따라, 변압기(T1)는 제2 권선(L4)을 통해 AC 바이어스 전류(IBIAS)를 유도 제공할 수 있다. AC 바이어스 전류(IBIAS)는 노드(160)에 제공되어 AC 바이어스 전류(IBIAS)의 양의 부분 동안 제1 SQUID(108)의 조셉슨 접합(J2, J3)들을 바이어싱시킨다(bias). 이에 따라, 트리거 펄스(PLSIN)에 따라 조셉슨 접합(J1)이 촉발될 수 있고, 이는 조셉슨 접합(J2, J3)들을 작동시켜 이들이 (예를 들어 AC 바이어스 전류(IBIAS)의 양의 부분 동안) 마찬가지로 AC 바이어스 전류(IBIAS)의 양의 부분에 응답하여 촉발될 수 있다.
초전도 전송선 드라이버 회로(150)는 또한 노드(160)를 통해 제1 SQUID(158)에 접속된 LPF(166) 역시 포함한다. 도 4의 예에서, LPF(166)는 노드(160)와 (예를 들어 약 25 옴 전송선 등의) 전송선(168)을 상호 접속하는 인덕터(L5)를 포함하고, 또한 인덕터(L5)와 (예를 들어 접지 등의) 저압 레일을 상호 접속하는 캐패시터(C1)를 포함하는 LC 필터로 표시되어 있다. 도 2의 예에서 전술한 바와 유사하게. LPF(166)는 제1 SQUID(158)로 생성된 순차적 SFQ 펄스들을 필터링하여 노드(160)에 제공함으로써 도 4의 예에서 PLSOUT으로 표시된 단일한 증폭 출력 펄스를 생성한다.
도 4의 예에서, AC 바이어스 전류원(162)의 2차 권선(L4)은 매우 높은 인덕턴스(inductance)를 가질 수 있다. 또한 전술한 바와 같이 제2 SQUID(164)는 비대칭으로 작동할 수 있어서, 제2 SQUID(164)는 AC 바이어스 전류(IBIAS)의 한 방향에 응답하여 촉발될 수 있지만 AC 바이어스 전류(IBIAS)의 다른 방향으로는 촉발되지 않게 구성될 수 있다. 예를 들어, 제2 SQUID(164)는 트리거링 없이 AC 바이어스 전류(IBIAS)의 양의 부분을 제1 SQUID(158)로 도통(conduct)시키도록 구성될 수 있고, AC 바이어스 전류(IBIAS)의 음의 부분에 응답하여 조셉슨 접합(J5, J6)들을 촉발시키도록 구성될 수 있다. 이에 따라, AC 바이어스 전류(IBIAS)의 음의 부분 동안 조셉슨 접합(J5, J6)들이 전압 상태에서 반복적으로 촉발된다. 조셉슨 접합(J5, J6)들의 반복적 트리거링에 응답하여 조셉슨 접합(J2, J3)들은 LPF에 반복적인 음의 자속 펄스들을 제공하지 않으면서 0의 초전도 위상 상태로 리셋될 수 있다. AC 바이어스 전류원(162)의 2차 권선(L4)의 매우 높은 인덕턴스 때문에 전압 상태의 조셉슨 접합(J5, J6)들로 생성된 순차적 자속 펄스들은 AC 바이어스 전류(IBIAS)로 제공되는 것이 거의 차단되고 그 대신 인덕터(L8, L9)들의 유도 접속(inductive coupling)을 통해 접지로 유도된다. 이에 따라, 제2 SQUID(164)가 LPF(166)에 음의 자석 펄스가 제공되는 것을 차단할 수 있기 때문에, 초전도 전송선 드라이버 회로(150)는 전송선(168)에 양의 출력 펄스(PLSOUT)들만을 제공하도록 구성될 수 있다.
이상에서 설명된 구조적 및 기능적 특징들을 고려하여, 본 발명의 다양한 국면(aspect)들에 따른 방법은 도 5를 참조하면 더 잘 이해될 것이다. 설명의 간결성을 위해 도 5의 방법이 순차적으로 실행되는 것으로 도시 및 설명되었지만, 본 발명에 따른 일부 국면들은 다른 순서로 및/또는 이 명세서에 도시 및 설명된 다른 국면들과 동시에 이뤄질 수도 있으므로 본 발명이 도시된 순서에 한정되지 않는다는 것을 이해해야 할 것이다. 또한 모든 도시된 특징들이 본 발명의 특성에 따른 방법의 구현에 필요한 것은 아닐 수 있다.
도 5는 (예를 들어 출력 펄스(PLSOUT) 등의) 증폭된 출력 펄스를 (예를 들어 전송선(66) 등의) 전송선에 제공하는 방법(200)의 하나의 예를 도시한다. 단계 202에서, (예를 들어 AC 전류(AC) 등의) AC 전류가 (예를 들어 AC 바이어스 전류원(62) 등의) 변압기에 제공되어 (예를 들어 AC 바이어스 전류(IBIAS) 등의) AC 바이어스 전류를 유도 제공한다. 단계 204에서, (예를 들어 트리거 펄스(PLSIN) 등의) 입력 펄스가 (예를 들어 입력 스테이지(12) 등의) 입력 스테이지에 제공되어 입력 펄스 및 AC 바이어스 전류를 통해 (예를 들아 SQUID(58) 등의) SQUID에 연계된 (예를 들어 조셉슨 접합(J2, J3) 등) 적어도 하나의 분류되지 않은 조셉슨 접합을 촉발시킨다. 적어도 하나의 분류되지 않은 조셉슨 접합은 촉발됨에 따라 복수의 순차적 SFQ 펄스들을 생성하도록 구성될 수 있다. 복수의 순차적 SFQ 펄스들은 (예를 들어 LPF(18) 등의) 저주파 통과 필터를 통해 필터링되어 저주파 통과 필터를 통해 전송선에 제공되는 증폭된 출력 펄스를 생성한다.
이상에서 설명한 것은 본 발명의 예들이다. 물론 본 발명을 설명할 목적으로 구성요소 또는 방법의 모든 가능한 조합을 설명하는 것은 불가능하지만, 당업계에 통상의 기술을 가진 자라면 본 발명의 많은 추가적 조합과 대체가 가능하다는 것을 인식할 것이다. 이에 따라, 본 발명은 첨부된 청구항들을 포함하여 모든 이런 변경, 변형, 및 변종들을 포괄하도록 의도한 것이다.

Claims (20)

  1. 입력 펄스를 수신하도록 구성된 입력 스테이지;
    AC 바이어스 전류를 제공하도록 구성된 AC 바이어스 전류원;
    상기 AC 바이어스 전류의 양의 부분 동안에 응답하여 상기 입력 스테이지에 접속되고 또한 공통 모드에서 반복적으로 촉발되는 복수의 조셉슨 접합을 포함하여 상기 입력 펄스에 기반한 복수의 순차적 단자속 양자(SFQ) 펄스들을 생성하는 초전도 양자 간섭 소자(SQUID)―상기 복수의 조셉슨 접합은 상기 AC 바이어스 전류의 음의 부분 동안에 리셋됨―; 및
    상기 복수의 순차적 SFQ 펄스들을 집적함으로써 상기 복수의 순차적 SFQ 펄스들을 필터링하여 전송선으로 출력되는 증폭된 출력 펄스를 생성하도록 구성된 저주파 통과 필터를 구비하는
    초전도 전송선 드라이버 시스템.
  2. 삭제
  3. 삭제
  4. 제1항에 있어서,
    상기 SQUID가 또한 상기 AC 바이어스 전류의 음의 부분 동안 복수의 순차적인 음의 SFQ 펄스들을 반복적으로 생성하도록 구성되고, 상기 저주파 통과 필터가 또한 상기 복수의 순차적 음의 SFQ 펄스들을 집적함으로써 상기 복수의 순차적 음의 SFQ 펄스들을 필터링하여 상기 전송선으로의 출력인 증폭된 음의 출력 펄스를 생성하도록 구성되는
    초전도 전송선 드라이버 시스템.
  5. 제1항에 있어서,
    상기 입력 스테이지가:
    상기 입력 펄스를 통해 촉발되어 상기 입력 펄스에 따라 복수의 순차적 SFQ 펄스들을 개시하는 입력 조셉슨 접합과; 및
    상기 SQUID에 접속되고 상기 입력 조셉슨 접합을 분류(shunt)하도록 구성되어 상기 SQUID의 한 쌍의 조셉슨 접합들의 공통 모드 작동을 제공하는 레지스터를 더 구비하는
    초전도 전송선 드라이버 시스템.
  6. 제1항에 있어서,
    상기 AC 바이어스 전류원과 상기 SQUID를 상호 접속하는 분류된 조셉슨 접합을 더 구비하고, 상기 분류된 조셉슨 접합이 상기 AC 바이어스 전류의 진폭을 클램핑하여 상기 SQUID의 잘못된 작동을 경감시키는
    초전도 전송선 드라이버 시스템.
  7. 제1항에 있어서,
    상기 SQUID가 상기 AC 바이어스 전류의 양의 부분에 기반하여 복수의 양의 순차적 SFQ 펄스들을 생성하도록 구성되고 상기 AC 바이어스 전류의 음의 부분에 기반하여 복수의 음의 순차적 SFQ 펄스들을 생성하도록 구성되어, 상기 저주파 통과 필터가 상기 복수의 양의 순차적 SFQ 펄스들을 집적함으로써 상기 복수의 양의 순차적 SFQ 펄스들을 필터링하여 상기 전송선에 제공되는 증폭된 양의 출력 펄스를 생성하도록 구성되고, 또한 상기 복수의 음의 순차적 SFQ 펄스들을 집적함으로써 상기 복수의 음의 순차적 SFQ 펄스들을 필터링하여 상기 전송선에 제공되는 증폭된 음의 출력 펄스를 생성하도록 구성되는
    초전도 전송선 드라이버 시스템.
  8. 제1항에 있어서,
    상기 SQUID가 제1 SQUID이고, 상기 제1 SQUID가 상기 AC 바이어스 전류의 양의 부분에 기반하여 복수의 양의 순차적 SFQ 펄스들을 생성하도록 구성되며, 시스템이 상기 AC 바이어스 전류원과 상기 제1 SQUID를 상호 접속하는 제2 SQUID를 더 구비하고, 상기 제2 SQUID가 상기 AC 바이어스 전류의 음의 부분에 기반하여 상기 제1 SQUID를 리셋시키고 상기 제1 SQUID를 통한 음의 순차적 SFQ 펄스들의 생성을 방지하는 복수의 순차적 SFQ 펄스들을 생성하도록 구성되는
    초전도 전송선 드라이버 시스템.
  9. 제1항에 있어서,
    상기 입력 펄스가 상호 양자 로직(RQL)으로 제공되는
    초전도 전송선 드라이버 시스템.
  10. 제9항에 있어서,
    상기 AC 바이어스 전류원이 변압기를 구비하고, 상기 변압기가:
    상호 양자 로직(RQL) 클록 신호를 도통시키도록 구성된 1차 권선과; 및
    상기 RQL 클록 신호에 응답하여 AC 바이어스 전류를 유도 제공하도록 구성된 2차 권선을 구비하는
    초전도 전송선 드라이버 시스템.
  11. 상호 양자 로직 클록 신호를 변압기에 제공하여 AC 바이어스 전류를 유도 제공하는 단계와;
    입력 스테이지에 입력 상호 양자 로직 펄스를 제공하여 입력 펄스와 상기 AC 바이어스 전류를 통해 SQUID의 적어도 하나의 분류되지 않은(unshunted) 조셉슨 접합을 촉발시키는 단계로, 상기 적어도 하나의 분류되지 않은 조셉슨 접합이 촉발됨에 따라 복수의 순차적 단자속 양자(SFQ) 펄스들을 생성하도록 구성되고, 상기 복수의 순차적 SFQ 펄스들을 집적함으로써 상기 복수의 순차적 SFQ 펄스들이 저주파 통과 필터를 통해 필터링되어 상기 저주파 통과 필터를 통해 전송선에 제공되는 증폭된 출력 펄스를 생성하는 단계를 구비하는
    증폭된 출력펄스를 전송선에 제공하는 방법.
  12. 제11항에 있어서,
    상기 입력 스테이지가 상기 SQUID에 접속되는 레지스터를 구비하여, 상기 적어도 하나의 분류되지 않은 조셉슨 접합이 상기 AC 바이어스 전류의 양의 부분으로 촉발됨에 따라 공통 모드에서 복수의 순차적 SFQ 펄스들을 반복적으로 생성하고 상기 AC 바이어스 전류의 음의 부분에서 리셋되도록 구성된 복수의 조셉슨 접합들로 구성되는
    증폭된 출력펄스를 전송선에 제공하는 방법.
  13. 제11항에 있어서,
    상기 입력 스테이지가 상기 SQUID에 접속되는 레지스터를 구비하여, 상기 적어도 하나의 분류되지 않은 조셉슨 접합이 또한 상기 AC 바이어스 전류의 음의 부분에서 리셋됨에 따라 공통 모드에서 복수의 순차적 음의 SFQ 펄스들을 반복적으로 생성하는
    증폭된 출력펄스를 전송선에 제공하는 방법.
  14. 삭제
  15. 제11항에 있어서,
    상기 AC 바이어스 전류를 제공하는 단계가 분류된 조셉슨 접합을 통해 상기 SQUID에 상기 AC 바이어스 전류를 제공하는 단계를 포함하고, 상기 분류된 조셉슨 접합이 상기 AC 바이어스 전류의 진폭의 클램핑을 제공하여 상기 SQUID의 잘못된 작동을 경감시키는
    증폭된 출력펄스를 전송선에 제공하는 방법.
  16. 제11항에 있어서,
    상기 SQUID가 제1 SQUID이고, 방법이 DC 바이어스 전류를 변압기에 제공하여 상기 제1 SQUID에 접속된 제2 SQUID에 DC 바이어스 전류를 유도하는 단계를 더 포함하고, 상기 제2 SQUID가 상기 DC 바이어스 전류와 상기 AC바이어스 전류의 음의 부분에 응답하여 작동되어 상기 제1 SQUID를 리셋시키고 상기 제1 SQUID를 통한 음의 순차적 SFQ 펄스들의 발생을 방지하는 복수의 조셉슨 접합들을 구비하는
    증폭된 출력펄스를 전송선에 제공하는 방법.
  17. 상호 양자 로직 펄스를 수신하도록 구성된 입력 스테이지와;
    상호 양자 로직 펄스 클록 신호에 기반하여 AC 바이어스 전류를 유도 제공하도록 구성된 AC 바이어스 전류원;
    상기 입력 스테이지에 접속되고 상기 AC 바이어스 전류의 양의 부분에서 그리고 상기 상호 양자 로직 펄스에 응답하여 복수의 순차적 양의 SFQ 펄스 생성하고 또한 상기 AC 바이어스 전류의 음의 부분에서 복수의 음의 자속 양자 펄스를 생성하도록 구성되는 SQUID; 및
    상기 복수의 순차적 양의 SFQ 펄스들을 집적함으로써 상기 복수의 순차적 양의 단자속 양자(SFQ) 펄스들을 필터링하여 전송선으로 출력되는 증폭된 양의 출력 펄스를 생성하고, 상기 복수의 순차적 음의 SFQ 펄스들을 집적함으로써 상기 복수의 순차적 음의 SFQ 펄스들을 필터링하여 상기 전송선으로 제공되는 증폭된 음의 출력 펄스를 생성하도록 구성된 저주파 통과 필터를 구비하는
    초전도 전송선 드라이버 시스템.
  18. 제17항에 있어서,
    상기 SQUID가 복수의 분류되지 않은 조셉슨 접합들을 구비하여 복수의 순차적 양의 SFQ 펄스들과 복수의 순차적 음의 SFQ 펄스들을 생성하는
    초전도 전송선 드라이버 시스템.
  19. 제17항에 있어서,
    기 입력 스테이지가:
    상기 상호 양자 로직(RQL) 펄스를 통해 복수의 순차적 SFQ 펄스들을 개시하도록 입력 펄스를 통해 촉발된 입력 조셉슨 접합; 및
    상기 SQUID에 접속되고 상기 입력 조셉슨 접합을 분류하도록 구성되어 상기 SQUID의 한 쌍의 조셉슨 접합들의 공통 모드 작동을 제공하는 레지스터를 더 구비하는
    초전도 전송선 드라이버 시스템.
  20. 제17항에 있어서,
    상기 AC 바이어스 전류원과 상기 SQUID를 상호 접속하는 분류된 조셉슨 접합을 더 구비하고, 상기 분류된 조셉슨 접합이 상기 AC 바이어스 전류의 진폭을 클램핑하여 상기 SQUID의 잘못된 작동을 경감시키는
    초전도 전송선 드라이버 시스템.
KR1020217014496A 2018-11-13 2019-10-07 초전도 전송선 드라이버 시스템 KR102582329B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/188,730 US10587245B1 (en) 2018-11-13 2018-11-13 Superconducting transmission line driver system
US16/188,730 2018-11-13
PCT/US2019/054968 WO2020101820A1 (en) 2018-11-13 2019-10-07 Superconducting transmission line driver system

Publications (2)

Publication Number Publication Date
KR20210071069A KR20210071069A (ko) 2021-06-15
KR102582329B1 true KR102582329B1 (ko) 2023-09-25

Family

ID=68343488

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217014496A KR102582329B1 (ko) 2018-11-13 2019-10-07 초전도 전송선 드라이버 시스템

Country Status (6)

Country Link
US (1) US10587245B1 (ko)
EP (1) EP3881432A1 (ko)
JP (1) JP7193654B2 (ko)
KR (1) KR102582329B1 (ko)
CA (1) CA3115670C (ko)
WO (1) WO2020101820A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111724836B (zh) * 2020-06-03 2022-06-07 中国科学院上海微系统与信息技术研究所 一种超导磁通存储单元及其读写方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005079663A (ja) * 2003-08-28 2005-03-24 Hitachi Ltd 超電導半導体集積回路
US20180145664A1 (en) * 2016-11-18 2018-05-24 Northrop Grumman Systems Corporation Superconducting transmission driver system

Family Cites Families (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59143427A (ja) 1983-02-04 1984-08-17 Rikagaku Kenkyusho 超伝導磁束量子論理演算回路
JPH0695135B2 (ja) * 1987-07-30 1994-11-24 株式会社豊田自動織機製作所 磁気センサ
JPH0634729A (ja) * 1992-07-21 1994-02-10 Fujitsu Ltd Ｓｑｕｉｄ磁束計の出力インタフェース回路
US5436451A (en) * 1993-02-02 1995-07-25 Trw Inc. High-speed gamma pulse suppression circuit for semiconductor infrared detectors
JP2896493B2 (ja) * 1996-05-08 1999-05-31 工業技術院長 ジョセフソン集積回路用高周波電源供給装置
US5963351A (en) 1996-08-23 1999-10-05 Conductus, Inc. Digital optical receiver with instantaneous Josephson clock recovery circuit
US5936458A (en) * 1997-07-21 1999-08-10 Hypres, Inc. Superconducting analog amplifier circuits
US6157329A (en) 1997-09-15 2000-12-05 Massachusetts Institute Of Technology Bandpass sigma-delta modulator employing high-Q resonator for narrowband noise suppression
US6242939B1 (en) * 1999-03-05 2001-06-05 Nec Corporation Superconducting circuit having superconductive circuit device of voltage-type logic and superconductive circuit device of fluxoid-type logic device selectively used therein
US6331805B1 (en) 2000-01-06 2001-12-18 Hypres, Inc. On-chip long Josephson junction (LJJ) clock technology
US6486756B2 (en) * 2000-03-27 2002-11-26 Hitachi, Ltd. Superconductor signal amplifier
US6653962B2 (en) 2001-10-19 2003-11-25 Deepnarayan Gupta Superconducting dual function digitizer
JP4044807B2 (ja) * 2002-08-05 2008-02-06 株式会社日立製作所 超電導ドライバ回路
FR2847078B1 (fr) 2002-11-12 2005-02-18 Thales Sa Dispositif de reduction du bruit de phase
US6917216B2 (en) * 2003-04-11 2005-07-12 Northrop Grumman Corporation Superconductor output amplifier
US6836141B2 (en) * 2003-04-11 2004-12-28 Northrop Grumman Corporation Superconductor ballistic RAM
US7129870B2 (en) 2003-08-29 2006-10-31 Fujitsu Limited Superconducting latch driver circuit generating sufficient output voltage and pulse-width
US7505310B2 (en) * 2005-03-14 2009-03-17 Nec Corporation Method of configuring superconducting random access memory, device structure of the same, and superconducting drive circuit
JP4690791B2 (ja) 2005-06-22 2011-06-01 株式会社日立製作所 電流信号入力型単一磁束量子回路
US7917798B2 (en) * 2005-10-04 2011-03-29 Hypres, Inc. Superconducting digital phase rotator
US7724020B2 (en) 2007-12-13 2010-05-25 Northrop Grumman Systems Corporation Single flux quantum circuits
US7570075B2 (en) * 2007-06-29 2009-08-04 Hypres, Inc. Ultra fast differential transimpedance digital amplifier for superconducting circuits
US7598897B2 (en) 2007-12-13 2009-10-06 Hypres, Inc. Superconductor analog-to-digital converter
US7724083B2 (en) * 2008-08-05 2010-05-25 Northrop Grumman Systems Corporation Method and apparatus for Josephson distributed output amplifier
US8188901B1 (en) * 2008-08-15 2012-05-29 Hypres, Inc. Superconductor analog to digital converter
US7786748B1 (en) 2009-05-15 2010-08-31 Northrop Grumman Systems Corporation Method and apparatus for signal inversion in superconducting logic gates
US8571614B1 (en) 2009-10-12 2013-10-29 Hypres, Inc. Low-power biasing networks for superconducting integrated circuits
US8416109B2 (en) * 2010-12-16 2013-04-09 Hypres, Inc. Superconducting analog-to-digital converter with current amplified feedback
JP5648737B2 (ja) 2011-03-11 2015-01-07 富士通株式会社 通信装置および通信方法
JP2013058998A (ja) 2011-09-09 2013-03-28 Fujitsu Ltd 複数磁束量子出力ドライバ及び電子デバイス
JP5529214B2 (ja) * 2012-06-28 2014-06-25 株式会社アドバンテスト 試験装置用の電源装置およびそれを用いた試験装置
US9787312B2 (en) 2012-08-14 2017-10-10 Northrop Grumman Systems Corporation Systems and methods for applying flux to a quantum-coherent superconducting circuit
US9097751B1 (en) 2012-11-28 2015-08-04 The United States Of America, As Represented By The Secretary Of The Navy Linear voltage response of non-uniform arrays of bi-SQUIDs
US9208861B2 (en) * 2013-10-01 2015-12-08 Northrop Grumman Systems Corporation Phase hysteretic magnetic Josephson junction memory cell
US9174840B2 (en) * 2013-10-02 2015-11-03 Northrop Grumman Systems Corporation Josephson AC/DC converter systems and method
US9369133B2 (en) * 2014-05-29 2016-06-14 Northrop Grumman Systems Corporation Hybrid quantum circuit assembly
EP3167450B1 (en) * 2014-07-08 2020-09-16 Northrop Grumman Systems Corporation Superconductive gate system
US9685935B2 (en) * 2014-09-12 2017-06-20 Northrop Grumman Systems Corporation Tunable transmon circuit assembly
US9780765B2 (en) * 2014-12-09 2017-10-03 Northrop Grumman Systems Corporation Josephson current source systems and method
US9543959B1 (en) 2015-10-21 2017-01-10 Microsoft Technology Licensing, Llc Phase-mode based superconducting logic
US9443576B1 (en) * 2015-11-09 2016-09-13 Microsoft Technology Licensing, Llc Josephson magnetic random access memory with an inductive-shunt
US9467126B1 (en) * 2015-11-17 2016-10-11 Northrop Grumman Systems Corporation Josephson current source systems and method
US9595970B1 (en) * 2016-03-24 2017-03-14 Northrop Grumman Systems Corporation Superconducting cell array logic circuit system
US9613699B1 (en) * 2016-04-22 2017-04-04 Microsoft Technology Licensing, Llc Memory system with a content addressable superconducting memory
US9646682B1 (en) * 2016-05-27 2017-05-09 Northrop Grumman Systems Corporation Reciprocal quantum logic (RQL) sense amplifier
US9876505B1 (en) 2016-09-02 2018-01-23 Northrop Grumman Systems Corporation Superconducting isochronous receiver system

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005079663A (ja) * 2003-08-28 2005-03-24 Hitachi Ltd 超電導半導体集積回路
US20180145664A1 (en) * 2016-11-18 2018-05-24 Northrop Grumman Systems Corporation Superconducting transmission driver system

Also Published As

Publication number Publication date
JP2022508812A (ja) 2022-01-19
EP3881432A1 (en) 2021-09-22
CA3115670A1 (en) 2020-05-22
WO2020101820A1 (en) 2020-05-22
JP7193654B2 (ja) 2022-12-20
US10587245B1 (en) 2020-03-10
CA3115670C (en) 2023-08-08
KR20210071069A (ko) 2021-06-15

Similar Documents

Publication Publication Date Title
AU2018229427B2 (en) Reciprocal quantum logic comparator for qubit readout
CA3040583C (en) Superconducting transmission driver system
KR101845179B1 (ko) 조셉슨 ac/dc 변환기 시스템 및 방법
EP2885873B1 (en) Systems and methods for applying flux to a quantum-coherent superconducting circuit
CA3003272C (en) Josephson transmission line (jtl) system
CA3072188C (en) Two-input two-output superconducting gate
KR102582329B1 (ko) 초전도 전송선 드라이버 시스템
WO2021188231A1 (en) Inverting wpl gates with edge-triggered readout
WO2021216246A1 (en) Superconducting latch system
KR102401674B1 (ko) 푸쉬-풀 튜닝가능한 커플링
WO2021021398A1 (en) Superconducting clock conditioning system
US3171971A (en) Amplitude bistable circuits
WO2022203803A1 (en) Superconducting output amplifiers with interstage filters
JP2000286691A (ja) 出力回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant