JPS59143427A - 超伝導磁束量子論理演算回路 - Google Patents
超伝導磁束量子論理演算回路Info
- Publication number
- JPS59143427A JPS59143427A JP58017921A JP1792183A JPS59143427A JP S59143427 A JPS59143427 A JP S59143427A JP 58017921 A JP58017921 A JP 58017921A JP 1792183 A JP1792183 A JP 1792183A JP S59143427 A JPS59143427 A JP S59143427A
- Authority
- JP
- Japan
- Prior art keywords
- magnetic flux
- value
- operation circuit
- output
- logic operation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/195—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using superconductive devices
- H03K19/1952—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using superconductive devices with electro-magnetic coupling of the control current
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S505/00—Superconductor technology: apparatus, material, process
- Y10S505/825—Apparatus per se, device per se, or process of making or operating same
- Y10S505/856—Electrical transmission or interconnection system
- Y10S505/857—Nonlinear solid-state device system or circuit
- Y10S505/858—Digital logic
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、ジョセフンン竺子計算機回路等に用いられ、
る高速性に優力、た超伝導磁束量子論理演算回路に関し
、詳しくは一対ａ個の交流５ＱＵＩＤとインダクタンス
回路網で構成された磁束駆動・磁束入力・磁束出力をも
つ超伝導磁束量子論理演算回路に関する。
る高速性に優力、た超伝導磁束量子論理演算回路に関し
、詳しくは一対ａ個の交流５ＱＵＩＤとインダクタンス
回路網で構成された磁束駆動・磁束入力・磁束出力をも
つ超伝導磁束量子論理演算回路に関する。
以下添付図面により本発明の詳細な説明する。
第１図は本発明に使用する交流５ＱＵＩＤ （交流超伝
導量子干渉素子又はｒｆ ５ＱＵＩＤ ともいう。）
の回路図とその特性を示す。同図（Ａ）の交流５ＱＵＩ
Ｄの回路図において、Ｊは臨界電流値がＪｃであるジョ
セフソン接合、Ｌはインダクタンス、ＩＸは外部電流で
あり、ΦＸ＝Ｌ・ＩＸは外部８束と呼ばれジョセフソン
接合を取外したときにインダクタンスＬに入る磁束であ
り、Φはジョセフソン接合とインダクタンスがつくるル
ープに存在する磁束（内部磁束）である。Φ０を基本磁
束量子（２Ｘ １０−７ｇａｕｓｓ／ ｅｒａ ２）
とし、ａ＝、２πＬ−Ｊ ｅ／Φ０とすると、内部磁
束ψと外部磁束ΦＸは第１図（Ｈ）に示すような依存関
係にある。ａ＜／の場合、ΦとψＸの関係は７価関数と
なるが、ａ＞／になるとψとΦＸの多価関数となりヒス
テリシス特性を示す。ａ＝π〉／の場合を例示したもの
が第１図（Ｑであり、外部磁束ΦＸが上部臨界外部磁束
値Φｐに達すると、内部磁束Φは点Ｑに飛躍する。
導量子干渉素子又はｒｆ ５ＱＵＩＤ ともいう。）
の回路図とその特性を示す。同図（Ａ）の交流５ＱＵＩ
Ｄの回路図において、Ｊは臨界電流値がＪｃであるジョ
セフソン接合、Ｌはインダクタンス、ＩＸは外部電流で
あり、ΦＸ＝Ｌ・ＩＸは外部８束と呼ばれジョセフソン
接合を取外したときにインダクタンスＬに入る磁束であ
り、Φはジョセフソン接合とインダクタンスがつくるル
ープに存在する磁束（内部磁束）である。Φ０を基本磁
束量子（２Ｘ １０−７ｇａｕｓｓ／ ｅｒａ ２）
とし、ａ＝、２πＬ−Ｊ ｅ／Φ０とすると、内部磁
束ψと外部磁束ΦＸは第１図（Ｈ）に示すような依存関
係にある。ａ＜／の場合、ΦとψＸの関係は７価関数と
なるが、ａ＞／になるとψとΦＸの多価関数となりヒス
テリシス特性を示す。ａ＝π〉／の場合を例示したもの
が第１図（Ｑであり、外部磁束ΦＸが上部臨界外部磁束
値Φｐに達すると、内部磁束Φは点Ｑに飛躍する。
外部磁束ΦＸが下部臨界外部磁束値Φｎ４で下ると、内
部磁束Φ社小さな値に飛躍的に戻る。内部磁束の値を基
本磁束量子ψ０を単位として端数を四捨五入し最も近い
整数値に切上げ切捨てした値をＮＩＮＴ（Φ／Φ０）と
すると、第１図（Ｃ）のヒステリシス特性が第７図（Ｄ
）のようになる。ＮＩＮＴ（Ｖψｏ）＝／の場合を１点
火状態”、θの場合を１消火状態”と呼び以下説明を続
ける。
部磁束Φ社小さな値に飛躍的に戻る。内部磁束の値を基
本磁束量子ψ０を単位として端数を四捨五入し最も近い
整数値に切上げ切捨てした値をＮＩＮＴ（Φ／Φ０）と
すると、第１図（Ｃ）のヒステリシス特性が第７図（Ｄ
）のようになる。ＮＩＮＴ（Ｖψｏ）＝／の場合を１点
火状態”、θの場合を１消火状態”と呼び以下説明を続
ける。
先ず、第２図を用いて本発明の論理演算回路の原理を説
明する。２個の交流５ＱＵＩＤ 、 ＳＱＩ とＳＱ２
は特性のはｙそろったジョセフソン接合Ｊ１とＪ２を有
する。このコ個の交流５ＱＵＩＤはインダクタンス回路
網ＤＬによりはｙ等しい駆動磁束ψｄが各５ＱＵＩ Ｄ
の外郭磁束として与えられる。コ個の５ＱＵＩＤは電磁
的に独立ではなく、等価相互インダクタンスＭをもって
結合されている。
明する。２個の交流５ＱＵＩＤ 、 ＳＱＩ とＳＱ２
は特性のはｙそろったジョセフソン接合Ｊ１とＪ２を有
する。このコ個の交流５ＱＵＩＤはインダクタンス回路
網ＤＬによりはｙ等しい駆動磁束ψｄが各５ＱＵＩ Ｄ
の外郭磁束として与えられる。コ個の５ＱＵＩＤは電磁
的に独立ではなく、等価相互インダクタンスＭをもって
結合されている。
その結合極性は一方の５ＱＵＩＤが点火状態になると他
方の５ＱＵＩＤの点火を抑制する方向にあるものとする
。［＠磁束ΦｄがＳＱＵ Ｉ Ｄの上部臨界外部磁束値
Φｐに達すると、２いずれか一方の５ＱＵＩＤが点火す
るが、他方の５ＱＵＩＤは上−記した抑制結合（Ｍ）の
ため点火しない。ツ個の５ＱＵＩＤのいずれが点火する
かは、その点火、時に超伝導入力インダクタンス回路網
ＩＬ又はＩＤＬによって印加される差別的な微小電流ε
■１又はε■２によって与えられる差別的な微小磁束ε
Φ１．εΦ２によって制御される。微小な制御入力磁束
は差動的なインダクタンス回路網ＩＤＬに微小入力電流
ε■３を流し、差動的な微小入力磁束＋εΦ３ と−ε
Φ３を各ＳＱ、ＵＩＤに写えることによっても同様に制
御することができる。
方の５ＱＵＩＤの点火を抑制する方向にあるものとする
。［＠磁束ΦｄがＳＱＵ Ｉ Ｄの上部臨界外部磁束値
Φｐに達すると、２いずれか一方の５ＱＵＩＤが点火す
るが、他方の５ＱＵＩＤは上−記した抑制結合（Ｍ）の
ため点火しない。ツ個の５ＱＵＩＤのいずれが点火する
かは、その点火、時に超伝導入力インダクタンス回路網
ＩＬ又はＩＤＬによって印加される差別的な微小電流ε
■１又はε■２によって与えられる差別的な微小磁束ε
Φ１．εΦ２によって制御される。微小な制御入力磁束
は差動的なインダクタンス回路網ＩＤＬに微小入力電流
ε■３を流し、差動的な微小入力磁束＋εΦ３ と−ε
Φ３を各ＳＱ、ＵＩＤに写えることによっても同様に制
御することができる。
２個の５ＱＵＩＤのいずれが点火したかによってコ値論
理信号を表わすのが、本発明の基本回路め原理であり、
そのユ値状態の差異は出力インダクタンス回路網ＡＬに
よって大振幅出力（第２図の例では±Φ０）として取出
される。すなわち、本発明の基本回路は磁束で駆動され
（エネルギー源）、微小磁束入力により大振幅の磁束出
力を得るコ値磁束量子増幅回路を提供するものである。
理信号を表わすのが、本発明の基本回路め原理であり、
そのユ値状態の差異は出力インダクタンス回路網ＡＬに
よって大振幅出力（第２図の例では±Φ０）として取出
される。すなわち、本発明の基本回路は磁束で駆動され
（エネルギー源）、微小磁束入力により大振幅の磁束出
力を得るコ値磁束量子増幅回路を提供するものである。
第３図と第４図は第２図の変形態様を示す。第３図のＭ
′とＡＬは両５ＱＵＩＤに共通の電流が流れる部分で、
このために両５ＱＵＩＤ−間は電磁的に結合され、一方
が点火すると他方の点火が抑制され第２図と同様な作戸
効果をもつ。
′とＡＬは両５ＱＵＩＤに共通の電流が流れる部分で、
このために両５ＱＵＩＤ−間は電磁的に結合され、一方
が点火すると他方の点火が抑制され第２図と同様な作戸
効果をもつ。
第４図では駆動インダクタンス回路網にインダクタンス
Ｍ“を入れて両５ＱＵＩＤＱ間に電磁結合を生じさせ、
一方の５ＱＵＩＤの点火が他方の５ＱＵＩＤの点火を抑
制するように構成したものである。第３゜を図とも駆動
電流は５ＱＵＩＤを構成するインダクタンスに直接流し
ているが電気的には等価である。
Ｍ“を入れて両５ＱＵＩＤＱ間に電磁結合を生じさせ、
一方の５ＱＵＩＤの点火が他方の５ＱＵＩＤの点火を抑
制するように構成したものである。第３゜を図とも駆動
電流は５ＱＵＩＤを構成するインダクタンスに直接流し
ているが電気的には等価である。
又、第３図のＭ′坑ダ図のＭ“はいずれも第２図の相互
インダクタンスＭと同様な作用効果を有する。
インダクタンスＭと同様な作用効果を有する。
第５図は本発明の基本回路を多数結合して閾値論理関数
回路を実現する一例であって、三入力多数決回路ｆ ＝
ｍａｊ（ｘ ｔ ’！ ＋ Ｚ ）を例示する。ＦＦＩ
、ＦＦ２゜ＦＦ３はそれぞれ第３図の基本回路である。
回路を実現する一例であって、三入力多数決回路ｆ ＝
ｍａｊ（ｘ ｔ ’！ ＋ Ｚ ）を例示する。ＦＦＩ
、ＦＦ２゜ＦＦ３はそれぞれ第３図の基本回路である。
ＬＬはＦＦ’ｌ 、 ２ 、３の出力インダクタンス回
路網とＦ’Ｆ４の入力インダクタンス回路網とを結合し
て成る論理結合用インダクタンス回路網である。駆動電
流Ｉｄｌを流１． ＦＦＩ 、ＦＦ２ 、ＦＦ３をそれ
ぞれス値論理変数Ｘ。
路網とＦ’Ｆ４の入力インダクタンス回路網とを結合し
て成る論理結合用インダクタンス回路網である。駆動電
流Ｉｄｌを流１． ＦＦＩ 、ＦＦ２ 、ＦＦ３をそれ
ぞれス値論理変数Ｘ。
ｙ＋ｚを表わす状態になっているものとする。こ＼で、
ＦＦ４に駆動電流Ｉｄ２を流すと、ＦＦ４のコ値状態ｆ
けＸｒ Ｖ ＋ Ｚの多数決論理関数（閾値論理の特別
の場合）となる。
ＦＦ４に駆動電流Ｉｄ２を流すと、ＦＦ４のコ値状態ｆ
けＸｒ Ｖ ＋ Ｚの多数決論理関数（閾値論理の特別
の場合）となる。
なお、否定回路は入力磁束信号を印加する超伝導磁束変
圧器（入力インダクタンス回路網の特別な場合に相当）
の捲線極性を反転すればよいので、何ら余分な回路素子
を必要とせず極めて芥易に実現できる。
圧器（入力インダクタンス回路網の特別な場合に相当）
の捲線極性を反転すればよいので、何ら余分な回路素子
を必要とせず極めて芥易に実現できる。
第５図のような論理回路においては、基本回路が受動線
形回路網であるインダクタンス回路網によって入・出力
磁束が相互に接続されているので、信号伝達の因果関係
に方向性（ｄない。この信号伝達に方向性をもたせるに
は、パラメトロンと同様に駆動磁束（又は電流）を三相
以上の多相クロック信号発生器から供給すればよい。
形回路網であるインダクタンス回路網によって入・出力
磁束が相互に接続されているので、信号伝達の因果関係
に方向性（ｄない。この信号伝達に方向性をもたせるに
は、パラメトロンと同様に駆動磁束（又は電流）を三相
以上の多相クロック信号発生器から供給すればよい。
第６図に三相のクロック信号を示す。各相の信号は駆動
磁束Φｄとして、Φｄ〉Φｐ（上部臨界外部磁束値）と
Φｄ〈ΦＲ（下部臨界外部磁束値）の間を往復するよう
に与えればよい。
磁束Φｄとして、Φｄ〉Φｐ（上部臨界外部磁束値）と
Φｄ〈ΦＲ（下部臨界外部磁束値）の間を往復するよう
に与えればよい。
基本回路に用いるジョセフソン接合としてニオブ（Ｎｂ
） のゾリツジ型のものを使用し、第１図のａ＝π附
近の値を使うと、スイッチ時間は／ピコ秒（７０秒）程
度である。そのため、本発明の論理演算回路は／ ＯＧ
Ｈｚ以上のクロック信号で作動させることも容易である
。この場合、クロック信号の波形としては正弦波以外の
ものは極めて維しい。そのため第６図のクロック信号波
形は直流を重畳した正弦波となっている。
） のゾリツジ型のものを使用し、第１図のａ＝π附
近の値を使うと、スイッチ時間は／ピコ秒（７０秒）程
度である。そのため、本発明の論理演算回路は／ ＯＧ
Ｈｚ以上のクロック信号で作動させることも容易である
。この場合、クロック信号の波形としては正弦波以外の
ものは極めて維しい。そのため第６図のクロック信号波
形は直流を重畳した正弦波となっている。
第３図の論理回路において信号伝達に方向性をもたせる
には、第６図の駆動磁束ψｄ１．Φｄ２．Φｄ３を使用
すればよい。
には、第６図の駆動磁束ψｄ１．Φｄ２．Φｄ３を使用
すればよい。
信号伝達に方向性をもせるもう一つの方法として、上部
臨界外部磁束値Φｐの潤整によるものがある。その方法
を第Ｓ図と第７図を用いて説明する。第Ｓ図の駆動磁束
Φｄｌ、Φｄ２には第７図のクロック磁束Φｄを共通に
使用する。ＦＦＩ 、ＦＦ２ 、ＦＦ３には上部臨界外
部磁束値Φｐ１よりもＦＦ４の上部臨界外部磁束値Φｐ
２が第り図に示すように大きくとる。ｇ ７図に示すよ
うに、ＦＦ１．２．３のユ値論理値が確定して、それ以
後にＦＦ４の値が必ず遅れて確定される。それ故、信号
伝達の因果関係に方向性を付与することができる。
臨界外部磁束値Φｐの潤整によるものがある。その方法
を第Ｓ図と第７図を用いて説明する。第Ｓ図の駆動磁束
Φｄｌ、Φｄ２には第７図のクロック磁束Φｄを共通に
使用する。ＦＦＩ 、ＦＦ２ 、ＦＦ３には上部臨界外
部磁束値Φｐ１よりもＦＦ４の上部臨界外部磁束値Φｐ
２が第り図に示すように大きくとる。ｇ ７図に示すよ
うに、ＦＦ１．２．３のユ値論理値が確定して、それ以
後にＦＦ４の値が必ず遅れて確定される。それ故、信号
伝達の因果関係に方向性を付与することができる。
々お、ｍＡ 、７図で示した正弦波クロック信号の振幅
の下限は駆動磁束が上部臨界外部磁束値に達する点であ
るが、上限は第１図のａ−πの場合、下限値のり／３倍
寸で計算の結果許容され、横幅に対しては非常に大きい
。これは２個の交流５ＱＵＩＤを差動的に使用した効果
の一つである。
の下限は駆動磁束が上部臨界外部磁束値に達する点であ
るが、上限は第１図のａ−πの場合、下限値のり／３倍
寸で計算の結果許容され、横幅に対しては非常に大きい
。これは２個の交流５ＱＵＩＤを差動的に使用した効果
の一つである。
本発明の論理演算回路は、紹伝導材料としてＮｌ）
を用い、ジョセフソン接合とインダクタンス回路網を、
既存の５ＱＵＩＤを製作する技術、例えばリングラフィ
技術やス／４’ツタリング技術を用いて容易に製作する
ことができる。
を用い、ジョセフソン接合とインダクタンス回路網を、
既存の５ＱＵＩＤを製作する技術、例えばリングラフィ
技術やス／４’ツタリング技術を用いて容易に製作する
ことができる。
７個の基本回路を駆動するのに必要々エネルギーは、Ｌ
＝／θｐｉとすると（光りソグラフイ技術。
＝／θｐｉとすると（光りソグラフイ技術。
によって容易に製作できる寸法である約７０μｍ角又は
直径約１０μｍの７回捲線のループ）、Ｅ＝ψ、／コＬ
＝コ×／θ−１８ジュールである。
直径約１０μｍの７回捲線のループ）、Ｅ＝ψ、／コＬ
＝コ×／θ−１８ジュールである。
これを／ ＯＧＨｚのクロック信号で駆動した場合、所
要の゛電力は／基本回路当シュ×／θ Ｗである。
要の゛電力は／基本回路当シュ×／θ Ｗである。
上記寸法の基本回路を電子ビームリソグラフィ技術によ
って更、に／／１０程度に縮小しようとすると、Ｌ ＝
／ ｐＨとなり、所要エネルギーＥ＝Φ、／、、２
Ｌ ｉｄ ／ ０倍になるという間頌が生じる。このエ
ネルギーの問題を解決するには、コイルをＮ回捲にする
とインダクタンスＬはＮ２ 倍になり、エネルギーが／
／Ｎ２に減少することを利用すればよい。
って更、に／／１０程度に縮小しようとすると、Ｌ ＝
／ ｐＨとなり、所要エネルギーＥ＝Φ、／、、２
Ｌ ｉｄ ／ ０倍になるという間頌が生じる。このエ
ネルギーの問題を解決するには、コイルをＮ回捲にする
とインダクタンスＬはＮ２ 倍になり、エネルギーが／
／Ｎ２に減少することを利用すればよい。
Ｎ−＝３の３可撓のコイルを使用すれは工昂ルギーは／
／９となるすなわち、所要エネルギーはコイル線形長に
反比例して増大しコイルの捲数Ｎの２乗に反比例する事
実に基づき、消エネルギー、消電力比ができる。
／９となるすなわち、所要エネルギーはコイル線形長に
反比例して増大しコイルの捲数Ｎの２乗に反比例する事
実に基づき、消エネルギー、消電力比ができる。
第１図（Ｎは本発明に使用する交流！１１ｔＱＴＪＩＤ
の回路図。第７図（Ｔｌ） 、 （Ｑ 、■）は交流５
ＱＵＩＤのヒ負テＩＪシス特性の説明図。第１図は本発
明の一命理演算回路の原理説明図。第３ 、 ｌＩ図は
第２図の変形態様を示す。第Ｓ図は本発明による閾値論
理関数回路の一例を示す。第６図は本発明の回路を駆重
すするための三相のクロック信号波形の一例を示す。第
７図は本発明の回路の信号伝達に方向性をもたせる方法
の説明図。 図中の符号 Ｌ・・・・・・・・・インダクタンス、 Φｄ、Φｄｌ
、Φｄ２・・・・・・・・・駆動磁束、 Ｊ、Ｊｌ、Ｊ
２・・・、・・・・・シ”ｌ セフリン接合、 ＳＱ
、ＳＱＩ 、 ＳＱ２・・・・・・・・・交流５ＱＵＩ
Ｄ。 Ｊｃ・・・・・・・・・臨界電流値、 ｂｑ、ｙ、Ｍ
” ・・・・・・・・・インダクタンス、 Φ・・・
・・・・・・内部磁束、ＤＬ・・・・・・・・・入力イ
ンダクタンス回路網、ΦＸ・・・・・・・・・外部磁束
、 ＩＬ、ＩＤＬ・・・・・・・・・駆動インダクタン
ス回路網、 ΦＯ・・・・・・・・・基本磁束量子、
ＡＬ・・・・・・・・・出力インダクタンス回路網、
Φｐ・・・・・・・・・上部臨界外部磁束値、Ｉｄ、Ｉ
ｄｌ、Ｉｄ２・・・・・・・・・駆動電流、 ΦＲ・・
・・・・・・・下部臨界外部磁束値、 ｆ＝ｍａｊ （
ｘ ＋ Ｙ ＊ ｚ ）・・・・・・・・・多数決論理
関数、 Φａ・・・・・・・・・出力磁束、 Ｉｄ・・
・・・・・・・駆動電流。 特許出願人； 理化学研究所
の回路図。第７図（Ｔｌ） 、 （Ｑ 、■）は交流５
ＱＵＩＤのヒ負テＩＪシス特性の説明図。第１図は本発
明の一命理演算回路の原理説明図。第３ 、 ｌＩ図は
第２図の変形態様を示す。第Ｓ図は本発明による閾値論
理関数回路の一例を示す。第６図は本発明の回路を駆重
すするための三相のクロック信号波形の一例を示す。第
７図は本発明の回路の信号伝達に方向性をもたせる方法
の説明図。 図中の符号 Ｌ・・・・・・・・・インダクタンス、 Φｄ、Φｄｌ
、Φｄ２・・・・・・・・・駆動磁束、 Ｊ、Ｊｌ、Ｊ
２・・・、・・・・・シ”ｌ セフリン接合、 ＳＱ
、ＳＱＩ 、 ＳＱ２・・・・・・・・・交流５ＱＵＩ
Ｄ。 Ｊｃ・・・・・・・・・臨界電流値、 ｂｑ、ｙ、Ｍ
” ・・・・・・・・・インダクタンス、 Φ・・・
・・・・・・内部磁束、ＤＬ・・・・・・・・・入力イ
ンダクタンス回路網、ΦＸ・・・・・・・・・外部磁束
、 ＩＬ、ＩＤＬ・・・・・・・・・駆動インダクタン
ス回路網、 ΦＯ・・・・・・・・・基本磁束量子、
ＡＬ・・・・・・・・・出力インダクタンス回路網、
Φｐ・・・・・・・・・上部臨界外部磁束値、Ｉｄ、Ｉ
ｄｌ、Ｉｄ２・・・・・・・・・駆動電流、 ΦＲ・・
・・・・・・・下部臨界外部磁束値、 ｆ＝ｍａｊ （
ｘ ＋ Ｙ ＊ ｚ ）・・・・・・・・・多数決論理
関数、 Φａ・・・・・・・・・出力磁束、 Ｉｄ・・
・・・・・・・駆動電流。 特許出願人； 理化学研究所
Claims (1)
- 【特許請求の範囲】 （１１外部磁束（ψＸ）と内部磁束（Φ）との間にヒス
テリシス特性をもち、そのヒステリシス特性において内
部磁束がはｙ基本磁束量子（ψ０）だけ不連続的増加が
起る上部臨界外部磁束値（Φｐ）のはソそろっている一
対２個の交流５ＱＵＩＤ ：駆動磁束なはｙ均等に前記
コ個の交流５ＱＵＩＤに配分する駆動インダクタンス回
路網（ＤＬ） ；一方の交流ＳＱＵ Ｉ Ｄの内部磁束
が前記の不連続的増加をしだ場合、他方の交流５ＱＵＩ
Ｄの内部磁束の不連続的増加を抑制するように前記２個
の交流５ＱＵＩＤを結合するインダクタンス回路網（Ｍ
）； 微小入力磁束を前記２個の交流５ＱＵＩＤに差別的或い
は差動的に印加する入力インダクタンス回路網（ＩＬ、
ＩＤＬ） ； 前記コ個の交流５ＱＵＩＤの内部磁束の差を出力磁束と
して取出す出力インダクタンス回路網（ＡＬ）を備え、 前記の駆動磁束が前記の上部臨界外部磁束値（ψｐ）に
相当する値までに達したとき、いずれか一方且つ一方の
みの交流５ＱＵＩＤが内部磁束の不連続的増加を示し、
そのいずれが不連続的増加を示すかを前記の微小入力磁
束によってコ値的に制御して増巾されたコ値的量子磁束
出力（Φａ）を得ることを特徴とする磁束駆動・磁束入
力磁束出力をもつ磁束増幅装置を基本素子とする超伝導
磁束量子論理演算回路。 （２）前記のヒステリシス特性において、内部磁束の不
連続的増加が消失する下部臨界外部磁束値（ΦＲ）以下
に低下せしめ前記の２個の交流５ＱＵＩＤの状態が初期
値に戻るようにした特許請求の範囲第１項に記載の超伝
導磁束量子論理演算回路。 （３） 多数の前記基本素子を複数の段階に分けて多
段接続し、それらの全基本素子を同一の駆動磁束で分配
駆動し、前段の駆動磁束の上部臨界外部磁束値を後段の
それよりも小さく選ぶことにより、磁束信号に一方向伝
達特性をもたせると共に増幅度を高める特許請求の範囲
第１項に記載の超伝導磁束量子論理演算回路。 （４）前記１つの基本素子の入力磁束が他の初数個の基
本素子の出力磁束を、複数個の基本素子の出力インダク
タンス回路網と１つの基本素子の入力インダクタンス回
路網とを結合して成る論理結合用インダクタンス回路網
を介して与え、前記１つの基本素子の出力磁束状態が前
記複数個の基本素子の出力状態の閾値論理関数として決
まる特許請求の範囲第１項に記載の超伝導磁束量子論理
演算回路。 （５）多数の前記基本素子を少くとも３組以上のグルー
プに分け、各グルーｆＦＣ順次に循環的に多相の駆動磁
束を印加して論理信号を一方向に伝達するようにした特
許請求の範囲第１項に記載の超伝導磁束量子論理演算回
路。 （６）前記の交流５ＱＵＩＤを構成するインダクタンス
Ｌのコイルを多数捲（Ｎ回）コイルで形成することによ
り、所要エネルギーを減少（／／Ｎ ” ）せしめる特
許請求の範囲第１項に記載の超伝導磁束量子論理演算回
路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58017921A JPS59143427A (ja) | 1983-02-04 | 1983-02-04 | 超伝導磁束量子論理演算回路 |
| US06/575,523 US4623804A (en) | 1983-02-04 | 1984-01-31 | Fluxoid type superconducting logic element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58017921A JPS59143427A (ja) | 1983-02-04 | 1983-02-04 | 超伝導磁束量子論理演算回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59143427A true JPS59143427A (ja) | 1984-08-17 |
| JPH0326574B2 JPH0326574B2 (ja) | 1991-04-11 |
Family
ID=11957226
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58017921A Granted JPS59143427A (ja) | 1983-02-04 | 1983-02-04 | 超伝導磁束量子論理演算回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4623804A (ja) |
| JP (1) | JPS59143427A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6459790A (en) * | 1987-08-30 | 1989-03-07 | Nok Corp | Planar heater |
| US5146119A (en) * | 1989-01-13 | 1992-09-08 | Hitachi, Ltd. | Switching circuit and its signal transmission method |
| JPH05114469A (ja) * | 1991-10-18 | 1993-05-07 | Nozawa Komuten:Kk | 面状ヒーター |
| WO2023167129A1 (ja) * | 2022-03-03 | 2023-09-07 | 国立大学法人横浜国立大学 | 量子ビット制御回路 |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2700649B2 (ja) * | 1987-11-24 | 1998-01-21 | 科学技術振興事業団 | 超伝導アナログ・デジタル変換器 |
| US5012243A (en) * | 1989-08-24 | 1991-04-30 | Trw Inc. | Superconducting analog-to-digital converter with floating four-junction squid bidirectional counter |
| US5019818A (en) * | 1989-08-24 | 1991-05-28 | Trw Inc. | Superconducting analog-to-digital converter with grounded four-junction squid bidirectional counter |
| US5051627A (en) * | 1989-12-29 | 1991-09-24 | Trw Inc. | Superconducting nonhysteretic logic design |
| US5248941A (en) * | 1991-04-17 | 1993-09-28 | Hewlett-Packard Company | Superconducting magnetic field sensing apparatus having digital output, on-chip quantum flux packet feedback and high bias margins |
| US5192951A (en) * | 1991-11-22 | 1993-03-09 | Hewlett-Packard Company | Analog-to-digital converter circuits and methods using superconductive elements |
| US5389837A (en) * | 1993-04-21 | 1995-02-14 | The United States Of America As Represented By The United States Department Of Energy | Superconducting flux flow digital circuits |
| US6734699B1 (en) | 1999-07-14 | 2004-05-11 | Northrop Grumman Corporation | Self-clocked complementary logic |
| US6483339B1 (en) * | 2001-08-22 | 2002-11-19 | Trw Inc. | Single flux quantum series biasing technique using superconducting DC transformer |
| US7615385B2 (en) | 2006-09-20 | 2009-11-10 | Hypres, Inc | Double-masking technique for increasing fabrication yield in superconducting electronics |
| US7786748B1 (en) | 2009-05-15 | 2010-08-31 | Northrop Grumman Systems Corporation | Method and apparatus for signal inversion in superconducting logic gates |
| US10587245B1 (en) | 2018-11-13 | 2020-03-10 | Northrop Grumman Systems Corporation | Superconducting transmission line driver system |
| US11545288B2 (en) | 2020-04-15 | 2023-01-03 | Northrop Grumman Systems Corporation | Superconducting current control system |
| US11757467B2 (en) | 2021-08-13 | 2023-09-12 | Northrop Grumman Systems Corporation | Circuits for converting SFQ-based RZ and NRZ signaling to bilevel voltage NRZ signaling |
-
1983
- 1983-02-04 JP JP58017921A patent/JPS59143427A/ja active Granted
-
1984
- 1984-01-31 US US06/575,523 patent/US4623804A/en not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6459790A (en) * | 1987-08-30 | 1989-03-07 | Nok Corp | Planar heater |
| US5146119A (en) * | 1989-01-13 | 1992-09-08 | Hitachi, Ltd. | Switching circuit and its signal transmission method |
| JPH05114469A (ja) * | 1991-10-18 | 1993-05-07 | Nozawa Komuten:Kk | 面状ヒーター |
| WO2023167129A1 (ja) * | 2022-03-03 | 2023-09-07 | 国立大学法人横浜国立大学 | 量子ビット制御回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| US4623804A (en) | 1986-11-18 |
| JPH0326574B2 (ja) | 1991-04-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59143427A (ja) | 超伝導磁束量子論理演算回路 | |
| US4803609A (en) | D. C. to D. C. converter | |
| KR101845179B1 (ko) | 조셉슨 ac/dc 변환기 시스템 및 방법 | |
| US4916335A (en) | Superconducting circuit | |
| US4904926A (en) | Magnetic motion electrical generator | |
| EP3378162B1 (en) | Josephson transmission line (jtl) system and corresponding method | |
| US4621203A (en) | Transformer built of coupled flux shuttles | |
| JP2971066B1 (ja) | 超電導単一磁束量子論理回路 | |
| JP2001345488A5 (ja) | ||
| Goldobin et al. | Ground states of one and two fractional vortices in long Josephson 0-κ junctions | |
| US4626701A (en) | Rectifying circuit comprising a superconductive device | |
| US4965712A (en) | Transformer having plural-turn core | |
| US4567383A (en) | Fluxoid type superconducting logic element | |
| JP4528958B2 (ja) | 超電導式インバータ | |
| JPS6182533A (ja) | インバ−タ | |
| JPS6325574A (ja) | Ｄｃ超伝導磁力計のスキツド素子 | |
| JPH08236824A (ja) | 直流駆動型超伝導量子干渉素子 | |
| JPH01281510A (ja) | 高磁場発生装置 | |
| JPH08250776A (ja) | 層状超伝導単結晶で構成した電子デバイス | |
| JPH0191480A (ja) | 電流制御素子及び電流制御方法 | |
| JPS59181684A (ja) | 積層超伝導論理回路網 | |
| JPH02186717A (ja) | スイッチング回路及びその信号伝送方法 | |
| JPS61220314A (ja) | 超伝導変成器 | |
| JPH03152611A (ja) | 単極性ジョセフソンレギュレータ回路 | |
| Hosoya et al. | Experimental study of a dual-input-multiplexor gate |