JP2000286691A - 出力回路 - Google Patents
出力回路Info
- Publication number
- JP2000286691A JP2000286691A JP11089275A JP8927599A JP2000286691A JP 2000286691 A JP2000286691 A JP 2000286691A JP 11089275 A JP11089275 A JP 11089275A JP 8927599 A JP8927599 A JP 8927599A JP 2000286691 A JP2000286691 A JP 2000286691A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- impedance
- signal
- carrier signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Logic Circuits (AREA)
Abstract
(57)【要約】
【課題】 超伝導回路内での高速信号演算結果を出力す
るため１チャンネルあたり100個程度のジョセフソン素
子からなるドライバが必要になる。 【解決手段】 本発明の出力回路は、搬送波信号発生回
路で発生された搬送波信号をベースバンド信号発生回路
で発生されたベースバンド信号に重畳し、その重畳され
た重畳信号を変調回路にて振幅を用いて２値、或いは多
値に変調された出力信号を、１次側のインピーダンスを
出力回路側のインピーダンスに、また２次側を外部伝送
線路又は外部回路の入力インターフェイスのインピーダ
ンスに整合させた変圧回路を通して出力させることを特
徴とする。
るため１チャンネルあたり100個程度のジョセフソン素
子からなるドライバが必要になる。 【解決手段】 本発明の出力回路は、搬送波信号発生回
路で発生された搬送波信号をベースバンド信号発生回路
で発生されたベースバンド信号に重畳し、その重畳され
た重畳信号を変調回路にて振幅を用いて２値、或いは多
値に変調された出力信号を、１次側のインピーダンスを
出力回路側のインピーダンスに、また２次側を外部伝送
線路又は外部回路の入力インターフェイスのインピーダ
ンスに整合させた変圧回路を通して出力させることを特
徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は電子回路が実装され
たチップ、基板から外部信号線、或いは他の電子回路に
高速に信号を送り出す出力回路に関する。
たチップ、基板から外部信号線、或いは他の電子回路に
高速に信号を送り出す出力回路に関する。
【０００２】
【従来の技術】従来、高速信号出力回路と外部伝送線の
インピーダンス整合設計技術として、ドライバ素子のソ
ースインピーダンスRsの伝送線の特性インピーダンスZ0
に対する関係は、 1/3 < Rs/Z0 < 5/3 が望ましい事が知られている（例えば VLSI設計丸善株
式会社 1996 第６章）。
インピーダンス整合設計技術として、ドライバ素子のソ
ースインピーダンスRsの伝送線の特性インピーダンスZ0
に対する関係は、 1/3 < Rs/Z0 < 5/3 が望ましい事が知られている（例えば VLSI設計丸善株
式会社 1996 第６章）。
【０００３】この事は以下のように説明される。ソース
インピーダンスRsが伝送線のインピーダンスZ0の5/3の
場合、全発生電圧を１とすれば、伝送線の開放端に１次
パルスで発生する電圧は、 3/8 + 3/8 = 0.75 となり、CMOSレシーバをスイッチするのに十分な値とな
る。ソースインピーダンスがこの値を超えると、伝送線
に配分される電圧（前例では3/8）が減少し、レシーバ
を駆動する事が難しくなってくる。
インピーダンスRsが伝送線のインピーダンスZ0の5/3の
場合、全発生電圧を１とすれば、伝送線の開放端に１次
パルスで発生する電圧は、 3/8 + 3/8 = 0.75 となり、CMOSレシーバをスイッチするのに十分な値とな
る。ソースインピーダンスがこの値を超えると、伝送線
に配分される電圧（前例では3/8）が減少し、レシーバ
を駆動する事が難しくなってくる。
【０００４】一方、ソースインピーダンスRsが伝送線の
インピーダンスZ0の1/3の場合、全発生電圧を１とすれ
ば、受信端に１次パルスの反射波で発生する電圧は、 3/4 + 3/4 = 1.5 となり、一方２次パルスの反射波で発生するアンダーシ
ュートは 3/4 + 3/4 - 3/8 - 3/8 = 0.75 となる。
インピーダンスZ0の1/3の場合、全発生電圧を１とすれ
ば、受信端に１次パルスの反射波で発生する電圧は、 3/4 + 3/4 = 1.5 となり、一方２次パルスの反射波で発生するアンダーシ
ュートは 3/4 + 3/4 - 3/8 - 3/8 = 0.75 となる。
【０００５】もし、ソースインピーダンスRsを(1/3) <
Z0に設定すると、このアンダーシュートが受信側のレシ
ーバを逆スイッチする可能性が発生して好ましくない。
Z0に設定すると、このアンダーシュートが受信側のレシ
ーバを逆スイッチする可能性が発生して好ましくない。
【０００６】以上のことより、1/3 < Rs/Z0 < 5/3の関
係が導かれる。
係が導かれる。
【０００７】伝送線の特性インピーダンスは50Ωに規格
化されているので、16.7Ω< Rs < 83.3 Ωが一般的な値
となる。この設計値を実現するため、例えばCMOS回路で
はドライバの固有抵抗を利用するか、終端抵抗が配置さ
れている。
化されているので、16.7Ω< Rs < 83.3 Ωが一般的な値
となる。この設計値を実現するため、例えばCMOS回路で
はドライバの固有抵抗を利用するか、終端抵抗が配置さ
れている。
【０００８】一般的なCMOS回路方式等に比べ10〜100倍
の速度で動作するジョセフソン素子回路では個別素子の
インピーダンスが低い（〜数Ω）ため、個別素子を直列
に多数接続し、同時動作させる事によりチップの外部か
ら見たインピーダンスRsをZ0に近づけてインピーダンス
整合条件（Rs = Z0）を成立させている。
の速度で動作するジョセフソン素子回路では個別素子の
インピーダンスが低い（〜数Ω）ため、個別素子を直列
に多数接続し、同時動作させる事によりチップの外部か
ら見たインピーダンスRsをZ0に近づけてインピーダンス
整合条件（Rs = Z0）を成立させている。
【０００９】典型的なSQUID（磁束量子干渉素子）昇圧
回路では、100個のジョセフソン接合を使用した50個のS
QUIDを使用して、出力抵抗５０Ω、出力電圧１０mVを達
成する事が可能であり、この場合の動作速度は 5 Gbps
程度である(例えばIEEE Trans. on Appl. Superconduct
ivity Vol. 7 1997 P.2826)。
回路では、100個のジョセフソン接合を使用した50個のS
QUIDを使用して、出力抵抗５０Ω、出力電圧１０mVを達
成する事が可能であり、この場合の動作速度は 5 Gbps
程度である(例えばIEEE Trans. on Appl. Superconduct
ivity Vol. 7 1997 P.2826)。
【００１０】
【発明が解決しようとする課題】然し乍ら、従来技術に
よれば、超伝導回路内での高速信号演算結果を出力する
ため１チャンネルあたり100個程度のジョセフソン素子
からなるドライバが必要になる。
よれば、超伝導回路内での高速信号演算結果を出力する
ため１チャンネルあたり100個程度のジョセフソン素子
からなるドライバが必要になる。
【００１１】従って、現在の半導体回路で実現されてい
る128bitの出力を行うためには、最低でも12,800個のジ
ョセフソン素子が必要になる。実際の出力回路では2個
のジョセフソン素子の対からなるSQUIDを同時駆動する
ためにジョセフソン伝送線路が必要となるため、前述の
素子数はその倍程度になる。
る128bitの出力を行うためには、最低でも12,800個のジ
ョセフソン素子が必要になる。実際の出力回路では2個
のジョセフソン素子の対からなるSQUIDを同時駆動する
ためにジョセフソン伝送線路が必要となるため、前述の
素子数はその倍程度になる。
【００１２】現在の技術では、１チップあたりのジョセ
フソン接合集積数は100,000程度であるので、従来技術
では本来演算処理に使用できたはずのジョセフソン素子
のかなりの部分を、信号処理とは無関係な出力増幅器に
使用しなければならないという問題点があった。
フソン接合集積数は100,000程度であるので、従来技術
では本来演算処理に使用できたはずのジョセフソン素子
のかなりの部分を、信号処理とは無関係な出力増幅器に
使用しなければならないという問題点があった。
【００１３】従って、本発明は、低インピーダンス素子
からなる回路から高速に信号を出力する出力回路に要す
る素子数を低減する新規の出力回路を提供せんとするも
のである。
からなる回路から高速に信号を出力する出力回路に要す
る素子数を低減する新規の出力回路を提供せんとするも
のである。
【００１４】
【課題を解決するための手段】本発明の出力回路は、搬
送波信号発生回路で発生された搬送波信号をベースバン
ド信号発生回路で発生されたベースバンド信号に重畳
し、その重畳された重畳信号を変調回路にて振幅を用い
て２値、或いは多値に変調された出力信号を、１次側の
インピーダンスを出力回路側のインピーダンスに、また
２次側を外部伝送線路又は外部回路の入力インターフェ
イスのインピーダンスに整合させた変圧回路を通して出
力させることを特徴とする。
送波信号発生回路で発生された搬送波信号をベースバン
ド信号発生回路で発生されたベースバンド信号に重畳
し、その重畳された重畳信号を変調回路にて振幅を用い
て２値、或いは多値に変調された出力信号を、１次側の
インピーダンスを出力回路側のインピーダンスに、また
２次側を外部伝送線路又は外部回路の入力インターフェ
イスのインピーダンスに整合させた変圧回路を通して出
力させることを特徴とする。
【００１５】また、本発明の出力回路は、搬送波信号発
生回路で発生された搬送波信号をベースバンド信号発生
回路で発生されたベースバンド信号に重畳し、その重畳
された重畳信号を変調回路にて周波数を用いて２値、或
いは多値に変調された出力信号を、１次側のインピーダ
ンスを出力回路側のインピーダンスに、また２次側を外
部伝送線路又は外部回路の入力インターフェイスのイン
ピーダンスに整合させた変圧回路を通して出力させるこ
とを特徴とする。
生回路で発生された搬送波信号をベースバンド信号発生
回路で発生されたベースバンド信号に重畳し、その重畳
された重畳信号を変調回路にて周波数を用いて２値、或
いは多値に変調された出力信号を、１次側のインピーダ
ンスを出力回路側のインピーダンスに、また２次側を外
部伝送線路又は外部回路の入力インターフェイスのイン
ピーダンスに整合させた変圧回路を通して出力させるこ
とを特徴とする。
【００１６】本発明の出力回路は、搬送波信号発生回路
で発生された搬送波信号をベースバンド信号発生回路で
発生されたベースバンド信号に重畳し、その重畳された
重畳信号を変調回路にて位相変化を用いて２値、或いは
多値に変調された出力信号を、１次側のインピーダンス
を出力回路側のインピーダンスに、また２次側を外部伝
送線路又は外部回路の入力インターフェイスのインピー
ダンスに整合させた変圧回路を通して出力させることを
特徴とする。
で発生された搬送波信号をベースバンド信号発生回路で
発生されたベースバンド信号に重畳し、その重畳された
重畳信号を変調回路にて位相変化を用いて２値、或いは
多値に変調された出力信号を、１次側のインピーダンス
を出力回路側のインピーダンスに、また２次側を外部伝
送線路又は外部回路の入力インターフェイスのインピー
ダンスに整合させた変圧回路を通して出力させることを
特徴とする。
【００１７】本発明の出力回路は、搬送波信号発生回路
で発生された搬送波信号をベースバンド信号発生回路で
発生されたベースバンド信号に重畳し、その重畳された
重畳信号を変調回路にて振幅、周波数及び位相変化のう
ちいずれかの組み合わせたものを用いて２値、或いは多
値に変調された出力信号を、１次側のインピーダンスを
出力回路側のインピーダンスに、また２次側を外部伝送
線路又は外部回路の入力インターフェイスのインピーダ
ンスに整合させた変圧回路を通して出力させることを特
徴とする。
で発生された搬送波信号をベースバンド信号発生回路で
発生されたベースバンド信号に重畳し、その重畳された
重畳信号を変調回路にて振幅、周波数及び位相変化のう
ちいずれかの組み合わせたものを用いて２値、或いは多
値に変調された出力信号を、１次側のインピーダンスを
出力回路側のインピーダンスに、また２次側を外部伝送
線路又は外部回路の入力インターフェイスのインピーダ
ンスに整合させた変圧回路を通して出力させることを特
徴とする。
【００１８】また、前記搬送波信号はsin波、又は規則
的、若しくは不規則的デジタルパルス列であり、また前
記変調回路は論理回路であることを特徴とする。
的、若しくは不規則的デジタルパルス列であり、また前
記変調回路は論理回路であることを特徴とする。
【００１９】前記ベースバンド信号発生回路、搬送波信
号発生回路、変調回路、及び変圧回路のいずれか、又は
全てが、超伝導論理素子、又は超伝導アナログ素子から
構成されることを特徴とする。
号発生回路、変調回路、及び変圧回路のいずれか、又は
全てが、超伝導論理素子、又は超伝導アナログ素子から
構成されることを特徴とする。
【００２０】
【発明の実施の形態】本発明の好適な実施の形態を図１
乃至図３に従って説明する。
乃至図３に従って説明する。
【００２１】図１は、変調方法のうち２値の振幅変調方
法を採用した場合の回路構成図である。
法を採用した場合の回路構成図である。
【００２２】図１において、図示しない超伝導回路によ
る演算結果が、ベースバンド信号発生回路(2)から変調
回路(3)へ入力される。この実施の形態では２値の振幅
変調動作の実現のため、変調回路(3)として論理積(AND)
を採用した。
る演算結果が、ベースバンド信号発生回路(2)から変調
回路(3)へ入力される。この実施の形態では２値の振幅
変調動作の実現のため、変調回路(3)として論理積(AND)
を採用した。
【００２３】この変調回路(3)には同時に、搬送波信号
発生回路(1)から信号が供給されている。従って変調回
路(3)はベースバンド信号と搬送波信号の値がともに
「真」の場合に信号を出力することができる。この変調
された信号が変圧回路(4)に入力され、２次側に誘導さ
れた電流が出力負荷抵抗(6)に信号を発生し、その後、
伝送線路(7)にその信号を送り出す。
発生回路(1)から信号が供給されている。従って変調回
路(3)はベースバンド信号と搬送波信号の値がともに
「真」の場合に信号を出力することができる。この変調
された信号が変圧回路(4)に入力され、２次側に誘導さ
れた電流が出力負荷抵抗(6)に信号を発生し、その後、
伝送線路(7)にその信号を送り出す。
【００２４】尚、終端抵抗(5)は回路内部での信号反射
を防止するため取り付けられている。
を防止するため取り付けられている。
【００２５】次に図２は、図１に示した回路構成の具体
的な回路図である。
的な回路図である。
【００２６】以下に典型的な動作条件と回路パラメータ
ーを示す。
ーを示す。
【００２７】まず搬送波信号発生回路(8)で発生された
信号の周波数は5 GHz、信号波形はSin波で電流振幅は70
μA、ベースバンド信号発生回路(9)で発生された信号の
周波数は1 GHz、信号波形は矩形波、立ち上がり時間、
立ち下がり時間とも100 ps、信号振幅は40 mAである。
信号の周波数は5 GHz、信号波形はSin波で電流振幅は70
μA、ベースバンド信号発生回路(9)で発生された信号の
周波数は1 GHz、信号波形は矩形波、立ち上がり時間、
立ち下がり時間とも100 ps、信号振幅は40 mAである。
【００２８】ジョセフソン素子(10)の臨界電流Icは100
μA、常伝導抵抗Rnは13.5Ω、接合Cは0.06 pfで短絡抵
抗の値Rsは7.3 Ωであった。終端抵抗(11)の値は10Ω、
変圧器(12)は入力インピーダンス10Ω、出力インピーダ
ンス50Ωで、共振周波数5 GHz、帯域幅1 GHzに設計され
ている。出力負荷(13)の値は50Ω、伝送線路(14)の特性
インピーダンスも50Ωである。
μA、常伝導抵抗Rnは13.5Ω、接合Cは0.06 pfで短絡抵
抗の値Rsは7.3 Ωであった。終端抵抗(11)の値は10Ω、
変圧器(12)は入力インピーダンス10Ω、出力インピーダ
ンス50Ωで、共振周波数5 GHz、帯域幅1 GHzに設計され
ている。出力負荷(13)の値は50Ω、伝送線路(14)の特性
インピーダンスも50Ωである。
【００２９】次にこの回路の動作を説明する。
【００３０】前述したようにジョセフソン接合素子(10)
の臨界電流Icは100μAである。
の臨界電流Icは100μAである。
【００３１】ところで、搬送波信号発生回路(8)で発生
された信号の振幅は70μA、ベースバンド信号発生回路
(9)の信号振幅は40μAであるから、両信号がHighレベル
にある場合ジョセフソン素子(10)はジョセフソン発振モ
ードになり電圧パルスを連続的に発生する。
された信号の振幅は70μA、ベースバンド信号発生回路
(9)の信号振幅は40μAであるから、両信号がHighレベル
にある場合ジョセフソン素子(10)はジョセフソン発振モ
ードになり電圧パルスを連続的に発生する。
【００３２】搬送波信号発生回路(8)で発生された信号
の周波数は5 GHzで、ベースバンド信号源の周波数は1 G
Hzであるから変調された信号には5GHzの信号近傍の1 GH
z帯域にベースバンド信号の情報が含まれていることに
なる。
の周波数は5 GHzで、ベースバンド信号源の周波数は1 G
Hzであるから変調された信号には5GHzの信号近傍の1 GH
z帯域にベースバンド信号の情報が含まれていることに
なる。
【００３３】一方、変圧器(12)は入力インピーダンス10
Ω、出力インピーダンス50Ωで、共振周波数5 GHz、帯
域幅1 GHzに設計されているので、本信号を劣化するこ
となく伝送する事が可能であり、しかもインピーダンス
の変換も実行される。
Ω、出力インピーダンス50Ωで、共振周波数5 GHz、帯
域幅1 GHzに設計されているので、本信号を劣化するこ
となく伝送する事が可能であり、しかもインピーダンス
の変換も実行される。
【００３４】最後にこの出力信号が出力負荷抵抗(13)に
発生され、その電圧が、伝送線路(14)に伝えられる。
発生され、その電圧が、伝送線路(14)に伝えられる。
【００３５】図３は本実施の形態によって測定されたベ
ースバンド信号（上段）、変調信号（中段）、出力信号
（下段）の波形図を夫々示す。
ースバンド信号（上段）、変調信号（中段）、出力信号
（下段）の波形図を夫々示す。
【００３６】図３から明らかな様に電圧発生時の抵抗が
5Ω程度のただ１つのジョセフソン素子から、特性イン
ピーダンス50Ωの伝送線へ明瞭な信号出力が得られる。
5Ω程度のただ１つのジョセフソン素子から、特性イン
ピーダンス50Ωの伝送線へ明瞭な信号出力が得られる。
【００３７】尚、本実施の形態に開示した手法以外に、
他の振幅、位相、周波数又はそれらの組み合わせによっ
て２値、或いは多値の変調方法を用いることが可能であ
る。
他の振幅、位相、周波数又はそれらの組み合わせによっ
て２値、或いは多値の変調方法を用いることが可能であ
る。
【００３８】また、回路を構成する素子は半導体でも良
く、伝送線路の特性インピーダンスも任意に設計可能で
ある。搬送波信号もSin波にこだわる必要はなく、矩形
波、３角波など任意の波形の適用が可能である。
く、伝送線路の特性インピーダンスも任意に設計可能で
ある。搬送波信号もSin波にこだわる必要はなく、矩形
波、３角波など任意の波形の適用が可能である。
【００３９】
【発明の効果】以上の説明から明らかなように、本発明
によれば、回路出力部分に変圧回路を使用したことで、
駆動回路と伝送線路のインピーダンス整合が実現される
だけではなく、電圧レベルの昇圧も同時に達成すること
が可能である。
によれば、回路出力部分に変圧回路を使用したことで、
駆動回路と伝送線路のインピーダンス整合が実現される
だけではなく、電圧レベルの昇圧も同時に達成すること
が可能である。
【００４０】また、直列接続の素子の代わりに変調回路
を用いる事で、必要とされる素子数を大幅に減らす事が
可能である。例えば、請求項１の変調方法のうち２値の
振幅変調方法を採用した場合、変調回路は比較器とな
り、わずか１つのジョセフソン接合で出力回路を形成す
る事が可能になる。
を用いる事で、必要とされる素子数を大幅に減らす事が
可能である。例えば、請求項１の変調方法のうち２値の
振幅変調方法を採用した場合、変調回路は比較器とな
り、わずか１つのジョセフソン接合で出力回路を形成す
る事が可能になる。
【図１】本発明に用いられる変調方法のうち２値の振幅
変調方法を採用した場合の回路構成図である。
変調方法を採用した場合の回路構成図である。
【図２】本発明に用いられる変調方法のうち２値の振幅
変調方法を採用した場合の回路構成図である。
変調方法を採用した場合の回路構成図である。
【図３】ベースバンド信号（上段）、変調信号（中
段）、出力信号（下段）の波形図である。
段）、出力信号（下段）の波形図である。
１…搬送波発生信号回路 ２…ベースバンド信号発生回路 ３…変調回路 ４…変圧回路 ５…終端抵抗 ６…出力負荷抵抗 ７…伝送線路 ８…搬送波信号発生回路 ９…ベースバンド信号発生回路 10…ジョセフソン接合素子 11…終端抵抗 12…変圧回路 13…出力負荷抵抗 14…伝送線路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 島岡 一博 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内 (72)発明者 早川 尚夫 愛知県春日井市岩成台２丁目８番26号 (72)発明者 藤巻 朗 愛知県春日井市柏原町５丁目353番 Ｆターム(参考） 5J042 AA01 BA08 BA13 CA04 CA18 CA29 DA04 5J056 AA04 AA40 BB14 BB52 CC09 DD00 GG06 KK01
Claims (6)
- 【請求項１】 搬送波信号発生回路で発生された搬送
波信号をベースバンド信号発生回路で発生されたベース
バンド信号に重畳し、その重畳された重畳信号を変調回
路にて振幅を用いて２値、或いは多値に変調された出力
信号を、１次側のインピーダンスを出力回路側のインピ
ーダンスに、また２次側を外部伝送線路又は外部回路の
入力インターフェイスのインピーダンスに整合させた変
圧回路を通して出力させることを特徴とする出力回路。 - 【請求項２】 搬送波信号発生回路で発生された搬送
波信号をベースバンド信号発生回路で発生されたベース
バンド信号に重畳し、その重畳された重畳信号を変調回
路にて周波数を用いて２値、或いは多値に変調された出
力信号を、１次側のインピーダンスを出力回路側のイン
ピーダンスに、また２次側を外部伝送線路又は外部回路
の入力インターフェイスのインピーダンスに整合させた
変圧回路を通して出力させることを特徴とする出力回
路。 - 【請求項３】 搬送波信号発生回路で発生された搬送
波信号をベースバンド信号発生回路で発生されたベース
バンド信号に重畳し、その重畳された重畳信号を変調回
路にて位相変化を用いて２値、或いは多値に変調された
出力信号を、１次側のインピーダンスを出力回路側のイ
ンピーダンスに、また２次側を外部伝送線路又は外部回
路の入力インターフェイスのインピーダンスに整合させ
た変圧回路を通して出力させることを特徴とする出力回
路。 - 【請求項４】 搬送波信号発生回路で発生された搬送
波信号をベースバンド信号発生回路で発生されたベース
バンド信号に重畳し、その重畳された重畳信号を変調回
路にて振幅、周波数及び位相変化のうちいずれかの組み
合わせたものを用いて２値、或いは多値に変調された出
力信号を、１次側のインピーダンスを出力回路側のイン
ピーダンスに、また２次側を外部伝送線路又は外部回路
の入力インターフェイスのインピーダンスに整合させた
変圧回路を通して出力させることを特徴とする出力回
路。 - 【請求項５】 前記搬送波信号はsin波、又は規則
的、若しくは不規則的デジタルパルス列であり、また前
記変調回路は論理回路であることを特徴とする請求項１
〜４のうちいずれかに記載の出力回路。 - 【請求項６】 前記ベースバンド信号発生回路、搬送
波信号発生回路、変調回路、及び変圧回路のいずれか、
又は全てが、超伝導論理素子、又は超伝導アナログ素子
から構成されることを特徴とする請求項１〜５のうちい
ずれかに記載の出力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11089275A JP2000286691A (ja) | 1999-03-30 | 1999-03-30 | 出力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11089275A JP2000286691A (ja) | 1999-03-30 | 1999-03-30 | 出力回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000286691A true JP2000286691A (ja) | 2000-10-13 |
Family
ID=13966191
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11089275A Pending JP2000286691A (ja) | 1999-03-30 | 1999-03-30 | 出力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000286691A (ja) |
-
1999
- 1999-03-30 JP JP11089275A patent/JP2000286691A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| AU2017360505B2 (en) | Superconducting transmission driver system | |
| US7268713B2 (en) | Superconducting circuit | |
| JP4681755B2 (ja) | 単一磁束量子論理回路および単一磁束量子出力変換回路 | |
| AU2019242002B2 (en) | Interfacing between SFQ and NRZ data encodings | |
| US7038521B2 (en) | Voltage level shifting circuit with improved switching speed | |
| JP3693974B2 (ja) | マルチチップ超伝導体回路用の高感度自己クロック式受信機 | |
| KR20180069026A (ko) | 조셉슨 전송 라인 시스템 | |
| US6756925B1 (en) | PSK RSFQ output interface | |
| EP0444147B1 (en) | Gallium arsenide antenna switch | |
| US4419593A (en) | Ultra fast driver circuit | |
| SK10432000A3 (sk) | Spôsob prenosu signálov medzi vysielačom a prijímačom a zariadenie na vykonávanie tohto spôsobu | |
| WO2021188231A1 (en) | Inverting wpl gates with edge-triggered readout | |
| US10984336B2 (en) | Superconducting clock conditioning system | |
| Gupta et al. | High-speed interchip data transmission technology for superconducting multi-chip modules | |
| US4224572A (en) | Broadband doubly balanced mixer having improved termination insensitivity characteristics | |
| US20150010094A1 (en) | Method for communication and validation of electrical signals | |
| JP2000286691A (ja) | 出力回路 | |
| US20240030912A1 (en) | Josephson rf envelope-to-dc converter | |
| US10587245B1 (en) | Superconducting transmission line driver system | |
| Veenstra | 1-58 Gb/s PRBS generator with< 1.1 ps RMS jitter in InP technology | |
| Maezawa et al. | A novel approach to chip-to-chip communication using a single flux quantum pulse | |
| JPS60124123A (ja) | ジヨセフソンドライバ回路 | |
| JP2001345695A (ja) | 超電導信号発生装置 | |
| Harada et al. | A high-speed Josephson latching driver for a superconducting single-flux-quantum system to semiconductor system interface | |
| JPH08111634A (ja) | 定電流パルス供給回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040421 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050712 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051011 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060221 |