JP6840237B2 - 超伝導伝送ドライバシステム - Google Patents

Description

本開示は、一般に古典的および量子コンピューティングシステムに関し、より具体的には、超伝導伝送ドライバシステムに関する。

コンピュータシステムは、通常、別々のチップ間、別々のプリント回路基板間、および／または別々のコンピュータシステム間の通信を実施する。ある種の超伝導論理（例えば、レシプロカル量子論理、またはＲＱＬ（ｒｅｃｉｐｒｏｃａｌ ｑｕａｎｔｕｍ ｌｏｇｉｃ））のようなある種の通信は、単一磁束量子（ＳＦＱ：ｓｉｎｇｌｅ ｆｌｕｘ ｑｕａｎｔｕｍ）パルスのパルス完全性を維持するために非常に高い帯域幅（例えば、約３００ＧＨｚ以上）の相互接続システムを実施する。チップ間（例えば、チップ対チップ）通信は、特に大規模に製造される場合、チップビア、バンプボンド、および基板ビアの積み重ねによるチップ上の伝送線路から回路基板上の伝送線路への遷移を通常含むことができる。チップ間通信のこのような特徴は、帯域幅の低下、従ってチップ間通信におけるデータのパルス完全性および信頼性の低下をもたらす可能性がある。さらに、長い超伝導伝送線路での分散は、パルスを劣化させる可能性があり、１００ＧＨｚを超える周波数では著しく悪化する可能性がある。

一例は、超伝導伝送ドライバシステムを含む。システムは、入力において受信した単一磁束量子（ＳＦＱ）パルスに応答してオフ状態から発振電圧状態に切り替えて制御ノードにおいて発振電圧を供給するように構成された少なくとも１つのジョセフソン接合を含むラッチングゲート段を含む。システムは、制御ノードに接続され、発振電圧を伝送線路を介して伝送されるパルス信号に変換するように構成されたローパスフィルタ段をさらに含む。

別の例は、超伝導伝送ドライバシステムを含む。システムは、受信したＳＦＱパルスに応答してオフ状態から発振電圧状態に切り替えて制御ノードにおいて発振電圧を供給するように構成された少なくとも１つのジョセフソン接合を含むラッチングゲート段を含む。ラッチングゲート段は、制御ノードに接続され、所定の期間後に少なくとも１つのジョセフソン接合を発振電圧状態からオフ状態に切り替えてラッチングゲート段をリセットするように構成された自己リセット段を含むことができる。システムは、制御ノードに接続され、発振電圧を伝送線路を介して伝送されるパルス信号に変換するように構成されたローパスフィルタ段を含むことができる。

別の例は、チップ間伝送システムを含む。システムは、超伝導伝送ドライバシステムを含む。超伝導伝送ドライバシステムは、入力において受信したＳＦＱパルスに応答してオフ状態から発振電圧状態に切り替えて制御ノードにおいて発振電圧を供給するように構成された少なくとも１つのジョセフソン接合を含むラッチングゲート段を含む。超伝導伝送ドライバシステムは、制御ノードに接続され、発振電圧を伝送線路を介して伝送されるパルス信号に変換するように構成されたローパスフィルタ段をさらに含む。システムは、パルス信号を受信して、パルス信号をＳＦＱパルスに変換するように構成されたレシーバシステムをも含む。システムは、超伝導伝送ドライバシステムとレシーバシステムとの間でパルス信号を伝搬するように構成された伝送線路をさらに含む。

超伝導チップ間伝送システムの一例を示す。 伝送ドライバシステムの一例を示す。 レシーバシステムの一例を示す。

本開示は、一般に古典的および量子コンピューティングシステムに関し、より具体的には超伝導伝送ドライバシステムに関する。超伝導伝送ドライバシステムは、レシプロカル量子論理（ＲＱＬ）コンピュータシステムなどの様々な超伝導チップ間通信システムに実装することができる。超伝導伝送ドライバシステムは、ラッチングゲート段およびローパスフィルタ段を含む。ラッチングゲート段は、入力で受信した単一磁束量子（ＳＦＱ）パルスに応答してオフ状態から発振電圧状態に切り替えて、制御ノードに発振電圧を供給するように構成された少なくとも１つのジョセフソン接合を含むことができる。一例として、ＳＦＱパルスは、ＲＱＬジョセフソン伝送線路（ＪＴＬ：Ｊｏｓｅｐｈｓｏｎ ｔｒａｎｓｍｉｓｓｉｏｎ ｌｉｎｅ）から受信したレシプロカル量子論理（ＲＱＬ）パルス（例えば、正のフラクソンおよび負のフラクソンを含む）として構成することができる。ローパスフィルタ段は、パルス電圧が（例えば、伝送線路を介して）出力に伝送されるように、発振電圧に基づいてパルス信号を生成するように構成され得る。

さらに、超伝導伝送段は、制御ノードに接続された自己リセット段を含むことができる。自己リセット段は、例えば、制御ノードからのＤＣバイアス源を相互接続するローパスフィルタ（例えば、ＲＬフィルタ）として構成することができ、かつ発振電圧の短絡を提供して例えば、関連するローパスフィルタに関連する時定数に基づいて所定の期間に亘って発振電圧を減少させるように構成されている。結果として、自己リセット段は、ラッチングゲート段をリセットし、パルス信号の送信を終了する（例えば、パルス信号の立ち下がりエッジを提供する）ように構成することができる。さらに、前述したように、超伝導伝送ドライバシステムは、ＲＱＬシステムにおけるドライバとして構成することができる。従って、ラッチングゲート段は、トリガしてＲＱＬ入力パルスに関連する負のフラクソンを打ち消すように構成された入力ジョセフソン接合を含むことができ、ラッチングゲート段がパルス信号を生成する際に負のフラクソンをリジェクトするようにする。

図１は、超伝導チップ間伝送システム１０の一例を示す。超伝導チップ間伝送システム１０は、超伝導データ伝送（例えば、レシプロカル量子論理（ＲＱＬ）通信システム）においてチップ間通信を提供するために、様々なコンピュータシステムの任意のものに実装することができる。

超伝導チップ間伝送システム１０は、伝送線路１６によって分離された伝送ドライバシステム１２とレシーバシステム１４とを含む。図１の例では、レシーバシステム１４はシンクロナスレシーバとして示されている。しかしながら、レシーバシステム１４は、代わりに、アイソクロナスレシーバとして構成することができることを理解されたい。伝送ドライバシステム１２は、図１の例において、信号ＲＱＬ_ＩＮとして示されているＲＱＬ入力信号を受信するように構成されている。一例として、ＲＱＬ入力信号ＲＱＬ_ＩＮは、例えば、ＲＱＬクロック信号（例えば、直交クロック信号）に基づいてＲＱＬ入力信号ＲＱＬ_ＩＮを伝搬するように動作するＲＱＬジョセフソン伝送線路（ＪＴＬ）から供給され得る。伝送ドライバシステム１２は、さらに信号ＲＱＬ_ＩＮを実質的にガウスパルス信号ＰＬＳとして伝送線路１６を介してレシーバシステム１４に送信するように構成される。一例として、パルス信号ＰＬＳは、約２．０ｍＶの振幅を有することができ、かつ約１０ピコ秒のパルス幅を有することができる。本明細書でより詳細に説明されるように、伝送ドライバシステム１２は、帯域幅を減少させるようにパルス信号ＰＬＳを生成して、ＲＱＬパルスＲＱＬ_ＩＮによって表されるデータの送信をレシーバシステム１４が受信できるようにするように構成される。一例として、伝送ドライバシステム１２は、例えば、バスを介して複数のパルス信号ＰＬＳを供給する追加のＪＴＬおよび／または追加の伝送ドライバシステム１２などの追加の構成要素を例えば含む送信機システムに実装することができる。

伝送ドライバシステム１２は、ＲＱＬ入力信号ＲＱＬ_ＩＮに応答して発振電圧Ｖ_ＯＳＣを生成するように構成されたラッチングゲート段１８を含む。一例として、ラッチングゲート段１８は、ＲＱＬ入力信号ＲＱＬ_ＩＮおよびＤＣバイアス電流Ｉ_ＤＣに応答してオフ状態から発振電圧状態に切り替えるように構成された少なくとも１つの非分路ジョセフソン接合（ｕｎｓｈｕｎｔｅｄ Ｊｏｓｅｐｈｓｏｎ ｊｕｎｃｔｉｏｎ）を含む。発振電圧Ｖ_ＯＳＣは、伝送ドライバシステム１２に関連するローパスフィルタ（ＬＰＦ）段２０に供給される。ＬＰＦ段２０は、発振電圧Ｖ_ＯＳＣをフィルタリングすることに基づいて発振電圧Ｖ_ＯＳＣに基づいてパルス信号ＰＬＳを生成することができる。従って、パルス信号ＰＬＳは、発振電圧Ｖ_ＯＳＣの活性化、即ち、少なくとも１つの非分路ジョセフソン接合のオフ状態から発振電圧状態への切り替えに対応する立ち上がりエッジを有することができる。

さらに、図１の例では、ラッチングゲート段１８は自己リセット段２２を含む。自己リセット段２２は、例えば、ＤＣバイアス電流Ｉ_ＤＣと発振電圧Ｖ_ＯＳＣとを相互接続するローパスフィルタ（例えば、ＲＬフィルタ）として構成することができる。自己リセット段２２は、例えば、自己リセット段２２の関連するローパスフィルタに関連する時定数に基づいて、所定の期間に亘って発振電圧Ｖ_ＯＳＣを短絡して発振電圧Ｖ_ＯＳＣを減少させるように構成される。その結果、自己リセット段２２は、発振電圧Ｖ_ＯＳＣを非活性化することによってラッチングゲート段１８をリセットするように構成することができる。従って、パルス信号ＰＬＳは、発振電圧Ｖ_ＯＳＣの非活性化、即ち少なくとも１つの非分路ジョセフソン接合の発振電圧状態からオフ状態への切り替えに対応する立ち下がりエッジを有することができる。

パルス信号ＰＬＳはレシーバシステム１４に供給される。レシーバシステム１４は、抵抗Ｒ１を介して受信したパルス信号ＰＬＳを変換するように構成された第１のＪＴＬ２４を含む。一例として、抵抗Ｒ１は、第１のＪＴＬ２４に関連する少なくとも１つのジョセフソン接合に関連する抵抗値（例えば、約２０Ω）を有することができる。一例として、第１のＪＴＬ２４は、ＡＣバイアス電流を受信して、パルス信号ＰＬＳに応答した少なくとも１つのジョセフソン接合のトリガに基づいて、受信したパルス信号ＰＬＳをＳＦＱ信号に変換することができる。レシーバシステム１４はまた、第１のＪＴＬ２４によって供給されたＳＦＱパルスに応答してインダクタＬ_ＲＱＬを介して負のフラクソンを提供するように第１のＪＴＬ２４に対して配置される第２のＪＴＬ２６を含む。結果的に、第１および第２のＪＴＬ２４および２６は、協働してパルス信号ＰＬＳに応答してＲＱＬ信号を生成することができる。レシーバシステム１４は、第１および第２のＪＴＬ２４および２６によって生成されたＲＱＬ信号をＲＱＬ出力信号ＲＱＬ_ＯＵＴとして伝搬するように構成された第３のＪＴＬ２８をさらに含む。従って、ＲＱＬ出力信号ＲＱＬ_ＯＵＴは、追加の回路（図示せず）によって処理することができる。

図２は、伝送ドライバシステム５０の一例を示す。伝送ドライバシステム５０は、図１の例における伝送ドライバシステム１２に対応することができる。伝送ドライバシステム５０は、図２の例において信号ＲＱＬ_ＩＮとして示され、伝送ドライバシステム５０に伝搬される入力ＲＱＬ信号を受信する。超伝導チップ間伝送システム１０および伝送ドライバシステム５０の説明は、ＲＱＬ信号伝送を説明しているが、超伝導チップ間伝送システム１０および伝送ドライバシステム５０は、代わりに、ＳＦＱ信号伝送を実施することができることを理解されたい。

伝送ドライバシステム５０は、ＤＣバイアス電流源などからＤＣバイアス電流Ｉ_ＤＣを受け取るラッチングゲート段５２を含む。ラッチングゲート段５２はまた、例えばＲＱＬ ＪＴＬを介してＲＱＬ入力信号ＲＱＬ_ＩＮを受信する。一例として、ＲＱＬ入力信号ＲＱＬ_ＩＮは、例えば、ＲＱＬクロック信号（例えば、直交クロック信号）に基づいてＲＱＬ入力信号ＲＱＬ_ＩＮを伝搬するように動作するＲＱＬ ＪＴＬから供給することができる。ＲＱＬ入力信号ＲＱＬ_ＩＮは、入力インダクタＬ_ＩＮおよび入力ジョセフソン接合Ｊ_Ｒを介して供給される。ＲＱＬ入力信号ＲＱＬ_ＩＮは、ＤＣバイアス電流Ｉ_ＤＣから供給されたバイアスに基づいて第１のジョセフソン接合Ｊ_１をトリガするように構成される。第１のジョセフソン接合Ｊ_１のトリガによって、インダクタＬ_２を介して制御ノード５４に伝搬し、別のインダクタＬ_３を介して第１の非分路ジョセフソン接合Ｊ_２に伝搬するＳＦＱパルスを供給する。図２の例では、制御ノード５４は抵抗Ｒ_２により接地から分離され、インダクタＬ_３は制御ノード５４と第１の非分路ジョセフソン接合Ｊ_２との間に抵抗Ｒ_３と並列に配置されている。

第１のジョセフソン接合Ｊ_１から伝搬されたＳＦＱパルスに応答して、かつＤＣバイアス電流Ｉ_ＤＣに応答して、第１の非分路ジョセフソン接合Ｊ_２はトリガしてオフ状態から発振電圧状態に切り替えて、制御ノード５４に発振電圧Ｖ_ＯＳＣを供給する。第１の非分路ジョセフソン接合Ｊ_２のトリガに応答して、発振電圧Ｖ_ＯＳＣおよびＤＣバイアス電流Ｉ_ＤＣは協働して第２の非分路ジョセフソン接合Ｊ_３をオフ状態から発振電圧状態に切り替える。従って、第１および第２の非分路ジョセフソン接合Ｊ_２およびＪ_３は、個々の発振電圧状態を合成して、制御ノード５４に発振電圧Ｖ_ＯＳＣを供給する。

図２の例では、伝送ドライバシステム５０は、制御ノード５４に接続されているＬＰＦ段５６をも含む。図２の例では、ＬＰＦ段５６は、インダクタＬＯＵＴおよびコンデンサＣＯＵＴを含むＬＣフィルタとして構成されている。従って、ＬＰＦ段５６は、発振電圧Ｖ_ＯＳＣに基づいて制御ノード５４においてインダクタＬＯＵＴおよびコンデンサＣＯＵＴのＬＣフィルタリングによりフィルタリングされたパルス信号ＰＬＳを生成することができる。従って、パルス信号ＰＬＳは、発振電圧Ｖ_ＯＳＣの活性化、即ち第１および第２の非分路ジョセフソン接合のオフ状態から発振電圧状態への切り替えに対応する立ち上がりエッジを有することができる。

さらに、図２の例では、ラッチングゲート段５２は自己リセット段５８を含む。自己リセット段５８は、インダクタＬＳＲおよび抵抗ＲＳＲを含むＲＬフィルタとして示され、インダクタＬＳＲはＤＣバイアス電流Ｉ_ＤＣを制御ノード５４に相互接続し、抵抗ＲＳＲはＤＣバイアス電流Ｉ_ＤＣのソースノードを接地に相互接続する。従って、ＲＬフィルタは関連する時定数を有することができ、自己リセット段５８は発振電圧Ｖ_ＯＳＣの短絡を提供するように構成される。従って、自己リセット段５８は、時定数に基づく所定の期間に亘って発振電圧Ｖ_ＯＳＣを減少させるように構成される。その結果、自己リセット段５８は、発振電圧Ｖ_ＯＳＣを非活性化することによってラッチングゲート段１８をリセットするように構成することができる。従って、パルス信号ＰＬＳは、発振電圧Ｖ_ＯＳＣの非活性化、即ち非分路ジョセフソン接合Ｊ_２およびＪ_３の発振電圧状態からオフ状態への切り替えに対応する立ち下がりエッジを有することができる。

前述したように、ＲＱＬ入力信号ＲＱＬ_ＩＮは、ＲＱＬ入力信号ＲＱＬ_ＩＮが正のフラクソンおよび後続の負のフラクソンを含むようなＲＱＬパルスとして構成される。図２の例では、ラッチングゲート段５２は、ＲＱＬ入力信号ＲＱＬ_ＩＮの入力経路に配置されたリジェクションジョセフソン接合Ｊ_Ｒを含む。リジェクションジョセフソン接合Ｊ_Ｒは、ＲＱＬ入力信号ＲＱＬ_ＩＮに関連する負のフラクソンに応答してトリガするように構成されており、従って、負のフラクソンを実質的に打ち消す電圧パルスを供給する。従って、リジェクションジョセフソン接合Ｊ_Ｒは負のフラクソンを打ち消すように構成される。しかしながら、発振電圧Ｖ_ＯＳＣ、即ちパルス信号ＰＬＳの生成は、ＳＦＱパルス（例えば、フラクソンのみ）に基づいていることを理解されるべきである。従って、伝送ドライバシステム５０への入力信号は、図２の例ではＲＱＬ信号として示されているが、その代わりに、入力信号は、例えば高速単一磁束量子（ＲＳＦＱ：ｒａｐｉｄ ｓｉｎｇｌｅ ｆｌｕｘ ｑｕａｎｔｕｍ）論理システムにおけるＳＦＱパルスとすることができる。

ＲＱＬ入力信号ＲＱＬ_ＩＮに基づくパルス信号ＰＬＳの生成に基づいて、伝送線路１６を介する通信の帯域幅を実質的に減少することができる。結果として、ＲＱＬ入力信号ＲＱＬ_ＩＮに対する長パルス信号（ｅｌｏｎｇａｔｅｄ ｐｕｌｓｅ ｓｉｇｎａｌ）ＰＬＳによるデータの送信により、ＳＦＱパルスの送信と比較して、チップ間通信におけるパルス完全性およびデータの信頼性における改善が提供される。一例として、帯域幅は約５分の１に減少され、約６０ＧＨｚの帯域幅を提供する。その結果、チップ間相互接続システムに関する製造要件を実質的に低減することができ、これにより、最大伝送線路長を制限し得る超伝導材料（例えば、ニオブＮｂ）における分散効果を低減することができる。一例として、パルス信号ＰＬＳは、プリント回路基板上の伝送線路１６に沿って少なくとも１メートル、およびオンチップ上で少なくとも約１５０ｍｍで駆動することができ、これは既存のＳＦＱ伝送線路回路に対してほぼ一桁改善されていることとなる。従って、伝送ドライバシステム５０は、超伝導回路システムにおいてデータを送信する際に実質的な改善をもたらすことができる。

図３は、レシーバシステム１００の一例を示す。レシーバシステム１００は、図１の例におけるレシーバシステム１４に対応することができ、伝送線路１６を介して受信されるパルス信号ＰＬＳに応答して、例えば、伝送ドライバシステムにより生成されるようなＲＱＬ出力信号ＲＱＬ_ＯＵＴを生成するように構成できる。図３の例では、レシーバシステム１００はシンクロナスレシーバとして示されている。しかしながら、レシーバシステム１００は、代わりに、アイソクロナスレシーバとして構成することができることを理解されたい。

レシーバシステム１００は、直列終端抵抗Ｒ_１（例えば、２０Ω）、第１の入力ＪＴＬ段１０２、および第２の入力ＪＴＬ段１０４を含む。第１の入力ＪＴＬ段１０２は、入力パルス信号ＰＬＳを受信し、そのパルス信号ＰＬＳを出力ＪＴＬ段１０６に伝搬するように構成される。第１の入力ＪＴＬ段１０２は、パルス信号ＰＬＳが伝搬する入力インダクタＬ５と、ＡＣクロック信号ＣＬＫに関連する特定の個々のサンプリング位相に関連するＡＣ電流源として構成されたバイアス電流源１０８に基づいてパルス信号ＰＬＳに応答してトリガされる第１のジョセフソン接合Ｊ_４とを含む。バイアス電流は、第１のバイアスインダクタＬ_{ＢＩＡＳ１}を介して流れて第１のジョセフソン接合Ｊ_４および第２のジョセフソン接合Ｊ_５をそれぞれインダクタＬ_６およびＬ_７を介してバイアスし、第１のジョセフソン接合Ｊ_４のトリガに応答してパルス信号ＰＬＳがインダクタＬ_６およびＬ_７を介して伝搬し、続いてジョセフソン接合Ｊ_５をトリガしてパルス信号ＰＬＳをインダクタＬ_８を介して出力ドライバ段１０６に供給する。

第２の入力ＪＴＬ段１０４は、第１の入力ＪＴＬ段１０２に関して実質的に同様に構成されている。特に、第２の入力ＪＴＬ段１０４は、ＡＣクロック信号ＣＬＫに関連する特定の個々のサンプリング位相に関連するＡＣ電流源として構成されたバイアス電流源１１０に対して互いに反対側に配置された一対のジョセフソン接合Ｊ_６およびＪ_７を含む。このバイアス電流は、第２のバイアスインダクタＬ_{ＢＩＡＳ２}を介して、およびインダクタＬ_９およびＬ_１０を介して流れる。しかしながら、第２の入力ＪＴＬ段１０４は、接地されたインダクタＬ_１１も含み、第２の入力ＪＴＬ段１０４はインダクタＬ_ＲＱＬを介して伝搬するパルス信号ＰＬＳに対応するフラクソンに応答して反フラクソンを生成する。従って、パルス信号ＰＬＳが第１の入力ＪＴＬ段１０２に供給されるのに応答して、第２の入力ＪＴＬ段１０４は、対応する反フラクソンを生成して、出力ＪＴＬ段１０６にＲＱＬ信号ＲＱＬ_Ｓを供給する。

出力ＪＴＬ段１０６は、第１および第２の入力ＪＴＬ段１０２および１０４と実質的に同様に配置される。出力ＪＴＬ段１０６は、ＲＱＬ信号ＲＱＬ_Ｓが伝搬する入力インダクタＬ_１２と、バイアス電流源１１２に関して互いに反対側に配置された一対のジョセフソン接合Ｊ_８およびＪ_９と、個々のインダクタＬ_１３およびＬ_１４を含む。しかしながら、バイアス電流源１１２は、ＡＣクロック信号ＣＬＫに関連する特定の個々のサンプリング位相に関連するＡＣ電流源として構成される。図３の例では、ＡＣ電流はバイアスインダクタＬ_{ＢＩＡＳ３}を介して供給される信号ＣＬＫとして示されており、ＡＣクロック信号ＣＬＫは同位相成分および直交位相成分を含む直交信号に対応することができる。従って、出力ＪＴＬ段１０６は、第１および第２のＪＴＬ段１０２および１０４によって生成されたＲＱＬ信号をＲＱＬ出力信号ＲＱＬ_ＯＵＴとして出力１１４に伝搬するように構成される。ＲＱＬ出力信号ＲＱＬ_ＯＵＴは、追加の回路（図示せず）によって処理することができる。従って、レシーバシステム１００は、ＳＦＱパルスに対して低減された帯域幅のパルス信号ＰＬＳに基づいて、伝送線路（例えば、伝送線路１６）からパルス信号ＰＬＳを受信するように構成することができる。

上記の説明は本開示の例である。もちろん、本開示を説明する目的のために構成要素または方法の考えられるあらゆる組み合わせを説明することは不可能であるが、当業者は本開示の多くのさらなる組み合わせおよび置換が可能であることを認識するであろう。従って、本開示は、添付の特許請求の範囲を含む本出願の範囲内に含まれるすべてのそのような代替形態、修正形態、および変形形態を包含することを意図している。
以下に、上記実施形態から把握できる技術思想を付記として記載する。
［付記１］
チップ間伝送システムであって、
超電導伝送ドライバシステムであって、
入力において受信した単一磁束量子（ＳＦＱ）パルスに応答してオフ状態から発振電圧状態に切り替えて制御ノードにおいて発振電圧を供給するように構成された少なくとも１つのジョセフソン接合を含むラッチングゲート段と、
前記制御ノードに接続され、発振電圧を伝送線路を介して伝送されるパルス信号に変換するように構成されたローパスフィルタ段とを含む、前記超電導伝送ドライバシステムと、
パルス信号を受信して、パルス信号をＳＦＱパルスに変換するように構成されたレシーバシステムと、
前記超電導伝送ドライバシステムと前記レシーバシステムとの間でパルス信号を伝搬するように構成された伝送線路と
を備えるチップ間伝送システム。
［付記２］
前記ラッチングゲート段は、自己リセット段を含み、前記自己リセット段は、前記制御ノードに接続されたＬＲローパスフィルタを含み、前記ＬＲローパスフィルタは、所定の期間に対応する前記ＬＲローパスフィルタの時定数に基づいて前記少なくとも１つのジョセフソン接合を前記発振電圧状態から前記オフ状態に切り替えるように発振電圧の減衰を提供するように構成されている、付記１に記載のシステム。
［付記３］
前記少なくとも１つのジョセフソン接合は、前記入力で受信されたＳＦＱパルスに応答して前記オフ状態から前記発振電圧状態に切り替えるために非分路となっている、付記１に記載のシステム。
［付記４］
ＳＦＱパルスを、正のフラクソンおよび負のフラクソンを含むＲＱＬパルスとして前記入力に供給するように構成されたレシプロカル量子論理（ＲＱＬ）ジョセフソン伝送線路（ＪＴＬ）をさらに備え、前記ラッチングゲート段は、前記負のフラクソンに応答してトリガして前記制御ノードにおいて前記負のフラクソンを実質的に打ち消すように配置された入力ジョセフソン接合を含む、付記１に記載のシステム。

Claims (14)

1. 超電導伝送ドライバシステムであって、
   正のフラクソンおよび負のフラクソンを含むＲＱＬパルスを入力に供給するように構成されたレシプロカル量子論理（ＲＱＬ）ジョセフソン伝送線路（ＪＴＬ）と、
   前記入力において受信したＲＱＬパルスに応答してオフ状態から発振電圧状態に切り替えて制御ノードにおいて発振電圧を供給するように構成された少なくとも１つのジョセフソン接合を含むラッチングゲート段であって、前記オフ状態は、前記ラッチングゲート段により生成された発振電圧が非活性化される状態として定義され、前記ラッチングゲート段は、前記負のフラクソンをリジェクトするように構成されている、前記ラッチングゲート段と、
   前記制御ノードに接続され、発振電圧を伝送線路を介して伝送されるパルス信号に変換するように構成されたローパスフィルタ段とを備える超電導伝送ドライバシステム。
2. 前記ラッチングゲート段は、前記制御ノードに接続され、所定の期間後に前記少なくとも１つのジョセフソン接合を前記発振電圧状態から前記オフ状態に切り替えて前記ラッチングゲート段をリセットするように構成された自己リセット段を含む、請求項１に記載のシステム。
3. 前記自己リセット段は、インダクタ−抵抗（ＬＲ）ローパスフィルタとして構成され、前記ＬＲローパスフィルタは、所定の期間に対応する前記ＬＲローパスフィルタの時定数に基づいて前記少なくとも１つのジョセフソン接合を前記発振電圧状態から前記オフ状態に切り替えるように発振電圧の短絡を提供するように構成されている、請求項２に記載のシステム。
4. 前記ラッチングゲート段は、前記入力で受信されたＲＱＬパルスおよびＤＣバイアス電流に応答して、前記少なくとも１つのジョセフソン接合を前記オフ状態から前記発振電圧状態に切り替えるように構成され、前記自己リセット段は、前記制御ノードと前記ＤＣバイアス電流の供給源とを相互接続するように構成される、請求項２に記載のシステム。
5. 前記少なくとも１つのジョセフソン接合は、非分路状態で前記入力で受信されたＲＱＬパルスに応答して前記オフ状態から前記発振電圧状態に切り替える、請求項１に記載のシステム。
6. 前記少なくとも１つのジョセフソン接合は、第１のインダクタを介して前記制御ノードに接続された第１のジョセフソン接合と、第２のインダクタを介して前記制御ノードに接続された第２のジョセフソン接合とを含み、前記第１のジョセフソン接合は、ＲＱＬパルスに応答してトリガして前記発振電圧状態に切り替えるように構成され、前記第２のジョセフソン接合は、前記第１のジョセフソン接合が前記発振電圧状態に切り替えることに応答してトリガして同様に前記発振電圧状態に切り替えるように構成される、請求項１に記載のシステム。
7. 前記ラッチングゲート段は、前記負のフラクソンに応答してトリガして前記制御ノードにおいて前記負のフラクソンを打ち消すように配置された入力ジョセフソン接合を含む、請求項１に記載のシステム。
8. 請求項１に記載の超電導伝送ドライバシステムを備えるチップ間伝送システムであって、
   前記パルス信号を受信して前記パルス信号を単一磁束量子（ＳＦＱ）パルスに変換するように構成されたレシーバシステムと、
   前記超電導伝送ドライバシステムと前記レシーバシステムとの間で前記パルス信号を伝搬するように構成されされた前記伝送線路と
   を備えるチップ間伝送システム。
9. 前記レシーバシステムは、ＲＱＬレシーバシステムとして構成され、前記レシーバシステムは、
   パルス信号を別の正のフラクソンに変換するように構成された第１のジョセフソン伝送線路（ＪＴＬ）と、
   前記第１のＪＴＬの出力と接地とを相互接続し、前記別の正のフラクソンに応答して別の負のフラクソンを生成して別のＲＱＬパルスを生成するように構成された第２のＪＴＬとをさらに含む、請求項８に記載のチップ間伝送システム。
10. 超電導伝送ドライバシステムであって、
    正のフラクソンおよび負のフラクソンを含むＲＱＬパルスを入力に供給するように構成されたレシプロカル量子論理（ＲＱＬ）ジョセフソン伝送線路（ＪＴＬ）と、
    前記入力において受信したＲＱＬパルスに応答してオフ状態から発振電圧状態に切り替えて制御ノードにおいて発振電圧を供給するように構成された少なくとも１つのジョセフソン接合を含むラッチングゲート段であって、ここで、前記ラッチングゲート段は、前記制御ノードに接続され、所定の期間後に前記少なくとも１つのジョセフソン接合を発振電圧状態からオフ状態に切り替えて前記ラッチングゲート段をリセットするように構成された自己リセット段を含み、前記オフ状態は、前記ラッチングゲート段により生成された発振電圧が非活性化される状態として定義され、前記ラッチングゲート段は、前記負のフラクソンをリジェクトするように構成されている、前記ラッチングゲート段と、
    前記制御ノードに接続され、発振電圧を伝送線路を介して伝送されるパルス信号に変換するように構成されたローパスフィルタ段とを備える超電導伝送ドライバシステム。
11. 前記自己リセット段は、インダクタ−抵抗（ＬＲ）ローパスフィルタとして構成され、前記ＬＲローパスフィルタは、所定の期間に対応する前記ＬＲローパスフィルタの時定数に基づいて前記少なくとも１つのジョセフソン接合を前記発振電圧状態から前記オフ状態に切り替えるように発振電圧の短絡を提供するように構成されている、請求項１０に記載のシステム。
12. 前記少なくとも１つのジョセフソン接合は、非分路状態で前記入力で受信されたＲＱＬパルスに応答して前記オフ状態から前記発振電圧状態に切り替える、請求項１０に記載のシステム。
13. 前記少なくとも１つのジョセフソン接合は、第１のインダクタを介して前記制御ノードに接続された第１のジョセフソン接合と、第２のインダクタを介して前記制御ノードに接続された第２のジョセフソン接合とを含み、前記第１のジョセフソン接合は、ＲＱＬパルスに応答してトリガして前記発振電圧状態に切り替えるように構成され、前記第２のジョセフソン接合は、前記第１のジョセフソン接合が前記発振電圧状態に切り替えることに応答してトリガして同様に前記発振電圧状態に切り替えるように構成される、請求項１０に記載のシステム。
14. 前記ラッチングゲート段は、前記負のフラクソンをリジェクトするように構成されており、前記ラッチングゲート段は、前記負のフラクソンに応答してトリガして前記制御ノードにおいて前記負のフラクソンを打ち消すように配置された入力ジョセフソン接合を含む、請求項１０に記載のシステム。