JP2022504428A - 共有のワードラインアンダードライブ制御を有するヘッダレスワードラインドライバ - Google Patents
共有のワードラインアンダードライブ制御を有するヘッダレスワードラインドライバ Download PDFInfo
- Publication number
- JP2022504428A JP2022504428A JP2021518950A JP2021518950A JP2022504428A JP 2022504428 A JP2022504428 A JP 2022504428A JP 2021518950 A JP2021518950 A JP 2021518950A JP 2021518950 A JP2021518950 A JP 2021518950A JP 2022504428 A JP2022504428 A JP 2022504428A
- Authority
- JP
- Japan
- Prior art keywords
- wordline
- transistor
- driver
- circuit
- node
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 claims description 13
- 238000010586 diagram Methods 0.000 abstract description 5
- 230000005669 field effect Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000002245 particle Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
- G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
- G11C11/418—Address circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
- G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/408—Address circuits
- G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/412—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using field-effect transistors only
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/52—Protection of memory contents; Detection of errors in memory contents
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/02—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding parasitic signals
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C2029/0409—Online test
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Static Random-Access Memory (AREA)
Abstract
【選択図】図4
Description
Claims (15)
- 装置であって、
ワードライン入力信号を受信し、ワードラインドライバ出力信号をワードラインに供給するワードラインドライバ回路と、
ワードラインアンダードライブ回路と、を備え、
前記ワードラインドライバ回路は、前記ワードラインドライバ出力信号に結合された第1の通電端子と、第1のノードに結合された第2の通電端子と、を有するトランジスタを含み、
前記トランジスタのゲートは、前記ワードライン入力信号に結合されており、前記トランジスタは、前記ワードラインがアサートされている間、前記ワードラインから前記第1のノードへの経路を提供し、
前記ワードラインアンダードライブ回路は、前記第1のノードと供給ノードとの間に結合されており、前記ワードライン出力信号の電圧を低減させる、
装置。 - 前記ワードラインアンダードライブ回路は、前記第1のノードと接地ノードとの間に並列に結合された複数のプルダウントランジスタを含む、
請求項1の装置。 - 前記第1のトランジスタ及び前記プルダウントランジスタは、高閾値電圧デバイスである、
請求項2の装置。 - 複数のワードラインを複数のメモリセルに供給する、前記ワードラインドライバ回路を含む複数のワードラインドライバ回路を備え、
前記複数のワードラインドライバ回路は、前記第1のノードにおいて前記プルダウントランジスタに結合されている、
請求項2の装置。 - 前記ワードラインアンダードライブ回路の前記複数のトランジスタのうち1つ以上のトランジスタは、前記複数のトランジスタのうち少なくとも他のトランジスタとサイズが異なる、
請求項2の装置。 - 前記プルダウントランジスタのゲートにそれぞれ供給される複数の制御信号であって、前記制御信号に従って、オンになるプルダウントランジスタの数を変化させる、複数の制御信号を備える、
請求項2の装置。 - 前記トランジスタはPMOSトランジスタであり、前記プルダウントランジスタはPMOSトランジスタである、
請求項1~3の何れかの装置。 - 前記ワードラインドライバ回路はインバータを含む、
請求項1~3の何れかの装置。 - ワードライン入力信号をワードラインドライバ回路に供給し、ワードラインドライバ出力信号を前記ワードラインドライバ回路からワードラインに供給することと、
前記ワードラインがアサートされている間、トランジスタがオンになり、前記ワードラインがデアサートされている間、前記トランジスタがオフになる、前記ワードライン入力信号を前記トランジスタのゲートに供給することと、
前記トランジスタと接地ノードとの間に結合されたワードラインアンダードライブ回路を含む経路を、前記ワードラインがアサートされている間、前記ワードラインから前記トランジスタを介して前記接地ノードまで提供することによって、前記ワードラインの電圧を低減することと、を含む、
方法。 - 前記トランジスタの各々に供給される複数のゲート制御信号に従って、前記ワードラインアンダードライブ回路内の前記トランジスタのうちオンにされるトランジスタの数を変化させることによって、前記ワードラインの前記電圧を調整することを含む、
請求項9の方法。 - 他のドライバ回路の他のトランジスタを介する経路を、他のワードラインから前記接地ノードまでの他のワードラインのために提供することであって、前記経路は、前記ワードラインアンダードライブ回路を含み、これにより、前記他のワードラインがアサートされている間、前記他のワードラインの電圧を低減する、ことを含む、
請求項9又は10の方法。 - 前記第1のトランジスタ及び前記ワードラインアンダードライブ回路のトランジスタは、高閾値電圧デバイスである、
請求項9又は10の方法。 - 前記ワードラインアンダードライブ回路を使用して、第2のワードラインの第2のワードライン電圧を低減することを含む、
請求項9又は10の方法。 - 前記第2のワードライン及び前記ワードラインのうち何れかのみを一度にアサートすることを含む、
請求項13の方法。 - 前記ワードラインドライバ回路が、前記ワードライン入力信号を反転して、前記ワードラインドライバ出力信号を生成することを含む、
請求項9又は10の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US16/189,185 | 2018-11-13 | ||
US16/189,185 US10541013B1 (en) | 2018-11-13 | 2018-11-13 | Headerless word line driver with shared wordline underdrive control |
PCT/US2019/038212 WO2020101748A1 (en) | 2018-11-13 | 2019-06-20 | Headerless word line driver with shared word line underdrive control |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2022504428A true JP2022504428A (ja) | 2022-01-13 |
JP7364670B2 JP7364670B2 (ja) | 2023-10-18 |
Family
ID=69167198
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021518950A Active JP7364670B2 (ja) | 2018-11-13 | 2019-06-20 | 共有のワードラインアンダードライブ制御を有するヘッダレスワードラインドライバ |
Country Status (6)
Country | Link |
---|---|
US (1) | US10541013B1 (ja) |
EP (1) | EP3881321A4 (ja) |
JP (1) | JP7364670B2 (ja) |
KR (1) | KR20210076162A (ja) |
CN (1) | CN112997252A (ja) |
WO (1) | WO2020101748A1 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11715514B2 (en) | 2021-05-06 | 2023-08-01 | Advanced Micro Devices, Inc. | Latch bit cells |
US11804262B2 (en) * | 2021-06-17 | 2023-10-31 | Nvidia Corp. | Area efficient memory cell read disturb mitigation |
US12009025B2 (en) | 2021-06-25 | 2024-06-11 | Advanced Micro Devices, Inc. | Weak precharge before write dual-rail SRAM write optimization |
US11984151B2 (en) | 2021-07-09 | 2024-05-14 | Stmicroelectronics International N.V. | Adaptive bit line overdrive control for an in-memory compute operation where simultaneous access is made to plural rows of a static random access memory (SRAM) |
US12087356B2 (en) | 2021-07-09 | 2024-09-10 | Stmicroelectronics International N.V. | Serial word line actuation with linked source voltage supply modulation for an in-memory compute operation where simultaneous access is made to plural rows of a static random access memory (SRAM) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001508222A (ja) * | 1997-01-06 | 2001-06-19 | マイクロン テクノロジー,インコーポレイテッド | 調整可能出力ドライバ回路 |
JP2008262637A (ja) * | 2007-04-12 | 2008-10-30 | Matsushita Electric Ind Co Ltd | 半導体集積回路 |
US20120033522A1 (en) * | 2010-08-09 | 2012-02-09 | National Chiao Tung University | Variation-tolerant word-line under-drive scheme for random access memory |
JP2012195033A (ja) * | 2011-03-16 | 2012-10-11 | Ricoh Co Ltd | 半導体記憶装置 |
US20130155793A1 (en) * | 2011-12-19 | 2013-06-20 | Ati Technologies Ulc | Memory access control system and method |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6618279B2 (en) * | 2001-08-06 | 2003-09-09 | International Business Machines Corporation | Method and apparatus for adjusting control circuit pull-up margin for content addressable memory (CAM) |
JP5100035B2 (ja) * | 2005-08-02 | 2012-12-19 | ルネサスエレクトロニクス株式会社 | 半導体記憶装置 |
US8164964B2 (en) * | 2009-09-16 | 2012-04-24 | Arm Limited | Boosting voltage levels applied to an access control line when accessing storage cells in a memory |
US9064550B2 (en) * | 2011-10-24 | 2015-06-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method and apparatus for word line suppression |
US9257199B2 (en) | 2013-07-24 | 2016-02-09 | Advanced Micro Devices, Inc. | Canary circuit with passgate transistor variation |
US9202538B2 (en) * | 2013-12-05 | 2015-12-01 | Infineon Technologies Ag | Wordline activation |
EP2988305B8 (en) | 2014-08-18 | 2020-03-11 | Synopsys, Inc. | Memory device using a two phas write scheme to improve low voltage write ability |
JP2016062625A (ja) * | 2014-09-17 | 2016-04-25 | マイクロン テクノロジー, インク. | 半導体装置 |
TWI588827B (zh) * | 2015-02-06 | 2017-06-21 | 円星科技股份有限公司 | 隨機存取記憶體與記憶體存取方法 |
US9940997B2 (en) * | 2016-05-02 | 2018-04-10 | Stmicroelectronics International N.V. | Method and apparatus for enhancing read stability of a static random access memory circuit in low voltage operation |
US9997236B1 (en) | 2016-12-12 | 2018-06-12 | Stmicroelectronics International N.V. | Read assist circuit with process, voltage and temperature tracking for a static random access memory (SRAM) |
-
2018
- 2018-11-13 US US16/189,185 patent/US10541013B1/en active Active
-
2019
- 2019-06-20 KR KR1020217017694A patent/KR20210076162A/ko not_active Application Discontinuation
- 2019-06-20 WO PCT/US2019/038212 patent/WO2020101748A1/en unknown
- 2019-06-20 CN CN201980072101.0A patent/CN112997252A/zh active Pending
- 2019-06-20 EP EP19885940.7A patent/EP3881321A4/en active Pending
- 2019-06-20 JP JP2021518950A patent/JP7364670B2/ja active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001508222A (ja) * | 1997-01-06 | 2001-06-19 | マイクロン テクノロジー,インコーポレイテッド | 調整可能出力ドライバ回路 |
JP2008262637A (ja) * | 2007-04-12 | 2008-10-30 | Matsushita Electric Ind Co Ltd | 半導体集積回路 |
US20120033522A1 (en) * | 2010-08-09 | 2012-02-09 | National Chiao Tung University | Variation-tolerant word-line under-drive scheme for random access memory |
JP2012195033A (ja) * | 2011-03-16 | 2012-10-11 | Ricoh Co Ltd | 半導体記憶装置 |
US20130155793A1 (en) * | 2011-12-19 | 2013-06-20 | Ati Technologies Ulc | Memory access control system and method |
Also Published As
Publication number | Publication date |
---|---|
WO2020101748A1 (en) | 2020-05-22 |
JP7364670B2 (ja) | 2023-10-18 |
EP3881321A4 (en) | 2022-08-03 |
KR20210076162A (ko) | 2021-06-23 |
US10541013B1 (en) | 2020-01-21 |
EP3881321A1 (en) | 2021-09-22 |
CN112997252A (zh) | 2021-06-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7364670B2 (ja) | 共有のワードラインアンダードライブ制御を有するヘッダレスワードラインドライバ | |
US10783958B2 (en) | Tunable negative bitline write assist and boost attenuation circuit | |
KR100381968B1 (ko) | 고속동작용디램 | |
US20180261278A1 (en) | Read assist circuit with process, voltage and temperature tracking for a static random access memory (sram) | |
US20070081379A1 (en) | Write assist for latch and memory circuits | |
US5274597A (en) | Semiconductor memory device capable of driving divided word lines at high speed | |
JP2006318642A (ja) | ダイナミックランダムアクセスメモリ | |
JP2005072599A (ja) | 無負荷nmos4トランジスタ・ダイナミック・デュアルvtsramセル | |
CN112133346B (zh) | 用于控制字线放电的设备和方法 | |
TWI774284B (zh) | 記憶體裝置以及操作其的方法及設備 | |
JP4448276B2 (ja) | Camセル | |
KR100272672B1 (ko) | 다이나믹 씨모오스 회로 | |
US7274590B2 (en) | Random access memory with stability enhancement and early read elimination | |
JP2003030991A (ja) | メモリ | |
US6049503A (en) | Wordline driving circuit in semiconductor memory | |
KR100336255B1 (ko) | 부 문턱 전류 컷-오프용 트랜지스터를 갖는 반도체 집적회로 | |
US7623400B2 (en) | Memory device with programmable control for activation of read amplifiers | |
JP6346100B2 (ja) | 半導体記憶装置 | |
JPH05282866A (ja) | ビットライン制御回路 | |
KR100295807B1 (ko) | 다이나믹씨모오스회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220524 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230531 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230606 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230901 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230919 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20231005 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7364670 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |