JP2022185100A - 劈開技法を用いて基板を除去する方法 - Google Patents

劈開技法を用いて基板を除去する方法 Download PDF

Info

Publication number
JP2022185100A
JP2022185100A JP2022163051A JP2022163051A JP2022185100A JP 2022185100 A JP2022185100 A JP 2022185100A JP 2022163051 A JP2022163051 A JP 2022163051A JP 2022163051 A JP2022163051 A JP 2022163051A JP 2022185100 A JP2022185100 A JP 2022185100A
Authority
JP
Japan
Prior art keywords
substrate
iii
layer
nitride
gan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022163051A
Other languages
English (en)
Other versions
JP2022185100A5 (ja
Inventor
剛 神川
Takeshi Kamikawa
ガンドロトゥーラ スリニヴァス
Gandrothula Srinivas
リー ホンジャン
Hongjian Li
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of California
Original Assignee
University of California
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of California filed Critical University of California
Publication of JP2022185100A publication Critical patent/JP2022185100A/ja
Publication of JP2022185100A5 publication Critical patent/JP2022185100A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H01L21/7813—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate leaving a reusable substrate, e.g. epitaxial lift off
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0201—Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth
    • H01S5/0202—Cleaving
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0217—Removal of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H01S2304/12—Pendeo epitaxial lateral overgrowth [ELOG], e.g. for growing GaN based blue laser diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
    • H01S5/32341—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm blue laser based on GaN or GaP

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)

Abstract

【課題】劈開技法を用いて、ＩＩＩ族窒化物系半導体層から基板を除去する方法を提供する。【解決手段】方法は、成長制限マスクを、基板の上または上方に形成し、１つ以上のＩＩＩ族窒化物系半導体層を、成長制限マスクを使用して、基板の上または上方に成長させ、ＩＩＩ族窒化物系半導体層を、支持基板または膜に接合し、その後、基板の表面上で劈開技法を使用して、基板から除去する。ＩＩＩ族窒化物基板と、ＩＩＩ族窒化物系半導体層に接合される支持基板または膜との間の熱膨張の差異に起因して、ＩＩＩ族窒化物系半導体層が基板から除去される前に、応力をＩＩＩ族窒化物系半導体層に生じさせる。ＩＩＩ族窒化物系半導体層を除去された基板は再生利用でき、素子製作のためのコスト節約をもたらすことができる。【選択図】図１８

Description

（関連出願の相互参照）
本願は、以下の同時係属中かつ本発明の譲受人に譲渡された出願の３５ Ｕ．Ｓ．Ｃ．Ｓｅｃｔｉｏｎ １１９（ｅ）（米国特許法第１１９条（ｅ））下の利益を主張する。
Ｔａｋｅｓｈｉ Ｋａｍｉｋａｗａ、Ｓｒｉｎｉｖａｓ Ｇａｎｄｒｏｔｈｕｌａ、およびＨｏｎｇｊｉａｎ Ｌｉによる、「ＭＥＴＨＯＤ ＯＦ ＲＥＭＯＶＩＮＧ Ａ ＳＵＢＳＴＲＡＴＥ ＷＩＴＨ Ａ ＣＬＥＡＶＩＮＧ ＴＥＣＨＮＩＱＵＥ」と題され、２０１７年９月１５日に出願された米国仮特許出願第６２／５５９，３７８号（弁理士整理番号第３０７９４．０６５９ＵＳＰ１ （ＵＣ ２０１８－０８６－１）号）。
本願は、参照することによって本明細書に組み込まれる。
本願は、以下の同時係属中かつ本発明の譲受人に譲渡された出願に関する。
その出願が、Ｔａｋｅｓｈｉ Ｋａｍｉｋａｗａ、Ｓｒｉｎｉｖａｓ Ｇａｎｄｒｏｔｈｕｌａ、Ｈｏｎｇｊｉａｎ Ｌｉ、およびＤａｎｉｅｌ Ａ．Ｃｏｈｅｎによる、「ＭＥＴＨＯＤ ＯＦ ＲＥＭＯＶＩＮＧ Ａ ＳＵＢＳＴＲＡＴＥ」と題され、２０１７年５月５日に出願された、同時係属中かつ本発明の譲受人に譲渡された米国仮特許出願第６２／５０２，２０５号（弁理士整理番号第３０７９４．０６５３ＵＳＰ１ （ＵＣ ２０１７－６２１－１））の３５ Ｕ．Ｓ．Ｃ．Ｓｅｃｔｉｏｎ １１９（ｅ）（米国特許法第１１９条（ｅ））下の利益を主張するＴａｋｅｓｈｉ Ｋａｍｉｋａｗａ、Ｓｒｉｎｉｖａｓ Ｇａｎｄｒｏｔｈｕｌａ、 Ｈｏｎｇｊｉａｎ Ｌｉ、およびＤａｎｉｅｌ Ａ．Ｃｏｈｅｎによる、「ＭＥＴＨＯＤ ＯＦ ＲＥＭＯＶＩＮＧ Ａ ＳＵＢＳＴＲＡＴＥ」と題され、２０１８年５月７日に出願された、ＰＣＴ国際特許出願第ＰＣＴ／ＵＳ１８／３１３９３号（弁理士整理番号第３０７９４．０６５３ＷＯＵ１ （ＵＣ ２０１７－６２１－２）号）。
Ｔａｋｅｓｈｉ Ｋａｍｉｋａｗａ、Ｓｒｉｎｉｖａｓ Ｇａｎｄｒｏｔｈｕｌａ、およびＨｏｎｇｊｉａｎ Ｌｉによる、「ＭＥＴＨＯＤ ＯＦ ＦＡＢＲＩＣＡＴＩＮＧ ＮＯＮ－ＰＯＬＡＲ ＡＮＤ ＳＥＭＩ－ＰＯＬＡＲ ＤＥＶＩＣＥＳ ＵＳＩＮＧ ＥＰＩＴＡＸＩＡＬ ＬＡＴＥＲＡＬ ＯＶＥＲＧＲＯＷＴＨ」と題され、２０１８年３月３０日に出願された米国仮特許出願第６２／６５０，４８７号（弁理士整理番号第３０７９４．０６８０ＵＳＰ１ （ＵＣ ２０１８－４２７－１）号）。
それらの全ては、参照することによって本明細書に組み込まれる。
（発明の分野）
本発明は、劈開技法を用いてＩＩＩ族窒化物系半導体層からＩＩＩ族窒化物系基板を除去する方法に関する。
多くの素子製造業者が、自立型バルクＧａＮ基板を使用し、照明、光学記憶装置、および他の目的のためのレーザダイオード（ＬＤ）および発光ダイオード（ＬＥＤ）を生産している。ＧａＮ基板は、ＧａＮ基板上でのホモエピタキシャル成長によって、低い欠陥密度を有する高品質のＩＩＩ族窒化物系半導体層を得ることが容易であるという点で、魅力的である。
しかしながら、典型的に、ハイドライド気相エピタキシ（ＨＶＰＥ）を使用して生産される、ＧａＮ基板は、非常に高価である。さらに、非極性および半極性ＧａＮ基板は、極性（ｃ面）ＧａＮ基板よりはるかに高価である。例えば、２インチの極性ＧａＮ基板は、約＄１，０００／ウエハの費用がかかる一方、２インチの非極性または半極性ＧａＮ基板は、約＄１０，０００／ウエハの費用がかかる。
結果として、研究者らは、素子が製造された後のＧａＮ基板からＩＩＩ族窒化物系半導体層を除去することを調査している。そのような技法は、再生利用され得るＧａＮ基板をもたらし、それは、顧客のための非常に安価かつ高品質のＧａＮ基板を提供するであろう。
レーザアブレーションまたは他の技法を使用して、ヘテロ界面において、サファイア／ＧａＮ、Ｓｉ／ＧａＮ等の異種基板からエピタキシャル層を除去することは、容易である。しかしながら、ＧａＮ基板およびＩＩＩ族窒化物系半導体層は、ヘテロ界面を欠き、それは、ＧａＮ基板からＩＩＩ族窒化物系半導体層を除去することを困難にする。
その結果、容易な様式で、ＩＩＩ族窒化物系基板または層からＩＩＩ族窒化物系半導体層を除去する技法の必要性が、存在する。
１つの以前の技法では、ＧａＮ層は、引っ張り歪の下で金属のストレッサ層によって剥離される。例えば、Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｅｘｐｒｅｓｓ ６ （２０１３） １１２３０１および米国特許第８，４５０，１８４号（特許文献１）（その両方は、参照することによって本明細書に組み込まれる）を参照されたい。具体的に、この技法は、ＧａＮ層の中央において剥離することを使用する。
しかしながら、剥離面上の表面形態は、粗く、この技法は、剥離位置において制御されることができない。さらに、この除去方法は、除去されている層内の余分な曲がりに起因して、半導体層を損傷し得、それは、意図しない方向の亀裂をもたらし得る。したがって、いかなるそのような損傷および表面粗さも、低減させることが必要である。
別の従来の技法は、ＧａＮ基板から素子構造を除去するための犠牲層の光電気化学（ＰＥＣ）エッチングの使用であるが、これは、長い時間を要し、いくつかの複雑なプロセスを伴う。さらに、これらのプロセスからの収率は、業界の期待に到達していない。
したがって、当分野において、特に、ＧａＮ薄膜がＧａＮ基板上に成長させられる場合、ＩＩＩ族窒化物系半導体層からＩＩＩ族窒化物系基板を除去する改良された方法の必要性が、存在する。本発明は、この必要性を充足する。
米国特許第８，４５０，１８４号明細書
上で説明される従来技術における限界を克服し、本明細書を熟読し、理解すると明白であろう他の限界を克服するために、本発明は、劈開技法を用いてＩＩＩ族窒化物系半導体層からＩＩＩ族窒化物基板を除去する方法を開示する。方法は、成長制限マスクまたは層上におけるＩＩＩ族窒化物系半導体層のエピタキシャル側方過成長（ＥＬＯ）；ＩＩＩ族窒化物基板と、ＩＩＩ族窒化物系半導体層に接触させられた支持基板もしくは膜との間の熱膨張の差異に起因するＩＩＩ族窒化物系半導体層への応力の印加；および、ＩＩＩ族窒化物系基板上における非極性（ｍ面）成長表面上の劈開点からのＩＩＩ族窒化物系半導体層の劈開を使用する。除去されると、ＩＩＩ族窒化物系基板は、再生利用され、素子製作のためのコスト節約をもたらすことができる。方法は、レーザダイオードおよび発光ダイオードの両方の製作における利点、すなわち、ＩＩＩ族窒化物系基板の容易な除去、ＩＩＩ族窒化物系半導体層への殆どない損傷、平滑な劈開面、ならびに短い加工時間を提供する。
本発明は、例えば、以下の項目を提供する。
（項目１）
基板を除去する方法であって、前記方法は、
基板の上または上方に成長制限マスクを形成することと、
前記成長制限マスクを使用して、前記基板の上または上方に１つ以上のＩＩＩ族窒化物系半導体層を成長させることと、
前記ＩＩＩ族窒化物系半導体層を支持基板または膜に接触させることと、
劈開技法を使用して、前記基板から前記ＩＩＩ族窒化物系半導体層を除去することと
を含む、方法。
（項目２）
前記ＩＩＩ族窒化物基板と、前記ＩＩＩ族窒化物系半導体層に接触させられた前記支持基板または膜との間の熱膨張の差異によって、前記ＩＩＩ族窒化物系半導体層に応力を生じさせることをさらに含む、項目１に記載の方法。
（項目３）
前記基板は、ＩＩＩ族窒化物系基板または異種もしくはヘテロ基板である、項目１に記載の方法。
（項目４）
前記基板は、前記ＩＩＩ族窒化物系半導体層が除去された後、再生利用される、項目１に記載の方法。
（項目５）
前記劈開技法は、前記基板のｍ面表面に対して使用される、項目１に記載の方法。
（項目６）
前記ＩＩＩ族窒化物系半導体層は、前記基板から除去された後、劈開表面を有する、項目１に記載の方法。
（項目７）
前記劈開表面は、少なくともｍ面表面を備えている、項目６に記載の方法。
（項目８）
前記成長制限マスクは、前記ＩＩＩ族窒化物系半導体層が前記基板から除去されることに先立って、少なくとも部分的に除去される、項目１に記載の方法。
（項目９）
前記成長制限マスクは、パターン化されている、項目１に記載の方法。
（項目１０）
前記成長制限マスクは、複数の開口エリアを含む、項目９に記載の方法。
（項目１１）
前記ＩＩＩ族窒化物系半導体層のうちの少なくとも１つは、エピタキシャル側方過成長（ＥＬＯ）によって成長させられる、項目１に記載の方法。
（項目１２）
前記ＥＬＯは、前記ＩＩＩ族窒化物系半導体層が合体する前に停止させられる、項目１１に記載の方法。
（項目１３）
前記基板から前記ＩＩＩ族窒化物系半導体層をはぐことをさらに含む、項目１に記載の方法。
（項目１４）
項目１に記載の方法によって製作された素子。
（項目１５）
基板を除去する方法であって、前記方法は、
基板の上または上方に１つ以上のＩＩＩ族窒化物系半導体層を成長させることと、
前記ＩＩＩ族窒化物系半導体層を支持基板または膜に接触させることと、
劈開技法を使用して、前記基板から前記ＩＩＩ族窒化物系半導体層を除去することと
を含み、
前記劈開技法は、劈開長に対して実施され、前記劈開長は、前記ＩＩＩ族窒化物系半導体層から形成される素子のサイズより狭い、方法。
（項目１６）
前記劈開技法が実施される前記基板の表面は、前記基板のｍ面表面である、項目１５に記載の方法。
（項目１７）
前記ＩＩＩ族窒化物系半導体層は、少なくとも部分的にｍ面層から成る、項目１５に記載の方法。
（項目１８）
項目１５に記載の方法によって製作された素子。
（項目１９）
基板を除去する方法であって、前記方法は、
前記基板の上または上方に１つ以上のＩＩＩ族窒化物系半導体層を成長させることであって、前記ＩＩＩ族窒化物系半導体層は、犠牲層を含む、ことと、
前記犠牲層が露出させられるまで、前記ＩＩＩ族窒化物系半導体層をエッチングすることと、
前記犠牲層を選択的にエッチングし、選択的にアンダーカットノッチを形成することと、
前記ＩＩＩ族窒化物系半導体層を支持基板または膜に接触させることと、
劈開技法を使用して、前記基板から前記ＩＩＩ族窒化物系半導体層を除去することと
を含む、方法。
ここで、図面を参照する（同一の参照番号は、全体を通して対応する部分を表す）。
図１は、本発明に従って製作される素子構造の概略図である。
図２（ａ）、２（ｂ）、２（ｃ）、２（ｄ）、２（ｅ）、および２（ｆ）は、素子構造の製作中に実施されるステップを図示する概略図である。 図２（ａ）、２（ｂ）、２（ｃ）、２（ｄ）、２（ｅ）、および２（ｆ）は、素子構造の製作中に実施されるステップを図示する概略図である。 図２（ａ）、２（ｂ）、２（ｃ）、２（ｄ）、２（ｅ）、および２（ｆ）は、素子構造の製作中に実施されるステップを図示する概略図である。 図２（ａ）、２（ｂ）、２（ｃ）、２（ｄ）、２（ｅ）、および２（ｆ）は、素子構造の製作中に実施されるステップを図示する概略図である。 図２（ａ）、２（ｂ）、２（ｃ）、２（ｄ）、２（ｅ）、および２（ｆ）は、素子構造の製作中に実施されるステップを図示する概略図である。 図２（ａ）、２（ｂ）、２（ｃ）、２（ｄ）、２（ｅ）、および２（ｆ）は、素子構造の製作中に実施されるステップを図示する概略図である。
図３（ａ）および３（ｂ）は、成長制限マスクおよび成長制限マスクの開口エリアを図示する。 図３（ａ）および３（ｂ）は、成長制限マスクおよび成長制限マスクの開口エリアを図示する。
図４（ａ）および４（ｂ）は、成長制限マスクの平坦な表面領域および層曲がり領域を図示する。
図４（ａ）および４（ｂ）は、成長制限マスクの平坦な表面領域および層曲がり領域を図示する。 図５は、曲げられた活性領域を図示する。
図６は、光学共振器に対して垂直な方向に沿った窒化物半導体レーザバーの断面図である。
図７（ａ）および７（ｂ）は、レーザファセットが形成される方法およびチップスクライビングが実施される方法を図示する。 図７（ａ）および７（ｂ）は、レーザファセットが形成される方法およびチップスクライビングが実施される方法を図示する。
図８は、島状ＩＩＩ族窒化物系半導体層を除去した後のＩＩＩ族窒化物系基板の（１－１００）表面、および基準としての（０００１）表面の走査電子顕微鏡（ＳＥＭ）画像を示す。
図９（ａ）および９（ｂ）は、基板から除去された後の３００μｍを超える長さを伴うバーである島状ＩＩＩ族窒化物系半導体層のＳＥＭ画像である。 図９（ａ）および９（ｂ）は、基板から除去された後の３００μｍを超える長さを伴うバーである島状ＩＩＩ族窒化物系半導体層のＳＥＭ画像である。
図１０（ａ）、１０（ｂ）、１０（ｃ）、１０（ｄ）、１０（ｅ）、１０（ｆ）、１０（ｇ）、および１０（ｈ）は、異なる表面配向上のＩＩＩ族窒化物系半導体層の概略図ならびにＳＥＭ画像である。 図１０（ａ）、１０（ｂ）、１０（ｃ）、１０（ｄ）、１０（ｅ）、１０（ｆ）、１０（ｇ）、および１０（ｈ）は、異なる表面配向上のＩＩＩ族窒化物系半導体層の概略図およびＳＥＭ画像である。 図１０（ａ）、１０（ｂ）、１０（ｃ）、１０（ｄ）、１０（ｅ）、１０（ｆ）、１０（ｇ）、および１０（ｈ）は、異なる表面配向上のＩＩＩ族窒化物系半導体層の概略図およびＳＥＭ画像である。 図１０（ａ）、１０（ｂ）、１０（ｃ）、１０（ｄ）、１０（ｅ）、１０（ｆ）、１０（ｇ）、および１０（ｈ）は、異なる表面配向上のＩＩＩ族窒化物系半導体層の概略図およびＳＥＭ画像である。 図１０（ａ）、１０（ｂ）、１０（ｃ）、１０（ｄ）、１０（ｅ）、１０（ｆ）、１０（ｇ）、および１０（ｈ）は、異なる表面配向上のＩＩＩ族窒化物系半導体層の概略図およびＳＥＭ画像である。
図１１（ａ）、１１（ｂ）、および１１（ｃ）は、支持基板としてのテープの使用を図示する。 図１１（ａ）、１１（ｂ）、および１１（ｃ）は、支持基板としてのテープの使用を図示する。 図１１（ａ）、１１（ｂ）、および１１（ｃ）は、支持基板としてのテープの使用を図示する。
図１２（ａ）、１２（ｂ）、１２（ｃ）、１２（ｄ）、１２（ｅ）、１２（ｆ）、１２（ｇ）、１２（ｈ）、および１２（ｉ）は、ＥＬＯ ＡｌＧａＮ層を図示する。 図１２（ａ）、１２（ｂ）、１２（ｃ）、１２（ｄ）、１２（ｅ）、１２（ｆ）、１２（ｇ）、１２（ｈ）、および１２（ｉ）は、ＥＬＯ ＡｌＧａＮ層を図示する。 図１２（ａ）、１２（ｂ）、１２（ｃ）、１２（ｄ）、１２（ｅ）、１２（ｆ）、１２（ｇ）、１２（ｈ）、および１２（ｉ）は、ＥＬＯ ＡｌＧａＮ層を図示する。 図１２（ａ）、１２（ｂ）、１２（ｃ）、１２（ｄ）、１２（ｅ）、１２（ｆ）、１２（ｇ）、１２（ｈ）、および１２（ｉ）は、ＥＬＯ ＡｌＧａＮ層を図示する。
図１３（ａ）、１３（ｂ）、および１３（ｃ）は、互いに合体するＥＬＯ ＩＩＩ族窒化物層を図示する。 図１３（ａ）、１３（ｂ）、および１３（ｃ）は、互いに合体するＥＬＯ ＩＩＩ族窒化物層を図示する。 図１３（ａ）、１３（ｂ）、および１３（ｃ）は、互いに合体するＥＬＯ ＩＩＩ族窒化物層を図示する。
図１４は、垂直共振器面発光レーザ（ＶＣＳＥＬ）の概略図である。
図１５（ａ）、１５（ｂ）、１５（ｃ）、１５（ｄ）、１５（ｅ）、および１５（ｆ）は、斜エッチングを使用する劈開技法を図示する。 図１５（ａ）、１５（ｂ）、１５（ｃ）、１５（ｄ）、１５（ｅ）、および１５（ｆ）は、斜エッチングを使用する劈開技法を図示する。 図１５（ａ）、１５（ｂ）、１５（ｃ）、１５（ｄ）、１５（ｅ）、および１５（ｆ）は、斜エッチングを使用する劈開技法を図示する。 図１５（ａ）、１５（ｂ）、１５（ｃ）、１５（ｄ）、１５（ｅ）、および１５（ｆ）は、斜エッチングを使用する劈開技法を図示する。 図１５（ａ）、１５（ｂ）、１５（ｃ）、１５（ｄ）、１５（ｅ）、および１５（ｆ）は、斜エッチングを使用する劈開技法を図示する。 図１５（ａ）、１５（ｂ）、１５（ｃ）、１５（ｄ）、１５（ｅ）、および１５（ｆ）は、斜エッチングを使用する劈開技法を図示する。
図１６（ａ）および１６（ｂ）は、マイクロＬＥＤを製作するためのパターン化された基板の使用を図示する。 図１６（ａ）および１６（ｂ）は、マイクロＬＥＤを製作するためのパターン化された基板の使用を図示する。
図１７（ａ）、１７（ｂ）、１７（ｃ）、１７（ｄ）、１７（ｅ）、および１７（ｆ）は、半導体層の除去における光電気化学（ＰＥＣ）エッチングの使用を図示する。 図１７（ａ）、１７（ｂ）、１７（ｃ）、１７（ｄ）、１７（ｅ）、および１７（ｆ）は、半導体層の除去における光電気化学（ＰＥＣ）エッチングの使用を図示する。 図１７（ａ）、１７（ｂ）、１７（ｃ）、１７（ｄ）、１７（ｅ）、および１７（ｆ）は、半導体層の除去における光電気化学（ＰＥＣ）エッチングの使用を図示する。 図１７（ａ）、１７（ｂ）、１７（ｃ）、１７（ｄ）、１７（ｅ）、および１７（ｆ）は、半導体層の除去における光電気化学（ＰＥＣ）エッチングの使用を図示する。 図１７（ａ）、１７（ｂ）、１７（ｃ）、１７（ｄ）、１７（ｅ）、および１７（ｆ）は、半導体層の除去における光電気化学（ＰＥＣ）エッチングの使用を図示する。 図１７（ａ）、１７（ｂ）、１７（ｃ）、１７（ｄ）、１７（ｅ）、および１７（ｆ）は、半導体層の除去における光電気化学（ＰＥＣ）エッチングの使用を図示する。
図１８は、本発明の製作方法によって実施されるステップを図示するフローチャートである。
以下の好ましい実施形態の説明では、本発明が実践され得る具体的な実施形態が、参照される。本発明の範囲から逸脱することなく他の実施形態が利用され、構造的な変更が成され得ることを理解されたい。
（概要）
本発明は、異種またはヘテロ基板を支持基板として使用して、エピタキシャルに成長させられたＩＩＩ族窒化物系半導体層からＩＩＩ族窒化物系基板を除去する方法を開示し、具体的に、ＩＩＩ族窒化物系基板が再生利用され得るように、劈開技法を用いてＩＩＩ族窒化物系半導体層からＩＩＩ族窒化物系基板を除去する方法を開示する。
それが成長制限マスクを通したＩＩＩ族窒化物層の成長を可能にする限り、ＧａＮ等の任意のＩＩＩ族窒化物系基板が、使用され得る。代替実施形態では、サファイア（Ａｌ２Ｏ３）、ＳｉＣ、ＬｉＡｌＯ２、Ｓｉ等の異種またはヘテロ基板が、ＩＩＩ族窒化物系基板に取って代わり得る。
ＩＩＩ族窒化物系半導体層およびＩＩＩ族窒化物系基板は、化学式ＢｗＡｌｘＧａｙＩｎｚＮ（式中、０≦ｗ≦１、０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、およびｗ＋ｘ＋ｙ＋ｚ＝１である）を有する、（Ｂ，Ａｌ，Ｇａ，Ｉｎ）Ｎ半導体に関連する任意の組成物または材料を指す。さらに、本発明の範囲内の組成物および材料は、ある量のドーパントおよび／または他の不純物材料および／またはＭｇ、Ｓｉ、Ｏ、Ｃ、Ｈ等の他の包含材料をさらに含み得る。
島状ＩＩＩ族窒化物系半導体層が、開口エリアにおいてＩＩＩ族窒化物系基板上に、および／または、開口エリアにおける中間層を通してエピタキシャルに成長させられる。ＩＩＩ族窒化物系半導体層の品質は、極めて高く、ＩＩＩ族窒化物系半導体層から成る素子も、極めて高品質である。しかしながら、ＩＩＩ族窒化物系基板からＩＩＩ族窒化物系半導体層を除去することは、困難である。
ＩＩＩ族窒化物系半導体層は、ＩＩＩ族窒化物系基板の表面上の劈開点において劈開技法を使用して、ＩＩＩ族窒化物系基板から非常に容易に除去され得ることが、発見されている。
この基板除去技法において、１つの技法は、成長制限マスクを使用することであり、マスクは、ＳｉＯ２、ＳｉＮ、ＨｆＯ２、Ａｌ２Ｏ３、ＭｇＦ、ＡｌＮ等の誘電膜または無反応性金属である。ＳｉＯ２／ＡｌＮ、ＡｌＮ／ＳｉＯ２、ＳｉＯ２／ＳｉＮ、ＳｉＮ／ＳｉＯ２等の上記材料から選択された多層構造を使用することが、可能である。成長制限マスクと、マスク上にＥＬＯによって成長させられた任意の後続のＩＩＩ族窒化物系半導体層との間の界面は、弱い接合強度を有する。
ＩＩＩ族窒化物系半導体層とＩＩＩ族窒化物系基板との間の接合面面積は、それが素子サイズ未満であるように制御される。したがって、基板から層を除去することは、容易である。
さらに、島状ＩＩＩ族窒化物系半導体層は、互いに合体せず、内部歪みが、解放されている。これは、いかなる亀裂の発生も回避することになる。
加えて、これらの方法は、ＧａＮ面の中で劈開することが最も容易な面であるｍ面における劈開の特性を使用する。代替実施形態では、基板の他の面も、使用され得る。
この方法は、劈開技法の開始時に使用するための劈開点も決定する。一実施形態では、劈開点は、基板上の成長制限マスクの縁にある。
この方法は、基板を除去する前、フッ化水素酸（ＨＦ）、緩衝ＨＦ（ＢＨＦ）、または別のエッチング液を使用してマスクを溶解させることも行う。その後、ＩＩＩ族窒化物系半導体層は、低温融解させられた金属および／またははんだを使用して支持基板に接合され、金属は、後、エッチング液によって溶解させられる。
ＩＩＩ族窒化物系基板と異なる熱膨張を有する支持基板を使用することが、可能である。両基板は、接合の後、次いで、加熱される。基板間の熱膨張の差異に起因して、応力が、支持基板に接合されるＩＩＩ族窒化物系半導体層に生じる。
膜が、基板からＩＩＩ族窒化物系半導体層を除去するために使用される場合、膜は、常時、ＩＩＩ族窒化物系半導体層に接合されているわけではない。除去は、少なくとも膜を半導体層と接触させることによって達成されることができる。膜は、ダイカットするためにすでに市販となっているポリマー膜であり得る。膜を使用して、除去プロセスは、繰り返して実施されることができる。言い換えると、半導体層が、１つのステップで除去されることができない場合でも、このステップは、数回実施されることができる。多くの他の除去方法は、繰り返し可能ではない。
この応力は、ＩＩＩ族窒化物系半導体層とＩＩＩ族窒化物系基板との間の劈開点に生じる。劈開は、成長制限マスクの縁にある劈開点の片側から開始し、劈開点の反対側まで進む。
島状ＩＩＩ族窒化物系半導体層の幅であるチップサイズは、概して、劈開表面に沿った劈開長より広い。結果として、より少ない力または圧力が、半導体層を除去するために使用されることができる。これは、素子の劣化および収率の低下を回避する。
劈開技法は、劈開技法を開始するためのトリガを使用する。トリガは、熱膨張の差異から生じる応力であり得るが、他のトリガも、同様に使用され得る。例えば、超音波等の機械的な力が、劈開技法のためのトリガとして使用されることができる。
機械的な力が、使用される場合、ＩＩＩ族窒化物系基板の除去は、ｍ面の劈開に起因して、迅速に、かつ非常に弱い応力を用いて達成される。さらに、劈開点は、楔形状であり得、それは、劈開することを単純化する。劈開点の形状は、高い収率を達成するために重要である。
さらに、ＩＩＩ族窒化物系半導体層が、基板から除去されるとき、力が膜または支持基板と半導体層との間の熱膨張の差異を使用して生じさせられることができる。これは、以下の利点を有する：１）力が、均一に印加されること、２）力の強度および速度が、温度を変化させることによって制御されることができること。したがって、方法は、大量生産のために容易に採用されることができる。
劈開性を使用し、基板から半導体層を除去するときに考慮されなければならない別の側面は、半導体層に均一かつ十分に衝撃を加える方法である。劈開長が、広い場合でも、ＧａＮ結晶の劈開性を利用して除去される素子は、劈開を開始するために衝撃を必要とする。力が半導体エピ層に均一に加えられ得るように、熱膨張係数の差異を利用することが、効果的である。ポリマー膜が、使用される場合、ポリマー膜と半導体層との間の熱膨張係数の差異は、大きく、それは、力を強くする。
ポリマー膜を使用する別の方法は、ポリマー膜が、温度変化なしに半導体層を除去するために、一方向に拡張させられることができることである。ポリマー膜を拡張させることは、衝撃を劈開点に加えることができる。
これらの方法を使用して、素子層が、例えば、２インチを超える大きいサイズのウエハを含むＩＩＩ族窒化物系基板およびウエハから容易に除去されることができる。ＡｌＧａＮ層を必要とする素子に関して、これは、特に、高ＡＩ含有層の場合に非常に有用である。
（第１の実施形態）
概して、本発明は、ＩＩＩ族窒化物系半導体素子およびＩＩＩ族窒化物系半導体素子を製造する方法を説明する。
第１の実施形態では、方法は、基板上に直接または間接的に複数の開口エリアを伴う成長制限マスクを形成するステップであって、基板は、ＩＩＩ族窒化物系半導体である、ステップと、成長が成長制限マスクの開口エリアに平行な方向に拡張するように、成長制限マスクを使用して、基板上に複数の島状ＩＩＩ族窒化物系半導体層を成長させるステップであって、島状ＩＩＩ族窒化物系半導体層の各々は、素子を形成する、ステップと、素子の露出させられた表面上にｐ電極を堆積させるステップと、素子のｐ電極を支持基板に接合すること、またはｐ電極を膜に接触させることを行うステップと、湿式エッチング技法を使用して、少なくとも部分的に成長制限マスクを溶解させるステップと、熱膨張および劈開技法を使用して、素子からＩＩＩ族窒化物系基板を分離するステップと、劈開するステップによって露出させられた素子の表面上にｎ電極を堆積させるステップと、支持基板を分割することによって素子を分離するステップとを含む。最終結果は、光電子素子であり得る１つ以上のＩＩＩ族窒化物系半導体素子のみならず、再生利用および再利用され得るＩＩＩ族窒化物系基板も含む。
具体的に、方法は、以下のステップを含む。
（１．基板、ＥＬＯ＋ＩＩＩ族窒化物系半導体層）
このステップは、バルクＧａＮ基板１０１等のＩＩＩ族窒化物系基板１０１を提供することを図示する図１に説明される。本実施形態では、ＧａＮ系基板１０１は、（０００－１）方向に向かう１度のミスカットを伴うｍ面である成長表面を有する。
成長制限マスク１０２が、ＧａＮ系基板１０１の上または上方に形成される。具体的に、成長制限マスク１０２は、基板１０１と直接接触するように配置されるか、または、それは、有機金属気相成長法（ＭＯＣＶＤ）等によって成長させられた中間層を間接的に通して配置され、中間層は、基板１０１上に堆積させられたＩＩＩ族窒化物系半導体から作製される。
成長制限マスク１０２は、絶縁体層、例えば、ＳｉＯ２膜から形成されることができ、それは、例えば、プラズマ化学蒸着（ＣＶＤ）法、スパッタ、イオンビーム蒸着（ＩＢＤ）等によってベース基板上に堆積させられ、ＳｉＯ２膜は、次いで、所定のフォトマスクおよびエッチングを使用するフォトリソグラフィによってパターン化され、開口エリア１０３のみならず、非成長領域１０４（パターン化される場合とそうではないことも）も含む。
ＧａＮ系層１０５等のエピタキシャルＩＩＩ族窒化物層１０５が、ＧａＮ基板１０１および成長制限マスク１０２上にＥＬＯによって成長させられる。ＥＬＯ ＧａＮ系層１０５の成長は、ＧａＮ系基板１０１上の開口エリア１０３内に最初に生じ、次いで、開口エリア１０３から成長制限マスク１０２の上で側方に生じる。ＥＬＯ ＧａＮ系層１０５の成長は、隣接する開口エリア１０３におけるＥＬＯ ＧａＮ系層１０５が、成長制限マスク１０２の上で合体し得る前、停止させられ、または中断される。この中断された成長は、隣接するＥＬＯ ＧａＮ系層１０５間に非成長領域１０４をもたらす。
追加のＩＩＩ族窒化物半導体素子層１０６が、ＥＬＯ ＧａＮ系層１０５の上または上方に堆積させられ、活性領域１０６ａ、電子遮断層（ＥＢＬ）１０６ｂ、およびクラッディング層１０６ｃのみならず、他の層も含み得る。
非成長領域１０４によって分離されたＥＬＯ ＧａＮ系層１０５および追加のＩＩＩ族窒化物系半導体素子層１０６は、島状ＩＩＩ族窒化物系半導体層１０９と称される。島状ＩＩＩ族窒化物半導体層１０９の各々は、別個の素子１１０に加工され得る。
（２．湿式エッチングによって成長制限マスクを溶解させること）
図２（ａ）は、ＧａＮ系基板１０１の上または上方に、次いで、成長制限マスク１０２の上で側方に成長させられたＥＬＯ ＧａＮ系層１０５の別の図である。図２（ｂ）に示されるように、ＳｉＯ２系成長制限マスク１０２の一部または全ては、ＢＨＦ、ＨＦ、もしくは別のエッチング液等の化学溶液を使用して随意に溶解させられる。これは、素子１１０が、下記により詳細に説明されるように、より容易にＧａＮ基板１０１から劈開されることを可能にする。
（３．ｐ電極堆積）
図２（ｃ）に示されるように、透明導電性酸化物（ＴＣＯ）クラッディング層２０２が、素子１１０上に堆積させられ、ＺｒＯ２電流限定層２０３およびｐ電極２０４の堆積が、続き得る。
（４．支持基板を接合すること）
図２（ｄ）に示されるように、素子１１０が、ｐ電極２０４との金属間接合またははんだ付け技法を使用して、支持基板２０１にフリップチップ接合される。一実施形態では、支持基板２０１は、Ｃｕ基板であり、ｐ電極２０４へのその後の接合のために、パターン化されたＴｉ／Ａｕ電極が、電子ビーム蒸着、スパッタ、熱蒸着等によってＣｕ基板２０１上に製作され得る。
（５．劈開および随意の熱膨張によって基板を除去すること）
図２（ｅ）に示されるように、支持基板２０１が、随意に加熱され、それによって、熱膨張２１０が、劈開点２０５を露出し、劈開技法が、使用され、素子サイズ２０７未満であり得る劈開長２０６に沿った劈開点２０５において基板１０１から素子１１０を除去する。劈開技法は、素子１１０の劈開表面２０８と基板１０１の劈開表面２０９とを露出する。劈開表面２０８、２０９は、ｍ面ファセットを含み得るか、または、劈開表面２０８、２０９は、全体として、ｍ面であり得、および／または、劈開表面２０８、２０９は、ｍ面以外のファセットを含み得る。
（６．ｎ電極の堆積）
図２（ｆ）に示されるように、ＴＣＯおよびＴｉ／Ａｌ、Ｔｉ／Ａｕ、Ｈｆ／Ａｌ／Ｍｏ／Ａｕ等から成り得るｎ電極２１１が、素子１１０の背面側に堆積させられる。
（７．素子を分離すること）
チップスクライビングが、素子１１０を分離するために実施され得る。
本発明のこれらおよび他の側面が、下記により詳細に説明される。
（用語の定義）
本発明では、以下の用語が、定義される。
（ＩＩＩ族窒化物系基板）
一実施形態では、ＩＩＩ族窒化物系基板１０１は、ＧａＮ系基板１０１である。しかしながら、ＩＩＩ族窒化物系基板１０１が、成長制限マスク１０２を通したＥＬＯ ＩＩＩ族窒化物系層１０５の成長を可能にする限り、任意のＩＩＩ族窒化物系基板１０１が、使用され得る。
さらに、ＩＩＩ族窒化物系基板１０１は、バルクＩＩＩ族窒化物系結晶から、｛１－１００｝、｛２０－２１｝、｛２０－２－１｝面、または任意の他の面上でスライスされ得る（バルクＧａＮ結晶からスライスされた非極性（１－１００）ｍ面ＧａＮ基板１０１等）。
（成長制限マスク）
成長制限マスク１０２は、ＳｉＯ２、ＳｉＮ、ＳｉＯＮ、Ａｌ２Ｏ３、ＡｌＮ、ＡｌＯＮ、ＭｇＦ等の誘電層、またはＷ、Ｍｏ、Ｔａ、Ｎｂ、Ｐｔ等の耐熱金属を備えている。成長制限マスク１０２は、上記材料から選択される積層構造であり得る。成長制限マスク１０２は、上記材料から選定されるスタック層構造でもあり得る。
一実施形態では、成長制限マスク１０２の厚さは、約０．０５～３μｍである。マスク１０２の幅は、好ましくは、２０μｍより大きく、より好ましくは、幅は、４０μｍより大きい。
成長制限マスク１０２の２つの例が、図３（ａ）および３（ｂ）に示される。
上で記載されるように、成長制限マスク１０２は、ストライプ１０２ａにパターン化され、ストライプ１０２ａ間に開口エリア１０３を含む。図３（ａ）に示される一実施形態では、開口エリア１０３は、長さａおよび幅ｂを有する。開口エリア１０３の各々の長さａは、ＧａＮ系基板１０１の１－１００方向に平行な第１の方向にあり、開口エリア１０３の各々の幅ｂは、ＧａＮ系基板１０１の１１－２０方向に平行な第２の方向にあり、開口エリア１０３は、第１の間隔ｐ１で周期的に間隔を置かれ、第２の方向に延びている。開口エリア１０３の各々の幅ｂは、典型的に、一定であるが、必要に応じて変更され得る。成長制限マスク１０２のストライプ１０２ａの各々の幅Ｌは、Ｌ＝ｐ１－ｂである。
図３（ｂ）に示される別の実施形態では、開口エリア１０３の各々の長さおよび幅は、図３（ａ）に類似の方向に配列されるが、長さは、異なり得、隣接する開口エリア１０３は、隣接する開口エリア１０３の端部が第１の方向に所定の距離ｑに対して長手方向に重複するような様式で、第１の方向に第２の間隔ｐ２だけオフセットされ、第２の方向に第１の間隔ｐ１の半分だけシフトされる。この配列は、ＧａＮ系基板１０１の１－１００方向における開口エリア１０３の両端部の盛り上がりを防止する。
これらの実施形態の両方において、開口エリア１０３の長さａは、約２００～２，０００μｍであり、幅ｂは、約０．５～２０μｍであり、開口エリア１０３の間隔ｐ１およびｐ２は、約６～１２０μｍであり、マスク部分の幅Ｌは、ｐ１－ｂであり、それによって、ｐ１＝５５μｍかつｂ＝５μｍの場合、Ｌは、５０μｍであり、開口エリア１０３の端部の互いの重複長ｑは、約３５～４０μｍである。しかしながら、他の値も、使用され得る。
（ＥＬＯ ＩＩＩ族窒化物系層）
一実施形態では、ＥＬＯ ＩＩＩ族窒化物系層１０５は、ＥＬＯ ＧａＮ系層１０５である。しかしながら、任意のＩＩＩ族窒化物系半導体が、ＥＬＯ ＩＩＩ族窒化物系層１０５として使用され得る。
図４（ａ）および４（ｂ）は、それぞれ、図３（ａ）および３（ｂ）の成長制限マスク１０２を使用した、ＥＬＯ ＧａＮ系層１０５の成長を図示する。
成長制限マスク１０２を使用して、ＥＬＯ ＧａＮ系層１０５は、気相堆積法、例えば、ＭＯＣＶＤ法によって、（０００１）面配向の島状形状に成長させられる。
ＧａＮ系基板１０１の表面が、成長制限マスク１０２の開口エリア１０３において露出させられ、ＥＬＯ ＧａＮ系層１０５が、その上に成長制限マスク１０２に対して垂直および側方の両方に連続的に選択的に成長させられる。成長は、ＥＬＯ ＧａＮ系層１０５が、成長制限マスク１０２上の隣接するＥＬＯ ＧａＮ系層１０５と合体する前に停止させられ、隣接するＥＬＯ ＧａＮ系層１０５間に非成長領域１０４をもたらす。
ＧａＮ系半導体の（０００１）面成長に関して、面に対して平行な側方成長の率は、１１－２０方向に最も大きく、１－１００方向に最も小さい。図３（ａ）および３（ｂ）に示される成長制限マスク１０２では、開口エリア１０３の長手方向が、１－１００方向であるので、ＧａＮ系半導体の成長率は、開口エリア１０３の両端部において小さく、１－１００方向に互いに対向するＥＬＯ ＧａＮ系層１０５は、合体せず、互いから分離されたままである。ＥＬＯ ＧａＮ系層１０５の１－１００方向の長さは、開口エリア１０３の長さとほぼ等しくなる。
ＥＬＯ ＧａＮ系層１０５の厚さは、それが、１つ以上の平坦な表面領域１０７、および非成長領域１０４に隣接するそれらの縁における層曲がり領域１０８の幅を決定するので、重要である。平坦な表面領域１０７の幅は、好ましくは、少なくとも５μｍ、より好ましくは、１０μｍ以上、最も好ましくは、２０μｍ以上である。
ＥＬＯ ＧａＮ系層１０５の成長比率は、ＧａＮ系基板１０１の０００１軸に平行な垂直方向の成長率に対するＧａＮ系基板１０１の１１－２０軸に平行な側方方向の成長率の比率である。好ましくは、ＥＬＯ ＧａＮ系層１０５の成長比率は、高く、成長条件を最適化することによって、ＥＬＯ ＧａＮ系層１０５の成長比率は、１ ０．２～４に制御されることができる。ｃ面の場合、ＥＬＯ ＧａＮ系層１０５の比率が、４である場合、ＥＬＯ ＧａＮ系層１０５は、厚さが約５μｍのみであるが、２０μｍの平坦な表面領域１０７の幅を得る。他方、ｍ面の場合、ＥＬＯ ＧａＮ系層１０５の比率は、ｃ面未満であり、例えば、約０．２～２である。本発明は、両方の場合において、エピ層を除去することを可能にする。
ＥＬＯ ＧａＮ系層１０５の高比率を得るために、ＥＬＯ ＧａＮ系層１０５の成長温度は、好ましくは、約９５０℃より高く、ＭＯＣＶＤチャンバ内の圧力は、好ましくは、約１００トルより低い。さらに、Ｇａ原子の移動を促進するために、Ｖ／ＩＩＩ比率は、好ましくは、高い。
最も低い成長率を伴う対向する面におけるＥＬＯ ＧａＮ系層１０５間の距離が大きいとき、以下の欠点が、生じる。その成長率が最低である１－１００方向のＥＬＯ ＧａＮ系層１０５間の領域における成長制限マスク１０２のマスク部分では、生ガスが、消費されず、したがって、ガス濃度が、増加し、１－１００方向の濃度勾配が、生成され、濃度勾配による拡散によって、多量のガスが、ＥＬＯ ＧａＮ系層１０５の１－１００方向に縁部分に供給される。その結果として、ＥＬＯ ＧａＮ系層１０５の１－１００方向の縁部分の厚さが、他の部分と比較して増加し、隆起形状をもたらす。隆起形状は、素子に構造的な不都合をもたらすだけではなく、フォトリソグラフィ等の以下の製造プロセスにおける問題も生じる。
隆起形状を防止するために、ＥＬＯ ＧａＮ系層１０５は、可能な限り近いこと、したがって、成長の開始から生ガスの面内均一性を生じさせないことが、必要である。図３（ｂ）に示される成長制限マスク１０２では、１１－２０方向に互いに隣接する開口エリア１０３が、開口エリア１０３が長さｑに対して対向端部で重複するような様式で形成される。
結果として、ガス濃度の面内均一性が、ＥＬＯ ＧａＮ系層１０５を成長させることによってもたらされる生ガスの消費によって得られる。最後に、これは、島状ＩＩＩ族窒化物系半導体層１０９の厚さに均一性をもたらす。
（追加のＩＩＩ族窒化物系半導体層）
追加のＩＩＩ族窒化物系半導体層１０６の成長条件は、ＥＬＯ ＩＩＩ族窒化物系層１０５と同一のＭＯＣＶＤ条件を使用することができる。例えば、ＧａＮ層の成長は、９５０～１，１５０℃の温度および３０ｋＰａの圧力において行われる。ＧａＮ層の成長のために、トリメチルガリウム（ＴＭＧａ）およびアンモニア（ＮＨ３）が、生ガスとして使用され、水素（Ｈ２）および窒素（Ｎ２）が、キャリアガスとして使用され、ＡｌＧａＮ層の成長のために、トリエチルアルミニウム（ＴＭＡｌ）が、生ガスとして使用され、ＩｎＧａＮ層の成長のために、トリメチルインジウム（ＴＭＩｎ）が、生ガスとして使用される。
（平坦な表面領域）
平坦な表面領域１０７が、両側において層曲がり領域１０８によって境を限られる。さらに、平坦な表面領域１０７は、成長制限マスク１０２および開口エリア１０３の上または上方にある。
半導体素子１１０の製作は、平坦な表面領域１０７上で主に実施される。平坦な表面領域１０７は、平坦な表面領域１０７内の各半導体層１０５、１０６の厚さの高い均一性を有する。
半導体素子１１０の製作が、層曲がり領域１０８上で部分的に実施される場合、問題はない。より好ましくは、層曲がり層１０８は、素子１１０が完成される前にエッチングすることによって除去される。
（層曲がり領域）
図５に示されるように、層曲がり領域１０８は、追加のＩＩＩ族窒化物半導体素子層１０６の成長に続いて、素子１１０内に留まる曲げられた活性領域５０１をもたらし得る。
曲げられた活性領域５０１を含む層曲がり領域１０８が、ＬＥＤチップである素子１１０内に留まる場合、活性領域からの放出された光の一部が、再吸光される。結果として、層曲がり領域１０８を除去することが、より好ましくあり得る。
曲げられた活性領域５０１を含む、層曲がり領域１０８が、ＬＤチップである素子１１０内に留まる場合、レーザモードは、低屈折率（例えば、それが、ＩｎＧａＮ層であるとき）に起因して、層曲がり領域１０８によって影響を及ぼされ得る。結果として、層曲がり領域１０８を除去することが、より好ましくあり得る。
層曲がり領域１０８が、ＬＤチップである素子１１０内に留まる場合、隆起ストライプ構造の縁は、層曲がり領域１０８の縁から少なくとも１μｍ以上であるべきである。
別の観点から、平坦な表面領域１０７のエピタキシャル層は、開口エリア１０３を除き、開口エリア１０３のエピタキシャル層より低い欠陥密度を有する。したがって、隆起ストライプ構造は、開口エリア１０３を除き、平坦な表面領域１０７内にあるべきである。
（島状ＩＩＩ族窒化物系半導体層）
上で記載されるように、ＩＩＩ族窒化物系半導体層は、ＥＬＯ ＩＩＩ族窒化物系層１０５と、追加のＩＩＩ族窒化物系半導体層１０６とを含み、それらは、島状ＩＩＩ族窒化物系半導体層１０９と集合的に称される。
島状ＩＩＩ族窒化物系半導体層１０９の側面は、典型的に、（１－１０ａ）面（ａは、任意の整数である）、（１１－２ｂ）面（ｂは、任意の整数である）、またはこれらと結晶学的には同等である面を伴って形成されるか、または、島状ＩＩＩ族窒化物系半導体層の側面は、（１－１０ａ）面（ａは、任意の整数である）を含む。
島状ＩＩＩ族窒化物系半導体層１０９は、概して、ｎ型層、非ドープ層、およびｐ型層の中の少なくとも１つの層を含む３つ以上の層を含む。島状ＩＩＩ族窒化物系半導体層１０９は、特に、ＧａＮ層、ＡｌＧａＮ層、ＡｌＧａＩｎＮ層、ＩｎＧａＮ層等を含み得る。
素子１１０が、複数の島状ＩＩＩ族窒化物系半導体層１０９を有する場合、互いに隣接する島状ＩＩＩ族窒化物系半導体層１０９間の距離は、概して、３０μｍ以下、好ましくは、１０μｍ以下であるが、これらの値に限定されない。島状ＩＩＩ族窒化物系半導体層１０９間の距離は、好ましくは、非成長領域１０４の幅である。
ＥＬＯ ＧａＮ系層１０５と追加のＩＩＩ族窒化物系半導体素子層１０６との組み合わせられた厚さは、例えば、１～７０μｍの範囲に及び得るが、これらの値に限定されない。ＥＬＯ ＧａＮ系層１０５と追加のＩＩＩ族窒化物系半導体素子層１０６との組み合わせられた厚さは、成長制限マスク１０２の表面から追加のＩＩＩ族窒化物系半導体素子層１０６の上側表面まで測定される。
（素子）
半導体素子１１０は、例えば、ショットキーダイオード、発光ダイオード、半導体レーザダイオード、光ダイオード、トランジスタ等を含み得るが、これらの素子に限定されない。本発明は、特に、マイクロＬＥＤ、および、端面発光レーザおよび垂直共振器面発光レーザ（ＶＣＳＥＬ）等のレーザダイオードのために有用である。
図６は、この例では、レーザダイオードを含む素子１１０の一実施形態の断面図である。具体的に、ＩＩＩ族窒化物半導体レーザダイオードは、すなわち、述べられる順序で別の層の上に置かれる以下の層から成る：成長制限マスク１０２、ＥＬＯ ＧａＮ系層１０５、５ｘ ＩｎＧａＮ／ＧａＮ多重量子井戸（ＭＱＷ）活性領域１０６ａ、ＡｌＧａＮ ＥＢＬ１０６ｂ、ｐ－ＧａＮクラッディング層１０６ｃ、ＺｒＯ２電流制限層２０３、ｐ電極２０４。半導体層１０５、１０６は、上記順序で成長させられる任意の窒化物系ＩＩＩ－Ｖ族化合物半導体から形成され得ることに留意されたい。
図６の断面図は、隆起ストライプ構造から成る光学共振器に対して垂直な方向に沿ったレーザバーを示す。隆起ストライプ構造は、ｐ－ＧａＮクラッディング層１０６ｃと、ｐ電極２０４とから成り、水平方向に光閉込めを提供する。隆起ストライプ構造の幅は、約１．０～２０μｍであり、典型的に、１０μｍである。
一実施形態では、ｐ電極２０４は、以下の材料のうちの１つ以上のものから成り得る：Ｐｄ、Ｎｉ、Ｔｉ、Ｐｔ、Ｍｏ、Ｗ、Ａｇ、Ａｕ等。例えば、ｐ電極２０４は、Ｐｄ－Ａｇ－Ｎｉ－Ａｕ（３－５０－３０－３００ｎｍの厚さを伴う）を備え得る。これらの材料は、電子ビーム蒸着、スパッタ、熱蒸着等によって堆積させられ得る。それは、ｐ－ＧａＮ層上のＩＴＯ電極も使用し得る。
（ファセット）
図７（ａ）および７（ｂ）は、レーザダイオード素子１１０のためのファセットを作製する方法を図示する。
図７（ａ）は、図３（ａ）の成長制限マスク１０２に基づく非成長領域１０４、ＥＬＯ
ＧａＮ系層１０５、平坦な表面領域１０７、および層曲がり領域１０８を示す。図７（ｂ）は、図７（ａ）の丸が付けられた部分の拡大図であり、図７（ａ）のＥＬＯ ＧａＮ系層１０５上の隆起ストライプ構造７０１およびエッチングされたミラー領域７０２を示す。エッチングされたミラー領域７０２は、光共振長に基づいて位置する。
ＧａＮエッチングのためのエッチングプロセスは、ＡｒイオンビームおよびＣｌ２周囲ガスを使用する。エッチング深度は、約１μｍ～約４μｍである。エッチングされたミラーファセット７０２は、以下の群から選択された誘電膜によってコーティングされ得る：ＳｉＯ２、Ａｌ２Ｏ３、ＡｌＮ、ＡｌＯＮ、ＳｉＮ、ＳｉＯＮ、ＴｉＯ２、Ｔａ２Ｏ５、Ｎｂ２Ｏ５、Ｚｒ２Ｏ等。このエッチングプロセスは、上記材料から選択される単層または多層構造のために採用されることができる。
ファセットは、従来のレーザダイオードのために利用される劈開方法によって作製されることもできる。
（支持基板）
支持基板２０１は、元素半導体、化合物半導体、金属、合金、窒化物系セラミック、酸化物系セラミック、ダイヤモンド、炭素、プラスチック等から成り得、これらの材料から作製される単層構造または多層構造を備え得る。はんだ等の金属または有機接着剤が、素子１１０への支持基板２０１の接合のために使用され得、必要に応じて選択される。
従来の接合技法が、支持基板２０１を素子１１０に接合するために採用されることができる。
一般的に、フリップチップ接合の最も一般的なタイプは、熱圧縮接合およびウエハ融着／接合である。ウエハ融着は、ＩｎＰ系素子において広く採用されている。しかしながら、熱圧縮接合は、それが金属間接合を使用し、熱伝導性を大いに改善するという利点も有するので、概して、ウエハ融着よりはるかに単純である。
Ａｕ間圧縮接合は、群を抜いて単純な接合であり、非常に強い接合をもたらす。Ａｕ／Ｓｎ共晶接合は、非常に大きい接合強度を提供する。
圧縮接合の前、素子１１０の表面の活性化を実施することが、より好ましい。表面の活性化は、Ａｒおよび／またはＯ２のプラズマ処理を使用することによって達成される。ＩＩＩ族窒化物系素子１１０は、次いで、圧力下で１５０～３００℃において支持基板２０１に接合される。
（追加の支持基板）
別の実施形態では、第２の支持基板（図示せず）が、素子１１０からのＧａＮ系基板１０１の除去において使用され得る。方法は、素子１１０からＧａＮ系基板１０１を除去するステップの前または後、第１の支持基板２０１を素子１１０の露出させられた表面に接合するステップと、第２の支持基板をＧａＮ系基板１０１の露出させられた表面に接合するステップとを含む。典型的に、後にＧａＮ系基板１０１に接合される第２の支持基板は、適切なエッチング液を使用して、第２の支持基板とＧａＮ系基板１０１との間の低温融解させられた金属および／またははんだ接合層を溶解させることによって、除去されることができる。
第１の支持基板２０１のように、第２の支持基板も、元素半導体、化合物半導体、金属、合金、窒化物系セラミック、酸化物系セラミック、ダイヤモンド、炭素、プラスチック等から成り得、これらの材料から作製される単層構造または多層構造を備え得る。はんだ等の金属または有機接着剤が、第２の支持基板を基板１０１に接合するために使用され得、必要に応じて選択される。
（基板除去）
島状ＩＩＩ族窒化物系半導体層１０９からＧａＮ系基板１０１を除去するために使用され得る２つの技法が、存在する。
１つの技法は、支持基板２０１のみを使用することである。成長制限マスク１０２とＥＬＯ ＧａＮ系層１０５との間の界面は、弱い接合強度を有する。したがって、支持基板２０１を使用してＧａＮ系基板１０１から島状ＩＩＩ族窒化物系半導体層１０９をはぐことは、容易である。
別の技法は、構造を湿式エッチングのための溶媒の中に浸漬し、基板１０１を除去することである。一実施形態では、成長制限マスク１０２は、ＳｉＯ２であり、それは、ＧａＮ系基板１０１を除去することの前、ＢＨＦ、ＨＦ、または他のエッチング液を使用して溶解させられる。この技法の利点は、基板１０１が、（非常に優しく）除去され、ＳｉＯ２の広いエリアが溶媒によって非常に容易かつ迅速に溶解させられるとき、機械的な損傷が生じないことである。
その後、構造が、加熱され、ＩＩＩ族窒化物系基板１０１から支持基板２０１および素子１１０を分離する。例えば、Ｃｕ支持基板２０１は、ＧａＮ基板１０１より高い膨張係数（ＣＴＥ）を有する。図２（ｅ）に示されるように、加熱に起因する支持基板２０１の拡張が大きいほど、より強い応力が、劈開点２０５に生じさせられる。その後、劈開することが、劈開点２０５において、島状ＩＩＩ族窒化物系半導体層１０９の反対側に向かって、素子サイズ２０７未満である劈開表面２０６の長さに対して、開始する。
除去プロセスは、温度が降下するときにも生じ得る。劈開プロセスがいつ開始するかは、重要ではない。
図８は、ＥＬＯ ＧａＮ系層１０５を除去するための劈開することが実施された後、破線の丸によって示されるＧａＮ系基板１０１の非極性（１－１００）ｍ面表面のＳＥＭ画像を示す。図８は、基準として、極性（０００１）ｃ面表面のＳＥＭ画像も示す。いくつかの極小の段が、非極性（１－１００）ｍ面表面上に見られることができるが、しかしながら、劈開することが実施された後の非極性（１－１００）ｍ面表面の表面形態が、極性（０００１）ｃ面表面より平滑であることも、見られることができる。
図９（ａ）は、ＧａＮ系基板１０１から除去された後、３００μｍを超える長さを伴うバーである島状ＩＩＩ族窒化物系半導体層１０９のＳＥＭ画像である。図９（ｂ）は、島状ＩＩＩ族窒化物系半導体層１０９の除去に続く、素子１１０の劈開表面２０８のＳＥＭ画像であり、素子１１０の劈開表面２０８は、開口エリア１０３に本質的に合致し、劈開表面２０８は、平滑な表面形態を有する。
図１０（ａ）は、非極性（１－１００）面の±１５度のミスカットを図示し、それらは、それぞれ、半極性（２０－２１）および（２０－２－１）面に沿った成長をもたらし、図１０（ｂ）、１０（ｃ）、および１０（ｄ）は、それぞれ、非極性（１－１００）ｍ面、半極性（２０－２１）面、および半極性（２０－２－１）面上に成長させられた島状ＩＩＩ族窒化物系半導体層１０９が除去された後のＧａＮ系基板１０１の表面の画像である。
ＧａＮ系基板１０１の劈開表面２０９のこれらのＳＥＭ画像は、非常に高い平坦性をもたらす開口エリア１０３に対応する。２つの半極性（２０－２１）および（２０－２－１）基板の表面上により多数の段特徴が存在することに留意されたい。
さらに、半極性（２０－２１）、（２０－２－１）、（３０－３１）、（３０－３－１）、（１－１０１）、（１－１０－１）等の面である表面等、ｍ面ではないＧａＮ系基板１０１の表面を使用することも、少なくとも部分的に非極性（１－１００）ｍ面ではない劈開表面２０９をもたらす。
図１０（ｅ）に示されるように、劈開表面角度が、レーザ顕微鏡によって測定される。（２０－２１）の場合、矢印を用いてこの画像に示される小さい平坦部分が、１５°の角度を示し、すなわち、（２０－２１）は、約±３°の範囲内の変動を伴って、ｍ面から１５°傾斜させられている。したがって、小さい平坦部分は、ｍ面である。さらに、小さい平坦部分は、開口エリア１０３に沿って整列させられている。この場合、劈開することを使用して基板から半導体層を除去することは、容易である。
図１０（ｆ）に示されるように、小さい平坦部分のサイズは、開口エリア１０３の幅に応じて変化させられている。開口エリア１０３の幅が、より広いとき、小さい平坦部分の長さは、より長い。開口エリア１０３の幅は、より広いが、それは、同じ方法を使用して除去されることができる。
図１０（ｇ）の画像は、除去後の種々の面の劈開表面を示す。
図１０（ｈ）は、劈開面のためのＧａＮ結晶の極性ｃ面表面の使用を図示する。図８に上で記載されるように、劈開するステップが実施された後の非極性（１－１００）ｍ面表面の表面形態は、基準として示される極性（０００１）ｃ面表面より平滑である。それにもかかわらず、極性ｃ面表面が、劈開することのために使用され得、本明細書に説明される方法の最適化が、表面形態を改良するはずである。
したがって、ｍ面以外のＧａＮ系基板１０１が使用される場合でも、ＧａＮ系基板１０１のｍ面である劈開表面２０９を用いた劈開技法を使用して、ＧａＮ系基板１０１から島状ＩＩＩ族窒化物系半導体層１０９を除去することは、容易である。ＩＩＩ族窒化物のｍ面は、安定した面であり、劈開するために容易である。島状ＩＩＩ族窒化物系半導体層１０９は、過度の応力が生じさせられる前に劈開され得るので、島状ＩＩＩ族窒化物系半導体層１０９の破壊が、抑制されることができる。この方法を使用することは、ＧａＮ系基板１０１から島状ＩＩＩ族窒化物系半導体層１０９を除去するための高収率を達成する。
さらに、ＩＩＩ族窒化物系基板１０１は、島状ＩＩＩ族窒化物系半導体層１０９が、除去された後、再生利用されることができ、基板１０１の表面は、研磨機によって再度研磨され得る。再生利用プロセスは、繰り返して行われることができ、それは、ＩＩＩ族窒化物系半導体素子を製作するコストを下げる。
（支持膜）
図１１（ａ）および１１（ｂ）に示されるような別の実施形態では、支持膜１１０１が、支持基板２０１の代替物として使用され得る。本実施形態では、２０～２００μｍの厚さを伴う、ポリイミドテープ、ポリマーテープ、粘着テープ、ＵＶテープ等であり得るテープ１１０１の層が、図１１（ａ）に示されるように、ｐ電極層２０４の表面にロール塗布され、テープ１１０１をＧａＮ系基板１０１から２０６の劈開長にわたって優しく引き離すと、破砕が、劈開点２０５に生じ、図１１（ｂ）に示されるように、劈開表面２０８および２０９を露出させる。剥離の後、素子１１０を含む島状ＩＩＩ族窒化物系半導体層１０９の過度の曲がりを防止するために、テープ１１０１の外側部分が、島状ＩＩＩ族窒化物系半導体層１０９をフレーム（図示せず）に固定するために使用され得る。
図１１（ｃ）は、テープ１１０１を使用してＧａＮ系基板１０１から除去された後の島状ＩＩＩ族窒化物系半導体層１０９のＳＥＭ画像である。
支持膜１１０１を使用し、半導体層１０９を除去することにおいて、温度は、例えば、約１５０度を超過することはできず、そうでなければ、支持膜１１０１は、融解させられ、軟化させられ得る。しかしながら、温度は、例えば、約０度以下に下げられることができ、それによって、支持膜１１０１は、硬質化し、収縮し、それは、半導体層１０９と支持膜１１０１との間の熱係数の差異から半導体層１０９に強い応力を生じさせることができる。
支持膜１１０１がポリマー膜である一実施形態では、ポリマー膜の構造は、二重または三重層もしくはそれを上回るものを備え得る。一例では、ポリマー膜は、約８０μｍの厚さを有し得、ポリ塩化ビニル（ＰＶＣ）から成り得る。ポリマー膜は、例えば、約３８μｍの厚さを有する、基材を有し得、ポリエチレンテレフタラート（Ｐ．Ｅ．Ｔ．）から作製され得る。ポリマー膜は、例えば、約１５μｍの厚さを有する粘着層を有し得、アクリルＵＶ感受性接着剤から作製され得る。ＵＶ感受性接着剤が、ＵＶ光にさらされると、接着剤の粘着性が、大幅に低減される。例えば、基板１０１からＩＩＩ族窒化物系素子１１０を除去することの後、ＵＶ感受性接着剤は、ＵＶ光にさらされ得、それは、支持膜１１０１を除去し易くする。
（ｎ電極の堆積）
再び、図２（ｆ）を参照すると、ｎ電極２１１が、島状ＩＩＩ族窒化物系半導体層１０９の背面側上に設置される。典型的に、ｎ電極２１１は、以下の材料から成るが、これらの材料に限定されない：Ｔｉ、Ｈｆ、Ｃｒ、Ａｌ、Ｍｏ、Ｗ、Ａｕ。
例えば、ｎ電極２１１は、Ｔｉ－Ａｌ－Ｐｔ－Ａｕ（３０－１００－３０－５００ｎｍの厚さを伴う）から成り得るが、それらの材料に限定されない。これらの材料の堆積は、電子ビーム蒸着、スパッタ、熱蒸着等によって実施され得る。
別のオプションは、電極２１１のためにＩＴＯおよびＺｎＯを使用することであるが、電極２１１は、それらの材料に限定されない。
（チップ分割方法）
再び、図７（ａ）および７（ｂ）を参照すると、チップ分割方法は、２つのステップを有する。第１のステップは、島状ＩＩＩ族窒化物系半導体層１０９をスクライビングすることである。第２のステップは、レーザスクライビング等を使用して、支持基板２０１を分割することである。
図７（ａ）および７（ｂ）に示されるように、チップスクライビング線７０３が、ダイヤモンドスクライビング機械またはレーザスクライビング機械によって製作される。チップスクライビング線７０３は、島状ＩＩＩ族窒化物系半導体層１０９の背面側に製作される。チップスクライビング線７０３は、実線または破線であり得る。
次いで、支持基板２０１も、レーザスクライビングによって分割され、ＬＤ素子１１０を得る。チップスクライビング線が製作されるとき、隆起ストライプ構造を回避することが、より良好である。
（第２の実施形態）
第２の実施形態は、基板１０１の面を除き、第１の実施形態に類似する。本実施形態は、基板１０１上の成長表面として非極性（１－１００）ｍ面以外の面を使用する観点から説明される。例えば、成長表面として、例えば図１０（ｃ）および１０（ｄ）に示されるような半極性（２０－２１）または（２０－２－１）面を有する半極性基板１０１が、使用され得る。その後、素子１１０が、第１の実施形態と同一の方法を使用して、半極性基板１０１から除去される。
他の実施形態では、（３０－３１）、（３０－３－１）、（１０－１１）、（１０－１－１）等の他の面も、使用され得る。
この方法は、ＩＩＩ族窒化物系基板１０１の代わりとしてヘテロ基板が使用されるときにも、利用されることができる。ヘテロ基板は、限定ではないが、サファイア（ｍ面）、ＬｉＡｌＯ２（ＬＡＯ）、ｍ面ＳｉＣ、Ｓｉ等を含み得る。
（第３の実施形態）
第３の実施形態は、ＥＬＯ ＩＩＩ族窒化物系層１０５の組成を除き、第１の実施形態に類似する。具体的に、本実施形態は、図１２（ａ）－１２（ｉ）に示されるように、ＥＬＯ ＩＩＩ族窒化物系層１０５としてＡｌＧａＮを使用する。
図１２（ａ）－１２（ｆ）は、非極性（１－１００）面、および半極性（２０－２１）および（２０－２－１）面に沿ったストライプのＳＥＭ画像を含む。示されるサンプル全てが、ＧａＮ基板１０１を使用する。これらの実施例では、ＥＬＯ ＡｌＧａＮ層１０５は、成長させられた後、２～３％のＡｌ組成、８～１２μｍの厚さを有し、亀裂は有していない。
図１２（ｇ）は、ｍ面ＧａＮ基板１０１と、成長制限マスク１０２と、ＥＬＯ ｎ－ＡｌＧａＮ層１０５とを含む近ＵＶ ＬＥＤ素子のために使用される構造の概略図である。素子構造は、活性領域１０６ａと、電子遮断層１０６ｂと、ｐ－ＡｌＧａＮクラッディング層１０６ｃとを含む。
図１２（ｈ）は、ＧａＮ系基板１０１を除去し、ｎ電極２１１を堆積させた後の図１２（ｇ）の構造の概略図である。本実施形態は、高品質および低欠陥密度のＧａＮ系基板１０１ならびにＥＬＯ ｎ－ＡｌＧａＮ層１０５を利用し、低欠陥密度および高結晶品質の半導体層１０５、１０６を得ることができる。
ｍ面劈開を使用することによって、ＧａＮ系基板１０１が、次いで、近ＵＶ素子１１０から除去されることができる。これは、ＧａＮ系基板１０１が、ＵＶ光を吸光するので、近ＵＶまたはＵＶ素子にとって好ましい。
図１２（ｉ）は、ｍ面ＡｌＮ系基板１０１上にＳｉＮから成る成長制限マスク１０２を使用して成長させられるＥＬＯ ＡｌＧａＮ層１０５の概略図である。この場合、ＥＬＯ
ＡｌＧａＮ層１０５は、高いＡｌ含有量を有する。
ＥＬＯ ＡｌＧａＮ層１０５は、合体しないので、熱膨張の差異から生じさせられる歪みが、ＥＬＯ ＡｌＧａＮ層１０５から効率的に解放される。その後、島状ＡｌＧａＮ層１０９（図示せず）が、例えば、ＡｌＧａＮ／ＧａＮ基板１０１とともに、ＥＬＯ ＡｌＧａＮ層１０５の界面において除去されることができる。
ＥＬＯ ＡｌＧａＮ層１０５は、近ＵＶまたは深ＵＶ ＬＥＤのために有用であろう。しかしながら、ＧａＮ系基板１０１は、ＧａＮのバンドギャップに起因して、３６５ｎｍより短い光を吸光し、したがって、近ＵＶおよび深ＵＶ ＬＥＤのためには好適ではないであろう。この方法も、ＵＶ光を吸光するＧａＮ系基板１０１を除去し得るので、それは、ＵＶおよび近ＵＶ ＬＥＤのために好適であろう。さらに、この方法は、深ＵＶ ＬＥＤのために好適であろうＡｌＮ系基板１０１とともに利用されることができる。
（第４の実施形態）
第４の実施形態は、ＥＬＯ ＩＩＩ族窒化物層１０５が、互いに合体する点で、第１の実施形態と異なる。このプロセスは、図１３（ａ）、１３（ｂ）、および１３（ｃ）に示され、島状ＩＩＩ族窒化物系半導体層１０９は、ｍ面ＧａＮ基板１０１上に堆積させられた少なくともＥＬＯ ＧａＮ系層１０５と、ＩＩＩ族窒化物活性領域１０６ａと、ｐ－ＡｌＩｎＧａＮ層１０６ｃとから成る。
本実施形態は、例えば、１μｍ以下の小サイズのＧＲＬ１３０１を使用し、それは、成長制限層（ＧＲＬ）１３０１を埋めることが容易であるので、成長制限マスク１０２の変形物である。より厚いＥＬＯ ＧａＮ系層１０５が、例えば、１μｍを上回るより大きいサイズのＧＲＬ１３０１を埋めるために必要である。
小サイズのＧＲＬ１３０１は、以下の寸法を有し得る：幅が、約０．８～５μｍであり、厚さが、約０．１～１μｍである。小サイズのＧＲＬ１３０１を形成することによって、ＥＬＯ ＧａＮ系層１０５の厚さは、１μｍ以下と同程度に薄く作製されることができる。
薄いＥＬＯ ＧａＮ系層１０５は、ＶＣＳＥＬおよび他の素子のために有用である。例えば、図１４のＶＣＳＥＬ１４０１は、第１の分散ブラッグ反射器（ＤＢＲ１）１４０２と、ＥＬＯ ＧａＮ系層１４０３と、活性領域１４０４と、ｐ－ＡｌＩｎＧａＮ層１４０５と、ＳｉＯ２層１４０６と、ＩＴＯ層１４０７と、第２のＤＢＲ２ １４０８と、ｎ電極１４０９とから成る。さらに、ＶＣＳＥＬ１４０１は、好ましくは、大きい光学損失を回避するために、短い空洞長１４１０を有する。
この点について、開口エリア１０３は、劈開技法に起因して、極めて平坦である。ＤＢＲが堆積させられる場合、非常に平坦な表面が、要求される。ｍ面の劈開性を利用することが、より好ましい。したがって、ＤＢＲを堆積させるための場所が劈開表面２０５の少なくとも一部を含むべきであることが、より好ましい。
劈開することの前、図１３（ｂ）に説明されるように、島状ＩＩＩ族窒化物系半導体層１０９をエッチングすることが、より良好であり得る。この例では、エッチングが、ＧＲＬ１３０１を露出させている。レーザアブレーションも、ＧＲＬ１３０１を露出させるために使用されることができる。
本実施形態を使用して、島状ＩＩＩ族窒化物系半導体層１０９が、ＧａＮ系基板１０１から容易な様式で除去されることができる。図１３（ｃ）に示されるように、エピタキシャル層１０９を除去するとき、テープ１１０１が、使用されることができる。その後、図１４に示されるようなＶＣＳＥＬ１４０１が、従来の方法によって製作されることができる。
（第５の実施形態）
第５の実施形態は、ＧＲＬ１３０１またはＥＬＯ ＩＩＩ族窒化物系層１０５を使用していないことを除き、第４の実施形態に類似する。このプロセスは、図１５（ａ）、１５（ｂ）、１５（ｃ）、１５（ｄ）、１５（ｅ）、および１５（ｆ）に示される。
図１５（ａ）に示されるように、ＧａＮ系基板１０１のｍ面表面上にＩＩＩ族窒化物系半導体層１０６を成長させた後、ｐ電極２０４が、図１５（ｂ）に示されるように、ＩＩＩ族窒化物系半導体層１０６上に堆積させられる。ＩＩＩ族窒化物系半導体層１０６は、図１５（ｃ）に示されるように、エッチング１５０１される。テープ１１０１が、図１５（ｄ）に示されるように、ｐ電極２０４に取り付けられ、ＩＩＩ族窒化物系半導体層１０６が、図１５（ｅ）に示されるように、劈開点２０５においてテープ１１０１をはぐことによって、基板１０１から除去される。そのような構造を形成することによって、強い歪み集中１５０２が、図１５（ｅ）に示される劈開点２０５に生じさせられる。
ＧａＮ系基板１０１を除去するときに高収率を得るために、乾式斜エッチング１５０１が、図１５（ｃ）、１５（ｄ）、および１５（ｅ）に示されるように使用されることができる。乾式斜エッチング１５０１は、図１５（ｆ）に示されるように、構造を、乾式エッチングチャンバ内に傾斜させられた様式で位置付けることによって、実施されることができる。
本実施形態は、この方法がエッチング１５０１の深度によって劈開点２０５を決定し得るので、ＶＣＳＥＬ、二重誘電クラッディングレーザ等のために非常に有用である。
（第６の実施形態）
第６の実施形態は、開口エリア１０３の形状を除き、第１、第２、および第３の実施形態に類似する。本実施形態は、マイクロＬＥＤを製作するために使用される。
パターン化された基板１０１が、図１６（ａ）および１６（ｂ）に示される。パターン化された基板１０１は、六角形孔、または円形、三角形、長方形等の孔等の他の形状等の小サイズの開口エリア１０３を含むことができる。この例では、パターン化された基板１０１は、複数の開口部１０３を伴う成長制限マスク１０２を使用して得られる。
図１６（ａ）は、一実施形態における開口エリア１０３の（すなわち、開口部を形成する六角形の）直径ｄ１を図示する。本実施形態では、ｄ１の値は、０．５～２０μｍであり、より好ましくは、ｄ１のための値は、約２μｍである。
図１６（ｂ）は、別の実施形態における開口エリア１０３の（すなわち、開口部を形成する六角形の）直径ｄ２を図示する。本実施形態では、ｄ２の値は、５～６０μｍであり、より好ましくは、ｄ１のための値は、約１５μｍである。
ＬＥＤ製作プロセスが、上記実施形態を説明する方法において使用されることができる。
（第７の実施形態）
第７の実施形態は、光電気化学（ＰＥＣ）エッチング技法の使用を除き、第３の実施形態に類似する。本実施形態は、図１７（ａ）－１７（ｆ）に図示され、それらは、半導体素子を製造する方法を説明し、方法は、ＩＩＩ族窒化物基板１０１を提供するステップと、ＩＩＩ族窒化物系基板１０１の上に１つ以上のＩｎＡｌＧａＮ系層１７０１を成長させるステップと、ＩｎＡｌＧａＮ系層１７０１の上に１つ以上のＩｎＡｌＧａＮ犠牲層１７０２を成長させるステップと、１つ以上の追加のＩｎＡｌＧａＮ系半導体層１７０３、１７０４および１７０５を成長させ、半導体素子１１０を形成するステップと、素子１１０を処理するステップと、ＩｎＡｌＧａＮ系層１７０１をエッチングし、ＩｎＡｌＧａＮ犠牲層１７０２を露出させるステップと、犠牲ＩｎＡｌＧａＮ層１７０２内にアンダーカットノッチ１７０６を形成するステップと、支持基板２０１にＩｎＡｌＧａＮ系層１７０３、１７０４、１７０５を接合するステップと、劈開によってＩＩＩ族窒化物基板１０１を除去するステップとを含む。
特に、方法は、以下のステップを含む。
１．ＩｎＡｌＧａＮ犠牲層１７０２を露出させる。図１７（ａ）に示されるように、ＩｎＡｌＧａＮ犠牲層１７０２は、ＩｎＡｌＧａＮ層１７０１と１７０３との間に成長させられる。半導体素子１１０が、ＩｎＡｌＧａＮ層１７０３、１７０４、１７０５から成る。例えば、素子１１０は、ｎ型ＧａＮと、ＩｎＧａＮ／ＧａＮ多重量子井戸（ＭＱＷ）と、ｐ型ＧａＮとから成るＬＥＤを含み得る。
２．エッチングし、ＩｎＡｌＧａＮ犠牲層１７０２を露出させる。図１７（ｂ）に示されるように、乾式エッチングが、実施され、ＩｎＡｌＧａＮ犠牲層１７０２を露出させる。加えて、斜エッチングが、劈開するためにより良好である。
３．ＩｎＡｌＧａＮ犠牲層１７０２内にアンダーカットノッチ１７０６を形成する。図１７（ｃ）に示されるように、ＩｎＡｌＧａＮ犠牲層１７０２は、完全にではなく、部分的にエッチングされ、アンダーカットノッチ１７０６が、形成される。
４．接合材料を使用して、支持基板２０１を素子１１０に接合する。図１７（ｄ）に示されるように、素子１１０のｐ電極１７０７が、金属間接合またははんだ付け技法を使用して、Ｓｉ、Ｃｕ等から成るキャリアウエハ等の支持基板２０１にフリップチップ接合される。支持膜１１０１も、使用され得る。
５．劈開し、ＩＩＩ族窒化物系基板１０１を除去する。図１７（ｅ）に示されるように、劈開することが、劈開点２０５において実施され、素子サイズ２０７未満である劈開長２０６に沿って、素子１１０をＩＩＩ族窒化物系基板１０１から除去する。ｍ面の少なくとも一部が、劈開するために使用される。図１７（ｆ）は、基板１０１が除去された、素子１１０を示す。
（ＩｎＡｌＧａＮ犠牲層）
本実施形態では、ＩｎＡｌＧａＮ犠牲層１７０２は、Ｉｎ、Ａｌ、Ｇａ、Ｎを含み、Ｍｇ、Ｓｉ、Ｚｎ、Ｏ、Ｃ、Ｈ等の不純物も含む。ＩｎＡｌＧａＮ犠牲層１７０２は、紫外線（ＵＶ）光源の波長より大きいバンドギャップを有する。例えば、４０５ｎｍＵＶ光が、使用され、犠牲層１７０２のバンドギャップは、３．０６ｅＶより大きい。この場合、犠牲層１７０２は、ＰＥＣエッチング中、ＵＶ光を吸光し、電子および正孔を発生させることができる。
（犠牲層のエッチング）
本実施形態では、エッチング領域は、ＩｎＡｌＧａＮ犠牲層１７０２を露出させるために乾式エッチングおよび／または湿式エッチングによってエッチングされる場所である。斜エッチングが、劈開することのために役立ち得るので、実施される。
（ＩｎＡｌＧａＮ犠牲層内のアンダーカットノッチ）
本実施形態では、ＩｎＡｌＧａＮ犠牲層１７０２内のアンダーカットノッチ１７０６が、バンドギャップ選択ＰＥＣエッチングによって形成されることができる。
本実施形態においても、ＩＩＩ族窒化物材料のための劈開面は、非極性ｍ面または半極性面である。したがって、少なくとも部分的なｍ面が、劈開するために使用され、それは、劈開が容易に生じ、かつ平滑な表面をもたらすことに役立つ。
（ＰＥＣエッチングによって基板を除去すること）
図１７（ａ）に示されるように、非極性ｍ面または半極性平面配向を伴うバルクＩＩＩ族窒化物基板１０１が、提供される。ＭＯＣＶＤを使用する成長が、基板１０１上で実施され、ｎ型ＩｎＡｌＧａＮ１７０１、ＩｎｘＡｌｙＧａ１－（ｘ＋ｙ）Ｎ犠牲層１７０２、ｎ型ＩｎＡｌＧａＮ１７０３、ＩｎＧａＮ／ＧａＮ ＭＱＷ活性領域１７０４、およびｐ型ＩｎＡｌＧａＮ１７０５を製作する。
トリメチルガリウム（ＴＭＧａ）、トリメチルインジウム（ＴＭＩｎ）、およびトリエチルアルミニウム（ＴＭＡｌ）が、ＩＩＩ族元素源として使用される。アンモニア（ＮＨ３）が、窒素を供給するための生ガスとして使用される。水素（Ｈ２）および窒素（Ｎ２）が、キャリアガスとして使用される。生理食塩水およびビス（シクロペンタジエニル）マグネシウム（Ｃｐ２Ｍｇ）が、ｎ型およびｐ型ドーパントとして使用される。圧力が、５０～７６０トルであるように設定される。ＧａＮ成長温度は、９００～１，２５０℃の範囲に及び、ＩｎＡｌＧａＮ犠牲層成長温度は、８００～１，１５０℃である。
ＩｎｘＡｌｙＧａ１－（ｘ＋ｙ）Ｎ犠牲層１７０２の厚さは、１～１００ｎｍである。ｘおよびｙの組成は、０～１であり、ｘ＋ｙも、ＰＥＣエッチングによって決定されるような０～１の範囲に及ぶ。
例えば、４０５ｎｍの紫外線（ＵＶ）ＬＥＤアレイが、ＰＥＣエッチングのために使用され得る。したがって、犠牲ＩｎｘＡｌｙＧａ１－（ｘ＋ｙ）Ｎ層１７０２が、ＰＥＣエッチング中にＵＶ光を吸光し、電子および正孔を発生させ得るように、３．０６Ｖ未満のＩｎｘＡｌｙＧａ１－（ｘ＋ｙ）Ｎ犠牲層１７０２のバンドギャップが、所望される。
ＩｎｘＡｌｙＧａ１－（ｘ＋ｙ）Ｎ／ＧａＮスタックも、犠牲層１７０２として使用され得る。例えば、５ｎｍの厚さのＩｎ０．０８Ｇａ０．９２Ｎ層が、犠牲層１７０２として使用されることができる。
別の実施例は、レーザアブレーションを使用して、アンダーカットノッチ１７０６を形成することである。４０５ｎｍレーザが、この例において使用され得、サンプルが、ウエハ位置を慎重に制御することによって、レーザ源にさらされる。
斜エッチングが、反応性イオンエッチング（ＲＩＥ）等の乾式エッチングによって実施され得る。例えば、ＳｉＣｌ４が、ＲＩＥのためのエッチングガスとして使用され得る。エッチング角は、０～９０度であり、それは、劈開プロセスのために有用である。エッチング深度は、ＩｎｘＡｌｙＧａ１－（ｘ＋ｙ）Ｎ犠牲層１７０２を露出させるために、１０ｎｍ～２０μｍである。
ＰＥＣエッチングが、ＩｎＧａＮ犠牲層１７０２の領域内にアンダーカットノッチ１７０６を形成するために実施される。サンプルが、ＫＯＨ溶液中に浸漬され、４０５ｎｍＵＶ ＬＥＤアレイから光を吸光する。次いで、ＩｎＡｌＧａＮ犠牲層１７０２が、ＰＥＣによって分解し始めるであろう。ＩｎＡｌＧａＮ犠牲層１７０２は、完全にではなく、部分的にエッチングされ、アンダーカットノッチ１７０６を形成する。例えば、素子の幅は、１００μｍであり、ＩｎＡｌＧａＮ犠牲層１７０２内のアンダーカットノッチ１７０６のサイズは、１～４５μｍの範囲に及び得る。
実施形態では、図１７（ｅ）に示されるように、チップサイズは、劈開長より広い。これは、半導体層がさらにより少ない力または圧力を用いて容易に除去されることを可能にする。より少ない力または圧力の使用は、素子の劣化および収率の低下を回避する。
（プロセスステップ）
図１８は、ＩＩＩ族窒化物系半導体層から素子を形成した後、本発明の一実施形態に従ってＩＩＩ族窒化物系基板が再生利用され得るように、ＩＩＩ族窒化物系半導体層からＩＩＩ族窒化物系基板を除去する方法を図示するフローチャートである。
ブロック１８０１は、ベース基板１０１を提供するステップを表す。一実施形態では、ベース基板１０１は、ＧａＮ系基板１０１等のＩＩＩ族窒化物系基板１０１である。
ブロック１８０２は、基板１０１上に中間層を堆積させる、随意のステップを表す。一実施形態では、中間層は、ＧａＮ系層等のＩＩＩ族窒化物系層である。
ブロック１８０３は、基板１０１の上または上方、すなわち、基板１０１自体の上または中間層の上に成長制限マスク１０２を形成するステップを表す。成長制限マスク１０２は、複数のストライプ１０２ａと、開口エリア１０３とを含むようにパターン化される。
ブロック１８０４は、エピタキシャル側方過成長を使用して成長制限マスク１０２の上または上方に１つ以上のＩＩＩ族窒化物系層１０５を成長させるステップを表し、ＩＩＩ族窒化物層１０５のエピタキシャル側方過成長は、成長制限マスク１０２の開口エリア１０３に平行な方向に拡張し、エピタキシャル側方過成長は、ＩＩＩ族窒化物層１０５が成長制限マスク１０２のストライプ１０２ａ上で合体する前に停止させられる。一実施形態では、ＥＬＯ ＩＩＩ族窒化物系層１０５は、ＥＬＯ ＧａＮ系層１０５である。
ブロック１８０５は、ＥＬＯ ＩＩＩ族窒化物系層１０５上に１つ以上の追加のＩＩＩ族窒化物系半導体素子層１０６を成長させるステップを表す。ＥＬＯ ＩＩＩ族窒化物系層１０５に加えて、これらの追加のＩＩＩ族窒化物系半導体素子層１０６は、島状ＩＩＩ族窒化物系半導体層１０９のうちの１つ以上のものを生じさせる。
ブロック１８０６は、島状ＩＩＩ族窒化物系半導体層１０９を支持基板２０１または膜１１０１に接合するステップを表す。島状ＩＩＩ族窒化物系半導体層１０９が、ｐ電極２０４との金属間接合またははんだ付け技法を使用してその上に堆積させられる金属もしくははんだ２０４を用いて支持基板２０１にフリップチップ接合されるが、膜１１０１が、ｐ電極２０４にロール塗布される。
ブロック１８０７は、基板１０１の表面上で劈開技法を使用して、基板１０１から島状ＩＩＩ族窒化物系半導体層１０９を除去するステップを表し、それは、基板１０１から島状ＩＩＩ族窒化物系半導体層１０９を機械的に分離またははぐことを含む。
劈開技法が実施される基板１０１の表面は、基板１０１のｍ面表面２０９であり、島状ＩＩＩ族窒化物系半導体層１０９は、基板１０１から除去された後、劈開表面２０８を有し、劈開表面２０８は、少なくともｍ面表面を含む。島状ＩＩＩ族窒化物系半導体層１０９も、少なくとも部分的に、ｍ面層から成る。
劈開技法は、基板１０１の表面上で、劈開長２０６にわたって、劈開点２０５において実施され、劈開長２０６は、島状ＩＩＩ族窒化物系半導体層１０９から形成される素子１１０のサイズ２０７より狭くあり得る。
成長制限マスク１０２は、劈開技法が実施される前、溶媒によって少なくとも部分的に溶解させられ得る。加えて、このステップは、基板１０１と、支持基板２０１または島状ＩＩＩ族窒化物系半導体層１０９に接合される膜１１０１との間の熱膨張の差異に起因して、島状ＩＩＩ族窒化物系半導体層１０９に応力を生じさせ、劈開点２０５を露出させることを含み得る。
ブロック１８０８は、基板１０１のリフトオフによって露出させられた島状ＩＩＩ族窒化物系半導体層１０９の背面側にｎ電極２１１を堆積させるステップを表す。
ブロック１８０９は、チップスクライビングし、素子１１０を分離するステップを表す。このステップは、レーザダイオード素子１１０のためのファセットのエッチングも含み得る。
ブロック１８１０は、方法の結果として生じる生成物を表し、すなわち、方法に従って製作された１つ以上のＩＩＩ族窒化物系半導体素子のみならず、素子から除去され、再生利用および再利用のために利用可能である基板１０１も表す。
（利点および恩恵）
本発明は、いくつかの利点および恩恵を提供する。
・ＩＩＩ族窒化物のｍ面の劈開を利用することは、基板１０１からＩＩＩ族窒化物系半導体層１０９を除去するとき、高収率を達成した。
・高価なＩＩＩ族窒化物系基板１０１は、基板１０１が素子１１０層から除去された後、再利用されることができる。
・非常に低い欠陥密度を伴う同一または類似材料の基板１０１を使用して、高品質の素子１１０層が、得られ得る。
・基板１０１および素子層１０８の両方のために同一または類似材料を使用することは、素子１１０層における歪みを低減させることができる。
・基板１０１および素子１１０層の両方のために同一または類似する熱膨張を伴う材料を使用することは、エピタキシャル成長中の基板１０１の曲がりを低減させることができる。
・ミスカット配向を伴うバルク結晶から基板１０１をスライスすることは、素子１１０層間の厚さの均一性を維持し、より高い収率を生産する。
・ＥＬＯによって成長させられた層１０５は、高品質である。
・ＥＬＯ層１０５は、互いに合体せず、内部歪みが、解放され、それは、いかなる亀裂の発生も回避することに役立つ。ＡｌＧａＮ層である素子１１０層に関して、それは、特にＡｌ高含有層の場合、非常に有用である。
・島状ＩＩＩ族窒化物系半導体層１０９は、隔離して形成され、そのため、引っ張り応力または圧縮応力が、他の島状ＩＩＩ族窒化物系半導体層１０９に及ばない。
・さらに、成長制限マスク１０２およびＥＬＯ層１０５は、化学的に接合されず、そのため、ＥＬＯ層１０５および追加の層１０６内の応力は、成長制限マスク１０２とＥＬＯ層１０５との間の界面にもたらされるスライドによって緩められることができる。
・島状ＩＩＩ族窒化物系半導体層１０９の各々の間の非成長領域１０４の存在は、可撓性を提供し、基板１０１は、外部力が加えられると、容易に変形させられ、曲げられることができる。したがって、基板１０１内にわずかな反り、湾曲、または変形が生じる場合であっても、それは、小さい外部力によって容易に補正され、亀裂の発生を回避することができる。結果として、真空チャックによる基板１０１の取り扱いが、可能になり、それは、半導体素子の製造プロセスをより容易に実行されるようにする。
・非成長領域１０４は、成長制限マスク１０２の大きいエリアを溶解させることを容易にする。
・高品質半導体結晶の素子１１０層が、基板１０１の湾曲を抑制することによって成長させられることができ、さらに、素子１１０層が、非常に厚いときであっても、亀裂等の発生が、抑制されることができ、それによって、大面積半導体素子が、容易に実現されることができる。
・素子１１０の熱管理が、支持基板２０１上のフリップチップ接合に起因して、有意に改善される。
・素子１１０のサイズが、商業的に利用可能な素子と比較されると、約１０倍縮小される。
・この製作方法は、大サイズウエハ（＞２インチ）にも容易に採用されることができる。
（修正および代替）
いくつかの修正および代替が、本発明の範囲から逸脱することなく成されることができる。
例えば、本発明は、他の配向のＩＩＩ族窒化物系基板とともに使用され得る。具体的に、基板は、基底非極性ｍ面｛１０－１０｝群、および｛２０－２－１｝面等の少なくとも２つの非ゼロのｈ、ｉ、またはｋミラー係数と、非ゼロのｌミラー係数とを有する、半極性面群であり得る。（２０－２－１）の半極性基板は、平坦なＥＬＯ成長の幅広い面積により、特に、有用である。
本発明によると、成長制限マスクのストライプのある開口部から成長制限マスク上に横方向に成長する島状ＩＩＩ族窒化物系半導体層の結晶化度は、非常に高く、高品質の半導体結晶から作製されるＩＩＩ族窒化物系半導体層が、得られることができる。
さらに、ＩＩＩ族窒化物系基板を使用して、２つの利点が、得られ得る。１つの利点は、サファイア基板を使用することより非常に低い欠陥密度を伴う等、高品質の島状ＩＩＩ族窒化物系半導体層が、得られ得ることである。エピ層および基板の両方のために類似または同一材料を使用することによる別の利点は、それが、エピタキシャル層内の歪みを低減させ得ることである。さらに、類似または同一の熱膨張のおかげで、方法は、エピタキシャルな成長中、基板の曲がり量を低減させることができる。上記のような効果は、生産収率が、温度の均一性を改善させるために、高くあり得ることである。
他方、サファイア（ｍ面）、ＬｉＡｌＯ２、ＳｉＣ、Ｓｉ等の異種またはヘテロ基板が、使用され、ＩＩＩ族窒化物系半導体層を成長させることができる。異種またはヘテロ基板は、劈開点における弱い接合強度に起因して、除去することが容易である。
その結果、本発明は、ＩＩＩ族窒化物系半導体から成る、基板と、基板上に直接または間接的に配置される１つ以上のストライプのある開口部を伴う成長制限マスクと、（１－１００）面配向における成長制限マスクを使用して基板上に成長させられる１つ以上の島状ＩＩＩ族窒化物系半導体層とを開示し、成長マスクのストライプのある開口部は、ＩＩＩ族窒化物系半導体層の０００１方向に平行な方向に延びている。
ミスカット配向を伴うＧａＮバルク結晶から基板をスライスすることは、島状ＩＩＩ族窒化物系層間の厚さの均一性を維持する。
一実施形態では、成長制限マスクは、スパッタまたは電子ビーム蒸着もしくはＰＥＣＶＤ（プラズマ強化化学蒸着）によって堆積させられるが、それらの方法に限定されない。
さらに、複数の島状ＩＩＩ族窒化物系半導体層が、成長させられると、これらの層は、互いから分離され、すなわち、分離して形成され、それによって、各ＩＩＩ族窒化物系半導体層内で発生させられる引っ張り応力または圧縮応力が、ＩＩＩ族窒化物系半導体層内に限定され、引っ張り応力または圧縮応力の影響が、他のＩＩＩ族窒化物系半導体層上に及ばない。しかしながら、島状ＩＩＩ族窒化物系半導体層が分離されることは、必要ではない。
さらに、成長制限マスクおよびＩＩＩ族窒化物系半導体層が、化学的に接合されないので、ＩＩＩ族窒化物系半導体層内の応力は、成長制限マスクとＩＩＩ族窒化物系半導体層との間の界面に引き起こされるスライドによって、緩められることができる。
さらに、島状ＩＩＩ族窒化物系半導体層の各々の間の間隙の存在は、可撓性を有する複数の島状ＩＩＩ族窒化物系半導体層の列を有する基板をもたらし、したがって、外部力が加えられると、それは、容易に変形させられ、曲げられ得る、
したがって、基板内にわずかな反り、湾曲、または変形が生じる場合でも、それは、小さい外部力によって容易に補正され、亀裂の発生を回避することができる。結果として、真空チャックによる基板の取り扱いが、可能であり、それは、半導体素子の製造プロセスをより容易に実行されるようにする。
説明されるように、高品質の半導体結晶から作製される島状ＩＩＩ族窒化物系半導体層は、基板の湾曲を抑制することによって成長させられることができ、さらに、ＩＩＩ族窒化物系半導体層が、非常に厚いときでも、亀裂等の発生が、抑制されることができ、それによって、大面積の半導体素子が、容易に実現されることができる。
最後に、本発明は、発光ダイオード（ＬＥＤ）、レーザダイオード（ＬＤ）、ショットキー障壁ダイオード（ＳＢＤ）、または金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）等の異なる光電子素子構造を製作するために使用され得る。本発明は、マイクロＬＥＤ、垂直共振器面発光レーザ（ＶＣＳＥＬ）、端面発光レーザダイオード（ＥＥＬＤ）、および太陽電池等の他の光電子素子を製作するためにも使用され得る。
（結論）
ここで、本発明の好ましい実施形態の説明を結論付ける。本発明の１つ以上の実施形態の前述の説明は、例証および説明の目的のために提示されている。包括的であること、または本発明を開示される精密な形態に制限することは、意図されていない。多くの修正および変形例が、上記の教示に照らして可能である。本発明の範囲は、本発明を実施するための形態によってではなく、むしろ、本明細書に添付の請求項によって制限されることが意図されている。

Claims (1)

  1. 本明細書に記載の発明。
JP2022163051A 2017-09-15 2022-10-11 劈開技法を用いて基板を除去する方法 Pending JP2022185100A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201762559378P 2017-09-15 2017-09-15
US62/559,378 2017-09-15
JP2020515181A JP2020534687A (ja) 2017-09-15 2018-09-17 劈開技法を用いて基板を除去する方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2020515181A Division JP2020534687A (ja) 2017-09-15 2018-09-17 劈開技法を用いて基板を除去する方法

Publications (2)

Publication Number Publication Date
JP2022185100A true JP2022185100A (ja) 2022-12-13
JP2022185100A5 JP2022185100A5 (ja) 2023-01-06

Family

ID=65723150

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2020515181A Pending JP2020534687A (ja) 2017-09-15 2018-09-17 劈開技法を用いて基板を除去する方法
JP2022163051A Pending JP2022185100A (ja) 2017-09-15 2022-10-11 劈開技法を用いて基板を除去する方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2020515181A Pending JP2020534687A (ja) 2017-09-15 2018-09-17 劈開技法を用いて基板を除去する方法

Country Status (5)

Country Link
US (2) US11508620B2 (ja)
EP (1) EP3682465A4 (ja)
JP (2) JP2020534687A (ja)
CN (1) CN111095483B (ja)
WO (1) WO2019055936A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019191760A1 (en) * 2018-03-30 2019-10-03 The Regents Of The University Of California Method of fabricating non-polar and semi-polar devices using epitaxial lateral overgrowth
US20210090885A1 (en) * 2018-05-17 2021-03-25 The Regents Of The University Of California Method for dividing a bar of one or more devices
CN112204754A (zh) * 2018-05-30 2021-01-08 加利福尼亚大学董事会 从半导体衬底移除半导体层的方法
US20220108883A1 (en) * 2019-03-01 2022-04-07 The Regents Of The University Of California Method for flattening a surface on an epitaxial lateral growth layer
JP2022523861A (ja) * 2019-03-12 2022-04-26 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア 支持板を使用して１つ以上の素子のバーを除去するための方法
US20240079856A1 (en) * 2019-10-23 2024-03-07 The Regents Of The University Of California Method of fabricating a resonant cavity and distributed bragg reflector mirrors for a vertical cavity surface emitting laser on a wing of an epitaxial lateral overgrowth region
CN111129242B (zh) * 2019-12-27 2021-06-18 广东省半导体产业技术研究院 一种led制备方法与待剥离led结构
CN111048635B (zh) * 2019-12-27 2021-06-18 广东省半导体产业技术研究院 一种芯片制备方法与待剥离芯片结构
EP4169078A1 (en) * 2020-06-19 2023-04-26 The Regents of University of California Transfer process to realize semiconductor devices
CN116325183A (zh) * 2020-10-14 2023-06-23 苏州晶湛半导体有限公司 微型led结构的制作方法
US20230402564A1 (en) * 2020-10-28 2023-12-14 The Regents Of The University Of California Method of transferring a pattern to an epitaxial layer of a light emitting device
DE102021207298A1 (de) * 2021-07-09 2023-01-12 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur herstellung eines strahlungsemittierenden halbleiterchips und strahlungsemittierender halbleiterchip

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5194334B2 (ja) 2004-05-18 2013-05-08 住友電気工業株式会社 Ｉｉｉ族窒化物半導体デバイスの製造方法
US20080163814A1 (en) * 2006-12-12 2008-07-10 The Regents Of The University Of California CRYSTAL GROWTH OF M-PLANE AND SEMIPOLAR PLANES OF (Al, In, Ga, B)N ON VARIOUS SUBSTRATES
JP2007096114A (ja) 2005-09-29 2007-04-12 Sanyo Electric Co Ltd 半導体発光素子及び半導体発光素子の製造方法
US8259769B1 (en) * 2008-07-14 2012-09-04 Soraa, Inc. Integrated total internal reflectors for high-gain laser diodes with high quality cleaved facets on nonpolar/semipolar GaN substrates
US8284810B1 (en) * 2008-08-04 2012-10-09 Soraa, Inc. Solid state laser device using a selected crystal orientation in non-polar or semi-polar GaN containing materials and methods
JP4638958B1 (ja) * 2009-08-20 2011-02-23 株式会社パウデック 半導体素子の製造方法
JP4971508B1 (ja) * 2011-01-21 2012-07-11 住友電気工業株式会社 Ｉｉｉ族窒化物半導体レーザ素子、及びｉｉｉ族窒化物半導体レーザ素子を作製する方法
JP5561489B2 (ja) 2011-09-02 2014-07-30 信越半導体株式会社 ＧａＮ自立基板の製造方法
JP6018219B2 (ja) 2011-12-14 2016-11-02 ソウル バイオシス カンパニー リミテッドＳｅｏｕｌ Ｖｉｏｓｙｓ Ｃｏ．，Ｌｔｄ． 発光ダイオードの製造方法
JP2013247362A (ja) * 2012-05-29 2013-12-09 Samsung Corning Precision Materials Co Ltd 半導体素子用薄膜貼り合わせ基板の製造方法
JP2013251304A (ja) 2012-05-30 2013-12-12 Furukawa Co Ltd 積層体および積層体の製造方法
DE102012109594A1 (de) * 2012-10-09 2014-04-10 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils und optoelektronisches Halbleiterbauteil
WO2014061906A1 (ko) * 2012-10-15 2014-04-24 서울바이오시스 주식회사 성장 기판 분리 방법, 발광 다이오드 제조 방법 및 그것에 의해 제조된 발광 다이오드
KR102108196B1 (ko) 2013-04-05 2020-05-08 서울바이오시스 주식회사 성장 기판이 분리된 자외선 발광소자 및 그 제조 방법
JP5561409B2 (ja) * 2013-06-24 2014-07-30 パナソニック株式会社 誘導加熱調理器
US9362715B2 (en) 2014-02-10 2016-06-07 Soraa Laser Diode, Inc Method for manufacturing gallium and nitrogen bearing laser devices with improved usage of substrate material
US20170236807A1 (en) 2014-10-28 2017-08-17 The Regents Of The University Of California Iii-v micro-led arrays and methods for preparing the same
KR102066928B1 (ko) * 2015-07-01 2020-01-16 센서 일렉트로닉 테크놀로지, 인크 기판 구조체 제거
JP6245239B2 (ja) 2015-09-11 2017-12-13 日亜化学工業株式会社 半導体レーザ素子の製造方法

Also Published As

Publication number Publication date
CN111095483B (zh) 2023-11-28
EP3682465A1 (en) 2020-07-22
US11508620B2 (en) 2022-11-22
US20230005793A1 (en) 2023-01-05
EP3682465A4 (en) 2021-06-02
WO2019055936A1 (en) 2019-03-21
JP2020534687A (ja) 2020-11-26
CN111095483A (zh) 2020-05-01
US20200203228A1 (en) 2020-06-25

Similar Documents

Publication Publication Date Title
JP2022185100A (ja) 劈開技法を用いて基板を除去する方法
US20220352410A1 (en) Method of removing a substrate
JP2006036561A (ja) 半導体結晶の結晶成長方法、光半導体素子、及び結晶成長基板
US20220165570A1 (en) Substrate for removal of devices using void portions
US20210090885A1 (en) Method for dividing a bar of one or more devices
CN112204754A (zh) 从半导体衬底移除半导体层的方法
JP2024016247A (ja) 溝を使用した素子の除去のための方法
US20210381124A1 (en) Method of obtaining a smooth surface with epitaxial lateral overgrowth
JP7483269B2 (ja) エピタキシャル側方成長層上の表面を平らにする方法
US20210013365A1 (en) Method of fabricating non-polar and semi-polar devices using epitaxial lateral overgrowth
JP4807375B2 (ja) 窒化ガリウム系半導体レーザを作製する方法
WO2021085556A1 (ja) 半導体素子および半導体素子の製造方法
JP2023547903A (ja) パターンを発光素子のエピタキシャル層に転写する方法
JP2002246697A (ja) 半導体レーザ素子およびその製造方法
JP2024079871A (ja) エピタキシャル横方向過成長を用いた非極性及び半極性デバイス作成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221011

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221219

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20231116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231127

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20240216

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240524